CN1455441A - 制造非晶金属氧化物膜的方法以及制造具有非晶金属氧化物膜的电容元件和半导体器件的方法 - Google Patents

制造非晶金属氧化物膜的方法以及制造具有非晶金属氧化物膜的电容元件和半导体器件的方法 Download PDF

Info

Publication number
CN1455441A
CN1455441A CN03138457A CN03138457A CN1455441A CN 1455441 A CN1455441 A CN 1455441A CN 03138457 A CN03138457 A CN 03138457A CN 03138457 A CN03138457 A CN 03138457A CN 1455441 A CN1455441 A CN 1455441A
Authority
CN
China
Prior art keywords
film
metal oxide
oxide film
amorphous metal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03138457A
Other languages
English (en)
Other versions
CN1264205C (zh
Inventor
足立研
堀内悟志
幸本彻哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cvr Corp
Sony Corp
Original Assignee
Cvr Corp
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002086553A external-priority patent/JP2003282722A/ja
Priority claimed from JP2002086535A external-priority patent/JP3875906B2/ja
Application filed by Cvr Corp, Sony Corp filed Critical Cvr Corp
Publication of CN1455441A publication Critical patent/CN1455441A/zh
Application granted granted Critical
Publication of CN1264205C publication Critical patent/CN1264205C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

进行一种用于淀积非晶金属氧化膜，例如非晶氧化钽膜的膜淀积工艺以及一种用于改善所述非晶金属氧化膜的膜性能的膜处理工艺，其中使所述非晶金属氧化物膜维持在非晶状态，其是通过基于离子和自由基反应的高密度等离子体辐射处理保持所述非晶金属氧化物膜的非晶状态，且所述离子和自由基反应在高于5mA/cm2的离子电流密度下至少包含氧，因此，在整个工艺中低温处理成为可能。另外，由于可以淀积膜特性极好的非晶金属氧化膜，非晶金属氧化膜可以有很高的可靠性并能低廉地生产。通过低温处理可低廉地制造膜特性极好的非晶氧化钽膜。同样，当制造具有非晶金属氧化膜的电容元件和半导体器件时，可以通过低温处理淀积膜特性极好的非晶金属氧化膜并且可制造高可靠性的电容元件和半导体器件。

Description

制造非晶金属氧化物膜的方法以及制造具有非晶 金属氧化物膜的电容元件和半导体器件的方法
技术领域
本发明涉及一种制造非晶金属氧化物膜的方法以及制造具有非晶金属氧化物膜的电容元件和具有非晶金属氧化物膜的半导体器件的方法，例如，制造利用由非晶氧化钽薄膜形成的非晶金属氧化物膜作为介电绝缘膜的静电电容元件方法，例如，制造包括非晶氧化钽薄膜的半导体器件的方法。
背景技术
半导体器件，例如，半导体集成电路器件通常利用氮化硅膜(Si3N4膜)作为静电电容元件的电容绝缘膜。随着对半导体器件微型化的需要以及对半导体器件集成度的增长和增加半导体器件的运行速度的需要正在逐渐地增长，迄今为止已形成用于淀积Al2O3膜、氧化钽膜、BaSrTiO膜、SrTaO膜和PbTiO3-PbZrO3膜的各种研究和发展。这些金属膜当中，氧化钽膜受到了显著地关注。当具有MIS(金属-绝缘体-半导体)结构的电容元件形成时，接下来的方法现在经常用于淀积其电容绝缘层的氧化钽膜，例如，图1是作为参考用来说明淀积氧化钽膜的方法的流程图。如图1所示，在步骤S1把衬底，即半导体晶片放入采用低压CVD(化学汽相沉积)方法的系统中，此后在步骤S2淀积氧化钽膜。通常，当淀积大部分的氧化钽膜时，五乙基氧化钽(pentaethoxytantalum)(Ta(OC2H5)5)被用作原材料，在减压下大约450℃的热能处汽化，然后与氧发生反应。
然而，按照这种膜淀积方法，大量的碳(C)和氢氧基团残留在淀积膜上。此外，淀积的膜缺乏氧以致钽和氧不能充分地结合。
结果，仅通过这样淀积的膜，是不能得到充足的电特性的，特别是，漏电流特性、耐压特性、介电常数，等等。
为了解决这些问题，有必要去实行膜性能改善处理。在这种膜性能改善处理中，在步骤S3把淀积的膜从上述的低压CVD系统运送到膜性能改善系统，例如在步骤3中在臭氧气氛中温度从400℃到500℃范围的紫外线辐射退火处理(所谓的UV-O3处理)系统中，其中在步骤S4对淀积的膜进行退火。然后，在步骤S5从该处理系统中取出这样退火的晶片并且在步骤S6进一步在超出600℃的氧气氛中退火。
当淀积上述的膜时，通过常规的多室CVD系统淀积这种膜。图2示出了这样的多室CVD系统的布置的示意图。如图2所示，这种多室CVD系统包括最大限度为衬底准备的四个室101a到101d，例如，其中淀积衬底或晶片的晶片运送室。通过传送机构103把衬底从衬底盒装载锁存室102移送到各自的反应室101a到101d，反过来也一样。
然后，在该系统中，设置两个反应室作为膜淀积反应室并且设置剩余的两个反应室作为UV-O3反应室用于氧化后处理晶片的反应室。通过膜淀积反应室中的任何一个淀积氧化钽膜以及在UV-O3室中的任何一个中通过后处理工艺处理氧化钽膜。
然后，在至少含有氧的氧气氛中在高于600℃的温度下对通过后处理工艺这样处理的氧化钽膜进行退火，从而改善其性能。
然而，最近几年，要求半导体器件可以快速的运行，因此必要的层例如电极层和互连层应该由金属层形成的趋势日益增多。在半导体器件制造工艺中，与上述的增长的需要和趋势保持一致，要求应在低温下完成热处理工艺。例如，在半导体集成电路中作为电路元件的电容元件引入当电极层或互连层由金属层形成时获得的所谓MIM(金属-绝缘体-金属)结构有增长的需求。
当在上述的情形下形成具有MIM结构或类似结构的电容元件时，如果通过需要上述高温处理的上述的膜淀积方法形成作为介电绝缘层的金属氧化膜，例如氧化钽膜，那么将会引起在电容元件，即半导体器件的特性和可靠性方面的问题。
特别地，在形成要求上述高温处理的金属膜的阶段，当金属层已经存在时，即金属层具有在下层的电极金属层已经存在于MIM结构中的结构，例如，该金属层不得不由抗热性强且电阻率低的高熔点金属形成，即例如像Pt(铂)和Ru(钌)的贵重金属。然而，当这些金属作为微型化图型形成时，获得的这些金属不可避免具有极差的可工作性。此外，这些金属需要复杂的制造工艺和复杂的制造系统以及由此使得金属层变得昂贵是不可避免。
另一方面，作为用于上述的使用高温的后处理的替代技术，迄今为止，已经考察了在淀积金属层后，通过O2等离子体氧化处理金属层的方法。图3是作为参考用来说明上述可替代的技术的流程图。如图3所示，在步骤S10把衬底，即半导体晶片放入采用低压CVD方法的系统中，此后在步骤S11把氧化钽膜淀积在半导体晶片上。然后，在步骤S12中把淀积的膜从上述的低压CVD系统运送到膜性能改善系统，即在臭氧气氛中温度从400℃到500℃范围的紫外线辐射退火处理系统中，其中在步骤S13中淀积的膜通过O2等离子体处理进行加工。然后，在步骤S14中从该处理系统中取出通过O2等离子体处理加工的半导体晶片。然而，通过常规二极管平行板等离子体处理系统执行的等离子体氧化处理不能充分地提供高的膜特性。
此外，在该例中，有必要准备两个用于淀积膜的CVD系统和高密度等离子体系统。即使当这些系统是作为单一系统形成时，也不可避免的很昂贵地生产金属层。
发明内容
考虑到上述的方面，本发明的一个目的是提供通过低温处理淀积非晶氧化钽膜，即作为介电绝缘层具有良好特性的非晶金属氧化膜的方法，以及能低廉地制造电容元件和半导体器件的方法。
根据本发明的一个方面，在制造非晶金属氧化膜和电容元件的方法中，提供制造利用非晶金属氧化膜的电容元件和作为电容绝缘膜的非晶金属氧化膜的方法。该制造方法包括用于淀积非晶金属氧化膜的步骤和用于改善所述非晶金属氧化膜的膜性能的膜性能改善处理步骤，其中使所述非晶金属氧化物膜维持在非晶状态，其是通过基于离子和自由基反应的高密度等离子体辐射处理保持所述非晶金属氧化物膜的非晶状态，且所述离子和自由基反应在高于5mA/cm2的离子电流密度下至少包含氧。
根据本发明的另一个方面，提供制造包括非晶金属氧化膜的半导体器件的方法，该方法包括用于淀积非晶金属氧化膜的步骤和用于改善所述非晶金属氧化膜的膜性能的膜性能改善处理步骤，其中使所述非晶金属氧化物膜维持在非晶状态，其是通过基于离子和自由基反应的高密度等离子体辐射处理保持所述非晶金属氧化物膜的非晶状态，且所述离子和自由基反应在高于5mA/cm2的离子电流密度下至少包含氧。
在根据本发明的制造电容元件和半导体器件的方法中，包括用于淀积非晶金属氧化膜的处理的所有处理可以在低温下进行，具体地，在温度低于430℃以下进行。结果，使用具有低电阻率的低熔点金属层，其作为下层电极和互连层等具有极好的可工作性成为可能。
根据本发明的制造方法，由于膜淀积工艺和膜性能改善工艺能在同一反应室内实行，系统可以在排布上简化并且它的可工作性被提高。
附图描述图1是作为参考用来说明根据相关技术淀积电容绝缘层的氧化钽膜的方法的流程图；图2示出了用于相关技术中的常规的多室CVD系统布置的示意图；图3是作为参考用来说明根据相关技术作为用高温淀积的氧化钽膜的后处理方法的可替代的技术的流程图；图4是作为参考用来说明根据本发明用于淀积非晶氧化钽薄膜的方法的一个实施例的流程图；图5是作为参考用来说明根据本发明用于淀积非晶氧化钽薄膜的方法的另一个
实施例的流程图；图6示出了根据本发明用于制造方法的螺旋等离子体系统布置的示意图；图7示出了相对于RF电功率的漏电功率密度关系的特征曲线图，并且作为参考将说明根据本发明的一种制造方法；图8示出了相对于RF电功率的漏电功率密度关系的另一幅特征曲线图，并且作为参考将说明根据本发明的一种制造方法；图9示出了单个晶片薄膜淀积系统布置的一个实例的示意图；图10示出了当氧化时间变化时，与得到的氧化钽薄膜的膜厚相关的漏电流密度关系的测量结果的特征曲线图，并且作为参考将用于解释本发明；图11示出了漏电流密度相对于外加电场的关系的特征曲线图，并且作为参考将说明漏电流密度的定义；图12是作为参考用来说明根据本发明的制造方法中淀积非晶氧化钽薄膜的方法的流程图；图13示出了根据本发明的制造方法得到的具有电容元件的半导体器件的剖面示意图。
具体实施方式
现在将结合附图描述本发明。
首先，将结合图4描述根据本发明的制造非晶金属氧化物膜、具有非晶氧化物膜的电容元件和半导体器件的方法。图4作为参考的流程图，将说明制造非晶金属氧化物膜，例如，根据本发明的非晶氧化钽膜的步骤。如图4所示，在衬底上淀积非晶氧化钽膜，例如，在步骤S20把硅半导体晶片放入非晶氧化钽膜的膜淀积系统内，之后在步骤S21将非晶氧化钽膜淀积在硅半导体晶片上。
在下一步骤S22中，在这样的状态下通过氧等离子体处理对用于提高非晶氧化钽薄膜的膜性能的性能改善处理是有效的：通过基于离子和自由基反应的高密度等离子体辐射处理，例如螺旋等离子体辐射处理，保持所述非晶氧化钽膜的非晶状态，其中离子和自由基反应在高于5mA/cm2的离子电流密度下至少包含氧。
用于淀积非晶金属氧化物薄膜，例如，非晶氧化钽薄膜的步骤，可以用主要由使用上述提及的高密度等离子体源的自由基反应组成的膜淀积工艺来替代，以及在膜淀积步骤中等离子体电功率可选择大于40W并小于200W。
在膜性能改善处理步骤中等离子体电功率可选择大于500W并小于2000W。
当非晶金属氧化膜的目标膜厚大于15nm时，例如，如图4所示，重复膜淀积步骤以及后续的膜性能改善处理步骤，并且淀积的各自的膜具有小于15nm的膜厚，以便非晶金属氧化膜的全部的膜厚可成为大于15nm的目标膜厚。然后，在步骤S23中，从上述提及的系统中取出这样制备的晶片。
图5作为参考的流程图将用来说明根据本发明用于淀积非晶氧化钽薄膜的方法的另一个实例。在图5中，和图4一样的那些步骤用同一参考标记标注，因此不需要详细的描述。如图5所示，用于上述提及的非晶金属氧化膜的膜淀积步骤以及膜性能改善处理步骤可以在由参考标记200标注的同一反应室中进行。
此外，用于上述提及的非晶金属氧化膜的这两个膜淀积步骤和膜性能改善步骤都应在小于430℃的温度下进行。
根据本发明的制造电容元件的方法是其中含有由非晶金属氧化膜构成的介电绝缘层的电容元件的制造方法。特别地，该介电绝缘层是由上述提及的根据本发明制造非晶金属氧化膜的方法形成的。
此外，根据本发明制造半导体器件的方法是制造含有非晶金属氧化膜的半导体器件方法。特别地，非晶金属氧化膜是由上述提及的根据本发明制造非晶金属氧化膜的方法形成的。
首先，将参考附图6描述用于有效实现根据本发明的制造方法的作为使用高密度等离子体源的等离子体处理系统的螺旋等离子体处理系统。
图6示出了螺旋等离子体系统的布置的示意图。如图6所示，该螺旋等离子体处理系统，一般由参考标记1表示，包括螺旋等离子体发生源2和与其内产生等离子体的石英钟罩3相通的反应室4。
在反应室4内，设置含有加热器(未示出)的基座6，用于在预定的温度下加热放置其内的膜淀积衬底5，例如，半导体晶片。
反应室4包括用于引入处理气体的气体引入进口7和用于通过排气泵(未示出)排放处理气体的排气出口8，通过压力调节器(未示出)调节在反应室4内的真空度到预定的值。
在等离子体发生源2中，螺旋天线9设置环绕在钟罩3的外部周边并且13.56MHz的RF电功率从高频(RF)发生器10通过阻抗匹配装置11施加到螺旋天线9。
一内部线圈12A和一外部线圈12B缠绕在钟罩3的紧密靠近部分。彼此在相反方向流动的直流电(DC)从DC电源13A和13B通过电流控制装置14A和14B提供到这些内部和外部线圈12A和12B以由此形成磁场。通过调整这些电流值和这些电流值之间的比率，传播螺旋波以用于从钟罩3吸引等离子体。同时，通过在这样吸引的螺旋波和由设置在反应室4侧表面的永久磁铁或电磁铁形成的磁场发生装置15产生的磁场之间的相互作用来调整衬底5附近的等离子体的均匀性。
根据具有上述的布置的等离子体处理系统1，通过适当地变化提供的气体的种类进行膜淀积处理和氧化处理。
其次，虽然将要描述用于通过使用上述的等离子体处理系统1实现根据本发明的制造方法的发明实例，然而本发明当然可以不局限于下面的发明实施例。第一发明实例
在该发明实例中，淀积非晶氧化钽膜。首先，选择小于200W的RF电功率以及在主要由没有侵蚀性地使用螺旋波传播的自由基反应构成的范围内执行膜淀积处理步骤。
其次，从气体引入进口7提供含有氧的氧化气体例如氧气，以及产生侵蚀性的使用螺旋传播的离子和自由基混合高密度等离子体气氛。其中RF电功率在500W到2000W的范围内，在这种气氛下，被预先淀积的非晶氧化钽膜在继续保持其非晶状态下被氧化。在这种方式下，由膜淀积步骤引起的不足的膜性能改善处理步骤被执行。
在那时，当在膜淀积步骤中需要的等离子体电功率，也就是，RF电功率被选择小于200W时，非晶膜，也就是，其中不会产生很小的晶粒的非晶膜被淀积。那么，证实当RF电功率被选择高于200W时，在膜淀积期间会产生很小的晶粒以致很难淀积理想的非晶膜。此外，证实当RF电功率被选择低于40W时，不能获得稳定的等离子体放电以致不能稳定地淀积非晶膜。特别地，在膜淀积步骤中需要的等离子体电功率应该选择高于40W并小于200W。
图7示出了当RF电功率改变时得到的漏电流密度的测量结果的特征曲线图。从在图7所示的这幅特征曲线图中，可以理解能得到在RF电功率在从200W到40W的范围内低漏电流密度的淀积膜。
图8示出了在氧化步骤中，即，在膜性能改善步骤中当RF电功率改变时得到的漏电流密度的测量结果的特征曲线图。如图8所示的特征曲线图的研究显示当RF电功率小于500W时膜性能改善处理效果是不充分的。而且，从在图8所示的这幅特征曲线图中，同样地可以理解当RF电功率超出2000W时漏电流密度迅速地增加。这样的原因是膜破损或部分结晶。因此，在基于氧化步骤的膜性能改善处理中RF电功率选择高于500W并小于2000W。
在该发明实例中，用于完成膜淀积步骤和膜性能改善处理步骤的处理系统不局限上述的系统并且可以有各种修改。图9示出了这样修改的处理系统的排布的示意图。如图9所示，该处理系统包括拥有第一和第二反应室21和22的衬底传送室20并且其中在第一和第二反应室21和22内通过膜淀积处理和膜性能改善的氧化处理能单独地处理从装载锁存(load-lock)室24提供的已淀积的衬底，其中在装载锁存室24中设置衬底盒。第二发明实例
在该发明实例中，如前面图4提到的流程图所示，进行由大量的膜淀积处理和每一次膜淀积处理后执行的膜性能改善处理的氧化处理组成的重复工作。按照这种重复工作，从时间的立场上能非常有效地提高足够优质的膜性能。
图10示出了膜厚度相对于当淀积的膜的膜厚度，也就是，淀积的氧化钽(Ta2O5)膜的膜厚度变化时得到的漏电流密度的测量结果的特征曲线图，并且使用膜性能改善处理的氧化处理时间作为参数。在图10中，特征曲线71、72、73显示当氧化处理时间的时间周期分别地选择为30秒、60秒和90秒时，各自得到的测量结果。
图7、8和10示出的漏电流密度是在与外加电压的增加相一致的漏电流快速增加的点得到的电流密度，也就是，漏电流开始移动到所谓的储集池弗仑克尔(Pool Frenkel)电流区。
根据图10示出的测量结果中，可以理解当膜厚度超出15nm时，根据处理时间相对于氧化时间的漏电流的抑制效果比率是较低的。
因此，在该发明实例中，当具有大于15nm的膜厚度的非晶金属氧化膜被淀积时，如图4的流程图所示，进行由大量的小于15nm的膜厚度的膜淀积处理步骤和每一次膜淀积处理后执行的膜性能改善处理的氧化处理步骤组成的重复工作。
例如，当具有大于15nm的膜厚度的非晶金属氧化膜被淀积时，用于淀积具有小于15nm的膜厚度的非晶金属氧化膜的膜淀积处理和氧化处理被重复整数倍的次数是非常有效的。例如，当具有30nm的膜厚度的非晶金属氧化膜被淀积时，具有10nm的膜厚度的膜淀积处理和氧化处理步骤的循环被重复三次就能得到30nm的厚度的结果。
根据本发明的实例，从时间的立场上能非常有效地得到足够的膜厚度。
根据上述的发明实例，膜淀积步骤和膜性能改善处理步骤能够在不同的反应室中分别进行，在此情况下，运送衬底5进入不同的反应室以及从不同的反应室退出衬底5所需的时间会引起工时的损耗。
特别地，如上所述当具有大于15nm的膜厚度的非晶金属氧化膜被淀积时，用于重复地运送衬底5进入不同的反应室以及从不同的反应室退出衬底5的工作成为必须。结果，在工时上的时间损耗将会显著地降低生产率。第三发明实例
在该发明实例中，如图5的流程图所示，在同一间反应室内连续地进行膜淀积处理和氧化处理。
本发明实例是由使用高密度等离子体发生源例如螺旋等离子体发生源的膜淀积步骤和膜性能改善处理组成的膜淀积工艺。
特别地，根据前面提及的使用喷头的二极管平行板等离子体CVD系统，产生的等离子体的密度太低以致于不能提供实用的膜性能和实用的工艺。
这下面将参考图12的流程图描述。在图12示出的流程图中，和图4、5一样的那些步骤用同一参考标记标注，因此不需要详细的描述。
如图12的流程图所示，直到膜淀积完成所需要的步骤包括在同上述的第一和第二发明实例相同的在步骤S21的膜淀积步骤结束后排出膜淀积残余气体和在S30设置氧化条件的步骤。此后，在步骤S22执行氧化步骤，即，O2等离子体处理。
然后，在该氧化步骤结束的阶段，如果目标膜厚度小于15nm，那么非晶金属氧化膜，例如非晶氧化钽膜的膜淀积步骤结束。当该膜淀积步骤结束时，在实际操作中，在步骤S31从反应室中清除气体，随后，在步骤S23从反应室中移走衬底。
如果目标膜厚度大于15nm，如图12的流程图所示，那么为了完成上述的第二膜淀积步骤，在步骤S32预先提供用于安排膜淀积条件的膜淀积条件准备步骤。然后，在步骤S21实行膜淀积步骤。进一步，依靠膜淀积气体的排出和O2等离子体处理来设置膜性能改善处理步骤的条件，即在步骤S32执行准备步骤以及在步骤S22执行O2等离子体处理。反复进行这种重复的工作直到可以获得目标膜厚度。此后，在步骤S31从反应室中清除气体以及随后在步骤S23从反应室中取出衬底。
在上述的发明实施例中的所有的膜淀积步骤和所有的膜性能改善处理步骤在温度保持低于430℃下的区域内实行。
对于这样的原因是本申请的受让人发现当温度在超出430℃的区域内时膜性能下降。特别地，当温度区域超过430℃时，该温度区域转移成其中通过热反应就可开始膜淀积反应的温度带。如果等离子体能量应用于这样的温度带，那么就有过量的等离子体能量应用于这样的温度带。结果，引起原材料过分地分解并且加速反应超过了必要范围，结果是剩余反应物或不必要的元素很容易混和到膜内。从而，膜性能不可避免地恶化。
下面将举例说明本发明的发明实例中的用于淀积非晶金属氧化膜的条件和膜性能改善处理的氧化处理的条件。发明实例
膜淀积条件：
    五乙基氧化钽(pentaethoxytantalum)分压1.7mTorr
    氧分压                   4.2mTorr
    RF电功率                 100W
    温度                     300℃
氧化条件：
    氧分压                   8mTorr
    RF电功率                 1500W
    温度                     300℃
然后，在通过本发明的方法得到的非晶金属氧化膜的电特性中，理想的漏电流值应该近似小于1×10-8[A/cm2]，如图11的虚线所示。
在选择如下的膜淀积条件和氧化条件下能得到这样的电特性和膜厚度的均匀性。
膜淀积条件：
    五乙基氧化钽(pentaethoxytantalum)分压0.15至4.3mTorr
    氧分压                  0.7至8.6mTorr
    RF电功率                40至200W
    温度                    100至430℃
氧化条件：
    氧分压                  5至15mTorr
    RF电功率                500至2000W
    温度                    100至430℃
如上面描述，根据本发明，非晶金属氧化膜，例如具有优良膜性能和漏电流特性和相应的具有高可靠性的非晶氧化钽膜，能被制得充分的薄。
那么，根据本发明的制造电容元件的方法，当在适当的结构中例如MIM(金属—绝缘体—金属)结构中以在上电极和下电极之间插入的介电绝缘层被淀积时，与根据本发明制造非晶金属氧化膜的上述方法一样的步骤可以应用到这样的膜淀积步骤。
在根据本发明的制造半导体器件的方法中，当安排电路元件中的介电层或绝缘层或电容元件时，与根据本发明制造非晶金属氧化膜的上述方法一样的步骤可以应用到上述方法。
例如，图13示出了在应用本发明的半导体集成电路器件中作为电路元件的MIM电容元件的例子的剖面示意图。
在该实施例中，如图13所示，局部热氧化膜，即基于LOCOS(硅的局部氧化)工艺的隔离绝缘层51淀积在包括半导体集成电路的半导体衬底50，即硅半导体衬底表面上的电路元件之间。层间绝缘层52淀积在隔离绝缘层51上。
包含MIM电容元件的下电极层53淀积在层间绝缘层52上，以及由根据本发明的非晶金属氧化膜形成的介电绝缘层54淀积在下电极层53上。上金属电极层55淀积在与下金属电极层53相对位置的介电绝缘层54上。以这种方式，制成其中具有在下金属电极层53和上金属电极层55之间形成静电容量的MIM电容元件56。
然后，例如SiO2层的绝缘层57淀积在整个表面上，并且通过与该电容元件56相对的两个终端，即下金属电极层54和上金属电极层55钻出接触通孔58和59。如图13所示，接触通孔58穿过介电绝缘层53延伸以致能接触到下金属电极层54。
通过接触通孔58和59，淀积具有预先布图的由铝合金形成的层间互连层59，其内由TiN构成的保护膜60形成在其表面上。
当其它电路元件形成时可以同时地形成该电容元件。
这样制造的电容元件和半导体器件是有非常高的可靠性并且可以获得在电特性上优良的电容元件和半导体器件。
根据制造非晶金属氧化膜，例如非晶氧化钽膜以及具有非晶金属氧化膜的电容元件和半导体器件的上述方法，所有的处理可以在低温下进行，具体地，在430℃以下，从而具有极好的可工作性及低的电阻率的低熔点金属层可以在适合的组件例如下层电极和互连中作为导电层。
因此，材料可以有很强的自由度进行选择，和金属WN、TiN’如Al和Cu是价廉的，具有极好的可工作性，可以形成作为微型化布图及低的电阻率，可以用作适合的组件，例如下层电极和互连。
进一步，由于具有极好特性的非常可靠的非晶金属氧化膜，例如非晶氧化钽膜可作为介电绝缘层形成，因此可能形成充分薄的介电绝缘层。此外，由于工作性极好的金属层可以用作上述的电极和互连，电容元件可以更微型化。从而，在半导体集成电路中的电路元件可以提高密度并且可以实现MIM结构以便电路元件可以高速运转。
而且，由于膜淀积步骤和膜性能改善处理步骤可以在同一间反应室内进行，在工业生产的立场上，可以带来很多的利益，也就是，系统可以在结构上简单化、便于操作、可提高工作性、可靠性和生产率并从而降低制造成本。
虽然参考附图描述了本发明的优选实施例，但本发明并不局限于此，本领域技术人员应该明白在不脱离如所附权利要求书限定的精神和范围的情况下可以做出各种变化和修改。

Claims (27)

1、一种制造非晶金属氧化膜的方法，包括：
用于淀积非晶金属氧化膜的步骤；和
用于改善所述非晶金属氧化膜的膜性能的膜处理步骤，其中使所述非晶金属氧化物膜维持在非晶状态，其是通过基于离子和自由基反应的高密度等离子体辐射处理保持所述非晶金属氧化物膜的非晶状态，且所述离子和自由基反应在高于5mA/cm2的离子电流密度下至少包含氧。
2、根据权利要求1的制造非晶金属氧化膜的方法，其中，所述高密度等离子体辐射处理是螺旋等离子体辐射处理。
3、根据权利要求1的制造非晶金属氧化膜的方法，其中，用于淀积所述非晶金属氧化膜的所述步骤是利用所述高密度等离子体辐射源的膜淀积工艺，所述高密度等离子体辐射源主要是由自基由反应组成，并且在所述膜淀积步骤中需要的等离子体电功率选择大于40W并小于200W。
4、根据权利要求1的制造非晶金属氧化膜的方法，其中，所述膜处理步骤中使用等离子体电功率选择大于500W并小于2000W。
5、根据权利要求1的制造非晶金属氧化膜的方法，其中，所述膜淀积步骤和所述膜处理步骤在同一间反应室内进行。
6、根据权利要求1的制造非晶金属氧化膜的方法，其中，在所述非晶金属氧化膜的膜厚度被选择小于15nm的状态下进行多次所述膜淀积步骤，并且在每次所述膜淀积步骤后进行膜处理步骤。
7、根据权利要求1的制造非晶金属氧化膜的方法，其中，当所述非晶金属氧化膜的目标膜厚度大于15nm时，在所述非晶金属氧化膜的膜厚度小于15nm的状态下进行多次所述膜淀积步骤，并且在每次所述膜淀积步骤后进行膜处理步骤，以便使所述非晶金属氧化膜的全部膜厚度达到大于15nm的目标膜厚度。
8、根据权利要求1的制造非晶金属氧化膜的方法，其中，所述非晶金属氧化膜是非晶氧化钽薄膜。
9、根据权利要求1的制造非晶金属氧化膜的方法，其中，所述非晶金属氧化膜的所有的膜淀积步骤和膜处理步骤都在低于430℃的温度下进行。
10、一种制造具有非晶金属氧化膜的电容元件的方法，在制造包括非晶金属氧化膜的电容元件的方法中，其中非晶金属氧化膜是用作电容绝缘膜，包括：
用于淀积所述非晶金属氧化膜的膜淀积步骤；
用于改善所述非晶金属氧化膜的膜性能的膜处理步骤，其中使所述非晶金属氧化物膜维持在非晶状态，其是通过基于离子和自由基反应的高密度等离子体辐射处理保持所述非晶金属氧化物膜的非晶状态，且所述离子和自由基反应在高于5mA/cm2的离子电流密度下至少包含氧。
11、根据权利要求10的制造具有非晶金属氧化膜的电容元件的方法，其中，所述高密度等离子体处理是螺旋等离子体辐射处理。
12、根据权利要求10的制造具有非晶金属氧化膜的电容元件的方法，其中，
所述非晶金属氧化膜的膜淀积步骤是利用所述高密度等离子体辐射源的膜淀积步骤，所述高密度等离子体子辐射源主要是由自由基反应组成，并且在所述膜淀积步骤中需要的等离子体电功率选择大于40W并小于200W。
13、根据权利要求10的制造具有非晶金属氧化膜的电容元件的方法，其中，所述膜处理步骤中的等离子体电功率选择大于500W并小于2000W。
14、根据权利要求10的制造具有非晶金属氧化膜的电容元件的方法，其中，所述膜淀积步骤和所述膜处理步骤在同一间反应室内进行。
15、根据权利要求11的制造具有非晶金属氧化膜的电容元件的方法，其中，在所述非晶金属氧化膜的膜厚度被选择小于15nm的状态下进行多次所述膜淀积步骤，并且在每次所述膜淀积步骤后进行膜处理步骤。
16、根据权利要求10的制造具有非晶金属氧化膜的电容元件的方法，其中，当所述非晶金属氧化膜的目标膜厚度大于15nm时，在所述非晶金属氧化膜的膜厚度小于15nm的状态下进行多次所述膜淀积步骤，并且在每次所述膜淀积步骤后进行膜处理步骤，以便使所述非晶金属氧化膜的全部膜厚度达到大于15nm的目标膜厚度。
17、根据权利要求11的制造具有非晶金属氧化膜的电容元件的方法，其中，所述非晶金属氧化膜是非晶氧化钽薄膜。
18、根据权利要求10的制造具有非晶金属氧化膜的电容元件的方法，其中，所述非晶金属氧化膜的所有的膜淀积步骤和膜处理步骤都在低于430℃的温度下进行。
19、在制造具有非晶金属氧化膜的半导体器件的方法中，一种制造具有非晶金属氧化膜的半导体器件的方法，包括：
用于淀积非晶金属氧化膜的步骤；和
用于改善所述非晶金属氧化膜的膜性能的膜处理步骤，其中使所述非晶金属氧化物膜维持在非晶状态，其是通过基于离子和自由基反应的高密度等离子体辐射处理保持所述非晶金属氧化物膜的非晶状态，且所述离子和自由基反应在高于5mA/cm2的离子电流密度下至少包含氧。
20、根据权利要求19的制造具有非晶金属氧化膜的半导体器件的方法，其中，所述高密度等离子体处理是螺旋等离子体辐射处理。
21、根据权利要求19的制造具有非晶金属氧化膜的半导体器件的方法，其中，用于淀积所述非晶金属氧化膜的所述步骤是利用所述高密度等离子体辐射源的膜淀积步骤，所述高密度等离子体辐射源主要是由自由基反应组成，并且在所述膜淀积步骤中需要的等离子体电功率选择大于40W并小于200W。
22、根据权利要求19的制造具有非晶金属氧化膜的半导体器件的方法，其中，所述膜处理步骤中使用等离子体电功率选择大于500W并小于2000W。
23、根据权利要求19的制造具有非晶金属氧化膜的半导体器件的方法，其中，所述膜淀积步骤和所述膜性能改善处理步骤在同一间反应室内进行。
24、根据权利要求19的制造具有非晶金属氧化膜的半导体器件的方法，其中，在所述非晶金属氧化膜的膜厚度被选择小于15nm的状态下进行多次所述膜淀积步骤，并且在每次所述膜淀积步骤后进行膜处理步骤。
25、根据权利要求19的制造具有非晶金属氧化膜的半导体器件的方法，其中，当所述非晶金属氧化膜的目标膜厚度大于15nm时，在所述非晶金属氧化膜的膜厚度小于15nm的状态下进行多次所述膜淀积步骤，并且在每次所述膜淀积步骤后进行膜处理步骤，以便所述非晶金属氧化膜的全部的膜厚度达到大于15nm的目标膜厚度。
26、根据权利要求19的制造具有非晶金属氧化膜的半导体器件的方法，其中，所述非晶金属氧化膜是非晶氧化钽薄膜。
27、根据权利要求19的制造具有非晶金属氧化膜的半导体器件的方法，其中，所述非晶金属氧化膜的所有的膜淀积步骤和膜处理步骤都在低于430℃的温度下进行。
CNB031384579A 2002-03-26 2003-03-26 制造非晶金属氧化物膜、电容元件和半导体器件的方法 Expired - Fee Related CN1264205C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2002086553A JP2003282722A (ja) 2002-03-26 2002-03-26 アモルファス金属酸化膜を有する容量素子および半導体装置の各製造方法
JP86553/2002 2002-03-26
JP86553/02 2002-03-26
JP86535/02 2002-03-26
JP2002086535A JP3875906B2 (ja) 2002-03-26 2002-03-26 アモルファス金属酸化膜の製造方法
JP86535/2002 2002-03-26

Publications (2)

Publication Number Publication Date
CN1455441A true CN1455441A (zh) 2003-11-12
CN1264205C CN1264205C (zh) 2006-07-12

Family

ID=28677548

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031384579A Expired - Fee Related CN1264205C (zh) 2002-03-26 2003-03-26 制造非晶金属氧化物膜、电容元件和半导体器件的方法

Country Status (5)

Country Link
US (2) US6916747B2 (zh)
EP (1) EP1355348A3 (zh)
KR (1) KR101153978B1 (zh)
CN (1) CN1264205C (zh)
TW (1) TWI244138B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7545043B2 (en) 2004-10-15 2009-06-09 Samsung Sdi Co., Ltd. Device comprising multi-layered thin film having excellent adhesive strength and method for fabricating the same
CN102097325A (zh) * 2006-09-08 2011-06-15 夏普株式会社 半导体装置及其制造方法、显示装置
CN108039407A (zh) * 2017-12-27 2018-05-15 佛山市卓膜科技有限公司 一种高取向的氧化物压电薄膜的制备方法及压电薄膜
CN109666920A (zh) * 2017-10-13 2019-04-23 三星显示有限公司 制造金属氧化物膜的方法和包括金属氧化物膜的显示装置
CN110913558A (zh) * 2019-12-10 2020-03-24 四川大学 一种临近空间气压条件下高效射频等离子体放电装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101153978B1 (ko) * 2002-03-26 2012-06-14 카부시키카이샤 시.브이.리서어치 비결정질 금속 산화막의 제조 방법 및 비결정질 금속산화막을 가지는 커패시턴스 소자와 반도체 장치를제조하는 방법
EP1970471A3 (en) * 2007-03-07 2009-05-13 Sanyo Electric Co., Ltd. Electrode for electrolysis and electrolysis unit
TWI474368B (zh) * 2012-12-27 2015-02-21 Metal Ind Res & Dev Ct 電漿處理系統及其射頻阻抗匹配裝置
CN110082383B (zh) * 2019-03-19 2021-06-18 福建省福联集成电路有限公司 一种提升电容容值精度的方法及系统

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766369A (ja) 1993-08-26 1995-03-10 Nec Corp 半導体装置の製造方法
JP3270879B2 (ja) 1994-06-13 2002-04-02 ソニー株式会社 高誘電体薄膜の形成方法
JP3271113B2 (ja) 1994-08-30 2002-04-02 ソニー株式会社 誘電体薄膜の成膜方法
JPH0955376A (ja) 1995-08-15 1997-02-25 Sony Corp プラズマｃｖｄ方法
KR0183732B1 (ko) * 1995-09-01 1999-03-20 김광호 반도체 장치의 캐패시터 제작방법
JP3700231B2 (ja) 1996-01-25 2005-09-28 ソニー株式会社 接続孔の形成方法
JPH09246379A (ja) 1996-03-08 1997-09-19 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6096597A (en) 1997-01-31 2000-08-01 Texas Instruments Incorporated Method for fabricating an integrated circuit structure
JPH1174478A (ja) 1997-09-01 1999-03-16 Matsushita Electron Corp 誘電体膜の製造方法、半導体装置の製造方法、半導体装置及び半導体装置の製造装置
JP2000058789A (ja) 1998-08-13 2000-02-25 Oki Electric Ind Co Ltd 半導体装置の製造方法
US6228173B1 (en) * 1998-10-12 2001-05-08 Tokyo Electron Limited Single-substrate-heat-treating apparatus for semiconductor process system
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
KR20000041428A (ko) * 1998-12-22 2000-07-15 김영환 플라즈마 화학기상증착법을 이용한 탄탈륨산화막 캐패시터 제조 방법
US6294807B1 (en) * 1999-02-26 2001-09-25 Agere Systems Guardian Corp. Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers
US6150209A (en) 1999-04-23 2000-11-21 Taiwan Semiconductor Manufacturing Company Leakage current reduction of a tantalum oxide layer via a nitrous oxide high density annealing procedure
KR100335773B1 (ko) * 1999-06-29 2002-05-09 박종섭 반도체 소자의 캐패시터 제조 방법
KR100373159B1 (ko) * 1999-11-09 2003-02-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100504434B1 (ko) * 1999-07-02 2005-07-29 주식회사 하이닉스반도체 반도체장치의 커패시터 제조방법
JP2001073146A (ja) 1999-08-31 2001-03-21 Sony Corp 薄膜製造装置および薄膜製造方法
KR100363081B1 (ko) 1999-09-16 2002-11-30 삼성전자 주식회사 박막 형성장치
JP2001203327A (ja) 2000-01-21 2001-07-27 Sony Corp 容量素子と抵抗素子とを有する電子部材の製造方法、半導体装置の製造方法、及び半導体装置
EP1912253A3 (en) 2000-03-13 2009-12-30 OHMI, Tadahiro Method of forming a dielectric film
JP4449226B2 (ja) 2000-05-22 2010-04-14 東京エレクトロン株式会社 金属酸化膜の改質方法、金属酸化膜の成膜方法及び熱処理装置
WO2002037521A2 (en) * 2000-11-03 2002-05-10 Tokyo Electron Limited Hall effect ion source at high current density
KR101153978B1 (ko) * 2002-03-26 2012-06-14 카부시키카이샤 시.브이.리서어치 비결정질 금속 산화막의 제조 방법 및 비결정질 금속산화막을 가지는 커패시턴스 소자와 반도체 장치를제조하는 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7545043B2 (en) 2004-10-15 2009-06-09 Samsung Sdi Co., Ltd. Device comprising multi-layered thin film having excellent adhesive strength and method for fabricating the same
CN102097325A (zh) * 2006-09-08 2011-06-15 夏普株式会社 半导体装置及其制造方法、显示装置
US8174013B2 (en) 2006-09-08 2012-05-08 Sharp Kabushiki Kaisha Semiconductor device, method for manufacturing the semiconductor device, and display device
CN109666920A (zh) * 2017-10-13 2019-04-23 三星显示有限公司 制造金属氧化物膜的方法和包括金属氧化物膜的显示装置
US11362162B2 (en) 2017-10-13 2022-06-14 Samsung Display Co., Ltd. Method of manufacturing metal oxide film and display device including metal oxide film
CN108039407A (zh) * 2017-12-27 2018-05-15 佛山市卓膜科技有限公司 一种高取向的氧化物压电薄膜的制备方法及压电薄膜
CN108039407B (zh) * 2017-12-27 2021-10-26 佛山市卓膜科技有限公司 一种高取向的氧化物压电薄膜的制备方法及压电薄膜
CN110913558A (zh) * 2019-12-10 2020-03-24 四川大学 一种临近空间气压条件下高效射频等离子体放电装置

Also Published As

Publication number Publication date
US20030219985A1 (en) 2003-11-27
KR20030077988A (ko) 2003-10-04
EP1355348A3 (en) 2007-09-12
CN1264205C (zh) 2006-07-12
US20050095850A1 (en) 2005-05-05
EP1355348A2 (en) 2003-10-22
US7666793B2 (en) 2010-02-23
TW200305952A (en) 2003-11-01
US6916747B2 (en) 2005-07-12
TWI244138B (en) 2005-11-21
KR101153978B1 (ko) 2012-06-14

Similar Documents

Publication Publication Date Title
US8076005B2 (en) Energy conversion and storage films and devices by physical vapor deposition of titanium and titanium oxides and sub-oxides
US6475854B2 (en) Method of forming metal electrodes
KR100505310B1 (ko) 성막 장치 및 방법
US7011866B1 (en) Method and apparatus for film deposition
US6319766B1 (en) Method of tantalum nitride deposition by tantalum oxide densification
US6218293B1 (en) Batch processing for semiconductor wafers to form aluminum nitride and titanium aluminum nitride
KR100363081B1 (ko) 박막 형성장치
CN1165925C (zh) 薄膜电容器及其制造方法
CN1179231A (zh) 一种制备具有低漏电流和低极化疲劳性能的电器件的方法
CN1231973C (zh) 薄膜电容器及其制造方法
CN101689489A (zh) 硅化物形成方法及系统
US20060124455A1 (en) Thin film forming device and thin film forming method
CN1264205C (zh) 制造非晶金属氧化物膜、电容元件和半导体器件的方法
CN1617311A (zh) 半导体器件的制造方法
US8962354B2 (en) Methods for forming templated materials
CN1302151C (zh) 强介电体的制法及其制造装置
KR100382742B1 (ko) 반도체 소자의 커패시터 형성방법
JP3875906B2 (ja) アモルファス金属酸化膜の製造方法
US7253121B2 (en) Method for forming IMD films
JP2003282722A (ja) アモルファス金属酸化膜を有する容量素子および半導体装置の各製造方法
JP2004221446A (ja) 半導体装置およびその製造方法
KR100292088B1 (ko) 반도체소자 제조방법
WO2016111832A1 (en) Laminate and core shell formation of silicide nanowire
JPH07263354A (ja) プラズマｃｖｄ膜の形成方法
KR20120130815A (ko) 저온공정용 유전체 박막 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060712

Termination date: 20160326