JP2001203327A - 容量素子と抵抗素子とを有する電子部材の製造方法、半導体装置の製造方法、及び半導体装置 - Google Patents

容量素子と抵抗素子とを有する電子部材の製造方法、半導体装置の製造方法、及び半導体装置

Info

Publication number
JP2001203327A
JP2001203327A JP2000012740A JP2000012740A JP2001203327A JP 2001203327 A JP2001203327 A JP 2001203327A JP 2000012740 A JP2000012740 A JP 2000012740A JP 2000012740 A JP2000012740 A JP 2000012740A JP 2001203327 A JP2001203327 A JP 2001203327A
Authority
JP
Japan
Prior art keywords
manufacturing
semiconductor device
resistance element
capacitance element
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000012740A
Other languages
English (en)
Inventor
Ken Adachi
研 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000012740A priority Critical patent/JP2001203327A/ja
Priority to KR1020010002833A priority patent/KR20010076330A/ko
Priority to US09/766,729 priority patent/US6445027B2/en
Publication of JP2001203327A publication Critical patent/JP2001203327A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H01L27/0682—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors comprising combinations of capacitors and resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】 容量素子材料として優れ、それ以外の用途に
ついても好適な利用分野がある材料が見出せ、該材料に
より効率的に該双方の用途適性を発揮できる部材が得ら
れる技術を提供する。 【解決手段】 容量素子と抵抗素子とを有する電子部
材の製造方法で、同一材料からなる材料層（ＣＶＤ酸化
タンタル膜等）に、窒化と酸化等、それぞれ異なる処理
を施すことにより容量素子と抵抗素子とを形成する。
容量素子と抵抗素子とを有する半導体装置の製造方法
で、同一材料からなる材料層にそれぞれ異なる処理を施
すことにより容量素子と抵抗素子とを形成する。容量
素子１と抵抗素子２とを有する半導体装置で、同一材料
からなる材料層をそれぞれ異なる処理で処理することに
より形成した容量素子と抵抗素子とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、容量素子と抵抗素
子とを有する電子部材の製造方法、該製造方法を利用し
た半導体装置の製造方法、及び該半導体装置の製造方法
によって得られる半導体装置に関する。本発明は特に、
容量素子と抵抗素子との形成過程に改良を施したもので
あり、本発明はたとえば、金属等の電極の間に位置する
容量素子、及び金属等の電極の間に位置する抵抗素子を
備えた電子部材や半導体装置の分野で好適に利用するこ
とができる。
【０００２】
【従来の技術】従来より、容量素子を有する電子部材は
各種知られている。また、容量素子と抵抗素子とをとも
に有する電子部材も各種知られている。たとえば受動素
子として容量素子と抵抗素子とを有するＬＳＩ等の半導
体装置が知られている。
【０００３】従来のこの種のものの一例を図１０に示
す。基板３たとえばシリコン等の半導体基板上に層間絶
縁膜４１，４２を介して第１配線５が形成され、さらに
配線間層間絶縁膜７を介して第２配線８が形成されてい
る。
【０００４】ここで、図示従来例では、下層の層間絶縁
膜４１上に抵抗素子２ａが形成され、これは第１配線５
と同一層から形成された電極により接続されて、抵抗と
して機能している。また、上層の層間絶縁膜４２上に誘
電体をなす容量素子１ａが形成され、これは第１配線５
と第２配線６との間に挟まれて、つまり第１配線５が下
部電極となり第２配線６が上部電極となって、キャパシ
タを構成している。
【０００５】従来、容量素子１ａと抵抗素子２ａとは独
立に形成され、かつ図示のように、別層により構成され
ているのが通例である。
【０００６】一方近年、ＬＳＩ等の半導体装置では、一
層の高集積化の要請から、容量素子の高容量化を目的と
して、各種の高誘電率の誘電体材料の開発が行われてい
る。たとえば、Ｔａ2 Ｏ5 やＰＺＴ，ＢＳＴ，ＳＴＯ等
を代表とする誘電体材料の開発が盛んに行われている。
その中でもＴａ2 Ｏ5 （五酸化タンタル）は実用段階に
あり、デバイスへの搭載も開始されている。
【０００７】ところで、従来の典型的な容量素子材料で
あるＳｉＮ（シリコンナイトライド）は、容量素子とし
ての用途以外にも、素子分離技術用材料や保護膜として
の用途があったため、設備投資に対する負荷率及びプロ
セス導入における付加価値は十分あったものと言える。
【０００８】しかし上述した新材料の場合、すべてが必
ずしも容量素子材料以外の用途についても適するか否か
は不明である。容量素子材料として優れるものは、容量
素子の性能そのものがＬＳＩ等の付加価値を決定するた
とえばメモリー系ＬＳＩ等については、たしかにそれだ
けで十分な付加価値となり得るが、容量素子が受動素子
の一部とみなされる電子部材、たとえばシステムＬＳＩ
やミックスシグナル系ＬＳＩ、ＭＭＩＣ系等では、必ず
しもその開発が付加価値をもたらすとは限らない。この
ため、新材料の導入に際しては、プロセス及び設備導入
コストに対する容量素子性能向上も含めた総合的な付加
価値としては、慎重にならざるを得ない傾向が出るの
も、あながち理由の無いことではない。
【０００９】このため本発明者は種々検討を重ね、容量
素子材料として優れる上、容量素子材料以外の用途につ
いても好適な利用分野がある材料を用いて、しかも容易
かつ適正にかかる材料を用いた技術を提供し得ないかど
うか研究を続けた。
【００１０】
【発明が解決しようとする課題】本発明は、上述した背
景でなされたもので、容量素子材料として優れ、かつ容
量素子材料以外の用途についても好適な利用分野がある
材料を見出すとともにこれを用いて、この材料により効
率的にその双方の用途適性を発揮できる部材が得られる
技術を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明においては、同一材料をそれぞれ異なる処理
で処理することにより容量素子を形成することも、抵抗
素子を形成することも可能である材料を採用する。
【００１２】基本的に本発明は、容量素子材料として
も、容量素子材料以外の何らかの材料としても好適な材
料を見い出す過程において、同一材料を処理することで
上記のように複数の用途の材料となり得るものは無いか
を検討し、かつこの場合に、容量素子材料以外の用途と
して抵抗素子を形成することを想到して、本発明をなす
に至ったものである。本発明は本発明者による上記知見
に基づくものである。
【００１３】本発明に係る容量素子と抵抗素子とを有す
る電子部材の製造方法は、容量素子と抵抗素子とを有す
る電子部材の製造方法であって、同一材料からなる材料
層にそれぞれ異なる処理を施すことにより前記容量素子
と前記抵抗素子とを形成することを特徴とするものであ
る。また、本発明に係る容量素子と抵抗素子とを有する
電子部材の製造方法は、容量素子と抵抗素子とを有する
電子部材の製造方法であって、酸化タンタル膜に、容量
素子領域には酸素を、抵抗素子領域には窒素をそれぞれ
分けて注入し、素子を分離形成することを特徴とするも
のである。
【００１４】本発明に係る半導体装置の製造方法は、容
量素子と抵抗素子とを有する半導体装置の製造方法であ
って、同一材料からなる材料層にそれぞれ異なる処理を
施すことにより前記容量素子と前記抵抗素子とを形成す
ることを特徴とするものである。また、本発明に係る半
導体装置の製造方法は、容量素子と抵抗素子とを有する
半導体装置の製造方法であって、酸化タンタル膜に、容
量素子領域には酸素を、抵抗素子領域には窒素をそれぞ
れ分けて注入し、素子を分離形成するものである。
【００１５】本発明に係る半導体装置は、容量素子と抵
抗素子とを有する半導体装置であって、同一材料からな
る材料層をそれぞれ異なる処理で処理することにより形
成した容量素子と抵抗素子とを有することを特徴とする
ものである。
【００１６】この発明によれば、同一材料からなる材料
層を処理することにより容量素子と抵抗素子とを形成す
るので、容量素子についてのみではなく、抵抗素子にも
その同一材料を用いることで、開発の付加価値を高める
ことができる。かつ、同一材料の材料層を処理すること
で容量素子と抵抗素子とを形成するので、効率のよい素
子形成を実現できる。
【００１７】たとえば、代表的には、高誘電体材料とし
て開発されているＴａ（タンタル）は、酸化により絶縁
性を持ち、窒化により抵抗として使用できる導電性を持
つという性質があるので、これを利用して、たとえば同
一レイヤーに容量素子と抵抗素子とを形成するするよう
にして、タンタル化合物層形成プロセス（Ｔａ2 Ｏ5プ
ロセス）の付加価値（性能／コスト比）を高めることが
できる。さらにはこの場合、窒化タンタル抵抗体は従来
の抵抗体より比較的容易に高シート抵抗が得られるた
め、素子の縮小・小型化が可能であり、高集積化にも有
利と言える。
【００１８】そのほか上記と同様に、処理により容量素
子材料となり、あるいは抵抗素子材料となり得る材料を
用いて、同様な効果を得ることができる。
【００１９】なお特開平８−２９３９４９号公報には、
キャパシタ膜であるＴａ2 Ｏ5 膜が発熱抵抗体であるＴ
ａＮ0 ．8 膜の成膜と同時に成膜され、その後パターニ
ング及び陽極酸化でキャパシタ膜とされる旨の技術が記
載されているが、これは同一材料層をそれぞれ異なる処
理で処理することでキャパシタ膜と抵抗体とを得る技術
ではなく、本発明とは構成上の著差を有するものであ
る。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態につい
てさらに説明し、また、図面を参照して本発明の好まし
い実施の形態例を説明する。但し当然のことではある
が、本発明は以下の説明及び図示の形態例により限定を
受けるものではない。
【００２１】本発明の実施においては、同一材料からな
る材料層を酸化タンタル膜とし、容量素子を五酸化タン
タル、抵抗素子を酸窒化タンタルとすることができる。
【００２２】また、酸化タンタル膜に、容量素子領域に
は酸素を、抵抗素子領域には窒素をそれぞれ分けて注入
し、素子を分離形成する構成とすることができる。この
場合に、酸素及び窒素の注入に、プラズマドーピング法
を用いることができる。また、酸素の注入には、Ｏ2 ，
Ｏ3 ，Ｎ2 ＯまたはＨ2 Ｏ2 （任意の２以上の混合でも
よい）を用い、窒素の注入には、Ｎ2 ，ＮＨ3 またはＮ
2 Ｈ2 （任意の２以上の混合でもよい）のガスを用いる
ことができる。
【００２３】本発明の実施において、容量素子と抵抗素
子とは受動素子である態様をとることができる。この場
合、受動素子である該容量素子と抵抗素子の形成は、能
動素子形成工程以降とすることが好ましい。
【００２４】以下、同一レイヤーに可能な限り短工程で
容量素子と抵抗素子を形成すべく、これを可能とする材
料層を選択し、かつ、処理として酸化手段、及び窒化手
段を採用するとともに、該酸化手段、及び窒化手段の適
正な導出を試みてこれを実現した本発明の好ましい実施
の形態の具体例について、説明する。
【００２５】実施の形態例１ この実施の形態例は、容量素子と抵抗素子とを有する電
子部材である半導体装置、特に微細化・集積化したＬＳ
Ｉについて、本発明を適用した。特に本実施の形態例で
は、ＭＩＭ構造（金属電極−誘電体である絶縁材−金属
電極）の容量素子を形成するとともに、併せて抵抗素子
を形成するようにしたもので、容量素子と抵抗素子は、
形成手順に差はあるが、同一レイヤー（同一成膜層）に
形成されるものである。両者（容量素子と抵抗素子）
は、たとえば第２電極のみを経て連結される構成をとり
得る。
【００２６】すなわち本実施の形態例に係る半導体装置
は、図１に示すように、基板３たとえばシリコン等の半
導体基板上に層間絶縁膜４を介して第１配線５が形成さ
れ、さらに層間絶縁膜６及び配線間層間絶縁膜７を介し
て第２配線８が形成されている。誘電体をなす容量素子
１は、層間絶縁膜６に開設された開口をおおう形で形成
され、第１配線５と第２配線８との間に挟まれて、つま
り第１配線５が下部電極となり第２配線８が上部電極と
なる構成で、キャパシタを構成している。
【００２７】抵抗素子２は層間絶縁膜６に形成され、こ
の抵抗素子２と上記誘電体をなす容量素子１とは、いず
れも第２配線８と接続され、すなわち本例では両者は第
２配線８のみを経て連結される構成をとっている。
【００２８】この抵抗素子２は、上記誘電体をなす容量
素子１と同一の材料層を処理して形成されたものであ
る。層間絶縁膜６を形成後、これをパターニングして容
量素子１用の開口を形成し、その後抵抗素子２及び容量
素子１形成用の材料層（本例ではＣＶＤ酸化タンタル
層）を形成し、一方は窒化処理をして抵抗素子２用に加
工し、他方は酸化処理をして容量素子１用に加工する。
具体的な形成方法は、次に述べる実施の形態例２の説明
において述べるので、それに準じて実施すればよい。
【００２９】基本的には本実施の形態例では、素子形成
層の材料をＣＶＤ酸化タンタルとし、素子形成層成膜後
に、容量素子部には酸素を選択的に注入しさらに酸化さ
せることで五酸化タンタルとし、抵抗素子部には窒素を
選択的に注入し窒化させることで酸窒化タンタルとし
た。さらに、酸化タンタル材料層と上部電極（配線）と
の層間分離（本例ではシリコン酸化膜）の開口方法を工
夫して、性能／コスト比の向上を実現するようにした。
【００３０】実施の形態例２ この実施の形態例も、実施の形態例１と同様な、容量素
子と抵抗素子とを有する電子部材である半導体装置、特
に微細化・集積化したＬＳＩについて、本発明を適用し
たものである。
【００３１】すなわち本実施の形態例に係る半導体装置
の構造を、図２に示す。図示のように、本例において
は、基板３たとえばシリコン等の半導体基板上に層間絶
縁膜４が形成され、その上に抵抗素子２、及び第１配線
５が形成され、さらに配線間層間絶縁膜７を介して第２
配線８が形成されるとともに、誘電体をなす容量素子１
は第１配線５上において、配線間層間絶縁膜７に開設さ
れた開口を跨ぐ形で形成され、第１配線５と第２配線８
との間に挟まれて、つまり第１配線５が下部電極となり
第２配線８が上部電極となる構成で、キャパシタを構成
している。
【００３２】この抵抗素子２は、上記誘電体をなす容量
素子１と同一の材料層を処理して形成されたものであ
る。本例の構造の形成方法を、以下図３ないし図９を参
照して詳述する。
【００３３】本例の半導体装置においては容量素子と抵
抗素子とは受動素子であり、能動素子は、先に形成され
ている。
【００３４】すなわち図３に示すのは、能動素子（図示
せず）の形成が終了したのち、第１配線５の形成を行っ
たときの状態である。図示してあるのは、容量素子及び
抵抗素子を形成すべき部位の様子である。
【００３５】次に、抵抗素子形成部の第１配線５を除去
する。さらに、酸化タンタル膜９を薄膜状に成膜する
（図４）。この時、酸化タンタル膜９は、ＣＶＤ法で形
成される。
【００３６】その後、該酸化タンタル膜９を、容量素子
部９１と抵抗素子部９２を残して除去する。さらに容量
素子部９１をレジスト１０で保護する（図５）。
【００３７】次に、抵抗素子を形成すべく、窒素を抵抗
素子部９２に注入し、この抵抗素子部９２における酸化
タンタル膜を酸窒化タンタル膜とする（図６）。この
時、容量素子部９１をレジスト１０で保護されているの
で、窒素は注入されない。窒素はラジカルの形で抵抗素
子部９２における酸化タンタル膜をアタックすると考え
られる。
【００３８】次に、容量素子部９１を保護するレジスト
１０を除去し、その後、配線間層間絶縁膜７を形成する
（図７）。さらに、該配線間層間絶縁膜７の容量素子部
９１に該当する部分を開口する。
【００３９】該容量素子部９１に酸素を注入し、容量素
子部９１構成している酸化タンタル膜を五酸化タンタル
膜とする（図８）。酸素は上記配線間層間絶縁膜７の開
口からのみ注入されるので、容量素子部９１だけがこの
酸素の注入で酸化され、配線間層間絶縁膜７に覆われて
いる抵抗素子部９２には影響はない。酸素はラジカルの
形で容量素子部９１における酸化タンタル膜をアタック
すると考えられる。この段階で、容量素子１と抵抗素子
２の形成は完了となる。
【００４０】次に第２配線８の形成を行って、図９の構
造を得る。これは図２に示した最終構造と対応するもの
である。
【００４１】ここで、各素子１，２の元となる酸化タン
タル膜９は、一般的にＣＶＤ法で成膜されるが、膜質と
しては完全な五酸化タンタル膜ではなく、また成膜材料
中に含まれる炭素や水、水素といった不純物が少ない、
単に酸素が欠乏している酸化タンタル膜であることが望
ましい。
【００４２】抵抗素子２形成のための窒化（図６）にお
いては、窒素（Ｎ2 ）、アンモニア（ＮＨ3 ）、ヒドラ
ジン（Ｎ2 Ｈ2 ）のいずれか、または混合ガスを用いた
プラズマ照射処理で行うことが好ましい。一般的には窒
素、またはアンモニアを用いて好ましく実施できるが、
ヒドラジンを用いた場合、酸化タンタルに対する還元作
用と、窒化作用とが相まって、最も効率的に窒化を行う
ことができる。ただしヒドラジンには、毒性の問題があ
り、容易に取り扱えないと言う点があるので、留意を要
する。
【００４３】プラズマ発生源としては、一般的な平行平
板型、ＩＣＰ、ＴＣＰ、ヘリコン等、方式は問わない。
高密度で、かつある程度バイアスがかけられる方式のも
のが効果的で、好ましい。
【００４４】容量素子１形成のための酸化（図８）にお
いては、酸素（Ｏ2 ）、オゾン（Ｏ 3 ）、亜酸化窒素
（Ｎ2 Ｏ）、過酸化水素（Ｈ2 Ｏ2 ）のいずれか、また
は混合ガスを用いたプラズマ照射処理で行うことが好ま
しい。ただしオゾンについては、それ自身活性であるた
め、単に照射するだけでも効果を得ることは可能であ
る。可能であれば、オゾン照射処理、もしくは酸素によ
る高密度プラズマ照射処理が好ましいと言える。
【００４５】具体的な実施の形態としては、ＣＶＤ法で
酸化タンタル膜９を３０ｎｍ成膜し（図４）、そのの
ち、平行平板型プラズマ処理装置によってアンモニアプ
ラズマを１４分間照射する（図６）。これによって、Ｃ
ＶＤ成膜後ほとんど絶縁性を示していた膜が、おおむね
８〜１０ｋΩ／□のシート抵抗を得ることができてい
る。また、同じ酸化タンタル膜にオゾン（Ｏ3 ）照射処
理を１０分間行うことで、単位容量７ｆＦ／μｍ2 、漏
れ電流密度１Ｅ−８Ａ／ｃｍ2 （５Ｖにおける）を実現
している。なお各部形成に使用できる材料としては、各
層間絶縁膜としてプラズマＴＥＯＳ−ＳｉＯ2 （または
ＮＳＧ）、ＰＥ−ＴＥＯＳ−ＳｉＯ2 等を挙げることが
でき、第１，第２配線の材料としては、アルミニウム
（Ａｌ）、アルミニウム−シリコン合金（Ａｌ−Ｓ
ｉ）、アルミニウム−銅合金（Ａｌ−Ｃｕ）等を挙げる
ことができる。これらは各部分における各材料について
の一般的な形成条件により作成することができる。
【００４６】上記詳述したように、本発明を実施するこ
とにより、酸化タンタル使用技術の付加価値が向上し、
特にたとえば酸化タンタルＣＶＤ技術の付加価値を向上
させることができる。これにより、容量素子材料として
優れ、かつ容量素子材料以外の用途である抵抗素子形成
が可能な材料についての付加価値が向上し、かかる材料
についての設備投資その他新材料の導入に関し、積極的
に対応できるようになる。また、従来の抵抗素子、たと
えばポリシリコン抵抗よりも、比較的に高抵抗な抵抗素
子を容易に形成できる。その結果、抵抗素子の専有面積
が縮小可能で、高集積化に有利となる。さらに抵抗素子
を、容量素子や誘導素子といった他の受動素子と同じ形
成層で素子形成することが可能となるため、寄生成分が
減少し、また、構成を単純化できることで、回路設計が
容易になるという利点ももたらされる。
【００４７】
【発明の効果】上述したように、本発明によれば、容量
素子材料として優れ、かつ容量素子材料以外の用途につ
いても好適な利用分野がある材料を見出すことができ、
これを用いて、この材料により容量素子材料としても抵
抗素子材料としても、効率的にその双方の用途適性を発
揮できる部材が得られ、かかる材料の付加価値を高める
ことができ、新材料についての設備投資その他該材料の
導入に積極的に対応できるようになるという大きな効果
が得られ、またさらに上記例示説明したごとく、具体的
な数々の効果を発揮できるものである。
【図面の簡単な説明】
【図１】 本発明の実施の形態例１に係る電子部材（半
導体装置）の構造を示す断面図である。
【図２】 本発明の実施の形態例２に係る電子部材（半
導体装置）の構造を示す断面図である。
【図３】 本発明の実施の形態例２の処理工程を順に断
面図で示すものである（ａ）
【図４】 本発明の実施の形態例２の処理工程を順に断
面図で示すものである（ｂ）
【図５】 本発明の実施の形態例２の処理工程を順に断
面図で示すものである（ｃ）
【図６】 本発明の実施の形態例２の処理工程を順に断
面図で示すものである（ｄ）
【図７】 本発明の実施の形態例２の処理工程を順に断
面図で示すものである（ｅ）
【図８】 本発明の実施の形態例２の処理工程を順に断
面図で示すものである（ｆ）
【図９】 本発明の実施の形態例２の処理工程を順に断
面図で示すものである（ｇ）
【図１０】 従来例の構造を示す断面図である。
【符号の説明】
Ｉ・・・容量素子、２・・・抵抗素子、３・・・基板
（シリコン基板）、４・・・層間絶縁膜、５・・・第１
配線、６・・・層間絶縁膜、７・・・配線間層間絶縁
膜、８・・・第２配線、９・・・異なる処理を施すこと
により容量素子と抵抗素子とが形成できる材料（酸化タ
ンタル膜）、９１・・・容量素子部、９２・・・抵抗素
子部。

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 容量素子と抵抗素子とを有する電子部材
    の製造方法であって、 同一材料からなる材料層にそれぞれ異なる処理を施すこ
    とにより前記容量素子と前記抵抗素子とを形成すること
    を特徴とする容量素子と抵抗素子とを有する電子部材の
    製造方法。
  2. 【請求項２】 前記同一材料からなる材料層を酸化タン
    タル膜とし、前記容量素子を五酸化タンタル、前記抵抗
    素子を酸窒化タンタルとすることを特徴とする請求項１
    に記載の容量素子と抵抗素子とを有する電子部材の製造
    方法。
  3. 【請求項３】 容量素子と抵抗素子とを有する電子部材
    の製造方法であって、 酸化タンタル膜に、容量素子領域には酸素を、抵抗素子
    領域には窒素をそれぞれ分けて注入し、素子を分離形成
    することを特徴とする容量素子と抵抗素子とを有する電
    子部材の製造方法。
  4. 【請求項４】 酸素及び窒素の注入に、プラズマドーピ
    ング法を用いることを特徴とする請求項３に記載の容量
    素子と抵抗素子とを有する電子部材の製造方法。
  5. 【請求項５】 酸素の注入には、Ｏ2 ，Ｏ3 ，Ｎ2 Ｏま
    たはＨ2 Ｏ2 を用い、窒素の注入には、Ｎ2 ，ＮＨ3 ま
    たはＮ2 Ｈ2 のガスを用いることを特徴とする請求項３
    に記載の容量素子と抵抗素子とを有する電子部材の製造
    方法。
  6. 【請求項６】 容量素子と抵抗素子とを有する半導体装
    置の製造方法であって、 同一材料からなる材料層にそれぞれ異なる処理を施すこ
    とにより前記容量素子と前記抵抗素子とを形成すること
    を特徴とする半導体装置の製造方法。
  7. 【請求項７】 前記同一材料からなる材料層を酸化タン
    タル膜とし、前記容量素子を五酸化タンタル、前記抵抗
    素子を酸窒化タンタルとすることを特徴とする請求項６
    に記載の半導体装置の製造方法。
  8. 【請求項８】 前記容量素子と抵抗素子とは受動素子で
    あり、該容量素子と抵抗素子の形成は能動素子形成工程
    以降とすることを特徴とする請求項６に記載の半導体装
    置の製造方法。
  9. 【請求項９】 容量素子と抵抗素子とを有する半導体装
    置の製造方法であって、 酸化タンタル膜に、容量素子領域には酸素を、抵抗素子
    領域には窒素をそれぞれ分けて注入し、素子を分離形成
    することを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 酸素及び窒素の注入に、プラズマドー
    ピング法を用いることを特徴とする請求項９に記載の半
    導体装置の製造方法。
  11. 【請求項１１】 酸素の注入には、Ｏ2 ，Ｏ3 ，Ｎ2 Ｏ
    またはＨ2 Ｏ2 を用い、窒素の注入には、Ｎ2 ，ＮＨ3
    またはＮ2 Ｈ2 のガスを用いることを特徴とする請求項
    ９に記載の半導体装置の製造方法。
  12. 【請求項１２】 容量素子と抵抗素子とを有する半導体
    装置であって、 同一材料からなる材料層をそれぞれ異なる処理で処理す
    ることにより形成した容量素子と抵抗素子とを有するこ
    とを特徴とする半導体装置。
  13. 【請求項１３】 前記同一材料からなる材料層は酸化タ
    ンタル膜であり、前記容量素子は五酸化タンタルからな
    り、前記抵抗素子は酸窒化タンタルからなることを特徴
    とする請求項１２に記載の半導体装置。
  14. 【請求項１４】 前記容量素子と抵抗素子とは受動素子
    であることを特徴とする請求項１２に記載の半導体装
    置。
JP2000012740A 2000-01-21 2000-01-21 容量素子と抵抗素子とを有する電子部材の製造方法、半導体装置の製造方法、及び半導体装置 Pending JP2001203327A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000012740A JP2001203327A (ja) 2000-01-21 2000-01-21 容量素子と抵抗素子とを有する電子部材の製造方法、半導体装置の製造方法、及び半導体装置
KR1020010002833A KR20010076330A (ko) 2000-01-21 2001-01-18 용량소자와 저항소자를 갖는 전자부재의 제조방법, 반도체장치의 제조방법 및, 반도체 장치
US09/766,729 US6445027B2 (en) 2000-01-21 2001-01-22 Method of manufacturing electronic component having capacitor element and resistor element, method of manufacturing semiconductor device, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000012740A JP2001203327A (ja) 2000-01-21 2000-01-21 容量素子と抵抗素子とを有する電子部材の製造方法、半導体装置の製造方法、及び半導体装置

Publications (1)

Publication Number Publication Date
JP2001203327A true JP2001203327A (ja) 2001-07-27

Family

ID=18540420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000012740A Pending JP2001203327A (ja) 2000-01-21 2000-01-21 容量素子と抵抗素子とを有する電子部材の製造方法、半導体装置の製造方法、及び半導体装置

Country Status (3)

Country Link
US (1) US6445027B2 (ja)
JP (1) JP2001203327A (ja)
KR (1) KR20010076330A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10039710B4 (de) * 2000-08-14 2017-06-22 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
US6727140B2 (en) * 2001-07-11 2004-04-27 Micron Technology, Inc. Capacitor with high dielectric constant materials and method of making
FR2834387B1 (fr) * 2001-12-31 2004-02-27 Memscap Composant electronique incorporant un circuit integre et un micro-condensateur
KR101153978B1 (ko) 2002-03-26 2012-06-14 카부시키카이샤 시.브이.리서어치 비결정질 금속 산화막의 제조 방법 및 비결정질 금속산화막을 가지는 커패시턴스 소자와 반도체 장치를제조하는 방법
US6818500B2 (en) * 2002-05-03 2004-11-16 Micron Technology, Inc. Method of making a memory cell capacitor with Ta2O5 dielectric
DE10341059B4 (de) 2003-09-05 2007-05-31 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
US20050287307A1 (en) * 2004-06-23 2005-12-29 Varian Semiconductor Equipment Associates, Inc. Etch and deposition control for plasma implantation
KR100689586B1 (ko) * 2005-04-26 2007-03-02 매그나칩 반도체 유한회사 알에프 소자의 저항 및 이를 구비한 알에프 소자의제조방법
KR101146225B1 (ko) * 2005-06-07 2012-05-15 매그나칩 반도체 유한회사 반도체 소자 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988824A (en) * 1972-05-22 1976-11-02 Hewlett-Packard Company Method for manufacturing thin film circuits
US4251326A (en) * 1978-12-28 1981-02-17 Western Electric Company, Inc. Fabricating an RC network utilizing alpha tantalum
US4344223A (en) * 1980-11-26 1982-08-17 Western Electric Company, Inc. Monolithic hybrid integrated circuits
US5514612A (en) * 1993-03-03 1996-05-07 California Micro Devices, Inc. Method of making a semiconductor device with integrated RC network and schottky diode
US5618749A (en) * 1995-03-31 1997-04-08 Yamaha Corporation Method of forming a semiconductor device having a capacitor and a resistor

Also Published As

Publication number Publication date
KR20010076330A (ko) 2001-08-11
US20010041413A1 (en) 2001-11-15
US6445027B2 (en) 2002-09-03

Similar Documents

Publication Publication Date Title
US6849887B2 (en) Semiconductor device and method for fabricating the same
JP2004152796A (ja) 半導体装置及びその製造方法
JP2002170940A5 (ja)
JPH10209375A (ja) 半導体素子の薄膜キャパシタ製造方法
TW434887B (en) Method of manufacturing ferroelectric memory device
TW200306663A (en) Semiconductor device and method of manufacturing the same
JP2917916B2 (ja) 強誘電体を用いた半導体集積回路とその製造方法
KR20070098411A (ko) 반도체 장치 및 그 제조 방법
JP2001203327A (ja) 容量素子と抵抗素子とを有する電子部材の製造方法、半導体装置の製造方法、及び半導体装置
TW200423380A (en) Semiconductor device and method for fabricating the same
US20080020538A1 (en) One Mask High Density Capacitor for Integrated Circuits
JPH1022470A (ja) 半導体記憶装置及びその製造方法
TWI251897B (en) Method of manufacturing semiconductor device
JP3246274B2 (ja) 半導体装置
TWI228798B (en) Barrier for capacitor over plug structures
JP3199004B2 (ja) 半導体装置およびその製造方法
JP2014502783A (ja) 水素障壁で封止された強誘電性キャパシタ
JP2846310B1 (ja) 半導体装置及びその製造方法
JP3157734B2 (ja) 強誘電体メモリ装置及びその製造方法
TWI377649B (en) Semiconductor decice having nitridated oxide layer and method therefor
JP3276351B2 (ja) 半導体装置の製造方法
JP2002100740A (ja) 半導体記憶素子及びその製造方法
JP2003209223A (ja) 半導体素子およびその製造方法
JP2002252336A (ja) 半導体装置およびその製造方法
US6232131B1 (en) Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps