JP2004221446A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004221446A JP2004221446A JP2003009198A JP2003009198A JP2004221446A JP 2004221446 A JP2004221446 A JP 2004221446A JP 2003009198 A JP2003009198 A JP 2003009198A JP 2003009198 A JP2003009198 A JP 2003009198A JP 2004221446 A JP2004221446 A JP 2004221446A
- Authority
- JP
- Japan
- Prior art keywords
- metal oxide
- film
- forming
- metal
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】高電界であっても電極間のリーク電流が少ないＭＩＭ構造のキャパシタの製造方法を提供すること。
【解決手段】下部金属電極７の上に金属酸化物膜８ａ、８ｂ、８ｃを順次積層して誘電体膜８を形成する。このとき、各金属酸化物膜膜８ａ、８ｂ、８ｃの成膜の度に結晶温度以下の温度でのアニールを行い、各金属酸化物膜８ａ、８ｂ、８ｃをアモルファスとする。このアニールに当たって、金属酸化物膜８ｂ、８ｃの場合は、Ｏ２を紫外光励起した活性化酸素雰囲気中で行うが、金属酸化物膜８ａの場合は、下部電極７の酸化の度合いを少なくするため、活性化酸素を用いず通常の酸素雰囲気中でアニールを実施する。
【選択図】 図２
【解決手段】下部金属電極７の上に金属酸化物膜８ａ、８ｂ、８ｃを順次積層して誘電体膜８を形成する。このとき、各金属酸化物膜膜８ａ、８ｂ、８ｃの成膜の度に結晶温度以下の温度でのアニールを行い、各金属酸化物膜８ａ、８ｂ、８ｃをアモルファスとする。このアニールに当たって、金属酸化物膜８ｂ、８ｃの場合は、Ｏ２を紫外光励起した活性化酸素雰囲気中で行うが、金属酸化物膜８ａの場合は、下部電極７の酸化の度合いを少なくするため、活性化酸素を用いず通常の酸素雰囲気中でアニールを実施する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造のキャパシタを備える半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
ＲＦ回路等のアナログ回路を搭載する半導体集積回路装置の微細化に伴い、これらアナログ回路に多数使用されるキャパシタの面積の低減が望まれている。そこで、比誘電率の高い誘電体材料を成膜した誘電体膜を容量誘電体膜として用いて、少ない面積でも大きな容量が得られるＭＩＭ構造のキャパシタを集積化した半導体装置の研究が進められている。
【０００３】
ＭＩＭ構造のキャパシタは、容量誘電体膜を挟む上部と下部の電極を金属としているため、従来のポリシリコン等の半導体材料を電極に用いたときに発生した電極自体に空乏層が生じるという問題がなく、電極間の電位差に関わらず一定した容量値が得られるという利点がある。そのため、高精度が要求されるアナログ回路への利用に適している。
【０００４】
従来、このＭＩＭ構造のキャパシタに用いる誘電体膜の形成方法として、誘電体材料をスパッタ法で下部金属電極上に堆積する方法が知られている（例えば、特許文献１参照。）。
【０００５】
また、ＴａやＮｂなどの金属を陽極とし、電解液内で電気化学酸化によって金属酸化物被膜を形成する陽極酸化法も誘電体膜を形成する方法として知られている（例えば、特許文献２参照。）。
【０００６】
また誘電体膜形成の別の方法として、塗布法や化学的気相成長法（ＣＶＤ法）で金属有機化合物を下部電極上に堆積した後、熱処理によって有機物の除去および金属酸化物の結晶化を行い、比誘電率の高い誘電体膜を得る方法がある（例えば、特許文献３参照。）。
【０００７】
【特許文献１】
特開２００２−２９９５５８号公報（第６頁、図１）
【０００８】
【特許文献２】
特開２００２−２８０４５８号公報（第３頁、図２）
【０００９】
【特許文献３】
特開平１０−２４７７２３号公報（第２−４頁、図１）
【００１０】
【発明が解決しようとする課題】
しかしながら、ＭＩＭ構造のキャパシタの誘電体膜の形成方法として、上述のスパッタ法や陽極酸化法のような高純度金属から金属酸化物を形成する方法を用いた場合、この金属酸化物が電極金属（通常、酸素を含まない）と反応して、金属酸化物に酸素空孔が生じやすくなる。一旦、酸素空孔が生じると、金属酸化物の膜組成が膜厚方向に均一なため、酸素空孔が膜厚方向に容易に移動する。そのため、高電界ではキャパシタ電極間のリーク電流が増大するという問題が発生する。
【００１１】
また、塗布法やＣＶＤ法を用いた場合に、比誘電率を高めるために熱処理による金属酸化物の結晶化を行うと、粒界伝導の増加によって、やはりリーク電流が増大するという問題が発生する。
【００１２】
さらに、結晶化のための熱処理には、例えばＴａ２Ｏ５の場合、７００°Ｃ以上の高温が必要であり、この高温のため、下部電極が酸化するという問題も生じる。このような、下部電極の酸化は、キャパシタの寄生抵抗の増大をもたらし、その結果、たとえばＲＦ回路における発振特性の劣化など、このキャパシタが利用される回路の動作に悪影響を及ぼす。
【００１３】
そこで、本発明の目的は、高電界であっても電極間のリーク電流が少ないＭＩＭ構造のキャパシタを有する半導体装置およびその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、半導体基板上に形成された第１の金属電極と、前記第１の金属電極の上に形成されたアモルファスの金属酸化物からなる誘電体膜と、前記誘電体膜の上に形成された第２の金属電極とから成るキャパシタを有し、前記誘電体膜が、前記金属酸化物の堆積方向に沿って少なくとも２箇所の高濃度領域のある不均一な不純物濃度分布を有することを特徴とする。
【００１５】
このような本発明の半導体装置によれば、誘電体膜中の高濃度の不純物領域が酸素空孔のトラップとして働くため、高電界であっても誘電体膜中での酸素空孔の移動が少なく、キャパシタを流れるリーク電流を減少させることができる。
【００１６】
また、上記目的を達成するために、本発明の半導体装置の製造方法は、半導体基板上に形成された多層配線層上に絶縁層を介して第１の金属電極を形成する工程と、前記第１の電極上に、金属酸化物膜を形成する工程を複数回繰り返し、積層構造の誘電体膜を形成する工程と、前記誘電体膜上に第２の金属電極を形成する工程とから成るキャパシタ形成工程を有し、前記誘電体膜を形成する工程中の２回目以降の前記金属酸化物膜を形成する工程のうちの少なくとも１回で、活性化された酸素雰囲気中における前記金属酸化物膜のアニール処理を行うことを特徴とする。
【００１７】
また、上記目的を達成するために、本発明の別の半導体装置の製造方法は、半導体基板上に形成された多層配線層上に前記多層配線の少なくとも一部と接続された第１の金属電極を形成する工程と、前記第１の電極上に、金属酸化物膜を形成する工程を複数回繰り返し、積層構造の誘電体膜を形成する工程と、前記誘電体膜上に第２の金属電極を形成する工程とから成るキャパシタ形成工程を有し、前記誘電体膜を形成する工程中の２回目以降の前記金属酸化物膜を形成する工程のうちの少なくとも１回で、活性化された酸素雰囲気中における前記金属酸化物膜のアニール処理を行うことを特徴とする。
【００１８】
このような本発明の半導体装置の製造方法によれば、金属酸化物膜の積層界面に沿って高濃度の不純物領域を形成することができる。このようにして形成した高濃度の不純物領域が、酸素空孔のトラップとして働くため、高電界であっても誘電体膜中での酸素空孔の移動が少なく、リーク電流の少ないキャパシタを形成することができる。
【００１９】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
【００２０】
（第１の実施の形態）
図１〜図４は、本発明の半導体装置のうちの特にＭＩＭ構造のキャパシタ部分の製造方法の第１の実施の形態の工程の概略を工程順に示す工程断面図である。
【００２１】
まず、図１（ａ）に示すように、通常の工程に従ってＭＯＳＦＥＴ等の素子（図示せず）が形成されたシリコン基板１の上に、層間絶縁膜２を挟んで多層の金属配線３ａ、３ｂ、３ｃからなる多層配線層４が形成される。
【００２２】
その後、この多層配線層４の上面部には、例えばＣｕを用いた金属プラグ５が、金属配線（例えば金属配線３ｃ）との接続のために埋め込まれて、その表面はＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により平坦化される。
【００２３】
この平坦化された多層配線層４の表面には、低温のプラズマＣＶＤ法によりＳｉＮの絶縁膜６が形成される。この絶縁膜６は、金属プラグ５の材料がＣｕの場合、後工程の熱処理中のＣｕ拡散を防止する。
【００２４】
次に、図１（ｂ）に示したように、絶縁膜６上に、窒素を反応性ガスとするマグネトロン反応性スパッタリング法によりＴａＮを堆積して第１の金属電極である下部金属電極７を形成する。
【００２５】
続いて、図２（ｃ）に示すように、下部金属電極７上に、金属有機化合物であるＴａ（ＯＥｔ）５を有機溶媒に溶かした有機溶液をスピン塗布法で成膜し、３７０°Ｃの酸素中熱処理で１回目のアニールを行い、有機基を除去してアモルファスのＴａ２Ｏ５膜からなる金属酸化物膜８ａを形成する。ただし、総ての有機基を除去することはできず、Ｃ（炭素）などの不純物が金属酸化物膜８ａ中に残存する。また、金属酸化物膜８ａと下部金属電極７との反応により金属酸化物膜８ａには酸素空孔が生じる。
【００２６】
ここで、アニール後の金属酸化膜８ａの膜厚が８ｎｍとなるよう塗布時の成膜条件が設定されているものとする。
【００２７】
次いで、図２（ｄ）に示すように、金属酸化物膜８ａの上に、再びＴａ（ＯＥｔ）５の有機溶液をスピン塗布法で成膜し、３７０°Ｃで２回目のアニールを行う。ただし、今回のアニールは１回目と異なり、波長１７０〜２６０ｎｍの紫外光でＯ２を励起して得られる活性化酸素雰囲気中で実施する。このアニールで、Ｔａ（ＯＥｔ）５の有機溶液から有機基を除去してアモルファスのＴａ２Ｏ５膜からなる金属酸化物膜８ｂを形成する。このとき、活性化酸素を用いることにより金属酸化物膜８ｂ中の不純物Ｃや酸素空孔の数が大きく減少する。
【００２８】
ここで、金属酸化物膜８ｂの膜厚が７ｎｍとなるよう塗布時の成膜条件が設定されている。
【００２９】
さらに、図２（ｅ）に示すように、金属酸化物膜８ｂの上に、再びＴａ（ＯＥｔ）５の有機溶液をスピン塗布法で成膜し、２回目のアニールと同じくＯ２の紫外光励起で活性化酸素雰囲気を生成し、３７０°Ｃで３回目のアニールを行う。これにより、金属酸化物膜８ｂと同様のアモルファスのＴａ２Ｏ５膜からなる金属酸化物膜８ｃを形成する。このとき、金属酸化物膜８ｃの膜厚が７ｎｍとなるよう塗布時の成膜条件が設定されている。
【００３０】
このようにして、順次積層形成された金属酸化物膜８ａ、８ｂ、８ｃにより膜厚２２ｎｍの誘電体膜８が形成される。
【００３１】
続いて、図３（ｆ）に示すように、誘電体膜８の上に、第２の金属電極である上部金属電極９を、下部金属電極７と同じくマグネトロン反応性スパッタリング法によりＴａＮを堆積して形成する。
【００３２】
その後、フォトリソグラフィ工程およびエッチング工程により、所望の形状のレジスト膜を形成し、このレジスト膜を用いて上部金属電極９のパターニングを行って、図３（ｇ）に示すように、上部金属電極９をキャパシタ電極として必要な面積が得られる形状にする。
【００３３】
さらに、フォトリソグラフィ工程およびエッチング工程により、所望の形状のレジスト膜を形成し、このレジスト膜を用いた誘電体膜８および下部金属電極７パターニングを行って、図３（ｈ）に示すように、誘電体膜８および下部金属電極７を所望の形状にする。
【００３４】
これにより、下部金属電極７、誘電体膜８および上部金属電極９からなり、所望のキャパシタンスを有するＭＩＭ構造のキャパシタ１０が形成される。
【００３５】
最後に、図４（ｉ）に示すように、低温のプラズマＣＶＤ法によりＳｉＮを堆積してなる層間絶縁膜１１でＭＩＭ構造のキャパシタ１０を覆い、本実施の形態におけるＭＩＭ構造のキャパシタの形成に関わる一連の工程は終了する。なお、本実施の形態においては、下部金属電極７および上部金属電極９への電気的な信号の送受は、層間絶縁膜１１中に埋め込まれた金属プラグ１２を介して層間絶縁膜１１の上面より行われる。
【００３６】
図５は、上記本発明の方法により３層の金属酸化物膜を積層して誘電体膜を形成したＭＩＭ構造のキャパシタの誘電体膜の膜厚方向の不純物Ｃの濃度分布を示すグラフである。図５の横軸は、誘電体膜の上部電極側を原点（０）として、下部電極側に向かっての深さを示すものであり、すなわち誘電体膜の上面から下面に向かっての膜厚を示すものである。また、金属酸化物膜の積層順で表わせば、左（原点）から３層目（膜厚７ｎｍ）、２層目（膜厚７ｎｍ）、１層目（膜厚８ｎｍ）となる。
【００３７】
図５に見るように、誘電体膜の中間の２箇所（金属酸化物膜の３層目と２層目の境界付近、および３層目と２層目の境界付近）に不純物濃度のピークがあること、および金属酸化物膜の１層目は、他の２層より全体に不純物濃度が高いことがわかる。また、それぞれの層において、膜の上面（図５横軸の左）から下面（図５横軸の右）に向かって次第に不純物濃度が高くなっていることがわかる。
【００３８】
誘電体膜がこのような不純物濃度分布を示す理由は次のように説明できる。すなわち、（１）金属酸化物膜の３層目と２層目の生成時には、活性酸素が不純物除去に効果的に働き、全体に不純物濃度が低くなること、（２）アニールを各層形成時の上面側から行うため、それぞれの層の上面側（図５横軸の左側）ほどアニールの効果が表れ、不純物除去の効果が高くなること、以上２点の効果によるものである。
【００３９】
図６は、本発明の方法により３層の金属酸化物膜を積層して誘電体膜を形成したＭＩＭ構造のキャパシタのリーク電流特性を示すグラフである。図５に３回塗布膜（２回目、３回目Ｏ３アニール）として記したグラフに見るように、本実施の形態のキャパシタのリーク電流は、従来のスパッタ法で誘電体膜を形成したキャパシタのリーク電流（図中スパッタ膜と表記）に比べ小さく、且つ電界の大きさおよび電界の正負の方向によらず一様であることがわかる。
【００４０】
これは、図５に示した不純物濃度分布における高濃度領域が、誘電体膜中で酸素空乏のトラップとして働くため、高電界であっても誘電体膜内での酸素空乏の移動が起きにくいためによる。
【００４１】
なお、参考のため、図６に誘電体膜形成時の１回目のアニールも活性化酸素雰囲気中で行った場合のキャパシタのリーク電流特性を３回塗布膜（３回ともＯ３アニール）と記したグラフで示す。図に見るように、この場合、正方向の高電界側でリーク電流が増加しているのがわかる。これは、１回目のアニールで使用の活性化酸素が下部金属電極界面を酸化させ、そのため下部金属電極でのリーク電流が増えたことによるものである。
【００４２】
これより、誘電体膜形成時の１層目の金属酸化物膜のアニールには、活性化酸素を用いない方がよいことがわかる。
【００４３】
図７は、本発明に係る半導体装置のキャパシタのキャパシタンスの電圧依存特性を示すグラフである。図７に見るように、本実施の形態のキャパシタのキャパシタンスは、印加電圧の大きさおよび正負に関わらず、ほぼ一定であり、電圧依存性のない安定した特性が得られる。
【００４４】
このような本実施の形態の半導体装置の製造法によれば、高電界であってもリーク電流が少なく、且つ電圧依存性がなく安定したキャパシタンスが得られるＭＩＭ構造のキャパシタを作ることができる。
【００４５】
また、上記の製造法によれば、誘電体形成時におけるＭＩＭ構造のキャパシタの下部電極金属の酸化を防止することができる。
【００４６】
（第２の実施の形態）
図８〜図１１は、本発明の半導体装置のうちの特にＭＩＭ構造のキャパシタ部分の製造方法の第２の実施の形態の工程の概略を工程順に示す工程断面図である。
【００４７】
まず、図８（ａ）に示すように、通常の工程に従ってＭＯＳＦＥＴ等の素子（図示せず）が形成されたシリコン基板１０１の上に、層間絶縁膜１０２を挟んで多層の金属配線１０３ａ、１０３ｂ、１０３ｃからなる多層配線層１０４が形成される。
【００４８】
その後、この多層配線層１０４の上面部には、金属配線（例えば金属配線３ｃ）に接続される金属プラグ１０５が埋め込まれ、その表面はＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により平坦化処理が行われる。
【００４９】
次に、図８（ｂ）に示したように、多層配線層１０４上に、窒素を反応性ガスとするマグネトロン反応性スパッタリング法によりＴａＮを堆積して第１の金属電極である下部金属電極１０７を形成する。これにより、金属プラグ１０５は、下部金属電極１０７と電気的に接続される。
【００５０】
続いて、図９（ｃ）に示すように、下部金属電極１０７上に、ＣＶＤ法により３８０°Ｃで金属有機化合物Ｔａ（ＯＥｔ）５を成膜後、３８０°Ｃの酸素中熱処理で１回目のアニールを行い、Ｔａ（ＯＥｔ）５から有機基を除去してアモルファスのＴａ２Ｏ５膜からなる金属酸化物膜１０８ａを形成する。ただし、総ての有機基を除去することはできず、Ｃなどの不純物が金属酸化物膜１０８ａ中に残存する。また、金属酸化物膜１０８ａと下部金属電極１０７との反応により金属酸化物膜１０８ａには酸素空孔が生じる。
【００５１】
ここで、アニール後の金属酸化膜１０８ａの膜厚が８ｎｍとなるようＣＶＤ時の成膜条件が設定されているものとする。
【００５２】
次いで、図９（ｄ）に示すように、金属酸化物膜１０８ａの上に、再びＣＶＤ法により３８０°ＣでＴａ（ＯＥｔ）５を成膜後、３８０°Ｃで２回目のアニールを行う。ただし、今回のアニールは１回目と異なり、波長１７０〜２６０ｎｍの紫外光でＯ２を励起して得られる活性化酸素雰囲気中で実施する。このアニールで、Ｔａ（ＯＥｔ）５から有機基を除去してアモルファスのＴａ２Ｏ５膜からなる金属酸化物膜１０８ｂを形成する。このとき、活性化酸素を用いることにより金属酸化物膜１０８ｂ中の不純物Ｃや酸素空孔の数が大きく減少する。
【００５３】
ここで、金属酸化物膜１０８ｂの膜厚が７ｎｍとなるよう塗布時の成膜条件が設定されている。
【００５４】
さらに、図９（ｅ）に示すように、金属酸化物膜１０８ｂの上に、再びＣＶＤ法により３８０°ＣでＴａ（ＯＥｔ）５を成膜後、２回目のアニールと同じくＯ２の紫外光励起で活性化酸素雰囲気を生成し、３８０°Ｃで３回目のアニールを行う。これにより、金属酸化物膜１０８ｂと同様のアモルファスのＴａ２Ｏ５膜からなる金属酸化物膜１０８ｃを形成する。このとき、金属酸化物膜１０８ｃの膜厚が７ｎｍとなるよう塗布時の成膜条件が設定されている。
【００５５】
このようにして、順次積層形成された金属酸化物膜１０８ａ、１０８ｂ、１０８ｃにより膜厚２２ｎｍの誘電体膜１０８が形成される。
【００５６】
続いて、図１０（ｆ）に示すように、誘電体膜１０８の上に、第２の金属電極である上部金属電極１０９を、下部金属電極１０７と同じくマグネトロン反応性スパッタリング法によりＴａＮを堆積して形成する。
【００５７】
その後、フォトリソグラフィ工程およびエッチング工程により、所望の形状のレジスト膜を形成し、このレジスト膜を用いた上部金属電極１０９のパターニングを行って、図１０（ｇ）に示すように、上部金属電極１０９をキャパシタ電極として必要な面積が得られる形状にする。
【００５８】
さらに、フォトリソグラフィ工程およびエッチング工程により、所望の形状のレジスト膜を形成し、このレジスト膜を用いた誘電体膜８および下部金属電極７のパターニングを行って、図１０（ｈ）に示すように、誘電体膜１０８および下部金属電極１０７を所望の形状にする。
【００５９】
これにより、下部金属電極１０７、誘電体膜１０８および上部金属電極１０９からなり、所望のキャパシタンスを有するＭＩＭ構造のキャパシタ１１０が形成される。
【００６０】
最後に、図１１（ｉ）に示すように、低温のプラズマＣＶＤ法によりＳｉＮを堆積してなる層間絶縁膜１１１でＭＩＭ構造のキャパシタ１１０を覆い、さらに上部金属電極１０９に接続する金属プラグ１１２を形成して、本実施の形態におけるＭＩＭ構造のキャパシタの形成に関わる一連の工程は終了する。
【００６１】
このような第２の実施の形態の製造方法によって形成されたＭＩＭ構造のキャパシタも、第１の実施の形態の製造方法で形成されたＭＩＭ構造のキャパシタと同様の電気的特性を示す。すなわち、高電界であってもリーク電流が少なく、且つキャパシタンスに電圧依存性のないＭＩＭ構造のキャパシタが得られる。
【００６２】
また、第２の実施の形態の製造法によっても、誘電体形成時におけるＭＩＭ構造のキャパシタの下部電極金属の酸化を防止することができる。
【００６３】
さらに、第２の実施の形態の製造法では、一つの反応室でＣＶＤ成膜とＯ３を用いたアニール処理を交互に連続的に行えるＣＶＤ装置を用いることにより、高品質の誘電体膜を再現性良く得ることができる。
【００６４】
上述の各実施の形態では、誘電体膜生成材料の金属有機化合物としてＴａ（ＯＥｔ）５を用いた例を示しているが、このほかにＮｂ（ＯＢｕ）５、あるいはＴａ（ＯＥｔ）５とＮｂ（ＯＢｕ）５の混合物を用いてもよい。
【００６５】
また、アニール温度も各実施の形態に記した温度に限られるものではなく、金属酸化物の結晶化温度以下であればよいが、４５０°Ｃ以下のできるだけ低温とすることが望ましい。
【００６６】
さらに、誘電体膜を形成する金属酸化物膜の膜厚および積層回数も各実施の形態に記した数値に限定されるものではなく、製造上および設計上の条件により任意に設定することができる。
【００６７】
また、下部電極および上部電極も単層のＴａＮに限られるものではなく、例えば、ＴｉＮ／Ｔｉ／ＴｉＮの多層電極構造を連続スパッタで堆積して形成してもよい。
【００６８】
さらに、多層配線層中の金属配線や金属プラグの材質としては、Ａｌ、Ｗ、Ｔｉなどを用いることができるが、より高速な動作にはＣｕが適している。
【００６９】
【発明の効果】
本発明によれば、高電界であっても電極間のリーク電流が少ないＭＩＭ構造のキャパシタを有する半導体装置を実現することができる。
【００７０】
また、上記ＭＩＭ構造のキャパシタは、電圧依存性のない安定したキャパシタンスを得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の製造方法の概略工程断面図（その１）。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法の概略工程断面図（その２）。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法の概略工程断面図（その３）。
【図４】本発明の第１の実施の形態に係る半導体装置の製造方法の概略工程断面図（その４）。
【図５】本発明に係る半導体装置の誘電体膜の不純物濃度分布を示す図。
【図６】本発明に係る半導体装置のＭＩＭ構造のキャパシタのリーク電流特性を示す図。
【図７】本発明に係る半導体装置のＭＩＭ構造のキャパシタのキャパシタンスの電圧依存特性を示す図。
【図８】本発明の第２の実施の形態に係る半導体装置の製造方法の概略工程断面図（その１）。
【図９】本発明の第２の実施の形態に係る半導体装置の製造方法の概略工程断面図（その２）。
【図１０】本発明の第２の実施の形態に係る半導体装置の製造方法の概略工程断面図（その３）。
【図１１】本発明の第２の実施の形態に係る半導体装置の製造方法の概略工程断面図（その４）。
【符号の説明】
１、１０１ シリコン基板
２、１０２ 層間絶縁膜
３ａ、３ｂ、３ｃ、１０３ａ、１０３ｂ、１０３ｃ 金属配線
４、１０４ 多層配線層
５、１０５、１２、１１２ 金属プラグ
６ 絶縁膜
７、１０７ 下部金属電極
８ａ、８ｂ、８ｃ、１０８ａ、１０８ｂ、１０８ｃ 金属酸化物
９、１０９ 上部金属電極
１０、１１０ ＭＩＭ構造のキャパシタ
１１、１１１ 層間絶縁膜
【発明の属する技術分野】
本発明は、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造のキャパシタを備える半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
ＲＦ回路等のアナログ回路を搭載する半導体集積回路装置の微細化に伴い、これらアナログ回路に多数使用されるキャパシタの面積の低減が望まれている。そこで、比誘電率の高い誘電体材料を成膜した誘電体膜を容量誘電体膜として用いて、少ない面積でも大きな容量が得られるＭＩＭ構造のキャパシタを集積化した半導体装置の研究が進められている。
【０００３】
ＭＩＭ構造のキャパシタは、容量誘電体膜を挟む上部と下部の電極を金属としているため、従来のポリシリコン等の半導体材料を電極に用いたときに発生した電極自体に空乏層が生じるという問題がなく、電極間の電位差に関わらず一定した容量値が得られるという利点がある。そのため、高精度が要求されるアナログ回路への利用に適している。
【０００４】
従来、このＭＩＭ構造のキャパシタに用いる誘電体膜の形成方法として、誘電体材料をスパッタ法で下部金属電極上に堆積する方法が知られている（例えば、特許文献１参照。）。
【０００５】
また、ＴａやＮｂなどの金属を陽極とし、電解液内で電気化学酸化によって金属酸化物被膜を形成する陽極酸化法も誘電体膜を形成する方法として知られている（例えば、特許文献２参照。）。
【０００６】
また誘電体膜形成の別の方法として、塗布法や化学的気相成長法（ＣＶＤ法）で金属有機化合物を下部電極上に堆積した後、熱処理によって有機物の除去および金属酸化物の結晶化を行い、比誘電率の高い誘電体膜を得る方法がある（例えば、特許文献３参照。）。
【０００７】
【特許文献１】
特開２００２−２９９５５８号公報（第６頁、図１）
【０００８】
【特許文献２】
特開２００２−２８０４５８号公報（第３頁、図２）
【０００９】
【特許文献３】
特開平１０−２４７７２３号公報（第２−４頁、図１）
【００１０】
【発明が解決しようとする課題】
しかしながら、ＭＩＭ構造のキャパシタの誘電体膜の形成方法として、上述のスパッタ法や陽極酸化法のような高純度金属から金属酸化物を形成する方法を用いた場合、この金属酸化物が電極金属（通常、酸素を含まない）と反応して、金属酸化物に酸素空孔が生じやすくなる。一旦、酸素空孔が生じると、金属酸化物の膜組成が膜厚方向に均一なため、酸素空孔が膜厚方向に容易に移動する。そのため、高電界ではキャパシタ電極間のリーク電流が増大するという問題が発生する。
【００１１】
また、塗布法やＣＶＤ法を用いた場合に、比誘電率を高めるために熱処理による金属酸化物の結晶化を行うと、粒界伝導の増加によって、やはりリーク電流が増大するという問題が発生する。
【００１２】
さらに、結晶化のための熱処理には、例えばＴａ２Ｏ５の場合、７００°Ｃ以上の高温が必要であり、この高温のため、下部電極が酸化するという問題も生じる。このような、下部電極の酸化は、キャパシタの寄生抵抗の増大をもたらし、その結果、たとえばＲＦ回路における発振特性の劣化など、このキャパシタが利用される回路の動作に悪影響を及ぼす。
【００１３】
そこで、本発明の目的は、高電界であっても電極間のリーク電流が少ないＭＩＭ構造のキャパシタを有する半導体装置およびその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、半導体基板上に形成された第１の金属電極と、前記第１の金属電極の上に形成されたアモルファスの金属酸化物からなる誘電体膜と、前記誘電体膜の上に形成された第２の金属電極とから成るキャパシタを有し、前記誘電体膜が、前記金属酸化物の堆積方向に沿って少なくとも２箇所の高濃度領域のある不均一な不純物濃度分布を有することを特徴とする。
【００１５】
このような本発明の半導体装置によれば、誘電体膜中の高濃度の不純物領域が酸素空孔のトラップとして働くため、高電界であっても誘電体膜中での酸素空孔の移動が少なく、キャパシタを流れるリーク電流を減少させることができる。
【００１６】
また、上記目的を達成するために、本発明の半導体装置の製造方法は、半導体基板上に形成された多層配線層上に絶縁層を介して第１の金属電極を形成する工程と、前記第１の電極上に、金属酸化物膜を形成する工程を複数回繰り返し、積層構造の誘電体膜を形成する工程と、前記誘電体膜上に第２の金属電極を形成する工程とから成るキャパシタ形成工程を有し、前記誘電体膜を形成する工程中の２回目以降の前記金属酸化物膜を形成する工程のうちの少なくとも１回で、活性化された酸素雰囲気中における前記金属酸化物膜のアニール処理を行うことを特徴とする。
【００１７】
また、上記目的を達成するために、本発明の別の半導体装置の製造方法は、半導体基板上に形成された多層配線層上に前記多層配線の少なくとも一部と接続された第１の金属電極を形成する工程と、前記第１の電極上に、金属酸化物膜を形成する工程を複数回繰り返し、積層構造の誘電体膜を形成する工程と、前記誘電体膜上に第２の金属電極を形成する工程とから成るキャパシタ形成工程を有し、前記誘電体膜を形成する工程中の２回目以降の前記金属酸化物膜を形成する工程のうちの少なくとも１回で、活性化された酸素雰囲気中における前記金属酸化物膜のアニール処理を行うことを特徴とする。
【００１８】
このような本発明の半導体装置の製造方法によれば、金属酸化物膜の積層界面に沿って高濃度の不純物領域を形成することができる。このようにして形成した高濃度の不純物領域が、酸素空孔のトラップとして働くため、高電界であっても誘電体膜中での酸素空孔の移動が少なく、リーク電流の少ないキャパシタを形成することができる。
【００１９】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
【００２０】
（第１の実施の形態）
図１〜図４は、本発明の半導体装置のうちの特にＭＩＭ構造のキャパシタ部分の製造方法の第１の実施の形態の工程の概略を工程順に示す工程断面図である。
【００２１】
まず、図１（ａ）に示すように、通常の工程に従ってＭＯＳＦＥＴ等の素子（図示せず）が形成されたシリコン基板１の上に、層間絶縁膜２を挟んで多層の金属配線３ａ、３ｂ、３ｃからなる多層配線層４が形成される。
【００２２】
その後、この多層配線層４の上面部には、例えばＣｕを用いた金属プラグ５が、金属配線（例えば金属配線３ｃ）との接続のために埋め込まれて、その表面はＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により平坦化される。
【００２３】
この平坦化された多層配線層４の表面には、低温のプラズマＣＶＤ法によりＳｉＮの絶縁膜６が形成される。この絶縁膜６は、金属プラグ５の材料がＣｕの場合、後工程の熱処理中のＣｕ拡散を防止する。
【００２４】
次に、図１（ｂ）に示したように、絶縁膜６上に、窒素を反応性ガスとするマグネトロン反応性スパッタリング法によりＴａＮを堆積して第１の金属電極である下部金属電極７を形成する。
【００２５】
続いて、図２（ｃ）に示すように、下部金属電極７上に、金属有機化合物であるＴａ（ＯＥｔ）５を有機溶媒に溶かした有機溶液をスピン塗布法で成膜し、３７０°Ｃの酸素中熱処理で１回目のアニールを行い、有機基を除去してアモルファスのＴａ２Ｏ５膜からなる金属酸化物膜８ａを形成する。ただし、総ての有機基を除去することはできず、Ｃ（炭素）などの不純物が金属酸化物膜８ａ中に残存する。また、金属酸化物膜８ａと下部金属電極７との反応により金属酸化物膜８ａには酸素空孔が生じる。
【００２６】
ここで、アニール後の金属酸化膜８ａの膜厚が８ｎｍとなるよう塗布時の成膜条件が設定されているものとする。
【００２７】
次いで、図２（ｄ）に示すように、金属酸化物膜８ａの上に、再びＴａ（ＯＥｔ）５の有機溶液をスピン塗布法で成膜し、３７０°Ｃで２回目のアニールを行う。ただし、今回のアニールは１回目と異なり、波長１７０〜２６０ｎｍの紫外光でＯ２を励起して得られる活性化酸素雰囲気中で実施する。このアニールで、Ｔａ（ＯＥｔ）５の有機溶液から有機基を除去してアモルファスのＴａ２Ｏ５膜からなる金属酸化物膜８ｂを形成する。このとき、活性化酸素を用いることにより金属酸化物膜８ｂ中の不純物Ｃや酸素空孔の数が大きく減少する。
【００２８】
ここで、金属酸化物膜８ｂの膜厚が７ｎｍとなるよう塗布時の成膜条件が設定されている。
【００２９】
さらに、図２（ｅ）に示すように、金属酸化物膜８ｂの上に、再びＴａ（ＯＥｔ）５の有機溶液をスピン塗布法で成膜し、２回目のアニールと同じくＯ２の紫外光励起で活性化酸素雰囲気を生成し、３７０°Ｃで３回目のアニールを行う。これにより、金属酸化物膜８ｂと同様のアモルファスのＴａ２Ｏ５膜からなる金属酸化物膜８ｃを形成する。このとき、金属酸化物膜８ｃの膜厚が７ｎｍとなるよう塗布時の成膜条件が設定されている。
【００３０】
このようにして、順次積層形成された金属酸化物膜８ａ、８ｂ、８ｃにより膜厚２２ｎｍの誘電体膜８が形成される。
【００３１】
続いて、図３（ｆ）に示すように、誘電体膜８の上に、第２の金属電極である上部金属電極９を、下部金属電極７と同じくマグネトロン反応性スパッタリング法によりＴａＮを堆積して形成する。
【００３２】
その後、フォトリソグラフィ工程およびエッチング工程により、所望の形状のレジスト膜を形成し、このレジスト膜を用いて上部金属電極９のパターニングを行って、図３（ｇ）に示すように、上部金属電極９をキャパシタ電極として必要な面積が得られる形状にする。
【００３３】
さらに、フォトリソグラフィ工程およびエッチング工程により、所望の形状のレジスト膜を形成し、このレジスト膜を用いた誘電体膜８および下部金属電極７パターニングを行って、図３（ｈ）に示すように、誘電体膜８および下部金属電極７を所望の形状にする。
【００３４】
これにより、下部金属電極７、誘電体膜８および上部金属電極９からなり、所望のキャパシタンスを有するＭＩＭ構造のキャパシタ１０が形成される。
【００３５】
最後に、図４（ｉ）に示すように、低温のプラズマＣＶＤ法によりＳｉＮを堆積してなる層間絶縁膜１１でＭＩＭ構造のキャパシタ１０を覆い、本実施の形態におけるＭＩＭ構造のキャパシタの形成に関わる一連の工程は終了する。なお、本実施の形態においては、下部金属電極７および上部金属電極９への電気的な信号の送受は、層間絶縁膜１１中に埋め込まれた金属プラグ１２を介して層間絶縁膜１１の上面より行われる。
【００３６】
図５は、上記本発明の方法により３層の金属酸化物膜を積層して誘電体膜を形成したＭＩＭ構造のキャパシタの誘電体膜の膜厚方向の不純物Ｃの濃度分布を示すグラフである。図５の横軸は、誘電体膜の上部電極側を原点（０）として、下部電極側に向かっての深さを示すものであり、すなわち誘電体膜の上面から下面に向かっての膜厚を示すものである。また、金属酸化物膜の積層順で表わせば、左（原点）から３層目（膜厚７ｎｍ）、２層目（膜厚７ｎｍ）、１層目（膜厚８ｎｍ）となる。
【００３７】
図５に見るように、誘電体膜の中間の２箇所（金属酸化物膜の３層目と２層目の境界付近、および３層目と２層目の境界付近）に不純物濃度のピークがあること、および金属酸化物膜の１層目は、他の２層より全体に不純物濃度が高いことがわかる。また、それぞれの層において、膜の上面（図５横軸の左）から下面（図５横軸の右）に向かって次第に不純物濃度が高くなっていることがわかる。
【００３８】
誘電体膜がこのような不純物濃度分布を示す理由は次のように説明できる。すなわち、（１）金属酸化物膜の３層目と２層目の生成時には、活性酸素が不純物除去に効果的に働き、全体に不純物濃度が低くなること、（２）アニールを各層形成時の上面側から行うため、それぞれの層の上面側（図５横軸の左側）ほどアニールの効果が表れ、不純物除去の効果が高くなること、以上２点の効果によるものである。
【００３９】
図６は、本発明の方法により３層の金属酸化物膜を積層して誘電体膜を形成したＭＩＭ構造のキャパシタのリーク電流特性を示すグラフである。図５に３回塗布膜（２回目、３回目Ｏ３アニール）として記したグラフに見るように、本実施の形態のキャパシタのリーク電流は、従来のスパッタ法で誘電体膜を形成したキャパシタのリーク電流（図中スパッタ膜と表記）に比べ小さく、且つ電界の大きさおよび電界の正負の方向によらず一様であることがわかる。
【００４０】
これは、図５に示した不純物濃度分布における高濃度領域が、誘電体膜中で酸素空乏のトラップとして働くため、高電界であっても誘電体膜内での酸素空乏の移動が起きにくいためによる。
【００４１】
なお、参考のため、図６に誘電体膜形成時の１回目のアニールも活性化酸素雰囲気中で行った場合のキャパシタのリーク電流特性を３回塗布膜（３回ともＯ３アニール）と記したグラフで示す。図に見るように、この場合、正方向の高電界側でリーク電流が増加しているのがわかる。これは、１回目のアニールで使用の活性化酸素が下部金属電極界面を酸化させ、そのため下部金属電極でのリーク電流が増えたことによるものである。
【００４２】
これより、誘電体膜形成時の１層目の金属酸化物膜のアニールには、活性化酸素を用いない方がよいことがわかる。
【００４３】
図７は、本発明に係る半導体装置のキャパシタのキャパシタンスの電圧依存特性を示すグラフである。図７に見るように、本実施の形態のキャパシタのキャパシタンスは、印加電圧の大きさおよび正負に関わらず、ほぼ一定であり、電圧依存性のない安定した特性が得られる。
【００４４】
このような本実施の形態の半導体装置の製造法によれば、高電界であってもリーク電流が少なく、且つ電圧依存性がなく安定したキャパシタンスが得られるＭＩＭ構造のキャパシタを作ることができる。
【００４５】
また、上記の製造法によれば、誘電体形成時におけるＭＩＭ構造のキャパシタの下部電極金属の酸化を防止することができる。
【００４６】
（第２の実施の形態）
図８〜図１１は、本発明の半導体装置のうちの特にＭＩＭ構造のキャパシタ部分の製造方法の第２の実施の形態の工程の概略を工程順に示す工程断面図である。
【００４７】
まず、図８（ａ）に示すように、通常の工程に従ってＭＯＳＦＥＴ等の素子（図示せず）が形成されたシリコン基板１０１の上に、層間絶縁膜１０２を挟んで多層の金属配線１０３ａ、１０３ｂ、１０３ｃからなる多層配線層１０４が形成される。
【００４８】
その後、この多層配線層１０４の上面部には、金属配線（例えば金属配線３ｃ）に接続される金属プラグ１０５が埋め込まれ、その表面はＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により平坦化処理が行われる。
【００４９】
次に、図８（ｂ）に示したように、多層配線層１０４上に、窒素を反応性ガスとするマグネトロン反応性スパッタリング法によりＴａＮを堆積して第１の金属電極である下部金属電極１０７を形成する。これにより、金属プラグ１０５は、下部金属電極１０７と電気的に接続される。
【００５０】
続いて、図９（ｃ）に示すように、下部金属電極１０７上に、ＣＶＤ法により３８０°Ｃで金属有機化合物Ｔａ（ＯＥｔ）５を成膜後、３８０°Ｃの酸素中熱処理で１回目のアニールを行い、Ｔａ（ＯＥｔ）５から有機基を除去してアモルファスのＴａ２Ｏ５膜からなる金属酸化物膜１０８ａを形成する。ただし、総ての有機基を除去することはできず、Ｃなどの不純物が金属酸化物膜１０８ａ中に残存する。また、金属酸化物膜１０８ａと下部金属電極１０７との反応により金属酸化物膜１０８ａには酸素空孔が生じる。
【００５１】
ここで、アニール後の金属酸化膜１０８ａの膜厚が８ｎｍとなるようＣＶＤ時の成膜条件が設定されているものとする。
【００５２】
次いで、図９（ｄ）に示すように、金属酸化物膜１０８ａの上に、再びＣＶＤ法により３８０°ＣでＴａ（ＯＥｔ）５を成膜後、３８０°Ｃで２回目のアニールを行う。ただし、今回のアニールは１回目と異なり、波長１７０〜２６０ｎｍの紫外光でＯ２を励起して得られる活性化酸素雰囲気中で実施する。このアニールで、Ｔａ（ＯＥｔ）５から有機基を除去してアモルファスのＴａ２Ｏ５膜からなる金属酸化物膜１０８ｂを形成する。このとき、活性化酸素を用いることにより金属酸化物膜１０８ｂ中の不純物Ｃや酸素空孔の数が大きく減少する。
【００５３】
ここで、金属酸化物膜１０８ｂの膜厚が７ｎｍとなるよう塗布時の成膜条件が設定されている。
【００５４】
さらに、図９（ｅ）に示すように、金属酸化物膜１０８ｂの上に、再びＣＶＤ法により３８０°ＣでＴａ（ＯＥｔ）５を成膜後、２回目のアニールと同じくＯ２の紫外光励起で活性化酸素雰囲気を生成し、３８０°Ｃで３回目のアニールを行う。これにより、金属酸化物膜１０８ｂと同様のアモルファスのＴａ２Ｏ５膜からなる金属酸化物膜１０８ｃを形成する。このとき、金属酸化物膜１０８ｃの膜厚が７ｎｍとなるよう塗布時の成膜条件が設定されている。
【００５５】
このようにして、順次積層形成された金属酸化物膜１０８ａ、１０８ｂ、１０８ｃにより膜厚２２ｎｍの誘電体膜１０８が形成される。
【００５６】
続いて、図１０（ｆ）に示すように、誘電体膜１０８の上に、第２の金属電極である上部金属電極１０９を、下部金属電極１０７と同じくマグネトロン反応性スパッタリング法によりＴａＮを堆積して形成する。
【００５７】
その後、フォトリソグラフィ工程およびエッチング工程により、所望の形状のレジスト膜を形成し、このレジスト膜を用いた上部金属電極１０９のパターニングを行って、図１０（ｇ）に示すように、上部金属電極１０９をキャパシタ電極として必要な面積が得られる形状にする。
【００５８】
さらに、フォトリソグラフィ工程およびエッチング工程により、所望の形状のレジスト膜を形成し、このレジスト膜を用いた誘電体膜８および下部金属電極７のパターニングを行って、図１０（ｈ）に示すように、誘電体膜１０８および下部金属電極１０７を所望の形状にする。
【００５９】
これにより、下部金属電極１０７、誘電体膜１０８および上部金属電極１０９からなり、所望のキャパシタンスを有するＭＩＭ構造のキャパシタ１１０が形成される。
【００６０】
最後に、図１１（ｉ）に示すように、低温のプラズマＣＶＤ法によりＳｉＮを堆積してなる層間絶縁膜１１１でＭＩＭ構造のキャパシタ１１０を覆い、さらに上部金属電極１０９に接続する金属プラグ１１２を形成して、本実施の形態におけるＭＩＭ構造のキャパシタの形成に関わる一連の工程は終了する。
【００６１】
このような第２の実施の形態の製造方法によって形成されたＭＩＭ構造のキャパシタも、第１の実施の形態の製造方法で形成されたＭＩＭ構造のキャパシタと同様の電気的特性を示す。すなわち、高電界であってもリーク電流が少なく、且つキャパシタンスに電圧依存性のないＭＩＭ構造のキャパシタが得られる。
【００６２】
また、第２の実施の形態の製造法によっても、誘電体形成時におけるＭＩＭ構造のキャパシタの下部電極金属の酸化を防止することができる。
【００６３】
さらに、第２の実施の形態の製造法では、一つの反応室でＣＶＤ成膜とＯ３を用いたアニール処理を交互に連続的に行えるＣＶＤ装置を用いることにより、高品質の誘電体膜を再現性良く得ることができる。
【００６４】
上述の各実施の形態では、誘電体膜生成材料の金属有機化合物としてＴａ（ＯＥｔ）５を用いた例を示しているが、このほかにＮｂ（ＯＢｕ）５、あるいはＴａ（ＯＥｔ）５とＮｂ（ＯＢｕ）５の混合物を用いてもよい。
【００６５】
また、アニール温度も各実施の形態に記した温度に限られるものではなく、金属酸化物の結晶化温度以下であればよいが、４５０°Ｃ以下のできるだけ低温とすることが望ましい。
【００６６】
さらに、誘電体膜を形成する金属酸化物膜の膜厚および積層回数も各実施の形態に記した数値に限定されるものではなく、製造上および設計上の条件により任意に設定することができる。
【００６７】
また、下部電極および上部電極も単層のＴａＮに限られるものではなく、例えば、ＴｉＮ／Ｔｉ／ＴｉＮの多層電極構造を連続スパッタで堆積して形成してもよい。
【００６８】
さらに、多層配線層中の金属配線や金属プラグの材質としては、Ａｌ、Ｗ、Ｔｉなどを用いることができるが、より高速な動作にはＣｕが適している。
【００６９】
【発明の効果】
本発明によれば、高電界であっても電極間のリーク電流が少ないＭＩＭ構造のキャパシタを有する半導体装置を実現することができる。
【００７０】
また、上記ＭＩＭ構造のキャパシタは、電圧依存性のない安定したキャパシタンスを得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の製造方法の概略工程断面図（その１）。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法の概略工程断面図（その２）。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法の概略工程断面図（その３）。
【図４】本発明の第１の実施の形態に係る半導体装置の製造方法の概略工程断面図（その４）。
【図５】本発明に係る半導体装置の誘電体膜の不純物濃度分布を示す図。
【図６】本発明に係る半導体装置のＭＩＭ構造のキャパシタのリーク電流特性を示す図。
【図７】本発明に係る半導体装置のＭＩＭ構造のキャパシタのキャパシタンスの電圧依存特性を示す図。
【図８】本発明の第２の実施の形態に係る半導体装置の製造方法の概略工程断面図（その１）。
【図９】本発明の第２の実施の形態に係る半導体装置の製造方法の概略工程断面図（その２）。
【図１０】本発明の第２の実施の形態に係る半導体装置の製造方法の概略工程断面図（その３）。
【図１１】本発明の第２の実施の形態に係る半導体装置の製造方法の概略工程断面図（その４）。
【符号の説明】
１、１０１ シリコン基板
２、１０２ 層間絶縁膜
３ａ、３ｂ、３ｃ、１０３ａ、１０３ｂ、１０３ｃ 金属配線
４、１０４ 多層配線層
５、１０５、１２、１１２ 金属プラグ
６ 絶縁膜
７、１０７ 下部金属電極
８ａ、８ｂ、８ｃ、１０８ａ、１０８ｂ、１０８ｃ 金属酸化物
９、１０９ 上部金属電極
１０、１１０ ＭＩＭ構造のキャパシタ
１１、１１１ 層間絶縁膜
Claims (12)
- 半導体基板上に形成された第１の金属電極と、
前記第１の金属電極の上に形成されたアモルファスの金属酸化物からなる誘電体膜と、
前記誘電体膜の上に形成された第２の金属電極とから成るキャパシタを有し、
前記誘電体膜が、前記金属酸化物の堆積方向に沿って少なくとも２箇所の高濃度領域のある不均一な不純物濃度分布を有することを特徴とする半導体装置。 - 前記金属酸化物が、Ｔａ２Ｏ５、Ｎｂ２Ｏ５または（Ｔａ，Ｎｂ）２Ｏ５から選択した１種であることを特徴とする請求項１に記載の半導体装置。
- 半導体基板上に形成された多層配線層上に絶縁層を介して第１の金属電極を形成する工程と、
前記第１の電極上に、金属酸化物膜を形成する工程を複数回繰り返し、積層構造の誘電体膜を形成する工程と、
前記誘電体膜上に第２の金属電極を形成する工程とから成るキャパシタ形成工程を有し、
前記誘電体膜を形成する工程中の２回目以降の前記金属酸化物膜を形成する工程のうちの少なくとも１回で、活性化された酸素雰囲気中における前記金属酸化物膜のアニール処理を行うことを特徴とする半導体装置の製造方法。 - 前記金属酸化物膜を形成する工程において、ＴａもしくはＮｂまたはＴａとＮｂの混合物を有機溶媒に溶かした金属有機化合物の溶液を膜状に塗布し、４５０°Ｃ以下の熱処理により有機溶媒と金属有機化合物中の有機基を除去してアモルファスの金属酸化物を形成する塗布法を用いることを特徴とする請求項３に記載の半導体装置の製造方法。
- 前記金属酸化物膜を形成する工程において、ＴａもしくはＮｂまたはＴａとＮｂの混合物の金属有機化合物の蒸気を用いて成膜し、４５０°Ｃ以下の熱処理によりアモルファスの金属酸化物を形成する化学的気相成長法を用いることを特徴とする請求項３に記載の半導体装置の製造方法。
- 前記金属酸化物が、Ｔａ２Ｏ５、Ｎｂ２Ｏ５または（Ｔａ，Ｎｂ）２Ｏ５から選択した１種であることを特徴とする請求項３乃至５のいずれか１項に記載の半導体装置の製造方法。
- 前記活性化された酸素雰囲気が、Ｏ２の紫外光励起またはプラズマ励起により生成されることを特徴とする請求項３に記載の半導体装置の製造方法。
- 半導体基板上に形成された多層配線層上に前記多層配線の少なくとも一部と接続された第１の金属電極を形成する工程と、
前記第１の電極上に、金属酸化物膜を形成する工程を複数回繰り返し、積層構造の誘電体膜を形成する工程と、
前記誘電体膜上に第２の金属電極を形成する工程とから成るキャパシタ形成工程を有し、
前記誘電体膜を形成する工程中の２回目以降の前記金属酸化物膜を形成する工程のうちの少なくとも１回で、活性化された酸素雰囲気中における前記金属酸化物膜のアニール処理を行うことを特徴とする半導体装置の製造方法。 - 前記金属酸化物膜を形成する工程おいて、ＴａもしくはＮｂまたはＴａとＮｂの混合物を有機溶媒に溶かした金属有機化合物の溶液を膜状に塗布し、４５０°Ｃ以下の熱処理により有機溶媒と金属有機化合物中の有機基を除去してアモルファスの金属酸化物を形成する塗布法を用いることを特徴とする請求項８に記載の半導体装置の製造方法。
- 前記金属酸化物膜を形成する工程おいて、ＴａもしくはＮｂまたはＴａとＮｂの混合物の金属有機化合物の蒸気を用いて成膜し、４５０°Ｃ以下の熱処理によりアモルファスの金属酸化物を形成する化学的気相成長法を用いることを特徴とする請求項８に記載の半導体装置の製造方法。
- 前記金属酸化物が、Ｔａ２Ｏ５、Ｎｂ２Ｏ５または（Ｔａ，Ｎｂ）２Ｏ５から選択した１種であることを特徴とする請求項８乃至１０のいずれか１項に記載の半導体装置の製造方法。
- 前記活性化された酸素雰囲気が、Ｏ２の紫外光励起またはプラズマ励起により生成されることを特徴とする請求項８に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003009198A JP2004221446A (ja) | 2003-01-17 | 2003-01-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003009198A JP2004221446A (ja) | 2003-01-17 | 2003-01-17 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004221446A true JP2004221446A (ja) | 2004-08-05 |
Family
ID=32898762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003009198A Pending JP2004221446A (ja) | 2003-01-17 | 2003-01-17 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004221446A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007305654A (ja) * | 2006-05-09 | 2007-11-22 | Nec Corp | 半導体装置及びその製造方法 |
| JP2011134997A (ja) * | 2009-12-25 | 2011-07-07 | Renesas Electronics Corp | 半導体装置 |
| US8227895B2 (en) | 2010-03-19 | 2012-07-24 | Fujitsu Limited | Capacitor and semiconductor device |
| US8986854B2 (en) | 2005-03-23 | 2015-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Composite material, material for light-emitting element, light-emitting element, light-emitting device and electronic device |
-
2003
- 2003-01-17 JP JP2003009198A patent/JP2004221446A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8986854B2 (en) | 2005-03-23 | 2015-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Composite material, material for light-emitting element, light-emitting element, light-emitting device and electronic device |
| JP2007305654A (ja) * | 2006-05-09 | 2007-11-22 | Nec Corp | 半導体装置及びその製造方法 |
| US8803285B2 (en) | 2006-05-09 | 2014-08-12 | Renesas Electronics Corporation | Semiconductor device capable of reducing interelectrode leak current and manufacturing method thereof |
| JP2011134997A (ja) * | 2009-12-25 | 2011-07-07 | Renesas Electronics Corp | 半導体装置 |
| US8227895B2 (en) | 2010-03-19 | 2012-07-24 | Fujitsu Limited | Capacitor and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI248214B (en) | Method for fabricating MIM capacitor | |
| US9966530B2 (en) | Resistive random access memory device and method for fabricating the same | |
| US5440157A (en) | Semiconductor integrated-circuit capacitor having a carbon film electrode | |
| JP3842745B2 (ja) | 半導体装置およびその製造方法 | |
| US6218256B1 (en) | Electrode and capacitor structure for a semiconductor device and associated methods of manufacture | |
| TWI401745B (zh) | Semiconductor device and manufacturing method thereof | |
| KR100355948B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| JP2004152796A (ja) | 半導体装置及びその製造方法 | |
| KR20020094933A (ko) | 반도체장치 및 그 제조방법 | |
| US7407897B2 (en) | Capacitor of analog semiconductor device having multi-layer dielectric film and method of manufacturing the same | |
| JPH11238861A (ja) | 薄膜キャパシタ及びその製造方法 | |
| KR100353663B1 (ko) | 박막커패시터의 제조방법 | |
| JP4925494B2 (ja) | 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法 | |
| US20060252218A1 (en) | Method for fabricating a MIM capacitor high-K dielectric for increased capacitance density and related structure | |
| JP2002043517A (ja) | 半導体装置およびその製造方法 | |
| US20030179521A1 (en) | Electronic microcomponent incorporating a capacitive structure and fabrication process | |
| JP2002343888A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| US20030199139A1 (en) | Capacitor in semiconductor device having dual dielectric film structure and method for fabricating the same | |
| WO2006057775A2 (en) | Method for fabricating a mim capacitor having increased capacitance density and related structure | |
| US7563672B2 (en) | Methods of fabricating integrated circuit devices including metal-insulator-metal capacitors | |
| JP2004031408A (ja) | 薄膜積層デバイス、回路および薄膜積層デバイスの製造方法 | |
| US20040077141A1 (en) | Capacitor and fabrication method thereof | |
| JP2004221446A (ja) | 半導体装置およびその製造方法 | |
| KR100408539B1 (ko) | 커패시터를구비한반도체장치및그제조방법 | |
| TWI222697B (en) | A capacitor having a TaON dielectric film in a semiconductor device and a method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20050606 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |