WO2004027857A1 - 半導体基板の処理方法 - Google Patents

半導体基板の処理方法 Download PDF

Info

Publication number
WO2004027857A1
WO2004027857A1 PCT/JP2003/011771 JP0311771W WO2004027857A1 WO 2004027857 A1 WO2004027857 A1 WO 2004027857A1 JP 0311771 W JP0311771 W JP 0311771W WO 2004027857 A1 WO2004027857 A1 WO 2004027857A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
trench
heat treatment
forming
kpa
Prior art date
Application number
PCT/JP2003/011771
Other languages
English (en)
French (fr)
Inventor
Tsukasa Yonekawa
Keisuke Suzuki
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to US10/494,530 priority Critical patent/US6972235B2/en
Publication of WO2004027857A1 publication Critical patent/WO2004027857A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

明 細 書
半導体基板の処理方法
技術分野
本発明は、 半導体基板を処理する方法、 半導体基板上に素 子領域を区画する素子分離領域を形成する方法、 素子分離領 域に隣接する素子領域上にゲー ト構造を有する半導体デバイ ス を製造する方法、 及び半導体基板の熱処理装置に関する。 具体的には、 本発明は、 こ れ ら の方法において、 改良された ト レンチ構造を提供する ものである。
背景技術
半導体基板 （シ リ コ ン基板や化合物半導体基板） 上に ト ラ ンジスタな どのデバイ ス単位が多数配列される場合、 各デバ イ ス単位が形成される素子領域は素子分離領域によって互い に電気的に分離される。 素子分離領域の一例と して、 半導体 基板の表面に形成された ト レンチと、 同 ト レ ンチ内を埋め込 むシリ コ ン酸化膜な どの絶縁物と からなる ト レンチ ' アイ ソ レーショ ン構造が知 られている。
図 8 は、 従来の ト レ ンチ ' アイ ソ レーシ ョ ン構造を示す拡 大断面図である。 図 8 に示すよ う に、 半導体基板 Wの表面を パターンエッチングする こ と によ り 形成された ト レ ンチ内に 例えばシ リ コ ン酸化膜などからなる絶縁物 2 が埋め込まれる 絶縁物 2 によ り 各素子領域 4 を囲むこ と によって各素子領域
4が電気的に分離される。 図 8 において、 素子領域 4 には、 一例と して、 M O S ト ラ ンジスタのゲー ト酸化膜 6及ぴゲー ト電極 8 が配設される （図 8 はチャネル幅方向の断面を示 す） 。
上述の よ う に、 素子分離領域の ト レ ンチは、 半導体基板 W の表面をエ ッチングする こ と に よ り 形成される。 こ のエ ッチ ングによ り 、 ト レンチの縁と なる基板表面の角部 （素子領域 と 素子分離領域と の境界にある基板の角部） 1 0 は、 例えば 9 0 度程度の角度をなすよ う になる。 角部 1 0 が こ の よ う な 角度を有する状態で、 半導体基板 wの表面に酸化膜 （ゲー ト 酸化膜 6 ) を形成する と 、 角部 1 0 における酸化速度が遅く なる傾向にある。 その結果、 角部 1 0 におけるゲー ト酸化膜 6 の膜厚 H 1 が他の部分と 比較 してかな り 薄 く なる。 角部 1 0 で局部的にゲー ト酸化膜 6 の膜厚が薄く なる と 、 角部 1 0 には電界集中が発生する こ と か ら、 リ ーク 電流が発生する。
こ の問題への対応策 と して、 素子分離領域の ト レンチの縁 と な る角部に丸味を持たせる こ と によ り 、 角部 1 0 における ゲー ト酸化膜の薄膜化を防止する処理方法が採用 される。 図 9 A〜図 9 F は、 素子分離領域の ト レンチの縁と なる角部に 丸味を持たせる ための従来の半導体基板の処理方法を工程順 に示す断面図である。 図 1 0 は、 図 9 A〜図 9 F に示す処理 方法を行った後に最終的に形成される 、 従来の ト レ ンチ · ァ ィ ソ レーシ ョ ン構造を示す拡大断面図である。
まず、 図 9 Aに示すよ う に、 半導体 （シ リ コ ン） 基板 Wの 表面に、 シ リ コ ン酸化膜な どか ら なる第 1 の絶縁膜 1 2 と 、 シ リ コ ン窒化膜な どから なる第 2 の絶縁膜 1 4 と をこ の順序 で積層形成する。 次に、 図 9 B に示すよ う に、 第 1 及び第 2 の絶縁膜 1 2、 1 4 の表面から半導体基板 W中に至る ト レ ン チ （溝部） 1 6 を、 エッチングによ り 所望のパター ンで形成 する。
次に、 酸素な どの雰囲気の下で、 高温で酸化処理を行 う こ と によ り 、 図 9 Cに示すよ う に酸素雰囲気に晒される ト レ ン チ 1 6 の側面を酸化して、 こ こにライナー酸化膜 1 8 を薄く 形成する。 こ の よ う にライナー酸化膜 1 8 を形成する こ と に よって、 ト レンチ 1 6 の縁と なる基板表面の角部 1 0 には、 曲面状に盛り 上がったライナー酸化膜 1 8 の曲面部 1 8 Aが 連続する よ う に形成される。
次 に、 図 9 D に示す よ う に 、 C V D ( Chemical Vapor Deposition) によ ってシリ コ ン酸化膜 2 0 を素子領域及び素 子分離領域の全面に堆積する こ と によって ト レ ンチ 1 6 内を 完全に埋め込む。 次に、 図 9 E に示すよ う に、 最上層の第 2 の絶縁膜 1 4が露出するまで、 シ リ コ ン酸化膜 2 0 をエッチ ングする。
次に、 図 9 F に示すよ う に、 第 2 の絶縁膜 1 4及び第 1 の 絶縁膜 1 2 をエッチングによ り 順次除去し、 ト レ ンチ 1 6 に 埋め込まれたシリ コ ン酸化膜 2 0 を残留させる。 これによ り 素子領域が素子分離領域によって電気的に分離される。 なお ライナー酸化膜 1 8 の曲面部 1 8 Aも、 曲面状態を維持して 残留する。 以後は、 前述したよ う に、 ゲー ト酸化膜 6やグー ト電極 8 (図 1 0参照） などを形成 して ト ラ ンジス タを作成 する。
上述の方法よれば、 図 1 0 に示すよ う に、 ト レ ンチの縁と なる角部 1 0 にはライナー酸化膜 1 8 の曲面部 1 8 Aが連続 的に配設された状態と なる。 こ のため、 角部 1 0 のゲー ト酸 化膜 6 の膜厚 H 2 は他の部分と 同様な十分な厚さ と なってお り 、 リ ーク電流が発生する こ と を抑制する こ とが可能と なる： と ころで、 半導体集積回路の更なる集積化及び微細化が要 請される今 日 にあっては、 ト レンチ 1 6 の幅も更に狭く する こ と 力 S要求さ れる。 こ の ト レンチ 1 6 の幅 L 1 (図 9 B参 照） は、 例えば 0 . 1 μ m程度まで狭く する こ と が要求され る。 この場合、 上述のライナー酸化膜 1 8 を形成する と 、 ラ イナ一酸化膜 1 8 の膜厚が例えば 1 5 n m程度と薄いにもか かわらず、 ト レンチ 1 6 の開口部が非常に狭く なる。 その結 果、 後工程においてこの ト レンチ 1 6 内をシ リ コ ン酸化膜 2 0 で十分に埋め込むこ とができ な く な り 、 ト レンチ 1 6 内に ボイ ドが発生する。
特開 2 0 0 0 — 5 8 7 8 0号公報 （第 1 3 — 1 5頁、 図 5 0 —図 6 6 ) は、 ライナー酸化膜 1 8 を形成する こ と な く 、 ト レンチの縁と なる基板表面の角部 1 0 を曲面化する別の処 理方法を開示する。 この処理方法では、 図 9 Bに示すよ う に ト レンチ 1 6 を形成した後に、 こ の半導体基板 Wの全体を、 水素雰囲気中で高温熱処理する。 これによ り 、 シ リ コ ン表面 に熱的に原子のマイ グレーショ ンを発生させて角部 1 0 を曲 面化する。
しかしながら、 本発明者によ る実験によれば、 この文献に 開示される処理方法では、 プロ セス条件が十分ではないこ と から、 別の新たな問題が発生する こ と が見出されている。 例 えば、 これらの問題の例は、 ト レンチ 1 6 の縁と なる側面に 過度の表面荒れが生じる、 或いはマイ グレーショ ンが過度に 発生して、 ト レ ンチ 1 6 の溝形状が大き く 変形するなどであ る。
発明の開示
本発明の 目的は、 半導体基板を処理する方法、 半導体基板 上に素子領域を区画する素子分離領域を形成する方法、 及び 素子分離領域に隣接する素子領域上にゲー ト構造を有する半 導体デバイスを製造する方法において、 改良された ト レ ンチ 構造を提供する こ と にある。
本発明の第 1 の視点は、 半導体基板を処理する方法であつ て、 '
前記基板をエッチングして前記基板の表面内に ト レンチを 形成する工程と 、
前記基板に対して熱処理を施すこ と によ り 、 前記 ト レ ンチ の入口にある前記基板の角部を丸める工程と、 前記角部を丸 める工程は、 プ ロ セ ス温度 Tを 8 5 0 °C < T < 1 0 5 0 °Cに . プロセス圧力 P を 0 . 0 1 k p a < P < 3 0 k p a に設定し た水素ガス雰囲気で行 う第 1 熱処理を含むこ と と、
を具備する。
本発明の第 2 の視点は、 半導体基板上に素子領域を区画す る素子分離領域を形成する方法であって、
前記基板上にプロ セ ス絶縁膜を形成する工程と、
前記素子分離領域に対応 して、 前記プロセス絶縁膜の表面 から前記基板中に至る ト レンチをエッチングによ り 形成する 工程と、 前記素子領域上に前記プロ セ ス絶縁膜を残したまま、 前記 基板に対して熱処理を施すこ と によ り 、 前記 ト レ ンチ と前記 素子領域と の境界にある前記基板の角部を丸める工程と、 前 記角部を丸める工程は、 プ ロ セ ス温度 Tを 8 5 0 °C < T < 1 0 5 0 °Cに、 プロ セス圧力 P を 0 . 0 1 k p a < P < 3 0 k P a に設定した水素ガス雰囲気で行う第 1 熱処理を含むこ と と、
前記第 1 熱処理に連続して、 前記基板を加熱しなが ら前記 基板を酸化する こ と によ り 、 前記 ト レ ンチ内の表面を保護酸 化膜で覆 う 第 2熱処理を行 う工程と、
前記素子領域上に前記プ ロ セ ス絶縁膜を残したまま、 前記 ト レ ンチ内及び前記素子領域上に絶縁物の堆積膜を形成する 工程と、
前記素子領域上の前記堆積膜及び前記プ ロ セス絶縁膜を除 去する こ と によ り 、 前記 ト レンチ内に埋め込み絶縁物を残す と共に、 前記素子領域において前記基板の露出表面を得るェ 程と、
を具備する。
本発明の第 3 の視点は、 素子分離領域に隣接する素子領域 上にゲー ト構造を有する半導体デバイ スを製造する方法であ つて、
前記半導体デバイ ス の基板と なる半導体基板上にプロ セス 絶縁膜を形成する工程と、
前記素子分離領域に対応 して、 前記プロ セ ス絶縁膜の表面 から前記基板中に至る ト レンチをエッチングによ り 形成する 工程と、
前記基板に対して熱処理を施すこ と によ り 、 前記 ト レ ンチ と前記素子領域との境界にある前記基板の角部を丸める工程 と、 前記角部を丸める工程は、 プロ セス温度 Tを 8 5 0 °Cく T く 1 0 5 0 °Cに、 プ ロ セ ス圧力 P を 0 . 0 1 k p a < P < 3 0 k p a に設定した水素ガス雰囲気で行 う 第 1 熱処理を含 むこ と と、
前記第 1 熱処理に連続して、 前記基板を加熱しなが ら前記 基板を酸化する こ と によ り 、 前記 ト レ ンチ内の表面を保護酸 化膜で覆 う 第 2熱処理を行 う工程と、
前記 ト レ ンチ内に埋め込み絶縁物を形成する工程と、 前記埋め込み絶縁物を形成した後、 前記素子領域において 前記基板の露出表面を得る工程と、
前記露出表面から前記角部に亘つてゲー ト絶縁膜とゲー ト 電極と を順に形成する工程と、
を具備する。
本発明の第 4 の視点は、 半導体基板の熱処理装置であって 前記基板を収納する処理室と、
前 己処理室内で前記基板を支持する支持部材と、
前記処理室内に収納された前記基板を加熱する ヒータ と、 前記処理室内に処理ガスを供給するガス供給系 と、 前記処理室内を排気する排気系 と、
処理装置の動作を制御する コ ン ト ローラ と、
を具備し、
前記コ ン ト ローラは、 前記基板の表面内に形成された ト レ ンチを有する状態の前記基板に対して、 前記処理室内で第 1 及び第 2熱処理を連続して実行する よ う に設定され、
前記第 1 熱処理は、 プロセス温度 Tを 8 5 0 °C < T < 1 0 5 0でに、 プロセス圧力 P を 0 . 0 1 k p a < P < 3 0 k p a に設定した水素ガス雰囲気で行い、 前記 ト レンチの入口 に ある前記基板の角部を丸める も のであ り 、
前記第 2熱処理は、 前記基板を加熱 しなが ら前記基板を酸 化する こ と によ り 、 前記 ト レンチ内の表面を保護酸化膜で覆 う ものである。
図面の簡単な説明
図 1 は、 本発明の実施の形態に係る半導体デバイ ス の製造 方法を実施するための縦型熱処理装置の一例を示す概略断面 図。
図 2 A〜図 2 Hは、 本発明の実施の形態に係る半導体デバ イ スの製造方法 （素子分離領域の形成方法、 及び半導体基板 の処理方法を含む） を工程順に示す断面図。 .
図 3 は、 図 1 に示す熱処理装置を用いて行われる処理工程 の温度変化を示すグラ フ。
図 4 は、 角部を丸める工程の評価実験において用いた半導 体基板の温度変化を示すグラフ。
図 5 は、 角部を丸める工程の評価実験において用いた半導 体基板の別の温度変化を示すグラ フ。
図 6 は、 角部を丸める工程におけるプロセス温度と プロセ ス圧力と の関係の評価結果を示すグラ フ。
図 7 A〜図 7 Cは、 ト レンチの形状が変化する状態を示す 模式図。
図 8 は、 従来の ト レンチ ' アイ ソ レーショ ン構造を示す拡 大断面図。
図 9 A〜図 9 Fは、 素子分離領域の ト レンチの縁と なる角 部に丸味を持たせるための従来の半導体基板の処理方法をェ 程順に示す断面図。
図 1 0 は、 図 9 A〜図 9 F に示す処理方法を行った後に最 終的に形成される、 従来の ト レンチ ■ アイ ソ レーシ ョ ン構造 を示す拡大断面図。
発明を実施するための最良の形態
以下に、 本発明の実施の形態について図面を参照 して説明 する。 なお、 以下の説明において、 略同一の機能及び構成を 有する構成要素については、 同一符号を付し、 重複説明は必 要な場合にのみ行う。
図 1 は、 本発明の実施の形態に係る半導体デバイ スの製造 方法を実施するための縦型熱処理装置の一例を示す概略断面 図である。
図 1 に示すよ う に、 この縦型熱処理装置 2 2 は、 有天井の 円柱体状をなす石英製の処理容器 2 4 を有する。 処理容器 2 4 の下端部は開放されて開口部 2 6 が形成され、 この外周に は、 接合用のフラ ンジ部 2 8 が配設される。 処理容器 2 4 は 内側に加熱手段と してヒータ 3 0 を配設した円筒体状の断熱 材 3 2 によ り 覆われ、 加熱炉が形成される。
処理容器 2 4 の下部側壁には、 水素を導入するための水素 導入ノ ズル 3 4 と、 酸素を導入するための酸素導入ノ ズル 3 6 と が、 夫々貫通 して配設される。 各ノ ズル 3 4、 3 6 は処 理容器 2 4 の内側壁に沿って天井部まで延在され、 天井部よ り各ガスを夫々必要に応じて流量制御 しつつ噴出する。 また、 処理容器 2 4 の下部側壁には、 絶縁物の C V D膜を形成する 際に使用 さ れる 、 T E O S ( tetraethylorthosilicate) / O 3 を導入するためのノ ズル 3 7 ( T E O S と 〇 3 と は別のノ ズ ルから供給するが、 図では 1 つのノ ズルと して示す） が貫通 して配設される。 これらのノ ズル 3 4 、 3 6 、 3 7 は、 ガス 供給部 3 3 に接続される。
処理容器 2 4 の下部側壁には、 比較的大口径の排気口 3 8 が形成され、 これは排気ポンプな どを含む排気部 3 9 に接続 される。 排気部 3 9 によ り 、 処理容器 2 4 内の雰囲気が排出 される と共に、 所定の真空度に設定可能と なる。
処理容器 2 4 の フ ラ ンジ部 2 8 の最外周は、 例えばス テ ン レス製のベースプレー ト 4 0 によ り 支持されて、 処理容器 2 4の全体が保持される。 処理容器 2 4 の下端部の開口部 2 6 は、 例えばポー トエ レベータからなる昇降機構 4.2 によ り 昇 降可能な石英製或いはス テ ン レス製のキヤ ップ部 4 4 によ り 開閉可能になされる。 キャ ッ プ部 4 4上に、 半導体基板 Wを 所定のピッチで多段に載置した石英製の支持ボー ト 4 6 が、 保持筒 4 8 を介 して載置される 。 支持ボー ト 4 6 は、 キ ヤ ッ プ部 4 4 の昇降によって処理容器 2 4 内に対してロ ー ド或い はア ンロー ドされる。 なお、 支持ポー ト 4 6 は回転する よ う にしても よい し、 回転しないよ う に しても よい。
縦型熱処理装置 2 2 の全体の動作は、 制御部 C O N Tに予 め設定されたプロ グラムに従って制御される。 制御部 C O N Tの制御下にお,いて、 熱処理装置 2 2 内では、 例えば、 次の よ う な態様で、 所定の処理が行われる。
まず、 昇降機構 4 2 を降下させたアンロー ド状態において、 支持ボー ト 4 6 に半導体基板 Wを載置する。 例えば、 支持ボ ー ト 4 6 には、 5 0 〜 ： L 0 0枚程度の 8 イ ンチウェハを多段 に載置する こ と ができ る。 なお、 これらの半導体基板 Wは、 後述する よ う に所定の処理が前工程にてすでに施された状態 にある。 次に、 昇降機構 4 2 を上昇駆動させる こ と によ り 、 キャ ップ部 4 4 と共に支持ボー ト 4 6 を上昇させ、 処理容器 2 4 の下端開 口部 2 6 よ り 内部へロー ドする。 最終的に、 処 理容器 2 4 の下端開 口部 2 6 をキャ ップ部 4 4 によ り 気密に 閉 じ、 処理容器 2 4 内を密閉する。
次に、 ヒ ータ 3 0 の温度を上げて半導体基板 Wを所定のプ ロ セ ス温度まで昇温する。 また、 処理容器 2 4 内を排気しな が ら、 必要なプ ロ セス ガス 、 例えば水素ガスや酸素ガスを必 要に応じて流量制御しつつ流す。 このよ う に して、 処理容器 2 4 内のプロ セ ス圧力を所定の圧力に維持しなが ら所定の熱 処理を行 う。 こ の熱処理装置 2 2 では、 実際には、 後述する 丸め工程と表面酸化工程と を連続して行う こ と になる。 更に、 こ の熱処理装置 2 2 では、 これらの工程に続いて、 絶縁物の C V D膜を形成する工程も連続 して行 う こ と になる。
次に、 制御部 C O N Tの制御下において行う 、 本発明の実 施の形態に係る半導体デバイ ス の製造方法 （素子分離領域の 形成方法、 及び半導体基板の処理方法を含む） について図 1 乃至図 3 を参照 して説明する。 図 2 A〜図 2 Hは、 本発明の 実施の形態に係る半導体デバイ ス の製造方法 （素子分離領域 の形成方法、 及び半導体基板の処理方法を含む） を工程順に 示す断面図である。 図 3 は、 図 1 に示す熱処理装置を用いて 行われる処理工程の温度変化を示すグラフである。
まず、 図 2 Aに示すよ う に、 シ リ コ ンや化合物半導体よ り なる半導体基板 Wの表面に、 シ リ コ ン酸化膜などからなる第 1 の絶縁膜 1 2 と、 シ リ コ ン窒化膜な どからなる第 2 の絶縁 膜 1 4 と をこの順序で積層形成する。 なお、 第 1 の絶縁膜 1 2及び第 2 の絶縁膜 1 4 は、 上記したものに限定されず、 例 えば第 1 の絶縁膜 1 2 と して酸窒化膜な どを用いても よ く 、 また、 第 2 の絶縁膜 1 4 と して酸窒化膜な どを用いても よい, 次に、 図 2 B に示すよ う に、 素子分離領域と なる部分に対 応して、 第 2 の絶縁膜 1 4 の表面から半導体基板 W中に至る ト レンチ （溝部） 1 6 をエ ッチングに よ り 形成する。 こ こで は、 例えばプラズマを.用いて、 第 1及び第 2 .の絶縁膜 1 2、 1 4 、 及び半導体基板 Wのエッチングする こ と によ り 、 所望 のノ ターンの ト レンチ 1 6 を开 成する。 この ト レンチ 1 6 の 幅 L 1 は、 例えば略 0 . 1 m程度である。
次に、 このよ う に表面に ト レンチ 1 6 が形成された半導体 基板 Wを、 図 1 において説明 した熱処理装置 2 2 の処理容器 2 4 内へ複数枚収容する。 そ して、 まず、 この半導体基板 W に図 2 C に示すよ う な丸め工程 （第 1 熱処理） R S を施 し、 引き続いて この処理容器 2 4 内で図 2 Dに示すよ う な表面酸 化工程 （第 2熱処理） O S を連続的に施す。 更に、 引き続い て、 後述する絶縁物の C V D膜を形成する工程も第 3熱処理 と して行 う よ う にしても よい。 図 2 C及び図 2 Dに示すよ う に、 これらの工程は、 素子領域上に第 1 及ぴ第 2 の絶縁膜 1 2 、 1 4 を残したまま行う 。
図 3 にも示すよ う に、 具体的には、 上記丸め工程 R S では、 半導体基板 Wを、 例えば 3 0 0 °C程度に加熱される処理容器 2 4 内に導入し （ロー ド） 、 これと同時に処理容器 2 4 内に 水素ガスの導入を開始する。 そ して、 この半導体基板 Wの温 度を 8 5 0 °C程度まで急激に昇温させて 5 分間程度このまま 放置 して半導体基板 Wの温度を安定化させる。 また、 プロセ ス圧力は、 例えば 1 k p a 程度に維持する。
次に、 基板温度が安定したな らばこの半導体基板 Wの温度 を 8 5 0 °Cよ り も高く 且つ 1 0 5 0 °Cよ り も低い温度の範囲 内、 例えば 1 0 0 0 °Cまで昇温する。 これによ り 丸め工程 R Sが完了する こ と になる。 後述する よ う に、 半導体基板 Wの 温度を 1 0. 0 0 °Cまで昇温させる場合には、. 半導体基板 Wを この温度に瞬間的に晒すだけで半導体基板 Wの材料表面に熱 的に原子のマイ グレーショ ンが生じて表面が流動的になる。 これによ り 、 図 2 Cに示すよ う に、 ト レンチ 1 6 の緣と なる 基板表面の角部 1 0 が所定の極率の丸味を帯び、 丸め工程 R S が完了する。 この時の水素ガスの流量は、 処理容器 2 4 の 容量にも よ るが、 例えば 2 〜 3 0 リ ッ トル/分程度である。
このよ う に して、 丸め工程 R S が完了 したな らば、 即ち、 半導体基板 Wの温度が、 こ こでのプロセス温度である 1 0 0 0 °Cに達したな らば、 次に、 引き続いて表面酸化工程 O S へ 移行する。 この表面酸化工程 o Sでは、 半導体基板 Wの温度 をこのまま維持し、 即ち 1 0 0 0 °cに維持する。 また、 プロ セスガス と しては水素と酸素と を同時に供給し、 各ガスの流 量は、 例えば水素が 1 リ ッ トル/分、 酸素が 2 リ ッ トル/分 程度である。 プロセス圧力は、 1 3 3 P a ( l T o r r ) 以 下で 1 . 3 3 P a ( 0 . O l T o r r ) 以上の非常に低い圧 力に設定する。
即ち、 この表面酸化工程 O S は、 いわゆる低圧活性種酸化 処理 （ L P R〇 ： Low Pressure Radical Oxidation) によ り 行 う （例えば、 USP 6,599,845 に記載される） 。 低圧活性種酸 化処理では、 酸素活性種と水酸基活性種と によ り 水蒸気が発 生し、 これらによ り 半導体基板の表面、 具体的には ト レンチ
1 6 の内面に晒されるシリ コ ン面が均一に酸化される。 その 結果、 S i O 2 よ り なる保護酸化膜 4 9 が薄く 、 例えば 6分 間程度の処理を行った場合には 6 n m程度の厚さで形成され る。 この保護酸化膜 4 9 によ り 、 図 2 B に示すプラズマエツ チングによ り ダメ ージを受けた ト レンチ 1 6 の内面の保護を 行う こ と ができ る。 こ の時の各ガスの供給量、 プロセズ温度、 プロ セス圧力は、 上述 した低圧活性種酸化処理が可能な範囲 で種々変更でき る。
こ のよ う に して、 表面酸化工程 O S が終了 したな らば、 こ の半導体基板 Wを処理容器 2 4 からアンロー ド して外へ取り 出す。 次に、 同 じ処理装置或いは別の処理装置を使用 して、 この半導体基板 Wに対して、 例えばプラズマ C V D処理、 例 えば H D P ( High Density Plasma) 処理、 T E O S / O 処 理を施すこ と によ り 、 埋め込み工程を行う 。 この際、 図 2 E に示すよ う に、 例えばシリ コ ン酸化物よ り なる絶縁物 5 0 で ト レンチ 1 6 内を埋め込むと共に、 基板表面の全面に （即ち 素子領域上にも） この絶縁物 5 0 の堆積膜を形成する。
このよ う に埋め込み工程が完了 したならば、 次に、 図 2 F に示すよ う にエッチング処理または C M P処理を行って、 第 2 の絶縁膜 1 4 の表面が露出するまで絶縁物 5 0 の堆積膜を 削 り 取る。 絶縁物 5 0 の堆積膜はシリ コ ン酸化物であ り 、 第 2 の絶縁膜 1 4 はシリ コ ン窒化物であるため、 両材料間で十 分に大きなエッチング選択比が得られる。 これによ り 、 絶縁 物 5 0 の堆積膜に対するエッチングを第 2 の絶縁膜 1 4 の位 置で停止する こ とが容易 と なる。
次に、 図 2 Gに示すよ う に、 エッチング処理によ り 、 素子 領域上の絶縁物 5 0 の堆積膜、 第 2 の絶縁膜 1 4、 及び第 1 の絶縁膜 1 2 を順次除去する。 この際、 絶縁物 5 0 の上端も 僅かに削 り 取られる こ と になる。 この よ う に して、 小 レンチ 1 6 内に埋め込み絶縁物 5 0 を残すと共に、 素子領域におい て基板 Wの露出表面を得る。 こ こ で、 素子領域は絶縁物 5 0 で埋め込まれた ト レンチ 1 6 からなる素子分離領域によ り 区 画され且つ電気的に分離される。
次に、 図 2 Hに示すよ う に、 素子領域の露出表面から角部 1 0 に亘つてゲー ト絶縁膜 6 と ゲー ト電極 8 と を順に所定の パターンで形成する。 次に、 所定形状のゲー ト絶縁膜 6 とゲ ー ト電極 8 とからなるゲー ト構造をマスク と して、 素子領域 中に不純物を拡散する こ と によ り 、 素子領域の表面内にソー ス及び ドレイ ン層 （図示せず） を形成する。 このよ う に して、 M O S ト ラ ンジス タ （半導体デバイ ス） 5 2 を完成する （図 2 Hはチャネル幅方向の断面を示す） 。
このよ う な半導体デバイ ス 5 2 では、 図 2 Cに示すよ う に、 ト レンチ 1 6 の縁と なる基板表面の角部 1 0 が丸味を帯びる よ う に処理が行われている。 このため、 この上に形成される ゲー ト酸化膜 6 (図 2 Hまたは図 1 0参照） が局部的に薄く なる こ と はなく 、 リ ーク電流を抑制でき る。 また、 ト レンチ 1 6 の内面に、 図 9 Cにて説明 したよ う な厚いライナー酸化 膜 1 8 を形成する必要もないので、 この ト レンチ 1 6 内を、 ボイ ドが発生する こ と なく 十分に埋め込むこ とができ る。 な お、 図 2 Dに示される保護膜 4 9 はライナー酸化膜 1 8 と比 較 してその膜厚が遥かに薄いので、 ト レ ンチ 1 6 の幅 L 1 (図 2 B参照） に大きな影響を与える こ と はない。
次に、 図 2 Cに示す角部 1 0 を丸める工程におけるプロセ ス条件に関 して行った評価実験について説明する。
図 4及ぴ図 5 は、 角部を丸める工程の評価実験において用 いた半導体基板の温度変化を示すグラ フである。 図 6 は、 角 部を丸める工程におけるプロセス温度とプロセス圧力 と の関 係の評価結果を示すグラフである。 図 7 A〜図 7 Cは、 ト レ ンチの形状が変化する状態を示す模式図である。 なお、 図 6 中において〇印は良好な結果を示 し、 X印は不良を示す。
この評価では、 プロセス温度 （到達最高値） を 8 5 0 °C〜 1 0 5 0 °Cの範囲内で 5 0 °C毎に種々変更 した。 また、 プロ セス圧力も 0 . 0 5 k p a 〜 3 0 k p a の範囲内で種々変更 した。 プロセスガス と しては、 前述と 同様に水素ガスのみを 流した。
半導体基板 Wの温度に関 しては次のよ う な操作を行った。 即ち、 図 4 に示すよ う に、 3 0 0 °C程度に予め加熱した処理 容器 2 4 (図 1 参照） に半導体基板 Wを導入した。 これを 8 5 0 °Cまで急激に昇温して温度安定化のためにこ の温度で 5 分間程度放置した。 その後、 こ の半導体基板 Wの温度を 8 5 0 °C〜 1 0 5 0 °Cの範囲内の種々 の到達最高値まで昇温し、 直ちに （瞬時に） 降温させた。 半導体基板 Wの降温後、 ト レ ンチ 1 6 の角部 1 0 な どの表面を観察 した。
なお、 水素ガスは、 基板温度が 3 0 0 °C程度まで低下する まで流し続けた。 水素ガスを流し続ける理由は、 シ リ コ ン表 面からシ リ コ ン原子が脱離する脱離現象を防止するためであ る。 も し、 基板が高温状態のままで水素ガス の供給を停止す る と、 処理容器内が高真空にな り 過ぎてシリ コ ン表面からシ リ コ ン原子が脱離して しま う。
この評価実験の結果、 図 6 に示すよ う に、 プロセス温度が 8 5 0 °Cの時には、 プロ セス圧力に関係な く 好ま しい効果が 得られなかった。 こ の理由は、 8 5 0 °Cの場合には、 加熱温 度が低過ぎて十分なマイ グレーシ ョ ンが生じなかったためと 考え られる。 この場合、 図 7 Aに示すよ う に、 ト レンチ 1 6 の角部 1 0 の形状が角張ったまま維持された。
また、 プロ セス温度が 1 0 5 0 °Cの時にも、 プロ セ ス圧力 に関係な く 好ま しい効果が得られなかった。 こ の理由は、 1 0 5 0 °Cの場合には、 加熱温度が高過ぎてマイ グレーシ ョ ン が過剰に発生して流動化が促進されたため と考え られる。 こ の場合、 図 7 C に示すよ う に、 ト レンチ 1 6 の角部 1 0 の形 状は丸味を帯ぴたが、 ト レ ンチ 1 6 内の底部には下側に広が る大きな空洞 5 4が発生した。 このよ う な空洞 5 4 は、 ボイ ドを発生させる原因になるので好ま し く ない。
一方、 プロ セ ス温度が 9 5 0 °Cでプロ セ ス圧力が 0 . 0 5 k P a 〜 l O k p a の時、 及びプロセス温度が 9 7 5 °C及び 1 0 2 5 °Cでプロ セ ス圧力力 S O . 0 5 k P a 〜 2 0 k p a の 時、 良好な結果が得られた。 即ち、 これらの場合、 図 7 B に 示すよ う に ト レンチ 1 6 の角部 1 0 には適切な丸味が付き、 しかも図 7 Cに示すよ う な大きな空洞 5 4 も発生しないので、 最も適正な範囲である こ と が判明 した。
なお、 プロ セ ス温度が 9 5 0 °Cでプロ セ ス圧力が 2 0 k p a の時、 そ してプロセス温度が 9 7 5 °C及び 1 0 2 5 °Cでプ ロ セ ス圧力が 3 0 k p a の時は、 角部 1 0 には適切な丸味が つかなかった。 .
プロ セ ス温度が 9 0 0 °Cでプロ セス圧力が 0 . 0 5 k p a 及び 0 . 1 k p a の時、 図 7 B に示すよ う に角部 1 0 は適正 な丸味形状と なったが、 その表面には表面荒れが 目立った。 従って、 こ のプ ロ セス条件は、 最適ではないが一応角部 1 0 に丸味形状を付け られるプロ セス条件である こ とが判明 した。
また、 プロ セ ス温度が 9 0 0 °Cでプロ セ ス圧力が 1 k p a の時、 図 7 Aに示すよ う に、 ト レ ンチ 1 6 の角部 1 0 の形状 には変化がなく て丸味はっかなかった。 この場合、 図 5 に示 すよ う に、 9 0 0 °Cで 2 0分間程度放置した結果、 図 7 B に 示すよ う に ト レ ンチ 1 6 の角部 1 0 に適正な丸味が付く こ と が判明 した。 なお、 こ の放置 2 0分間は、 基板処理のスルー プッ トを考慮する と限界値である。
また、 プロセス温度が 9 0 0 °Cでプロセス圧力が 5 k p a 及び 1 0 k p a の時、 その時の温度で 2 0 分間放置しても角 部 1 0 に丸味はっかなかった。 なお、 現状の熱処理装置では 水素ガスを供給しつつ真空引きでき る最低限の圧力は 0 . 0 1 k p a 程度なので、 この処理の下限のプロセス圧力は 0 . O l k p a 程度となる。
以上の結果よ り 、 角部 1 0 を丸める工程において、 以下の 条件が好ま しく は設定される こ と が判明 した。 即ち、 プロセ ス温度 T は 8 5 0 °C < T < 1 0 5 0 °Cに、 プロセス圧力 P は 0 . 0 1 k p a < P く 3 0 k p a に設定される。 よ り 好ま し く は、 プロ セス温度丁は 9 0 0 °〇≤丁 ≤ 1 0 2 5 °〇に、 プロ セス圧力 P は 0 . 0 5 k p a ≤ P ≤ 2 0 k p a に設定される。 具体的には、 図 6 中において、 〇印が付された部分が、 必要 且つ十分な条件を示す範囲と なる。 また、 図 2 C及ぴ図 2 D に示す、 角部 1 0 を丸める工程及び酸化によ り保護膜 4 9 を 形成する工程において、 基板 Wを最高温度に放置する合計時 間は、 1 〜 1 5 分、 好ま しく は 1 〜 5 分に設定される。
なお、 熱処理に用いる熱処理装置は図 1 に示される ものに 限定されず、 2重管式の処理容器、 或いは枚葉式の熱処理装 置を用いる よ う に しても よい。 また、 半導体基板のサイ ズは、 6 イ ンチ、 8 イ ンチ、 1 2 イ ンチ、 或レヽは他のサイ ズのいず れであっても よい。 産業上の利用可能性
上述の実施の形態に係る半導体デバイ ス の製造方法 （素子 分離領域の形成方法、 及び半導体基板の処理方法を含む） に よれば、 ト レ ンチの幅を狭く しても、 ト レ ンチの溝形状を崩 すこ とな く 、 ト レンチの縁と なる基板表面の角部を十分な丸 め形状に成形する こ とができ る。

Claims

請 求 の 範 囲
1 . 半導体基板を処理する方法であって、
前記基板をエッチングして前記基板の表面内に ト レンチを 形成する工程と、
前記基板に対して熱処理を施すこ と によ り 、 前記 ト レ ンチ の入口にある前記基板の角部を丸める工程と、 前記角部を丸 める工程は、 プロ セ ス温度 Tを 8 5 0 °C < T < 1 0 5 0 °Cに、 プロ セス圧力 P を 0 . 0 1 k p a < P < 3 0 k p a に設定し た水素ガス雰囲気で行う第 1熱処理を含むこ と と、
を具備する。
2 . 半導体基板上に素子領域を区画する素子分離領域を形 成する方法であって、
前記基板上にプロ セ ス絶縁膜を形成する工程と、
前記素子分離領域に対応 して、 前記プロセス絶緣膜の表面 から前記基板中に至る ト レ ンチをエッチングによ り 形成する 工程と、
前記素子領域上に前記プロ セ ス絶縁膜を残したまま、 前記 基板に対して熱処理を施すこ と によ り 、 前記 ト レ ンチ と前記 素子領域と の境界にある前記基板の角部を丸める工程と 、 前 記角部を丸める工程は、 プ ロ セ ス温度 Tを 8 5 0 °C < T < 1 0 5 0 °Cに、 プ ロ セ ス圧力 P を 0 . 0 1 k p a < P < 3 0 k p a に設定した水素ガス雰囲気で行う 第 1 熱処理を含むこ と と 、
前記第 1 熱処理に連続して、 前記基板を加熱しなが ら前記 基板を酸化する こ と によ り 、 前記 ト レ ンチ内の表面を保護酸 化膜で覆う 第 2熱処理を行 う工程と、
前記素子領域上に前記プロ セ ス絶縁膜を残したまま、 前記 ト レ ンチ内及び前記素子領域上に絶縁物の堆積膜を形成する 工程と、
前記素子領域上の前記堆積膜及び前記プロセス絶縁膜を除 去する こ と によ り 、 前記 ト レ ンチ内に埋め込み絶縁物を残す と共に、 前記素子領域において前記基板の露出表面を得るェ 程と、
を具備する。
3 . 素子分離領域に隣接する素子領域上にゲー ト構造を有 する半導体デバイスを製造する方法であって、
前記半導体デバイ ス の基板と なる半導体基板上にプロ セス 絶縁膜を形成する工程と、
前記素子分離領域に対応 して、 前記プロセス絶縁膜の表面 から前記基板中に至る ト レ ンチをエッチングによ り形成する 工程と、
前記基板に対して熱処理を施すこ と によ り 、 前記 ト レ ンチ と前記素子領域との境界にある前記基板の角部を丸める工程 と、 前記角部を丸める工程は、 プ ロ セ ス温度 Tを 8 5 0 °C < Tく 1 0 5 0 °Cに、 プロ セス圧力 P を 0 . O l k p a く P く 3 0 k p a に設定した水素ガス雰囲気で行 う 第 1 熱処理を含 むこ と と、
前記第 1 熱処理に連続して、 前記基板を加熱しなが ら前記 基板を酸化する こ と によ り 、 前記 ト レ ンチ内の表面を保護酸 化膜で覆う 第 2熱処理を行 う 工程と、 前記 ト レ ンチ内に埋め込み裨縁物を形成する工程と、 前記埋め込み絶縁物を形成した後、 前記素子領域において 前記基板の露出表面を得る工程と、
前記露出表面から前記角部に亘つてグー ト絶縁膜と ゲー ト 電極と を順に形成する工程と、
を具備する。
4 . 請求項 1 乃至 3 のいずれかに記載の方法において、 前記プ ロ セス温度 Tは 9 0 0 °C≤ T ≤ 1 0 2 5 °Cで、 前記 プロ セス圧力 P は 0 . 0 5 k p a ≤ P ≤ 2 0 k p a で あ る。
5 . 請求項 1 に記載の方法において、
前記第 1 熱処理に連続して、 前記基板を加熱しなが ら前記 基板を酸化する こ と によ り 、 前記 ト レ ンチ内の表面を保護酸 化膜で覆 う 第 2熱処理を行う 工程を更に具備する。
6 . 請求項 2 、 3 、 または 5 に記載の方法において、 前記第 2熱処理は、 プロ セス圧力を 1 3 3 P a 以下に設定 した酸素及び水素の混合ガス雰囲気で行う。
7 . 請求項 3 に記載の方法において、
前記角部を丸める工程は、 前記素子領域上に前記プロ セス 絶縁膜を残したまま行い、
前記埋め込み絶縁物を形成する工程は、 前記素子領域上に 前記プロ セス絶縁膜を残したまま、 前記 ト レンチ内及び前記 素子領域上に絶縁物の堆積膜を形成した後、 前記素子領域上 の前記堆積膜及び前記プロ セス絶縁膜を除去する こ と によ り 行う。
8 . 請求項 2 または 7 に記載の方法において、 前記第 1 及び第 2熱処理と、 前記絶縁物の堆積膜を形成す る処理と は同一の処理室内で行 う。
9 . 半導体基板の熱処理装置であって、
前記基板を収納する処理室と、
前記処理室内で前記基板を支持する支持部材と、
前記処理室内に収納された前記基板を加熱する ヒータ と、 前記処理室内に処理ガスを供給するガス供給系 と、 前記処理室内を排気する排気系 と、
処理装置の動作を制御する コ ン ト ローラ と 、
を具備し、
前記コ ン ト ローラ は、 前記基板の表面内に形成された ト レ ンチを有する状態の前記基板に対して、 前記処理室内で第 1 及び第 2熱処理を連続して実行する よ う に設定され、
前記第 1 熱処理は、 プロ セス 温度丁 を 8 5 0 < 丁 < 1 0 5 0 °Cに、 プロ セス圧力 P を 0 . 0 1 k p a < P < 3 0 k p a に設定した水素ガス雰囲気で行い、 前記 ト レンチの入口に ある前記基板の角部を丸める も のであ り 、
前記第 2熱処理は、 前記基板を加熱しなが ら前記基板を酸 化する こ と によ り 、 .前記 ト レンチ内の表面を保護酸化膜で覆 う ものである。
1 0 . 請求項 9 に記載の装置において、
前記プロ セス温度 Tは 9 0 0 °C≤ T ≤ 1 0 2 5 °Cで、 前記 プロ セス圧力 P は 0 . 0 5 k p a ≤ P 2 0 k ; a である。
1 1 . 請求項 9 に記載の装置において、
前記第 2熱処理は、 プロ セス圧力を 1 3 3 P a 以下に設定 した酸素及び水素の混合ガス雰囲気で行う 。
1 2 . 請求項 9 に記載の装置において、
前記コ ン ト ローラは、 前記第 2熱処理後、 前記処理室内で 前記 ト レ ンチ内に絶縁物の堆積膜を形成する処理を実行する よ う に設定される。
PCT/JP2003/011771 2002-09-19 2003-09-16 半導体基板の処理方法 WO2004027857A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/494,530 US6972235B2 (en) 2002-09-19 2003-09-16 Method for processing semiconductor substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002273854A JP2004111747A (ja) 2002-09-19 2002-09-19 半導体基板の処理方法及び半導体素子
JP2002-273854 2002-09-19

Publications (1)

Publication Number Publication Date
WO2004027857A1 true WO2004027857A1 (ja) 2004-04-01

Family

ID=32024970

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/011771 WO2004027857A1 (ja) 2002-09-19 2003-09-16 半導体基板の処理方法

Country Status (5)

Country Link
US (1) US6972235B2 (ja)
JP (1) JP2004111747A (ja)
KR (1) KR20050044851A (ja)
TW (1) TWI312572B (ja)
WO (1) WO2004027857A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4285184B2 (ja) * 2003-10-14 2009-06-24 東京エレクトロン株式会社 成膜方法及び成膜装置
JP4086054B2 (ja) * 2004-06-22 2008-05-14 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
JP2006049413A (ja) * 2004-08-02 2006-02-16 Fujitsu Ltd 半導体装置及びその製造方法
KR100663000B1 (ko) * 2005-06-08 2006-12-28 동부일렉트로닉스 주식회사 반도체 소자의 트렌치 소자 분리막 형성 방법
JP4446202B2 (ja) * 2006-09-22 2010-04-07 エルピーダメモリ株式会社 半導体装置及び半導体装置の製造方法
JP5509520B2 (ja) * 2006-12-21 2014-06-04 富士電機株式会社 炭化珪素半導体装置の製造方法
KR100856315B1 (ko) * 2007-06-22 2008-09-03 주식회사 동부하이텍 반도체 소자의 제조 방법
KR20110003191A (ko) * 2009-07-03 2011-01-11 삼성전자주식회사 소자 분리막 및 반도체 소자의 형성 방법
CN103345303B (zh) * 2013-06-19 2016-10-05 华南理工大学 一种用智能移动设备全替代鼠标键盘的系统及实现方法
CN103700585A (zh) * 2013-11-26 2014-04-02 上海华力微电子有限公司 一种浅沟槽隔离氧化层的制备方法及其装置
US9754993B2 (en) * 2015-08-31 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolations and methods of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012716A (ja) * 1996-06-20 1998-01-16 Toshiba Corp 半導体装置の製造方法
JP2000058780A (ja) * 1997-12-02 2000-02-25 Toshiba Corp 半導体装置及びその製造方法
JP2002190514A (ja) * 2000-12-20 2002-07-05 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291310B1 (en) * 1999-11-24 2001-09-18 Fairfield Semiconductor Corporation Method of increasing trench density for semiconductor
US6825087B1 (en) * 1999-11-24 2004-11-30 Fairchild Semiconductor Corporation Hydrogen anneal for creating an enhanced trench for trench MOSFETS

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012716A (ja) * 1996-06-20 1998-01-16 Toshiba Corp 半導体装置の製造方法
JP2000058780A (ja) * 1997-12-02 2000-02-25 Toshiba Corp 半導体装置及びその製造方法
JP2002190514A (ja) * 2000-12-20 2002-07-05 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Kazuo MAEDA, "VLSI Process Sochi Handbook", Kogyo Chosakai Publishing Co., Ltd., 10 June 1990, pages 155 to 157, 230 to 247 *
S. MATSUDA et al., "Novel Corner Rounding Process for Shallow Trench Isolation utilizing MSTS (Micro-Structure Transformation of Silicon)", IEDM 1998: IEEE, 1998, pages 137 to 140 *
Tsutomu SATO et al., "Trench Transformation Technology using Hydrogen Annealing for Realizing Highly Reliable Device Structure with Thin Dielectric Films", 1998 Symposium on VLSI Technology Digest of Technical Papers: IEEE, 1998, pages 206 to 207 *

Also Published As

Publication number Publication date
KR20050044851A (ko) 2005-05-13
US20050003629A1 (en) 2005-01-06
JP2004111747A (ja) 2004-04-08
TW200417005A (en) 2004-09-01
US6972235B2 (en) 2005-12-06
TWI312572B (en) 2009-07-21

Similar Documents

Publication Publication Date Title
TWI393185B (zh) Film forming method and film forming device
US7642171B2 (en) Multi-step anneal of thin films for film densification and improved gap-fill
KR101250057B1 (ko) 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치
KR100956705B1 (ko) 플라즈마 산화 처리 방법 및 반도체 장치의 제조 방법
US7972979B2 (en) Substrate processing method and substrate processing apparatus
JP6124477B2 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
JP2009533846A (ja) 膜緻密化及び改善されたギャップ充填のための薄膜の多段階アニール
TW201303999A (zh) 電漿處理方法及元件分離方法
WO2004027857A1 (ja) 半導体基板の処理方法
WO2008010371A1 (fr) Procédé de fabrication de dispositif semi-conducteur, appareil de fabrication de dispositif semi-conducteur, programme informatique et support de stockage
JP3578155B2 (ja) 被処理体の酸化方法
JP2019175911A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TWI636555B (zh) Semiconductor device manufacturing method, substrate processing device, and program
TWI619185B (zh) Semiconductor device manufacturing method, substrate processing device, and program
JP3381767B2 (ja) 成膜方法および半導体装置の製造方法
US20210189557A1 (en) Substrate processing apparatus
KR101874308B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
CN112740364B (zh) 半导体装置的制造方法、基板处理装置和记录介质
US20240105445A1 (en) Film forming method and substrate processing system
JP2000232077A (ja) 半導体製造装置
JP2024021647A (ja) 基板処理装置、基板処理方法、半導体装置の製造方法、クリーニング方法、およびプログラム
JP2008182194A (ja) 半導体装置の製造方法
JP2005019623A (ja) 半導体装置の製造方法および製造装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

WWE Wipo information: entry into national phase

Ref document number: 1020047006489

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10494530

Country of ref document: US