JP2019175911A - 半導体装置の製造方法、基板処理装置およびプログラム - Google Patents

半導体装置の製造方法、基板処理装置およびプログラム Download PDF

Info

Publication number
JP2019175911A
JP2019175911A JP2018059822A JP2018059822A JP2019175911A JP 2019175911 A JP2019175911 A JP 2019175911A JP 2018059822 A JP2018059822 A JP 2018059822A JP 2018059822 A JP2018059822 A JP 2018059822A JP 2019175911 A JP2019175911 A JP 2019175911A
Authority
JP
Japan
Prior art keywords
gas
film
processing chamber
wafer
halogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018059822A
Other languages
English (en)
Other versions
JP2019175911A5 (ja
Inventor
求 出貝
Motomu Izugai
求 出貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP2018059822A priority Critical patent/JP2019175911A/ja
Priority to KR1020190020196A priority patent/KR102206178B1/ko
Priority to CN201910140399.6A priority patent/CN110310884A/zh
Priority to US16/285,970 priority patent/US20190304791A1/en
Priority to TW108106401A priority patent/TW201942981A/zh
Publication of JP2019175911A publication Critical patent/JP2019175911A/ja
Publication of JP2019175911A5 publication Critical patent/JP2019175911A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】均一性の高い薄膜を有する半導体装置を形成する。【解決手段】表面に下地膜が形成された基板にハロゲン含有ガスを供給して、前記基板表面にハロゲン終端を形成する工程と、酸素成分及び水素成分を含むＯＨ含有ガスを前記基板に供給して、前記基板表面をＯＨ終端化する工程とを有する技術を提供する。【選択図】図１２

Description

本発明は、半導体装置の製造方法、基板処理装置およびプログラムに関する。
近年、半導体装置は高集積化の傾向にあり、それを実現すべく、膜の極薄化が求められている。このような半導体装置は、例えば特許文献１に開示されている。
特開２０１７−６９４０７号公報
半導体装置では、様々な種類の薄膜を重ねて回路を構成している。半導体装置の特性を維持するためには、それぞれの薄膜の特性を向上させる必要がある。そして、薄膜の特性を向上させるためには、生成する薄膜の均一性を高める必要がある。
本発明は、均一性の高い薄膜を有する半導体装置を形成可能な技術を提供することを目的とする。
本発明の一態様によれば、表面に下地膜が形成された基板にハロゲン含有ガスを供給して、前記基板表面にハロゲン終端を形成する工程と、
酸素成分及び水素成分を含むＯＨ含有ガスを前記基板に供給して、前記基板表面をＯＨ終端化する工程と、
を有する技術が提供される。
本発明に係る技術によれば、均一性の高い薄膜を有する半導体装置を形成可能な技術を提供することができる。
電極を三次元的に構成した三次元構造の半導体装置の構造を説明するための図である。 図１に示した半導体装置を生成する際の具体的な処理を順次説明するためのフローチャートである。 (Ａ)は、ホール形成工程Ｓ１１０を説明するための側面図であり、（Ｂ）は、上面から見た図である。 （Ａ）は、ホール充填工程Ｓ１１２を説明するための側面図であり、（Ｂ）は、積層膜１０８を説明するための図である。 犠牲膜除去工程Ｓ１１４を説明するための図である。 膜組成の不均一性が引き起こす問題について説明するための図である。 （Ａ）は、成膜初期の核形成密度が高い場合に、隣接した核どうしが合体して連続的な膜が形成される様子を説明するための図であって、（Ｂ）は、成膜初期の核形成密度が低い場合に、隣接した核どうしが合体せずに不均一な膜が形成される様子を説明するための図である。 (Ａ)は、水酸基（ＯＨ基）によるＯＨ終端が吸着サイトとなる場合の様子を示す図であって、(Ｂ）は、結合が切れた欠陥部位（ダングリングボンド）が吸着サイトとなる場合の様子を示す図である。 本発明の一実施形態における基板処理装置の縦型処理炉の概略を示す縦断面図である。 図９におけるＡ−Ａ線概略横断面図である。 本発明の一実施形態における基板処理装置のコントローラの概略構成図であり、コントローラの制御系をブロック図で示す図である。 本発明の一実施形態におけるガス供給のタイミングを示す図である。 (Ａ)は、ＷＦ6ガスによる暴露前のシリコン酸化膜が形成されたウエハ２００表面の様子を示すモデル図であり、(Ｂ)は、ウエハ２００表面をＷＦ6ガスにより暴露した直後の状態を示すモデル図であり、（Ｃ)は、ＷＦ6ガスによる暴露後のウエハ２００表面の様子を示すモデル図である。 (Ａ)は、Ｈ2Ｏガスが供給された直後のウエハ２００表面の状態を示すモデル図であり、(Ｂ)は、Ｈ2Ｏガスによる暴露後のウエハ２００表面の様子を示すモデル図である。 吸着サイトの数密度が低い下地膜上にＴｉＮ膜を形成した場合のＴｉＮ膜成膜後の熱酸化膜表面のＳＥＭ画像を示す図である。 フッ酸処理後に成膜したＴｉＮ膜の抵抗率と、８００℃アニール処理後に成膜したＴｉＮ膜の抵抗率を示す図である。
＜本発明の一実施形態＞
以下に本発明の第一実施形態について説明する。
まず、本技術を用いて形成される薄膜を一構成とするデバイス構造の一例について説明する。このデバイスは、電極を三次元的に構成した三次元構造の半導体装置である。この半導体装置は、図１に記載のように、ウエハ１００上に絶縁膜１０２と電極となる導電膜１１２とを交互に積層する構造である。以下に、図２を用いてこの半導体装置を生成する際の具体的な処理を順次説明する。
（第一絶縁膜形成工程Ｓ１０２）
先ず、第一絶縁膜形成工程Ｓ１０２では、共通ソースライン（ＣＳＬ）１０１が形成されているウエハ１００上に絶縁膜１０２を形成する。ここでは絶縁膜１０２はシリコン酸化（ＳｉＯ2）膜により構成される。ＳｉＯ2膜は、ウエハ１００を所定温度に加熱すると共に、シリコン含有ガスと酸素含有ガスとをウエハ１００上に供給することにより形成される。
（犠牲膜形成工程Ｓ１０４）
次に、犠牲膜形成工程Ｓ１０４について説明する。ここでは、図３に記載のように、形成された第一絶縁膜１０２上に犠牲膜１０３が形成される。犠牲膜１０３は、後述する犠牲膜除去工程Ｓ１１４にて除去されるものであり、絶縁膜１０２に対してエッチングの選択性を有するものである。エッチングの選択性を有するとは、エッチング液に晒された際、犠牲膜１０３はエッチングされ、絶縁膜１０２はエッチングされない性質を有することを意味する。
犠牲膜１０３は、例えばシリコン窒化（ＳｉＮ）膜により構成される。ＳｉＮ膜は、ウエハ１００を所定温度に加熱すると共に、シリコン含有ガスと窒素含有ガスとをウエハ１００上に供給することにより形成する。詳細は後述する。
（Ｓ１０６）
次に、上述の絶縁膜形成工程Ｓ１０２と犠牲膜形成工程Ｓ１０４の組み合わせが所定回数実施されたか否かが判断される。即ち、図１に示した絶縁膜１０２と犠牲膜１０３の組み合わせが所定数積層されたか否かが判断される。本実施形態においては、生成する積層数を例えば８層とし、絶縁膜１０２を８層（絶縁膜１０２（１）から絶縁膜１０２（８））、犠牲膜１０３を８層（犠牲膜１０３（１）から犠牲膜１０３（８））を交互に形成するものとして説明する。
所定回数実施していないと判断されたら、「ＮＯ」を選択し、第一絶縁膜形成工程Ｓ１０２に移行する。所定回数実施したと判断されたら、即ち所定層数形成されたと判断されたら、「ＹＥＳ」を選択し、第二絶縁膜形成工程Ｓ１０８に移行する。
（第二絶縁膜形成工程Ｓ１０８）
次に、８層ずつ形成された絶縁膜１０２、犠牲膜１０３の上にさらに絶縁膜１０５を形成する。絶縁膜１０５は絶縁膜１０２と同様の方法で形成されるものであり、犠牲膜１０３上に形成される。
（ホール形成工程Ｓ１１０）
次に、ホール形成工程Ｓ１１０を図３を用いて説明する。図３（Ａ）は、図１と同様側面から見た図であり、図３（Ｂ）は上面から見た図である。なお、図３（Ｂ）におけるα−α’における断面図が図３（Ａ）に相当する。
ここでは、絶縁膜１０２、１０５と犠牲膜１０３の積層構造に対して、ホール１０６が形成される。図３（Ａ）に記載のように、ホール１０６はＣＳＬ１０１を露出させるように形成される。ホール１０６は図３（Ｂ）に記載のように絶縁膜１０５の面内に複数設けられる。
（ホール充填工程Ｓ１１２）
続いて、ホール充填工程Ｓ１１２を図４を用いて説明する。ホール充填工程Ｓ１１２では、ホール形成工程Ｓ１１０において形成されたホール１０６の内側を電荷トラップ膜１０８等により充填する処理が行われる。ホール１０６内には、外周側から順に保護膜１０７（メタル酸化（Ａｌ2Ｏ3）膜）、積層膜１０８、チャネルポリシリコン膜１０９、充填絶縁膜（シリコン酸化（ＳｉＯ2）膜）１１０が形成される。各膜は筒状に構成される。
積層膜１０８は、ゲート電極間絶縁膜（ＳｉＯ2膜）１０８ａ、電荷トラップ膜(シリコン窒化膜ＳｉＮ)１０８ｂ、トンネル絶縁膜（ＳｉＯ2膜）１０８ｃで構成される。ゲート電極間絶縁膜１０８ａは保護膜１０７と電荷トラップ膜１０８ｂとの間に配される。トンネル絶縁膜１０８ｃは、電荷トラップ膜１０８ｂとチャネルポリシリコン膜１０９の間に配される。
電荷トラップ膜１０８が犠牲膜１０３と同様の組成であるため、犠牲膜１０３を除去する際に同時に除去される恐れがある。それを避けるべく、ホール１０６の内壁表面に、保護膜１０７を設け、電荷トラップ膜１０８が除去されることを防ぐ。
（犠牲膜除去工程Ｓ１１４）
続いて、図５を用いて犠牲膜除去工程Ｓ１１４を説明する。犠牲膜除去工程Ｓ１１４では、改質された犠牲膜１０３がウエットエッチングにより除去される。除去した結果、犠牲膜１０３が形成されていた位置に空隙１１１が形成される。
（導電膜形成工程Ｓ１１６）
続いて、図１を用いて導電膜形成工程Ｓ１１６を説明する。導電膜形成工程Ｓ１１６では、犠牲膜除去工程Ｓ１１４において形成された空隙１１１に、電極となる導電膜１１２が形成される。導電膜１１２は例えばタングステン等により構成される。このようにして導電膜１１２が形成されることにより、図１に示したような半導体装置が生成される。
以上説明した構造においては、例えばホール１０６内に充填される保護膜１０７、積層膜１０８、チャネルポリシリコン膜１０９、充填絶縁膜１１０の極薄膜化が求められている。
ところで、極薄の薄膜をデバイス構造に採用する場合、抵抗値や電荷移動度等の特性が均一となるよう求められている。それらを実現するには、膜組成の均一性を向上させる必要がある。
次に膜組成の不均一性が引き起こす問題について、図６を用いて説明する。図６は電極間絶縁膜１０８ａを例にした説明図である。図６では、電極間絶縁膜１０８ａには、低密度部１１３と高密度部１１４とが存在している。低密度部１１３は膜組成密度が低い部分である。また、低密度部１１３はピンホールとも呼ばれる。高密度部１１４は所望の膜組成密度を満たした部分である。そして、低密度部１１３の膜組成密度は、高密度部１１４の膜密度よりも低くなっている。
前述のように電極間絶縁膜１０８ａは電荷トラップ膜１０８ｂに隣接する。つまり、図６においては、電極間絶縁膜１０８ａはＸＹ平面に隣接するよう配される。電極間絶縁膜１０８ａは、所定の膜組成密度があることによって電荷トラップ膜１０８ｂからのリーク電流を抑制しているが、膜組成密度が低い場合にはリーク電流が発生してしまう。すなわち、高密度部１１４ではリーク電流が発生しないものの、低密度部１１３ではリーク電流が発生する恐れがある。
また、電極間絶縁膜１０８ａに替わって、回路等に用いる金属膜であった場合について説明する。金属膜の場合、例えばＸＹ平面に隣接するよう絶縁膜が形成されている。したがって、金属膜中に流れる電荷はＸ軸方向に流れる。高密度部１１４と低密度部１１３とでは抵抗値が異なるため、電荷の流れる量が異なったり、あるいは電荷の流れが乱れる恐れがある。
このように膜組成密度のばらつきがあると、半導体装置の特性が低下する恐れがある。
次に、膜組成密度のばらつきが起きる原因について説明する。
発明者は鋭意研究の結果、膜組成密度がばらつく一因として、下地膜における吸着サイトが不連続である点を発見した。
まず、図７を用いて薄膜が不連続になる要因を説明する。図７は、シリコン酸化膜上に膜を形成する例である。薄膜は以下のステップで成長する。（１）原料分子の吸着サイトへの吸着、（２）吸着した原料分子をきっかけとして膜の構成元素からなる微小な核が形成される、（３）核の成長、（４）核が成長するうちに隣り合った核どうしが合体する。図７(Ａ)に示すように成膜初期の核形成密度が高い場合は、核が少し成長すると隣接した核どうしが合体して連続的な膜が形成される。
しかし、図７(Ｂ)に示すように成膜初期の核形成密度が低い場合には、核が成長しても隣接する核との間隔が大きいため核どうしが合体できずに不連続な膜になってしまう。以上のように連続な薄膜の形成には成膜初期の核形成密度が高いことが重要である。
それには薄膜の成長ステップである（１）のステップにおいて原料分子が吸着する下地膜の吸着サイトの数密度を高くすることが必要である。原料分子の吸着サイトとしては、図８(Ａ)に示すように水酸基（ＯＨ基）によるＯＨ終端や、図８(Ｂ)に示すような結合が切れた欠陥部位（ダングリングボンド）がある。
下地膜の吸着サイトの数密度が低くなる要因としては、例えば下地膜上に膜を形成する際に、吸着サイトと結合する分解されたプリカーサが下地膜に接触することである。例えば、分解されたプリカーサが下地膜に接触し、それが吸着サイトを空けてしまったり、あるいは吸着サイトと結合することがある。
また、下地膜を改質するためにアニール処理等を行うことが考えられるが、アニール処理によって一部の吸着サイトが除去されてしまい、吸着サイト間の距離が長くなってしまうことが考えられる。しかし、吸着サイト間の間隔を意図的に管理することは難しく、従って吸着サイトにばらつきが起きる。すなわち、吸着サイトの数密度が低くなる。
そこで本技術では、吸着サイトの数密度を高くし、形成する薄膜の組成密度を均一とする。以下、詳細を説明する。
＜本発明の一実施形態における基板処理装置１０＞
以下、図９〜１２を参照しながら説明する。基板処理装置１０は半導体装置の製造工程において使用される装置の一例として構成されている。なお、以下の説明においては、シリコン酸化（ＳｉＯ2）膜上に薄膜として窒化チタン（ＴｉＮ）膜を形成する場合を用いて説明する。なお、図８(Ｂ)に示したような欠陥部位を吸着サイトとして意図的に生成することは困難である。そのため、本実施形態では、図８(Ａ)に示したような水酸基によるＯＨ終端を吸着サイトとしてシリコン酸化膜の表面上に生成する。
（１）基板処理装置の構成
基板処理装置１０は、加熱手段（加熱機構、加熱系）としてのヒータ２０７が設けられた処理炉２０２を備える。ヒータ２０７は円筒形状であり、保持板としてのヒータベース（図示せず）に支持されることにより垂直に据え付けられている。
ヒータ２０７の内側には、ヒータ２０７と同心円状に反応容器（処理容器）を構成するアウタチューブ２０３が配設されている。アウタチューブ２０３は、例えば石英（ＳｉＯ2）、炭化シリコン（ＳｉＣ）などの耐熱性材料からなり、上端が閉塞し下端が開口した円筒形状に形成されている。アウタチューブ２０３の下方には、アウタチューブ２０３と同心円状に、マニホールド（インレットフランジ）２０９が配設されている。マニホールド２０９は、例えばステンレス（ＳＵＳ）などの金属からなり、上端及び下端が開口した円筒形状に形成されている。マニホールド２０９の上端部と、アウタチューブ２０３との間には、シール部材としてのＯリング２２０ａが設けられている。マニホールド２０９がヒータベースに支持されることにより、アウタチューブ２０３は垂直に据え付けられた状態となる。
アウタチューブ２０３の内側には、反応容器を構成するインナチューブ２０４が配設されている。インナチューブ２０４は、例えば石英（ＳｉＯ2）、炭化シリコン（ＳｉＣ）などの耐熱性材料からなり、上端が閉塞し下端が開口した円筒形状に形成されている。主に、アウタチューブ２０３と、インナチューブ２０４と、マニホールド２０９とにより処理容器（反応容器）が構成されている。処理容器の筒中空部（インナチューブ２０４の内側）には処理室２０１が形成されている。
処理室２０１は、基板としてのウエハ２００を後述するボート２１７によって水平姿勢で鉛直方向に多段に配列した状態で収容可能に構成されている。
処理室２０１内には、ノズル４１０，４２０，４３０がマニホールド２０９の側壁及びインナチューブ２０４を貫通するように設けられている。ノズル４１０，４２０，４３０には、ガス供給管３１０，３２０，３３０が、それぞれ接続されている。ただし、本実施形態の処理炉２０２は上述の形態に限定されない。
ガス供給管３１０，３２０，３３０には上流側から順に流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）３１２，３２２，３３２がそれぞれ設けられている。また、ガス供給管３１０，３２０，３３０には、開閉弁であるバルブ３１４，３２４，３３４がそれぞれ設けられている。ガス供給管３１０，３２０，３３０のバルブ３１４，３２４，３３４の下流側には、不活性ガスを供給するガス供給管５１０，５２０，５３０がそれぞれ接続されている。ガス供給管５１０，５２０，５３０には、上流側から順に、流量制御器（流量制御部）であるＭＦＣ５１２，５２２，５３２及び開閉弁であるバルブ５１４，５２４，５３４がそれぞれ設けられている。
ガス供給管３１０，３２０，３３０の先端部にはノズル４１０，４２０，４３０がそれぞれ連結接続されている。ノズル４１０，４２０，４３０は、Ｌ字型のノズルとして構成されており、その水平部はマニホールド２０９の側壁及びインナチューブ２０４を貫通するように設けられている。ノズル４１０，４２０，４３０の垂直部は、インナチューブ２０４の径方向外向きに突出し、かつ鉛直方向に延在するように形成されているチャンネル形状（溝形状）の予備室２０１ａの内部に設けられており、予備室２０１ａ内にてインナチューブ２０４の内壁に沿って上方（ウエハ２００の配列方向上方）に向かって設けられている。
ノズル４１０，４２０，４３０は、処理室２０１の下部領域から処理室２０１の上部領域まで延在するように設けられており、ウエハ２００と対向する位置にそれぞれ複数のガス供給孔４１０ａ，４２０ａ，４３０ａが設けられている。これにより、ノズル４１０，４２０，４３０のガス供給孔４１０ａ，４２０ａ，４３０ａからそれぞれウエハ２００に処理ガスを供給する。このガス供給孔４１０ａ，４２０ａ，４３０ａは、インナチューブ２０４の下部から上部にわたって複数設けられ、それぞれ同一の開口面積を有し、さらに同一の開口ピッチで設けられている。ただし、ガス供給孔４１０ａ，４２０ａ，４３０ａは上述の形態に限定されない。例えば、インナチューブ２０４の下部から上部に向かって開口面積を徐々に大きくしてもよい。これにより、ガス供給孔４１０ａ，４２０ａ，４３０ａから供給されるガスの流量をより均一化することが可能となる。
ノズル４１０，４２０，４３０のガス供給孔４１０ａ，４２０ａ，４３０ａは、後述するボート２１７の下部から上部までの高さの位置に複数設けられている。そのため、ノズル４１０，４２０，４３０のガス供給孔４１０ａ，４２０ａ，４３０ａから処理室２０１内に供給された処理ガスは、ボート２１７の下部から上部までに収容されたウエハ２００の全域に供給される。ノズル４１０，４２０，４３０は、処理室２０１の下部領域から上部領域まで延在するように設けられていればよいが、ボート２１７の天井付近まで延在するように設けられていることが好ましい。
ガス供給管３１０からは、六フッ化タングステン（ＷＦ6）等のハロゲン元素を含む処理ガス（ハロゲン含有ガス）、または四塩化チタン（ＴｉＣｌ4）等の金属元素を含む原料ガス（金属含有ガス）が、ＭＦＣ３１２、バルブ３１４、ノズル４１０を介して処理室２０１内に供給される。
ガス供給管３２０からは、酸素成分及び水素成分を含む処理ガス（ＯＨ含有ガス）、例えば水蒸気（Ｈ2Ｏ）ガスが、ＭＦＣ３２２、バルブ３２４、ノズル４２０を介して処理室２０１内に供給される。
ガス供給管３３０からは、処理ガスとして、反応ガスが、ＭＦＣ３３２、バルブ３３４、ノズル４３０を介して処理室２０１内に供給される。反応ガスとしては、例えば窒素（Ｎ）を含むＮ含有ガスが用いられ、その一例としてアンモニア（ＮＨ3）ガスを用いることができる。
ガス供給管５１０，５２０，５３０からは、不活性ガスとして、例えば窒素（Ｎ2）ガスが、それぞれＭＦＣ５１２，５２２，５３２、バルブ５１４，５２４，５３４、ノズル４１０，４２０，４３０を介して処理室２０１内に供給される。以下、不活性ガスとしてＮ2ガスを用いる例について説明するが、不活性ガスとしては、Ｎ2ガス以外に、例えば、アルゴン（Ａｒ）ガス、ヘリウム（Ｈｅ）ガス、ネオン（Ｎｅ）ガス、キセノン（Ｘｅ）ガス等の希ガスを用いてもよい。
主に、ガス供給管３１０，３２０，３３０、ＭＦＣ３１２，３２２，３３２、バルブ３１４，３２４，３３４、ノズル４１０，４２０，４３０により処理ガス供給系が構成されるが、ノズル４１０，４２０，４３０のみを処理ガス供給系と考えてもよい。処理ガス供給系は単にガス供給系と称してもよい。ガス供給管３１０から原料ガスを流す場合、主に、ガス供給管３１０、ＭＦＣ３１２、バルブ３１４により原料ガス供給系が構成されるが、ノズル４１０を原料ガス供給系に含めて考えてもよい。また、ガス供給管３２０から還元ガスを流す場合、主に、ガス供給管３２０、ＭＦＣ３２２、バルブ３２４により還元ガス供給系が構成されるが、ノズル４２０を還元ガス供給系に含めて考えてもよい。また、ガス供給管３３０から反応ガスを流す場合、主に、ガス供給管３３０、ＭＦＣ３３２、バルブ３３４により反応ガス供給系が構成されるが、ノズル４３０を反応ガス供給系に含めて考えてもよい。ガス供給管３３０から反応ガスとして窒素含有ガスを供給する場合、反応ガス供給系を窒素含有ガス供給系と称することもできる。また、主に、ガス供給管５１０，５２０，５３０、ＭＦＣ５１２，５２２，５３２、バルブ５１４，５２４，５３４により不活性ガス供給系が構成される。
本実施形態におけるガス供給の方法は、インナチューブ２０４の内壁と、複数枚のウエハ２００の端部とで定義される円環状の縦長の空間内の予備室２０１ａ内に配置したノズル４１０，４２０，４３０を経由してガスを搬送している。そして、ノズル４１０，４２０，４３０のウエハと対向する位置に設けられた複数のガス供給孔４１０ａ，４２０ａ，４３０ａからインナチューブ２０４内にガスを噴出させている。より詳細には、ノズル４１０のガス供給孔４１０ａ、ノズル４２０のガス供給孔４２０ａ及びノズル４３０のガス供給孔４３０ａにより、ウエハ２００の表面と平行方向に向かって原料ガス等を噴出させている。
排気孔（排気口）２０４ａは、インナチューブ２０４の側壁であってノズル４１０，４２０，４３０に対向した位置に形成された貫通孔であり、例えば、鉛直方向に細長く開設されたスリット状の貫通孔である。ノズル４１０，４２０，４３０のガス供給孔４１０ａ，４２０ａ，４３０ａから処理室２０１内に供給され、ウエハ２００の表面上を流れたガスは、排気孔２０４ａを介してインナチューブ２０４とアウタチューブ２０３との間に形成された隙間からなる排気路２０６内に流れる。そして、排気路２０６内へと流れたガスは、排気管２３１内に流れ、処理炉２０２外へと排出される。
排気孔２０４ａは、複数のウエハ２００と対向する位置に設けられており、ガス供給孔４１０ａ、４２０ａ、４３０ａから処理室２０１内のウエハ２００の近傍に供給されたガスは、水平方向に向かって流れた後、排気孔２０４ａを介して排気路２０６内へと流れる。排気孔２０４ａはスリット状の貫通孔として構成される場合に限らず、複数個の孔により構成されていてもよい。
マニホールド２０９には、処理室２０１内の雰囲気を排気する排気管２３１が設けられている。排気管２３１には、上流側から順に、処理室２０１内の圧力を検出する圧力検出器（圧力検出部）としての圧力センサ２４５，ＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４３，真空排気装置としての真空ポンプ２４６が接続されている。ＡＰＣバルブ２４３は、真空ポンプ２４６を作動させた状態で弁を開閉することで、処理室２０１内の真空排気及び真空排気停止を行うことができ、更に、真空ポンプ２４６を作動させた状態で弁開度を調節することで、処理室２０１内の圧力を調整することができる。主に、排気孔２０４ａ，排気路２０６，排気管２３１，ＡＰＣバルブ２４３及び圧力センサ２４５により、排気系が構成される。真空ポンプ２４６を排気系に含めて考えてもよい。
マニホールド２０９の下方には、マニホールド２０９の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ２１９が設けられている。シールキャップ２１９は、マニホールド２０９の下端に鉛直方向下側から当接されるように構成されている。シールキャップ２１９は、例えばＳＵＳ等の金属からなり、円盤状に形成されている。シールキャップ２１９の上面には、マニホールド２０９の下端と当接するシール部材としてのＯリング２２０ｂが設けられている。シールキャップ２１９における処理室２０１の反対側には、ウエハ２００を収容するボート２１７を回転させる回転機構２６７が設置されている。回転機構２６７の回転軸２５５は、シールキャップ２１９を貫通してボート２１７に接続されている。回転機構２６７は、ボート２１７を回転させることでウエハ２００を回転させるように構成されている。シールキャップ２１９は、アウタチューブ２０３の外部に垂直に設置された昇降機構としてのボートエレベータ１１５によって鉛直方向に昇降されるように構成されている。ボートエレベータ１１５は、シールキャップ２１９を昇降させることで、ボート２１７を処理室２０１内外に搬入及び搬出することが可能なように構成されている。ボートエレベータ１１５は、ボート２１７及びボート２１７に収容されたウエハ２００を、処理室２０１内外に搬送する搬送装置（搬送機構）として構成されている。
基板支持具としてのボート２１７は、複数枚、例えば２５〜２００枚のウエハ２００を、水平姿勢で、かつ、互いに中心を揃えた状態で鉛直方向に間隔を空けて配列させるように構成されている。ボート２１７は、例えば石英やＳｉＣ等の耐熱性材料からなる。ボート２１７の下部には、例えば石英やＳｉＣ等の耐熱性材料からなる断熱板２１８が水平姿勢で多段（図示せず）に支持されている。この構成により、ヒータ２０７からの熱がシールキャップ２１９側に伝わりにくくなっている。ただし、本実施形態は上述の形態に限定されない。例えば、ボート２１７の下部に断熱板２１８を設けずに、石英やＳｉＣ等の耐熱性材料からなる筒状の部材として構成された断熱筒を設けてもよい。
図１０に示すように、インナチューブ２０４内には温度検出器としての温度センサ２６３が設置されており、温度センサ２６３により検出された温度情報に基づきヒータ２０７への通電量を調整することで、処理室２０１内の温度が所望の温度分布となるように構成されている。温度センサ２６３は、ノズル４１０，４２０及び４３０と同様にＬ字型に構成されており、インナチューブ２０４の内壁に沿って設けられている。
図１１に示すように、制御部（制御手段）であるコントローラ１２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１ａ，ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２１ｂ，記憶装置１２１ｃ，Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ，記憶装置１２１ｃ，Ｉ／Ｏポート１２１ｄは、内部バスを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ１２１には、例えばタッチパネル等として構成された入出力装置１２２が接続されている。
記憶装置１２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置１２１ｃ内には、基板処理装置の動作を制御する制御プログラム、後述する半導体装置の製造方法の手順や条件などが記載されたプロセスレシピなどが、読み出し可能に格納されている。プロセスレシピは、後述する半導体装置の製造方法における各工程（各ステップ）をコントローラ１２１に実行させ、所定の結果を得ることができるように組み合わされたものであり、プログラムとして機能する。以下、このプロセスレシピ、制御プログラム等を総称して、単に、プログラムともいう。本明細書においてプログラムという言葉を用いた場合は、プロセスレシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、プロセスレシピ及び制御プログラムの組み合わせを含む場合がある。ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート１２１ｄは、上述のＭＦＣ３１２，３２２，３３２，５１２，５２２，５３２、バルブ３１４，３２４，３３４，５１４，５２４，５３４、圧力センサ２４５、ＡＰＣバルブ２４３、真空ポンプ２４６、ヒータ２０７、温度センサ２６３、回転機構２６７、ボートエレベータ１１５等に接続されている。
ＣＰＵ１２１ａは、記憶装置１２１ｃから制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからレシピ等を読み出すように構成されている。ＣＰＵ１２１ａは、読み出したレシピの内容に沿うように、ＭＦＣ３１２，３２２，３３２，５１２，５２２，５３２による各種ガスの流量調整動作、バルブ３１４，３２４，３３４，５１４，５２４，５３４の開閉動作、ＡＰＣバルブ２４３の開閉動作及びＡＰＣバルブ２４３による圧力センサ２４５に基づく圧力調整動作、温度センサ２６３に基づくヒータ２０７の温度調整動作、真空ポンプ２４６の起動及び停止、回転機構２６７によるボート２１７の回転及び回転速度調節動作、ボートエレベータ１１５によるボート２１７の昇降動作、ボート２１７へのウエハ２００の収容動作等を制御するように構成されている。
コントローラ１２１は、外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリやメモリカード等の半導体メモリ）１２３に格納された上述のプログラムを、コンピュータにインストールすることにより構成することができる。記憶装置１２１ｃや外部記憶装置１２３は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に、記録媒体ともいう。本明細書において記録媒体は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置１２３単体のみを含む場合、または、その両方を含む場合がある。コンピュータへのプログラムの提供は、外部記憶装置１２３を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
（２）基板処理工程（成膜工程）
半導体装置（デバイス）の製造工程の一工程として、下地膜としてシリコン酸化膜（ＳｉＯ2）が形成されたウエハ２００上に、例えば窒化チタン（ＴｉＮ）膜を形成する工程の一例について、図１２を用いて説明する。窒化チタン膜を形成する工程は、上述した基板処理装置１０の処理炉２０２を用いて実行される。以下の説明において、基板処理装置１０を構成する各部の動作はコントローラ１２１により制御される。
本実施形態による基板処理工程（半導体装置の製造工程）では、下地膜としてシリコン酸化膜（ＳｉＯ2）が形成されたウエハ２００を処理室２０１に搬入する工程と、
下地膜が形成されたウエハ２００にハロゲン含有ガスである六フッ化タングステン（ＷＦ6）ガスを供給して、下地膜の結合を切断してハロゲン含有ガスに含まれるハロゲン成分（フッ素成分）を結合させて、ウエハ２００表面にハロゲン終端を形成する工程と、
酸素成分及び水素成分を含むＯＨ含有ガスである水蒸気ガスをウエハ２００に供給して、ハロゲン成分を脱離し、空いた結合手にＯＨ基を結合させて、ウエハ２００表面をＯＨ終端化する工程と、
ＯＨ終端化されたウエハ２００表面上に窒化チタン膜を形成する工程と、
を実行することによりウエハ２００上の下地膜上に窒化チタン膜を生成する。
なお、ウエハ２００表面にハロゲン終端を形成する工程および、ウエハ２００表面をＯＨ終端化する工程は、それぞれ複数回実行するようにしてもよい。なお、このウエハ２００表面にハロゲン終端を形成する工程および、ウエハ２００表面をＯＨ終端化する工程を合せてフッ酸処理工程と呼ぶ。そして、ＯＨ終端化されたウエハ２００表面上に窒化チタン膜を形成する工程を成膜処理と呼ぶ。
本明細書において「ウエハ」という言葉を用いた場合は、「ウエハそのもの」を意味する場合や、「ウエハとその表面に形成された所定の層や膜等との積層体」を意味する場合がある。本明細書において「ウエハの表面」という言葉を用いた場合は、「ウエハそのものの表面」を意味する場合や、「ウエハ上に形成された所定の層や膜等の表面」を意味する場合がある。本明細書において「基板」という言葉を用いた場合も、「ウエハ」という言葉を用いた場合と同義である。
（ウエハ搬入）
複数枚のウエハ２００がボート２１７に装填（ウエハチャージ）されると、図９に示されているように、複数枚のウエハ２００を支持したボート２１７は、ボートエレベータ１１５によって持ち上げられて処理室２０１内に搬入（ボートロード）される。この状態で、シールキャップ２１９はＯリング２２０を介して反応管２０３の下端開口を閉塞した状態となる。
（圧力調整および温度調整）
処理室２０１内が所望の圧力（真空度）となるように真空ポンプ２４６によって真空排気される。この際、処理室２０１内の圧力は、圧力センサ２４５で測定され、この測定された圧力情報に基づき、ＡＰＣバルブ２４３がフィードバック制御される（圧力調整）。真空ポンプ２４６は、少なくともウエハ２００に対する処理が完了するまでの間は常時作動させた状態を維持する。また、処理室２０１内が所望の温度となるようにヒータ２０７によって加熱される。この際、処理室２０１内が所望の温度分布となるように、温度センサ２６３が検出した温度情報に基づきヒータ２０７への通電量がフィードバック制御される（温度調整）。ヒータ２０７による処理室２０１内の加熱は、少なくともウエハ２００に対する処理が完了するまでの間は継続して行われる。
Ａ．フッ酸処理工程
先ず、フッ酸処理工程により、下地膜であるシリコン酸化膜の表面に数密度の高いＯＨ終端を生成する。
Ａ−１：［ハロゲン終端工程］
（ＷＦ6ガス供給）
バルブ３１４を開き、ガス供給管３１０内に処理ガスであるＷＦ6ガスを流す。ＷＦ6ガスは、ＭＦＣ３１２により流量調整され、ノズル４１０のガス供給孔４１０ａから処理室２０１内に供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＷＦ6ガスが供給される。これと並行してバルブ５１４を開き、ガス供給管５１０内にＮ2ガス等の不活性ガスを流す。ガス供給管５１０内を流れたＮ2ガスは、ＭＦＣ５１２により流量調整され、ＷＦ6ガスと一緒に処理室２０１内に供給され、排気管２３１から排気される。このとき、ノズル４２０，４３０内へのＷＦ6ガスの侵入を防止するために、バルブ５２４，５３４を開き、ガス供給管５２０，５３０内にＮ2ガスを流す。Ｎ2ガスは、ガス供給管３２０，３３０、ノズル４２０，４３０を介して処理室２０１内に供給され、排気管２３１から排気される。
このときＡＰＣバルブ２４３を調整して、処理室２０１内の圧力を、例えば５〜１０００Ｐａの範囲内の圧力とする。ＭＦＣ３１２で制御するＷＦ6ガスの供給流量は、例えば５〜５００ｓｃｃｍの範囲内の流量とする。ＭＦＣ５１２，５２２で制御するＮ2ガスの供給流量は、それぞれ例えば１０〜１０００ｓｃｃｍの範囲内の流量とする。このときヒータ２０７の温度は、ウエハ２００の温度が、例えば２００〜４００℃の範囲内の温度となるような温度に設定する。
このとき処理室２０１内に流しているガスはＷＦ6ガスとＮ2ガスである。ＷＦ6の供給により、ウエハ２００表面の結合が切断されてＷＦ6ガスに含まれるフッ素成分（Ｆ）を結合させてウエハ２００表面にハロゲン終端が形成される。
このようなハロゲン終端が形成される様子を図１３に示す。図１３(Ａ)は、ＷＦ6ガスによる暴露前のシリコン酸化膜が形成されたウエハ２００表面の様子を示すモデル図であり、図１３(Ｂ)は、ウエハ２００表面をＷＦ6ガスにより暴露した直後の状態を示すモデル図であり、図１３(Ｃ)は、ＷＦ6ガスによる暴露後のウエハ２００表面の様子を示すモデル図である。
そして、ＷＦ6ガスの供給を開始してから所定時間経過後に、ガス供給管３１０のバルブ３１４を閉じて、ＷＦ6ガスの供給を停止する。
図１３(Ｃ)を参照すると、ＷＦ6ガスによる暴露後のウエハ２００表面では、シリコン酸化膜表面がフッ素成分により終端（ハロゲン終端）されているのが分かる。
Ａ−２：［第１のパージ工程］
（残留ガス除去）
次に、ＷＦ6ガスの供給が停止されると、処理室２０１内のガスを排気するパージ処理が行われる。このとき排気管２３１のＡＰＣバルブ２４３は開いたままとして、真空ポンプ２４６により処理室２０１内を真空排気し、処理室２０１内に残留する未反応のＷＦ6ガスもしくはシリコン酸化膜表面をハロゲン終端した後のＷＦ4ガスを処理室２０１内から排除する。このときバルブ５１４，５２４は開いたままとして、Ｎ2ガスの処理室２０１内への供給を維持する。Ｎ2ガスはパージガスとして作用し、処理室２０１内に残留する未反応のＷＦ6ガスもしくはＷＦ4ガスを処理室２０１内から排除する効果を高めることができる。
（所定回数実施）
上記したハロゲン終端工程および第１のパージ工程を順に行うサイクルを１回以上（所定回数（ｎ回））行うことにより、ウエハ２００上に形成されたシリコン酸化膜表面はハロゲン終端される。
なお、上述したハロゲン終端を形成する工程では、ＷＦ6ガスの供給と排気とが交互に行われる。ＷＦ6ガスと下地膜であるシリコン酸化膜とが反応して発生した副生成物（例えばＷＦ4）がウエハ２００上に滞留すると、これらの副生成物によりＯＨ含有ガスがウエハ２００上に到達することを邪魔する可能性がある。そのため、このような副生成物を排気する。これにより副生成物による弊害の発生を防ぎ、連続的なハロゲン終端が形成されるようにする。
Ａ−３：［ＯＨ終端工程］
（Ｈ2Ｏガス供給）
次に、処理室２０１内の残留ガスを除去した後、バルブ３２４を開き、ガス供給管３２０内に、処理ガスとしてＨ2Ｏガスを流す。Ｈ2Ｏガスは、ＭＦＣ３２２により流量調整され、ノズル４２０のガス供給孔４２０ａから処理室２０１内に供給され、排気管２３１から排気される。このときウエハ２００に対して、Ｈ2Ｏガスが供給される。これと並行してバルブ５２４を開き、ガス供給管５２０内にＮ2ガスを流す。ガス供給管５２０内を流れたＮ2ガスは、ＭＦＣ５２２により流量調整される。Ｎ2ガスはＨ2Ｏガスと一緒に処理室２０１内に供給され、排気管２３１から排気される。このとき、ノズル４１０，４３０内へのＨ2Ｏガスの侵入を防止するために、バルブ５１４，５３４を開き、ガス供給管５１０，５３０内にＮ2ガスを流す。Ｎ2ガスは、ガス供給管３１０，３３０、ノズル４１０，４３０を介して処理室２０１内に供給され、排気管２３１から排気される。
このときＡＰＣバルブ２４３を調整して、処理室２０１内の圧力を、例えば１００〜１０００Ｐａの範囲内の圧力とする。ＭＦＣ３２２で制御するＨ2Ｏガスの供給流量は、例えば１０〜５００ｓｃｃｍの範囲内の流量とする。ＭＦＣ５１２，５２２で制御するＮ2ガスの供給流量は、それぞれ例えば１０〜１０００ｓｃｃｍの範囲内の流量とする。Ｈ2Ｏガスをウエハ２００に対して供給する時間は、例えば５〜１０００秒の範囲内の時間とする。このときヒータ２０７の温度は、ウエハ２００の温度が、例えば２００〜４００℃の範囲内の温度となるような温度に設定する。
このとき処理室２０１内に流しているガスは、Ｈ2ＯガスとＮ2ガスである。Ｈ2Ｏガスは、ハロゲン終端工程において下地膜表面をハロゲン終端したハロゲン成分を脱離して、空いた結合手にＯＨ基を結合させて、ウエハ２００表面をＯＨ終端化する。
このようなＯＨ終端が形成される様子を図１４に示す。図１４(Ａ)は、Ｈ2Ｏガスが供給された直後のウエハ２００表面の状態を示すモデル図であり、図１４(Ｂ)は、Ｈ2Ｏガスによる暴露後のウエハ２００表面の様子を示すモデル図である。
そして、Ｈ2Ｏガスの供給を開始してから所定時間経過後に、ガス供給管３２０のバルブ３２４を閉じて、Ｈ2Ｏガスの供給を停止する。
図１４(Ｂ)を参照すると、Ｈ2Ｏガスによる暴露後のウエハ２００表面では、シリコン酸化膜表面がＯＨ基により終端されＯＨ終端化されているのが分かる。
Ａ−４：［第２のパージ工程］
（残留ガス除去）
次に、Ｈ2Ｏガスの供給が停止されると、上述した第１のパージ工程と同様の処理手順により、処理室２０１内のガスを排気するパージ処理が行われる。このとき排気管２３１のＡＰＣバルブ２４３は開いたままとして、真空ポンプ２４６により処理室２０１内を真空排気し、処理室２０１内に残留する未反応のＨ2Ｏガスもしくはハロゲン終端されたシリコン酸化膜をＯＨ終端することにより発生したＨＦガスを処理室２０１内から排除する。また、このときバルブ５１４，５２４は開いたままとして、Ｎ2ガスの処理室２０１内への供給を維持する。Ｎ2ガスはパージガスとして作用し、処理室２０１内に残留する各種ガスを処理室２０１内から排除する効果を高めることができる。
（所定回数実施）
上記したＯＨ終端工程、第２のパージ工程を順に行うサイクルを１回以上（所定回数（ｍ回））行うことにより、ハロゲン終端化されたウエハ２００表面をＯＨ終端化する処理を行う。
なお、上述したＯＨ終端を形成する工程では、Ｈ2Ｏガスの供給と排気とが交互に行われる。Ｈ2Ｏガスとハロゲン終端とが反応すると、プラスに帯電された水素と、マイナスに帯電されたフッ素とがシリコン酸化膜表面に発生するが、分離された水素はシリコン酸化膜表面のフッ素と結合しようとする。そして、分離された水素がシリコン酸化膜表面のフッ素と結合してしまうと、ＯＨ基とシリコン酸化膜のＳｉとの結合を邪魔してしまう。そのため、プラスに帯電された水素や、マイナスに帯電されたフッ素を排気することによりこのような弊害の発生を防ぎ、連続的なＯＨ終端が形成されるようにする。
なお、ハロゲン終端工程とＯＨ終端工程との間には、上述した第１のパージ工程があることにより、ハロゲン終端を形成する工程とＯＨ終端化する工程との間には、ウエハ２００が収容された処理室２０１の雰囲気を排気する工程が存在していることになる。ハロゲン含有ガスであるＷＦ6とＯＨ含有ガスであるＨ2Ｏガスとが同時に処理室２０１内に存在すると、これらのガスどうしが処理室２０１内で反応して、その反応により生成された副生成物がウエハ２００上に滞留し、Ｈ2Ｏガスがウエハ２００に到達することを邪魔してしまう。また、ウエハ２００上に副生成物が付着すると、その副生成物が目的の膜と異なる成分の場合には、生成する膜にとっては不純物となる。そのため、ハロゲン終端を形成する工程とＯＨ終端化する工程との間に排気工程を設けることにより、生成された副生成物を排気して、このような弊害の発生が防がれる。
また、ハロゲン含有ガスとＯＨ含有ガスとの反応によってＨＦガスが発生した場合、このＨＦガスにより排気管を腐食させてしまうことになる。そのため、ハロゲン終端を形成する工程とＯＨ終端化する工程との間に排気工程を設け、生成された副生成物を排気する。副生成物を排気することで、それによる弊害の発生が防がれる。
Ｂ．成膜処理工程
次に、フッ酸処理工程によりシリコン酸化膜の表面がＯＨ終端化されたウエハ２００上に窒化チタン（ＴｉＮ）膜を生成する。
Ｂ−１：［第１の工程］
（ＴｉＣｌ4ガス供給）
バルブ３１４を開き、ガス供給管３１０内に原料ガスであるＴｉＣｌ4ガスを流す。ＴｉＣｌ4ガスは、ＭＦＣ３１２により流量調整され、ノズル４１０のガス供給孔４１０ａから処理室２０１内に供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＴｉＣｌ4ガスが供給される。これと並行してバルブ５１４を開き、ガス供給管５１０内にＮ2ガス等の不活性ガスを流す。ガス供給管５１０内を流れたＮ2ガスは、ＭＦＣ５１２により流量調整され、ＴｉＣｌ4ガスと一緒に処理室２０１内に供給され、排気管２３１から排気される。このとき、ノズル４２０，４３０内へのＴｉＣｌ4ガスの侵入を防止するために、バルブ５２４，５３４を開き、ガス供給管５２０，５３０内にＮ2ガスを流す。Ｎ2ガスは、ガス供給管３２０，３３０、ノズル４２０，４３０を介して処理室２０１内に供給され、排気管２３１から排気される。
このときＡＰＣバルブ２４３を調整して、処理室２０１内の圧力を、例えば１０〜１０００Ｐａの範囲内の圧力、例えば５０Ｐａとする。ＭＦＣ３１２で制御するＴｉＣｌ4ガスの供給流量は、例えば０．０１〜１ｓｌｍの範囲内の流量とする。ＭＦＣ５１２，５２２，５３２で制御するＮ2ガスの供給流量は、それぞれ例えば０．１〜２ｓｌｍの範囲内の流量とする。ＴｉＣｌ4ガスをウエハ２００に対して供給する時間は、例えば０．１〜６０秒の範囲内の時間とする。このときヒータ２０７の温度は、ウエハ２００の温度が、例えば２００〜６００℃の範囲内の温度、例えば２５０℃となるような温度に設定する。
このとき処理室２０１内に流しているガスはＴｉＣｌ4ガスとＮ2ガスのみである。ＴｉＣｌ4ガスの供給により、ウエハ２００（表面の下地膜）上にＴｉ含有層が形成される。Ｔｉ含有層は、Ｃｌを含むＴｉ層であってもよいし、ＴｉＣｌ4の吸着層であってもよいし、それらの両方を含んでいてもよい。
Ｂ−２：［第２の工程］
（残留ガス除去）
Ｔｉ含有層を形成した後、バルブ３１４を閉じて、ＴｉＣｌ4ガスの供給を停止する。
そして、処理室２０１内に残留する未反応もしくはＴｉ含有層の形成に寄与した後のＴｉＣｌ4ガスや反応副生成物を処理室２０１内から排除する。
Ｂ−３：［第３の工程］
（ＮＨ3ガス供給）
処理室２０１内の残留ガスを除去した後、バルブ３３４を開き、ガス供給管３３０内に、反応ガスとしてＮＨ3ガスを流す。ＮＨ3ガスは、ＭＦＣ３３２により流量調整され、ノズル４３０のガス供給孔４３０ａから処理室２０１内に供給され、排気管２３１から排気される。このときウエハ２００に対して、ＮＨ3ガスが供給される。これと並行してバルブ５３４を開き、ガス供給管５３０内にＮ2ガスを流す。ガス供給管５３０内を流れたＮ2ガスは、ＭＦＣ５３２により流量調整される。Ｎ2ガスはＮＨ3ガスと一緒に処理室２０１内に供給され、排気管２３１から排気される。このとき、ノズル４１０，４２０内へのＮＨ3ガスの侵入を防止するために、バルブ５１４，５２４を開き、ガス供給管５１０，５２０内にＮ2ガスを流す。Ｎ2ガスは、ガス供給管３１０，３２０、ノズル４１０，４２０を介して処理室２０１内に供給され、排気管２３１から排気される。
このときＡＰＣバルブ２４３を調整して、処理室２０１内の圧力を、例えば１０〜２０００Ｐａの範囲内の圧力、例えば５０Ｐａとする。ＭＦＣ３３２で制御するＮＨ3ガスの供給流量は、例えば０．１〜１０ｓｌｍの範囲内の流量とする。ＭＦＣ５１２，５２２，５３２で制御するＮ2ガスの供給流量は、それぞれ例えば０．１〜１０ｓｌｍの範囲内の流量とする。ＮＨ3ガスをウエハ２００に対して供給する時間は、例えば１０〜２００秒の範囲内の時間とする。このときのヒータ２０７の温度は、ＴｉＣｌ4ガス供給ステップと同様の温度に設定する。
このとき処理室２０１内に流しているガスは、ＮＨ3ガスとＮ2ガスのみである。ＮＨ3ガスは、第１の工程でウエハ２００上に形成されたＴｉ含有層の少なくとも一部と置換反応する。置換反応の際には、Ｔｉ含有層に含まれるＴｉとＮＨ3ガスに含まれるＮとが結合して、ウエハ２００上にＴｉとＮとを含むＴｉＮ層が形成される。
Ｂ−２：［第４の工程］
（残留ガス除去）
ＴｉＮ層を形成した後、バルブ３３４を閉じて、ＮＨ3ガスの供給を停止する。
そして、上述した第２の工程と同様の処理手順により、処理室２０１内に残留する未反応もしくはＴｉＮ層の形成に寄与した後のＮＨ3ガスや反応副生成物を処理室２０１内から排除する。
（所定回数実施）
上記した第１の工程〜第４の工程を順に行うサイクルを１回以上（所定回数（ｎ回））行うことにより、ウエハ２００上に、所定の厚さ（例えば０．５〜５．０ｎｍ）のＴｉＮ層を形成する。上述のサイクルは、複数回繰り返すのが好ましい。
（アフターパージおよび大気圧復帰）
ガス供給管５１０，５２０，５３０のそれぞれからＮ2ガスを処理室２０１内へ供給し、排気管２３１から排気する。Ｎ2ガスはパージガスとして作用し、これにより処理室２０１内が不活性ガスでパージされ、処理室２０１内に残留するガスや副生成物が処理室２０１内から除去される（アフターパージ）。その後、処理室２０１内の雰囲気が不活性ガスに置換され（不活性ガス置換）、処理室２０１内の圧力が常圧に復帰される（大気圧復帰）。
（ウエハ搬出）
その後、ボートエレベータ１１５によりシールキャップ２１９が下降されて、反応管２０３の下端が開口される。そして、処理済ウエハ２００がボート２１７に支持された状態で反応管２０３の下端から反応管２０３の外部に搬出（ボートアンロード）される。その後、処理済のウエハ２００は、ボート２１７より取り出される（ウエハディスチャージ）。
（４）本発明の一実施形態による効果
本実施形態では、先ずＷＦ6ガスにより下地膜表面をハロゲン終端して、その後に水蒸気（Ｈ2Ｏ）により下地膜表面をＯＨ終端化している。その理由は、Ｈ2Ｏ単体では下地膜表面の結合を切断する力が弱いため下地膜表面とＨ2Ｏが反応してＯＨ終端とする活性化エネルギーが高く、充分な密度のＯＨ終端を形成することができないからである。そのため、先ず下地膜表面の結合を切断する力が強いＷＦ6ガスにより下地膜表面をハロゲン終端としている。そして、ハロゲン終端とＨ2Ｏとが反応してＯＨ終端に置き替わる反応は活性化エネルギーが低く、容易にＯＨ終端に置き替えることができる。
その結果、本実施形態によれば、薄膜を形成する前の下地膜表面をＯＨ終端化して数密度の高い吸着サイトが生成される。そのため、本実施形態によれば、均一性の高い薄膜を有する半導体装置を形成可能な技術を提供することができる。
（５）実験例
次に、上記で説明したＯＨ終端が形成されたシリコン酸化膜上に窒化チタン（ＴｉＮ）膜を形成した場合と、ＯＨ終端が形成されていないシリコン酸化膜上に窒化チタン膜を形成した場合とで、生成されるＴｉＮ膜にどのような差があるかについて説明する。なお、ＯＨ終端は８００℃アニール処理により除去されることが知られている。そのため、フッ酸処理後に８００℃アニール処理を行ったウエハをＯＨ終端が形成されていないウエハとして比較を行う。
なお、フッ酸処理後には下地膜であるシリコン酸化膜表面は、図８(Ａ)に示したように、吸着サイトとなるＯＨ基に覆われているが、８００℃アニール処理を行った後は、図８(Ｂ)に示すように、ＯＨ基はほとんど存在せずに吸着サイトとなるのは部分的に存在する欠陥部位（ダングリングボンド）であると考えられる。
このようなフッ酸処理後のシリコン酸化膜と、フッ酸処理後にさらに８００℃アニール処理を行った後のシリコン酸化膜にＴｉＮ膜を形成した結果を説明する。なお、本実験例では、上記の実施形態において説明したようにＴｉ原料としてＴｉＣｌ4、Ｎ原料としてＮＨ3を用いて、温度２５０℃、圧力５０Ｐａで膜厚２ｎｍ程度のＴｉＮ膜の成膜処理を行った。
図１５は、８００℃アニール処理を行った後にＴｉＮ膜を形成した場合の結果、つまり吸着サイトの数密度が低い下地膜上にＴｉＮ膜を形成した場合のＴｉＮ膜成膜後の熱酸化膜表面のＳＥＭ（Scanning Electron Microscope：走査電子顕微鏡）画像を示す。図１５に示したＳＥＭ画像では、吸着サイトとなるＯＨ基の数密度が低い状態で窒化チタン膜の形成処理が行われているため、不連続な膜となっているのが分かる。
次に、図１６にフッ酸処理後に成膜したＴｉＮ膜の抵抗率と、８００℃アニール処理後に成膜したＴｉＮ膜の抵抗率を示す。フッ酸処理後のＯＨ基で覆われた表面に成膜したＴｉＮ膜より、８００℃アニール処理後のＯＨ基が除去された表面に成膜したＴｉＮ膜の方が、抵抗率が高くなっている。８００℃アニール処理後のＯＨ基が除去された表面に成膜したＴｉＮ膜では膜が不連続になっているため抵抗率が高くなると考えられる。以上の結果から下地膜表面のＯＨ終端化を行うことにより均一で連続的な薄膜を得ることができることが分かる。
［変形例］
なお、上記実施形態では、ハロゲン含有ガスとして、六フッ化タングステン（ＷＦ6）ガスを用いる場合について説明したが、本発明はこのような場合に限定されるものではない。ハロゲン含有ガスとして、三フッ化塩素（ＣｌＦ3）ガス、三フッ化窒素（ＮＦ3）ガス、フッ化水素（ＨＦ）ガス、フッ素（Ｆ2）ガス等の他のガスを用いる場合でも同様に本発明を適用可能である。
同様に、上記実施形態では、酸素成分及び水素成分を含むＯＨ含有ガスとして、水蒸気（Ｈ2Ｏ）ガスを用いる場合について説明したが、本発明はこのような場合に限定されるものではない。ＯＨ含有ガスとして、過酸化水素（Ｈ2Ｏ2）ガス等の他のガスを用いる場合でも同様に本発明を適用可能である。
また、上記実施形態では、下地膜としてシリコン酸化膜（ＳｉＯ2）の表面をＯＨ終端化する場合を用いて説明したが、本発明はこのような場合に限定されるものではない。例えば、シリコン膜（Ｓｉ）、シリコン窒化膜（ＳｉＮ）、酸化アルミニウム膜（ＡｌＯ）、酸化ハフニウム膜（ＨｆＯ）、酸化ジルコニウム膜（ＺｒＯ）等の下地膜の表面をＯＨ終端化する場合でも同様に本発明を適用することができるものである。
以上、本発明の種々の典型的な実施形態を説明してきたが、本発明はそれらの実施形態に限定されず、適宜組み合わせて用いることもできる。
１０ 基板処理装置
１２１ コントローラ
２００ ウエハ（基板）
２０１ 処理室

Claims (5)

  1. 表面に下地膜が形成された基板にハロゲン含有ガスを供給して、前記基板表面にハロゲン終端を形成する工程と、
    酸素成分及び水素成分を含むＯＨ含有ガスを前記基板に供給して、前記基板表面をＯＨ終端化する工程と、
    を有する半導体装置の製造方法。
  2. 前記ハロゲン終端を形成する工程と前記ＯＨ終端化する工程との間には、前記基板が収容された処理室の雰囲気を排気する工程を有する請求項１記載の半導体装置の製造方法。
  3. 前記ＯＨ終端化する工程では、前記ＯＨ含有ガスの供給と排気とを交互に行う請求項１又は２記載の半導体装置の製造方法。
  4. 基板を収容する処理室と、
    ハロゲン含有ガスを前記処理室に供給するハロゲン含有ガス供給部と、
    酸素成分及び水素成分を含むＯＨ含有ガスを前記処理室に供給するＯＨ含有ガス供給部と、
    前記ハロゲン含有ガス供給部と前記ＯＨ含有ガス供給部を制御して、表面に下地膜が形成された基板にハロゲン含有ガスを供給して、前記基板表面にハロゲン終端を形成する処理と、ＯＨ含有ガスを前記基板に供給して、前記ハロゲン成分を脱離し、空いた結合手にＯＨ基を結合させて、前記基板表面をＯＨ終端化する処理とを行うよう構成される制御部と、
    を有する基板処理装置。
  5. 表面に下地膜が形成された基板が収容された基板処理装置の処理室に対してハロゲン含有ガスを供給して、前記基板表面にハロゲン終端を形成する手順と、
    酸素成分及び水素成分を含むＯＨ含有ガスを前記基板に供給して、前記基板表面をＯＨ終端化する手順と、
    をコンピュータによって前記基板処理装置に実行させるプログラム。
JP2018059822A 2018-03-27 2018-03-27 半導体装置の製造方法、基板処理装置およびプログラム Pending JP2019175911A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018059822A JP2019175911A (ja) 2018-03-27 2018-03-27 半導体装置の製造方法、基板処理装置およびプログラム
KR1020190020196A KR102206178B1 (ko) 2018-03-27 2019-02-21 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
CN201910140399.6A CN110310884A (zh) 2018-03-27 2019-02-22 半导体装置的制造方法、基板处理装置及存储介质
US16/285,970 US20190304791A1 (en) 2018-03-27 2019-02-26 Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-transitory Computer-readable Recording Medium
TW108106401A TW201942981A (zh) 2018-03-27 2019-02-26 半導體裝置的製造方法、基板處理裝置及記錄媒體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018059822A JP2019175911A (ja) 2018-03-27 2018-03-27 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
JP2019175911A true JP2019175911A (ja) 2019-10-10
JP2019175911A5 JP2019175911A5 (ja) 2019-11-21

Family

ID=68057292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018059822A Pending JP2019175911A (ja) 2018-03-27 2018-03-27 半導体装置の製造方法、基板処理装置およびプログラム

Country Status (5)

Country Link
US (1) US20190304791A1 (ja)
JP (1) JP2019175911A (ja)
KR (1) KR102206178B1 (ja)
CN (1) CN110310884A (ja)
TW (1) TW201942981A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020179474A1 (ja) * 2019-03-06 2020-09-10 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、プログラム及び基板処理装置
KR102128328B1 (ko) 2019-09-16 2020-06-30 디씨에스이엔지 주식회사 파이프 가공 캐리지
CN112164697B (zh) * 2020-09-28 2021-12-17 长江存储科技有限责任公司 一种半导体器件的制备方法、半导体结构
JP2022124908A (ja) * 2021-02-16 2022-08-26 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004511909A (ja) * 2000-10-10 2004-04-15 エーエスエム　インターナショナル　エヌ．ヴェー． 誘電体界面被膜およびその方法
JP2006505127A (ja) * 2002-10-29 2006-02-09 エーエスエム　インターナショナル　エヌ．ヴェー． 酸素架橋構造及び方法
US20060199399A1 (en) * 2005-02-22 2006-09-07 Muscat Anthony J Surface manipulation and selective deposition processes using adsorbed halogen atoms
US20070148350A1 (en) * 2005-10-27 2007-06-28 Antti Rahtu Enhanced thin film deposition
JP2013225653A (ja) * 2012-03-22 2013-10-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2014506013A (ja) * 2011-02-04 2014-03-06 アプライド マテリアルズ インコーポレイテッド ＳｉＯ２のインシトゥ気相表面活性化
WO2015136673A1 (ja) * 2014-03-13 2015-09-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び記録媒体
JP2017005016A (ja) * 2015-06-05 2017-01-05 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2017115234A (ja) * 2015-09-25 2017-06-29 東京エレクトロン株式会社 ＴｉＯＮ膜の成膜方法
JP2018021244A (ja) * 2016-08-05 2018-02-08 東京エレクトロン株式会社 成膜方法および成膜システム、ならびに表面処理方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6436887B2 (ja) 2015-09-30 2018-12-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004511909A (ja) * 2000-10-10 2004-04-15 エーエスエム　インターナショナル　エヌ．ヴェー． 誘電体界面被膜およびその方法
JP2006505127A (ja) * 2002-10-29 2006-02-09 エーエスエム　インターナショナル　エヌ．ヴェー． 酸素架橋構造及び方法
US20060199399A1 (en) * 2005-02-22 2006-09-07 Muscat Anthony J Surface manipulation and selective deposition processes using adsorbed halogen atoms
US20070148350A1 (en) * 2005-10-27 2007-06-28 Antti Rahtu Enhanced thin film deposition
JP2014506013A (ja) * 2011-02-04 2014-03-06 アプライド マテリアルズ インコーポレイテッド ＳｉＯ２のインシトゥ気相表面活性化
JP2013225653A (ja) * 2012-03-22 2013-10-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
WO2015136673A1 (ja) * 2014-03-13 2015-09-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び記録媒体
JP2017005016A (ja) * 2015-06-05 2017-01-05 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2017115234A (ja) * 2015-09-25 2017-06-29 東京エレクトロン株式会社 ＴｉＯＮ膜の成膜方法
JP2018021244A (ja) * 2016-08-05 2018-02-08 東京エレクトロン株式会社 成膜方法および成膜システム、ならびに表面処理方法

Also Published As

Publication number Publication date
US20190304791A1 (en) 2019-10-03
KR102206178B1 (ko) 2021-01-22
TW201942981A (zh) 2019-11-01
KR20190113548A (ko) 2019-10-08
CN110310884A (zh) 2019-10-08

Similar Documents

Publication Publication Date Title
JP6980106B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
KR102206178B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US9163309B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
WO2014148551A1 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
US9970107B2 (en) Method of manufacturing semiconductor device
TW201401490A (zh) 製造半導體裝置之方法、處理基板之方法、基板處理設備及記錄媒體
WO2020016914A1 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP2017005016A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP7157236B2 (ja) 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置
US20210388487A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20240055259A1 (en) Method of manufacturing semiconductor device, non-transitory computer-readable recording medium and substrate processing apparatus
JP6847202B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6559902B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2022064549A1 (ja) 半導体装置の製造方法、記録媒体及び基板処理装置
JP7047117B2 (ja) 半導体装置の製造方法、基板処理装置及び記録媒体
WO2021053778A1 (ja) 半導体装置の製造方法、記録媒体及び基板処理装置
JP6639691B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
JP7110468B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法。
TWI783382B (zh) 基板處理裝置，排氣裝置及半導體裝置的製造方法
US20220216061A1 (en) Substrate processing method, method of manufacturing semiconductor device, non-transitory computer-readable recording medium and substrate processing apparatus
JP7179962B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
WO2022059170A1 (ja) 半導体装置の製造方法、記録媒体及び基板処理装置
JP2024046509A (ja) 基板処理方法、半導体装置の製造方法、プログラム、及び基板処理装置
CN117716062A (zh) 半导体装置的制造方法、基板处理装置、程序以及涂布方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180821

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200814

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20201102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210309