KR20190113548A - 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 Download PDF

Info

Publication number
KR20190113548A
KR20190113548A KR1020190020196A KR20190020196A KR20190113548A KR 20190113548 A KR20190113548 A KR 20190113548A KR 1020190020196 A KR1020190020196 A KR 1020190020196A KR 20190020196 A KR20190020196 A KR 20190020196A KR 20190113548 A KR20190113548 A KR 20190113548A
Authority
KR
South Korea
Prior art keywords
gas
containing gas
halogen
substrate
film
Prior art date
Application number
KR1020190020196A
Other languages
English (en)
Other versions
KR102206178B1 (ko
Inventor
모토무 데가이
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20190113548A publication Critical patent/KR20190113548A/ko
Application granted granted Critical
Publication of KR102206178B1 publication Critical patent/KR102206178B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H01L27/11551—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 균일성이 높은 박막을 포함하는 반도체 장치를 형성한다.
표면에 하지막이 형성된 기판에 할로겐 함유 가스를 공급하여 상기 기판 표면에 할로겐 종단을 형성하는 공정; 및 산소 성분 및 수소 성분을 포함하는 OH 함유 가스를 상기 기판에 공급하여 상기 기판 표면을 OH 종단화하는 공정을 포함하는 기술을 제공한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS AND NON-TRANSITORY COMPUTER-READABLE RECORDING MEDIUM}
본 개시(開示)는 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체에 관한 것이다.
최근 반도체 장치는 고집적화의 경향이 있으며, 이를 실현하기 위해 막의 극박화(極薄化)가 요구되고 있다. 이러한 반도체 장치는 예컨대 특허문헌 1에 개시되어 있다.
1. 일본 특개 2017-69407호 공보
반도체 장치에서는 다양한 종류의 박막을 중첩하여 회로를 구성한다. 반도체 장치의 특성을 유지하기 위해서는 각각의 박막의 특성을 향상시킬 필요가 있다. 그리고 박막의 특성을 향상시키기 위해서는 생성하는 박막의 균일성을 높일 필요가 있다.
본 개시는 균일성이 높은 박막을 포함하는 반도체 장치를 형성 가능한 기술을 제공한다.
본 개시의 일 형태에 따르면, 표면에 하지막(下地膜)이 형성된 기판에 할로겐 함유 가스를 공급하여 상기 기판 표면에 할로겐 종단(終端)을 형성하는 공정; 및 산소 성분 및 수소 성분을 포함하는 OH 함유 가스를 상기 기판에 공급하여 상기 기판 표면을 OH 종단화하는 공정을 포함하는 기술이 제공된다.
본 개시의 기술에 따르면, 균일성이 높은 박막을 포함하는 반도체 장치를 형성 가능한 기술을 제공할 수 있다.
도 1은 전극을 삼차원적으로 구성한 삼차원 구조의 반도체 장치의 구조를 설명하기 위한 도면.
도 2는 도 1에 도시한 반도체 장치를 생성할 때의 구체적인 처리를 순차 설명하기 위한 흐름도.
도 3의 (A)는 홀 형성 공정(S110)을 설명하기 위한 측면도, 도 3의 (B)는 상면으로부터 본 도면.
도 4의 (A)는 홀 충전 공정(S112)을 설명하기 위한 측면도, 도 4의 (B)는 적층막(108)을 설명하기 위한 도면.
도 5는 희생막 제거 공정(S114)을 설명하기 위한 도면.
도 6은 막 조성의 불균일성이 일으키는 문제에 대해서 설명하기 위한 도면.
도 7의 (A)는 성막 초기의 핵 형성 밀도가 높은 경우에 인접된 핵이 서로 합체되어 연속적인 막이 형성되는 모습을 설명하기 위한 도면, 도 7의 (B)는 성막 초기의 핵 형성 밀도가 낮은 경우에 인접된 핵이 서로 합체되지 않고 불균일한 막이 형성되는 모습을 설명하기 위한 도면.
도 8의 (A)는 수산기(OH기)(基)에 의한 OH 종단이 흡착 사이트가 되는 경우의 모습을 도시하는 도면, 도 8의 (B)는 결합이 분리된 결함 부위(댕글링 본드)가 흡착 사이트가 되는 경우의 모습을 도시하는 도면.
도 9는 본 개시의 일 실시 형태에서의 기판 처리 장치의 종형(縱型) 처리로의 개략을 도시하는 종단면도(縱斷面圖).
도 10은 도 9에서의 A-A선 개략 횡단면도(橫斷面圖).
도 11은 본 개시의 일 실시 형태에서의 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 도시하는 도면.
도 12는 본 개시의 일 실시 형태에서의 가스 공급의 타이밍을 도시하는 도면.
도 13의 (A)는 WF6 가스에 의한 폭로 전의 실리콘산화막이 형성된 웨이퍼(200) 표면의 모습을 도시하는 모델도, 도 13의 (B)는 웨이퍼(200) 표면을 WF6 가스에 의해 폭로한 직후의 상태를 도시하는 모델도, 도 13의 (C)는 WF6 가스에 의한 폭로 후의 웨이퍼(200) 표면의 모습을 도시하는 모델도.
도 14의 (A)는 H2O 가스가 공급된 직후의 웨이퍼(200) 표면의 상태를 도시하는 모델도, 도 14의 (B)는 H2O 가스에 의한 폭로 후의 웨이퍼(200) 표면의 모습을 도시하는 모델도.
도 15는 흡착 사이트의 수밀도가 낮은 하지막 상에 TiN막을 형성한 경우의 TiN막 성막 후의 열 산화막 표면의 SEM 이미지를 도시하는 도면.
도 16은 불산 처리 후에 성막한 TiN막의 저항률과, 800℃ 어닐링 처리 후에 성막한 TiN막의 저항률을 도시하는 도면.
<본 개시의 일 실시 형태>
이하, 본 개시의 제1 실시 형태에 대해서 설명한다.
우선 본 기술을 이용하여 형성되는 박막을 일 구성으로 하는 디바이스 구조의 일례에 대해서 설명한다. 이 디바이스는 전극을 삼차원적으로 구성한 삼차원 구조의 반도체 장치다. 이 반도체 장치는 도 1에 도시하는 바와 같이 웨이퍼(100) 상에 절연막(102)과 전극이 되는 도전막(112)을 교호(交互)적으로 적층하는 구조다. 이하, 도 2를 이용하여 이 반도체 장치를 생성할 때의 구체적인 처리를 순차 설명한다.
[제1 절연막 형성 공정(S102)]
우선 제1 절연막 형성 공정(S102)에서는 공통 소스 라인(CSL)(101)이 형성되는 웨이퍼(100) 상에 절연막(102)을 형성한다. 여기서는 절연막(102)은 실리콘산화(SiO2)막에 의해 구성된다. SiO2막은 웨이퍼(100)를 소정 온도로 가열하는 것과 함께 실리콘 함유 가스와 산소 함유 가스를 웨이퍼(100) 상에 공급하는 것에 의해 형성된다.
[희생막 형성 공정(S104)]
다음으로 희생막 형성 공정(S104)에 대해서 설명한다. 여기서는 도 3에 도시되는 바와 같이 형성된 절연막(102) 상에 희생막(103)이 형성된다. 희생막(103)은 후술하는 희생막 제거 공정(S114)에서 제거되며, 절연막(102)에 대하여 에칭의 선택성을 가진다. 에칭의 선택성을 가진다는 것은 에칭 액에 노출되었을 때 희생막(103)은 에칭되고 절연막(102)은 에칭되지 않는 성질을 가지는 것을 의미한다.
희생막(103)은 예컨대 실리콘질화(SiN)막에 의해 구성된다. SiN막은 웨이퍼(100)를 소정 온도로 가열하는 것과 함께 실리콘 함유 가스와 질소 함유 가스를 웨이퍼(100) 상에 공급하는 것에 의해 형성한다. 상세는 후술한다.
(S106)
다음으로 전술한 제1 절연막 형성 공정(S102)과 희생막 형성 공정(S104)의 조합이 소정 횟수 실시되었는지에 대한 여부가 판단된다. 즉 도 1에 도시한 절연막(102)과 희생막(103)의 조합이 소정 수 적층되었는지에 대한 여부가 판단된다. 본 실시 형태에서는 생성하는 적층수를 예컨대 8층으로 하고, 절연막(102)을 8층{절연막[102(1)] 내지 절연막[102(8)]}, 희생막(103)을 8층{희생막[103(1)] 내지 희생막[103(8)]}을 교호적으로 형성하는 것으로서 설명한다.
소정 횟수 실시하지 않았다고 판단되면 「NO」를 선택하고, 제1 절연막 형성 공정(S102)으로 이행한다. 소정 횟수 실시했다고 판단되면, 즉 소정 층수 형성되었다고 판단되면 「YES」를 선택하고, 제2 절연막 형성 공정(S108)으로 이행한다.
[제2 절연막 형성 공정(S108)]
다음으로 8층씩 형성된 절연막(102), 희생막(103) 상에 절연막(105)을 더 형성한다. 절연막(105)은 절연막(102)과 마찬가지의 방법으로 형성되며, 희생막(103) 상에 형성된다.
[홀 형성 공정(S110)]
다음으로 홀 형성 공정(S110)을 도 3을 이용하여 설명한다. 도 3의 (A)는 도 1과 마찬가지로 측면에서 본 도면이며, 도 3의 (B)는 상면으로부터 본 도면이다. 또한 도 3의 (B)에서의 α-α'에서의 단면도가 도 3의 (A)에 상당한다.
여기서는 절연막(102, 105)과 희생막(103)의 적층 구조에 대하여 홀(106)이 형성된다. 도 3의 (A)에 도시되는 바와 같이 홀(106)은 CSL(101)을 노출시키도록 형성된다. 홀(106)은 도 3의 (B)에 도시되는 바와 같이 절연막(105)의 면내(面內)에 복수 설치된다.
[홀 충전 공정(S112)]
계속해서 홀 충전 공정(S112)을 도 4를 이용하여 설명한다. 홀 충전 공정(S112)에서는 홀 형성 공정(S110)에서 형성된 홀(106)의 내측을 적층막(108) 등에 의해 충전하는 처리가 수행된다. 홀(106) 내에는 외주측부터 순서대로 보호막(107)[메탈산화(Al2O3)막], 적층막(108), 채널폴리실리콘막(109), 충전 절연막(실리콘산화(SiO2)막)(110)이 형성된다. 각(各) 막은 통 형상으로 구성된다.
적층막(108)은 전극 간 절연막(SiO2막)(108a), 전하 트랩 막(실리콘질화막 SiN)(108b), 터널 절연막(SiO2막)(108c)으로 구성된다. 전극 간 절연막(108a)은 보호막(107)과 전하 트랩 막(108b) 사이에 배치된다. 터널 절연막(108c)은 전하 트랩 막(108b)과 채널폴리실리콘막(109) 사이에 배치된다.
전하 트랩 막(108b)이 희생막(103)과 마찬가지의 조성이므로 희생막(103)을 제거할 때 동시에 제거될 우려가 있다. 이를 피하기 위해 홀(106)의 내벽 표면에 보호막(107)을 설치하여 전하 트랩 막(108b)이 제거되는 것을 막는다.
[희생막 제거 공정(S114)]
계속해서 도 5를 이용하여 희생막 제거 공정(S114)을 설명한다. 희생막 제거 공정(S114)에서는 희생막(103)이 웨트 에칭에 의해 제거된다. 제거한 결과, 희생막(103)이 형성되던 위치에 공극(111)이 형성된다. 즉 공극[111(1)] 내지 공극[111(8)]이 희생막[103(1)] 내지 희생막[103(8)]이 제거된 위치에 형성된다.
[도전막 형성 공정(S116)]
계속해서 도 1을 이용하여 도전막 형성 공정(S116)을 설명한다. 도전막 형성 공정(S116)에서는 희생막 제거 공정(S114)에서 형성된 공극(111)에 전극이 되는 도전막(112)이 형성된다. 도전막(112)은 예컨대 텅스텐 등에 의해 구성된다. 이와 같이 하여 도전막(112)이 형성되는 것에 의해 도 1에 도시한 바와 같은 반도체 장치가 생성된다.
이상 설명한 구조에서는 예컨대 홀(106) 내에 충전되는 보호막(107), 적층막(108), 채널폴리실리콘막(109), 충전 절연막(110)의 극박막화가 요구되고 있다.
또한 극박의 박막을 디바이스 구조에 채택하는 경우 저항값이나 전하 이동도 등의 특성이 균일해지도록 요구되고 있다. 그것들을 실현하기 위해서는 막 조성의 균일성을 향상시킬 필요가 있다.
다음으로 막 조성의 불균일성이 일으키는 문제에 대해서 도 6을 이용하여 설명한다. 도 6은 전극 간 절연막(108a)을 예로 한 설명도다. 도 6에서는 전극 간 절연막(108a)에는 저밀도부(113)와 고밀도부(114)가 존재한다. 저밀도부(113)는 막 조성 밀도가 낮은 부분이다. 또한 저밀도부(113)는 핀홀이라고도 불린다. 고밀도부(114)는 원하는 막 조성 밀도를 충족시킨 부분이다. 그리고 저밀도부(113)의 막 조성 밀도는 고밀도부(114)의 막밀도보다 낮게 이루어진다.
전술한 바와 같이 전극 간 절연막(108a)은 전하 트랩 막(108b)에 인접된다. 즉 도 6에서는 전극 간 절연막(108a)은 XY 평면에 인접되도록 배치된다. 전극 간 절연막(108a)은 소정의 막 조성 밀도가 있는 것에 의해 전하 트랩 막(108b)으로부터의 리크 전류를 억제하지만, 막 조성 밀도가 낮은 경우에는 리크 전류가 발생한다. 즉 고밀도부(114)에서는 리크 전류가 발생하지 않지만, 저밀도부(113)에서는 리크 전류가 발생할 우려가 있다.
또한 전극 간 절연막(108a)을 대신하여 회로 등에 이용하는 금속막인 경우에 대해서 설명한다. 금속막의 경우 예컨대 XY 평면에 인접되도록 절연막이 형성된다. 따라서 금속막 중에 흐르는 전하는 X축 방향으로 흐른다. 고밀도부(114)와 저밀도부(113)에서는 저항값이 다른 때문에 전하가 흐르는 양이 달라지거나, 또는 전하의 흐름이 흐트러질 우려가 있다.
이와 같이 막 조성 밀도에 편차가 있으면 반도체 장치의 특성이 저하될 우려가 있다.
다음으로 막 조성 밀도의 편차가 발생하는 원인에 대해서 설명한다. 발명자는 예의 연구한 결과, 막 조성 밀도가 불균일해지는 일 요인으로서 하지막에서의 흡착 사이트가 불연속적인 점을 발견했다.
우선 도 7을 이용하여 박막이 불연속적이 되는 요인을 설명한다. 도 7은 실리콘산화막 상에 막을 형성하는 예다. 박막은 이하의 스텝으로 성장한다.
(i) 원료 분자의 흡착 사이트로의 흡착
(ii) 흡착한 원료 분자를 계기로 하여 막의 구성 원소로 이루어지는 미소한 핵이 형성
(iii) 핵의 성장
(iv) 핵이 성장하는 동안에 인접된 핵이 서로 합체된다.
도 7의 (A)에 도시하는 바와 같이 성막 초기의 핵 형성 밀도가 높은 경우에는 핵이 조금 성장하면 인접된 핵이 서로 합체되어 연속적인 막이 형성된다.
하지만 도 7의 (B)에 도시하는 바와 같이 성막 초기의 핵 형성 밀도가 낮은 경우에는 핵이 성장해도 인접되는 핵과의 간격이 크기 때문에 핵이 서로 합체지 않고 불연속적인 막이 된다. 이상과 같이 연속된 박막의 형성에는 성막 초기의 핵 형성 밀도가 높은 것이 중요하다.
이에는 박막의 성장 스텝인 스텝 (i)에서 원료 분자가 흡착되는 하지막의 흡착 사이트의 수밀도(數密度)를 높일 필요가 있다. 원료 분자의 흡착 사이트로서는 도 8의 (A)에 도시하는 바와 같이 수산기(OH기)에 의한 OH 종단이나, 도 8의 (B)에 도시하는 바와 같은 결합이 분리된 결함 부위(댕글링 본드)가 있다.
하지막의 흡착 사이트의 수밀도가 낮아지는 요인으로서는 예컨대 하지막 상에 막을 형성할 때 흡착 사이트와 결합하는 분해된 프리커서가 하지막에 접촉하는 것이다. 예컨대 분해된 프리커서가 하지막에 접촉하여 그것이 흡착 사이트를 비워버리거나, 또는 흡착 사이트와 결합되는 경우가 있다.
또한 하지막을 개질하기 위해서 어닐링 처리 등을 수행하는 것을 생각해볼 수 있지만, 어닐링 처리에 의해 일부의 흡착 사이트가 제거되어,흡착 사이트 간의 거리가 길어질 것으로 생각된다. 하지만 흡착 사이트 간의 간격을 의도적으로 관리하는 것은 어려워, 따라서 흡착 사이트에 편차가 발생한다. 즉 흡착 사이트의 수밀도가 낮아진다.
그래서 본 기술에서는 흡착 사이트의 수밀도를 높이고, 형성하는 박막의 조성 밀도를 균일하게 한다. 이하, 상세를 설명한다.
<본 개시의 일 실시 형태에서의 기판 처리 장치(10)>
이하, 도 9 내지 도 12를 참조하면서 설명한다. 기판 처리 장치(10)는 반도체 장치의 제조 공정에서 사용되는 장치의 일례로서 구성된다. 또한 이하의 설명에서는 실리콘산화(SiO2)막 상에 박막으로서 질화티타늄(TiN)막을 형성하는 경우를 이용하여 설명한다. 또한 도 8의 (B)에 도시한 바와 같은 결함 부위를 흡착 사이트로서 의도적으로 생성하는 것은 곤란하다. 그렇기 때문에 본 실시 형태에서는 도 8의 (A)에 도시한 바와 같은 수산기에 의한 OH 종단을 흡착 사이트로서 실리콘산화막의 표면 상에 생성한다.
(1) 기판 처리 장치의 구성
기판 처리 장치(10)는 가열 수단(가열 기구, 가열계)으로서의 히터(207)가 설치된 처리로(202)를 구비한다. 히터(207)는 원통 형상이며, 보지판(保持板)으로서의 히터 베이스(미도시)에 지지되는 것에 의해 수직으로 설치된다.
히터(207)의 내측에는 히터(207)와 동심원 형상으로 반응 용기(처리 용기)를 구성하는 아우터 튜브(203)가 배설(配設)된다. 아우터 튜브(203)는 예컨대 석영(SiO2), 탄화실리콘(SiC) 등의 내열성 재료로 이루어지고, 상단이 폐색(閉塞)되고 하단이 개구(開口)된 원통 형상으로 형성된다. 아우터 튜브(203)의 하방(下方)에는 아우터 튜브(203)와 동심원 형상으로 매니폴드(인렛 플랜지)(209)가 배설된다. 매니폴드(209)는 예컨대 스텐레스(SUS) 등의 금속으로 이루어지고, 상단 및 하단이 개구된 원통 형상으로 형성된다. 매니폴드(209)의 상단부와 아우터 튜브(203) 사이에는 씰 부재로서의 O링(220a)이 설치된다. 매니폴드(209)가 히터 베이스로 지지되는 것에 의해 아우터 튜브(203)는 수직으로 설치된 상태가 된다.
아우터 튜브(203)의 내측에는 반응 용기를 구성하는 이너 튜브(204)가 배설된다. 이너 튜브(204)는 예컨대 석영(SiO2), 탄화실리콘(SiC) 등의 내열성 재료로 이루어지고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성된다. 주로 아우터 튜브(203)와 이너 튜브(204)와 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성된다. 처리 용기의 통중공부(筒中空部)[이너 튜브(204)의 내측]에는 처리실(201)이 형성된다.
처리실(201)은 기판으로서의 웨이퍼(200)를 후술하는 보트(217)에 의해 수평 자세로 연직 방향에 다단으로 배열한 상태에서 수용 가능하도록 구성된다.
처리실(201) 내에는 노즐(410, 420, 430)이 매니폴드(209)의 측벽 및 이너 튜브(204)를 관통하도록 설치된다. 노즐(410, 420, 430)에는 가스 공급관(310, 320, 330)이 각각 접속된다. 단, 본 실시 형태의 처리로(202)는 전술한 형태에 한정되지 않는다.
가스 공급관(310, 320, 330)에는 상류측부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(312, 322, 332)가 각각 설치된다. 또한 가스 공급관(310, 320, 330)에는 개폐 밸브인 밸브(314, 324, 334)가 각각 설치된다. 가스 공급관(310, 320, 330)의 밸브(314, 324, 334)의 하류측에는 불활성 가스를 공급하는 가스 공급관(510, 520, 530)이 각각 접속된다. 가스 공급관(510, 520, 530)에는 상류측부터 순서대로 유량 제어기(유량 제어부)인 MFC(512, 522, 532) 및 개폐 밸브인 밸브(514, 524, 534)가 각각 설치된다.
가스 공급관(310, 320, 330)의 선단부(先端部)에는 노즐(410, 420, 430)이 각각 연결되어 접속된다. 노즐(410, 420, 430)은 L자형의 노즐로서 구성되고, 그 수평부는 매니폴드(209)의 측벽 및 이너 튜브(204)를 관통하도록 설치된다. 노즐(410, 420, 430)의 수직부는 이너 튜브(204)의 지름 방향 외향으로 돌출되고, 또한 연직 방향으로 연재되도록 형성되는 채널 형상(홈[溝] 형상)의 예비실(201a)의 내부에 설치되고, 예비실(201a) 내에서 이너 튜브(204)의 내벽을 따라 상방(上方)[웨이퍼(200)의 배열 방향 상방]을 향하여 설치된다.
노즐(410, 420, 430)은 처리실(201)의 하부 영역으로부터 처리실(201)의 상부 영역까지 연재되도록 설치되고, 웨이퍼(200)와 대향하는 위치에 각각 복수의 가스 공급공(410a, 420a, 430a)이 설치된다. 이에 의해 노즐(410, 420, 430)의 가스 공급공(410a, 420a, 430a)으로부터 각각 웨이퍼(200)에 처리 가스를 공급한다. 이 가스 공급공(410a, 420a, 430a)은 이너 튜브(204)의 하부로부터 상부에 걸쳐서 복수 설치되고, 각각 동일한 개구 면적을 가지고, 또한 동일한 개구 피치로 설치된다. 단, 가스 공급공(410a, 420a, 430a)는 전술한 형태에 한정되지 않는다. 예컨대 이너 튜브(204)의 하부로부터 상부에 향하여 개구 면적을 서서히 크게 해도 좋다. 이에 의해 가스 공급공(410a, 420a, 430a)으로부터 공급되는 가스의 유량을 보다 균일화하는 것이 가능해진다.
노즐(410, 420, 430)의 가스 공급공(410a, 420a, 430a)은 후술하는 보트(217)의 하부로부터 상부까지의 높이의 위치에 복수 설치된다. 그렇기 때문에 노즐(410, 420, 430)의 가스 공급공(410a, 420a, 430a)으로부터 처리실(201) 내에 공급된 처리 가스는 보트(217)의 하부로부터 상부까지 수용된 웨이퍼(200)의 전역(全域)에 공급된다. 노즐(410, 420, 430)은 처리실(201)의 하부 영역으로부터 상부 영역까지 연재되도록 설치되면 좋지만, 보트(217)의 천장 부근까지 연재되도록 설치되는 것이 바람직하다.
가스 공급관(310)으로부터는 6불화텅스텐(WF6) 등의 할로겐 원소를 포함하는 처리 가스(할로겐 함유 가스), 또는 4염화티타늄(TiCl4) 등의 금속 원소를 포함하는 원료 가스(금속 함유 가스)가 MFC(312), 밸브(314), 노즐(410)을 개재하여 처리실(201) 내에 공급된다.
가스 공급관(320)으로부터는 산소 성분 및 수소 성분을 가지는 처리 가스(OH 함유 가스), 예컨대 수증기(H2O) 가스가 MFC(322), 밸브(324), 노즐(420)을 개재하여 처리실(201) 내에 공급된다.
가스 공급관(330)으로부터는 처리 가스로서 반응 가스가 MFC(332), 밸브(334), 노즐(430)을 개재하여 처리실(201) 내에 공급된다. 반응 가스로서는 예컨대 질소(N)를 포함하는 N 함유 가스가 이용되고, 그 일례로서 암모니아(NH3) 가스를 이용할 수 있다.
가스 공급관(510, 520, 530)으로부터는 불활성 가스로서 예컨대 질소(N2) 가스가 각각 MFC(512, 522, 532), 밸브(514, 524, 534), 노즐(410, 420, 430)을 개재하여 처리실(201) 내에 공급된다. 이하, 불활성 가스로서 N2 가스를 이용하는 예에 대해서 설명하지만, 불활성 가스로서는 N2 가스 이외에 예컨대 아르곤(Ar) 가스, 헬륨(He) 가스, 네온(Ne) 가스, 크세논(Xe) 가스 등의 희가스를 이용해도 좋다.
주로 가스 공급관(310, 320, 330), MFC(312, 322, 332), 밸브(314, 324, 334), 노즐(410, 420, 430)에 의해 처리 가스 공급계가 구성되지만, 노즐(410, 420, 430)만을 처리 가스 공급계로 생각해도 좋다. 처리 가스 공급계는 단순히 가스 공급계라고 불러도 좋다. 가스 공급관(310)으로부터 원료 가스를 흘리는 경우, 주로 가스 공급관(310), MFC(312), 밸브(314)에 의해 원료 가스 공급계가 구성되지만, 노즐(410)을 원료 가스 공급계에 포함시켜서 생각해도 좋다. 가스 공급관(310)으로부터 할로겐 함유 가스를 흘리는 경우, 주로 가스 공급관(310), MFC(312), 밸브(314)에 의해 할로겐 함유 가스 공급계가 구성되지만, 노즐(410)을 할로겐 함유 가스 공급계에 포함시켜서 생각해도 좋다. 또한 가스 공급관(320)으로부터 환원 가스를 흘리는 경우, 주로 가스 공급관(320), MFC(322), 밸브(324)에 의해 환원 가스 공급계가 구성되지만, 노즐(420)을 환원 가스 공급계에 포함시켜서 생각해도 좋다. 가스 공급관(320)으로부터 OH 함유 가스를 흘리는 경우, 주로 가스 공급관(320), MFC(322), 밸브(324)에 의해 OH 함유 가스 공급계가 구성되지만, 노즐(420)을 OH 함유 가스 공급계에 포함시켜서 생각해도 좋다. 또한 가스 공급관(330)으로부터 반응 가스를 흘리는 경우, 주로 가스 공급관(330), MFC(332), 밸브(334)에 의해 반응 가스 공급계가 구성되지만, 노즐(430)을 반응 가스 공급계에 포함시켜서 생각해도 좋다. 가스 공급관(330)으로부터 반응 가스로서 질소 함유 가스를 공급하는 경우, 반응 가스 공급계를 질소 함유 가스 공급계라고도 부를 수 있다. 또한 주로 가스 공급관(510, 520, 530), MFC(512, 522, 532), 밸브(514, 524, 534)에 의해 불활성 가스 공급계가 구성된다.
본 실시 형태에서의 가스 공급의 방법은 이너 튜브(204)의 내벽과, 복수 매의 웨이퍼(200)의 단부(端部)로 정의되는 원환 형상[圓環狀]의 세로로 긴 공간 내의 예비실(201a) 내에 배치한 노즐(410, 420, 430)을 경유하여 가스를 반송한다. 그리고 노즐(410, 420, 430)의 웨이퍼와 대향하는 위치에 설치된 복수의 가스 공급공(410a, 420a, 430a)으로부터 이너 튜브(204) 내에 가스를 분출시킨다. 더욱 구체적으로는 노즐(410)의 가스 공급공(410a), 노즐(420)의 가스 공급공(420a) 및 노즐(430)의 가스 공급공(430a)에 의해 웨이퍼(200)의 표면과 평행 방향을 향하여 원료 가스 등을 분출시킨다.
배기공(배기구)(204a)은 이너 튜브(204)의 측벽이자 노즐(410, 420, 430)에 대향한 위치에 형성된 관통공이며, 예컨대 연직 방향으로 가늘고 길게 개설된 슬릿 형상의 관통공이다. 노즐(410, 420, 430)의 가스 공급공(410a, 420a, 430a)으로부터 처리실(201) 내에 공급되어 웨이퍼(200)의 표면 상을 흐른 가스는 배기공(204a)을 개재하여 이너 튜브(204)와 아우터 튜브(203) 사이에 형성된 극간으로 이루어지는 배기로(206) 내에 흐른다. 그리고 배기로(206) 내에 흐른 가스는 배기관(231) 내에 흘러 처리로(202) 외로 배출된다.
배기공(204a)은 복수의 웨이퍼(200)와 대향하는 위치에 설치되고, 가스 공급공(410a, 420a, 430a)으로부터 처리실(201) 내의 웨이퍼(200)의 근방에 공급된 가스는 수평 방향을 향하여 흐른 뒤, 배기공(204a)을 개재하여 배기로(206) 내에 흐른다. 배기공(204a)은 슬릿 형상의 관통공으로서 구성되는 경우에 한정되지 않고, 복수 개의 공에 의해 구성되어도 좋다.
매니폴드(209)에는 처리실(201) 내의 분위기를 배기하는 배기관(231)이 설치된다. 배기관(231)에는 상류측부터 순서대로 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245), APC(Automatic Pressure Controller) 밸브(243), 진공 배기 장치로서의 진공 펌프(246)가 접속된다. APC 밸브(243)는 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐하는 것에 의해 처리실(201) 내의 진공 배기 및 진공 배기 정지를 수행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서 밸브 개도(開度)를 조절하는 것에 의해 처리실(201) 내의 압력을 조정할 수 있다. 주로 배기공(204a), 배기로(206), 배기관(231), APC 밸브(243) 및 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함시켜서 생각해도 좋다.
매니폴드(209)의 하방에는 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구(爐口) 개체(蓋體)로서의 씰 캡(219)이 설치된다. 씰 캡(219)은 매니폴드(209)의 하단에 연직 방향 하측으로부터 당접(當接)되도록 구성된다. 씰 캡(219)은 예컨대 SUS 등의 금속으로 이루어지고, 원반 형상으로 형성된다. 씰 캡(219)의 상면에는 매니폴드(209)의 하단과 당접하는 씰 부재로서의 O링(220b)이 설치된다. 씰 캡(219)에서의 처리실(201)의 반대측에는 웨이퍼(200)를 수용하는 보트(217)를 회전시키는 회전 기구(267)가 설치된다. 회전 기구(267)의 회전축(255)은 씰 캡(219)을 관통하여 보트(217)에 접속된다. 회전 기구(267)는 보트(217)를 회전시키는 것에 의해 웨이퍼(200)를 회전시키도록 구성된다. 씰 캡(219)은 아우터 튜브(203)의 외부에 수직으로 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 연직 방향으로 승강되도록 구성된다. 보트 엘리베이터(115)는 씰 캡(219)을 승강시키는 것에 의해 보트(217)를 처리실(201) 내외로 반입 및 반출하는 것이 가능하도록 구성된다. 보트 엘리베이터(115)는 보트(217) 및 보트(217)에 수용된 웨이퍼(200)를 처리실(201) 내외로 반송하는 반송 장치(반송 기구)로서 구성된다.
기판 지지구로서의 보트(217)는 복수 매, 예컨대 25매 내지 200매의 웨이퍼(200)를 수평 자세로, 또한 서로 중심을 맞춘 상태에서 연직 방향으로 간격을 두고 배열시키도록 구성된다. 보트(217)는 예컨대 석영이나 SiC 등의 내열성 재료로 구성된다. 보트(217)의 하부에는 예컨대 석영이나 SiC 등의 내열성 재료로 이루어지는 단열판(218)이 수평 자세로 다단(미도시)으로 지지된다. 이 구성에 의해 히터(207)로부터의 열이 씰 캡(219)측에 전달되기 어렵도록 이루어진다. 단, 본 실시 형태는 전술한 형태에 한정되지 않는다. 예컨대 보트(217)의 하부에 단열판(218)을 설치하지 않고, 석영이나 SiC 등의 내열성 재료로 구성되는 통 형상의 부재로서 구성된 단열통을 설치해도 좋다.
도 10에 도시하는 바와 같이 이너 튜브(204) 내에는 온도 검출기로서의 온도 센서(263)가 설치되고, 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)로의 통전량을 조정하는 것에 의해 처리실(201) 내의 온도가 원하는 온도 분포가 되도록 구성된다. 온도 센서(263)는 노즐(410, 420, 430)과 마찬가지로 L자형으로 구성되고, 이너 튜브(204)의 내벽을 따라 설치된다.
도 11에 도시하는 바와 같이 제어부(제어 수단)인 컨트롤러(121)는 CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성된다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는 내부 버스를 개재하여 CPU(121a)과 데이터 교환 가능하도록 구성된다. 컨트롤러(121)에는 예컨대 터치패널 등으로서 구성된 입출력 장치(122)가 접속된다.
기억 장치(121c)는 예컨대 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성된다. 기억 장치(121c) 내에는 기판 처리 장치의 동작을 제어하는 제어 프로그램, 후술하는 반도체 장치의 제조 방법의 순서나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하도록 격납된다. 프로세스 레시피는 후술하는 반도체 장치의 제조 방법에서의 각 공정(각 스텝)을 컨트롤러(121)에 실행시켜 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피, 제어 프로그램 등을 총칭하여 단순히 프로그램이라고도 부른다. 본 개시에서 프로그램이라는 단어를 사용한 경우는 프로세스 레시피 단체(單體)만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 프로세스 레시피 및 제어 프로그램의 조합을 포함하는 경우가 있다. RAM(121b)은 CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보지되는 메모리 영역(work area)으로서 구성된다.
I/O 포트(121d)는 전술한 MFC(312, 322, 332, 512, 522, 532), 밸브(314, 324, 334, 514, 524, 534), 압력 센서(245), APC 밸브(243), 진공 펌프(246), 히터(207), 온도 센서(263), 회전 기구(267), 보트 엘리베이터(115) 등에 접속된다.
CPU(121a)은 기억 장치(121c)로부터 제어 프로그램을 판독하여 실행하는 것과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라 기억 장치(121c)로부터 레시피 등을 판독하도록 구성된다. CPU(121a)은 판독한 레시피의 내용을 따르도록 MFC(312, 322, 332, 512, 522, 532)에 의한 각종 가스의 유량 조정 동작, 밸브(314, 324, 334, 514, 524, 534)의 개폐 동작, APC 밸브(243)의 개폐 동작 및 APC 밸브(243)에 의한 압력 센서(245)에 기초하는 압력 조정 동작, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 진공 펌프(246)의 기동 및 정지, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 보트(217)에의 웨이퍼(200)의 수용 동작 등을 제어하도록 구성된다.
컨트롤러(121)는 외부 기억 장치(123)[예컨대 자기(磁氣) 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광(光) 디스크, MO 등의 광자기 디스크, USB 메모리나 메모리 카드 등의 반도체 메모리]에 격납된 전술한 프로그램을 컴퓨터에 인스톨하는 것에 의해 구성할 수 있다. 기억 장치(121c)나 외부 기억 장치(123)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여 단순히 기록 매체라고도 부른다. 본 명세서에서 기록 매체는 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그 양방(兩方)을 포함하는 경우가 있다. 컴퓨터로의 프로그램의 제공은 외부 기억 장치(123)를 이용하지 않고 인터넷이나 전용 회선 등의 통신 수단을 이용하여 수행해도 좋다.
(2) 기판 처리 공정(성막 공정)
반도체 장치(디바이스)의 제조 공정의 일 공정으로서 하지막으로서 실리콘산화막(SiO2)이 형성된 웨이퍼(200) 상에 예컨대 질화티타늄(TiN)막을 형성하는 공정의 일례에 대해서 도 12를 이용하여 설명한다. 질화티타늄막을 형성하는 공정은 전술한 기판 처리 장치(10)의 처리로(202)를 이용하여 실행된다. 이하의 설명에서 기판 처리 장치(10)를 구성하는 각 부(部)의 동작은 컨트롤러(121)에 의해 제어된다.
본 실시 형태에 의한 기판 처리 공정(반도체 장치의 제조 공정)에서는 하지막으로서 실리콘산화막(SiO2)이 형성된 웨이퍼(200)를 처리실(201)에 반입하는 공정과, 하지막이 형성된 웨이퍼(200)에 할로겐 함유 가스인 6불화텅스텐(WF6) 가스를 공급하여 하지막의 결합을 절단하고. 할로겐 함유 가스에 포함되는 할로겐 성분(불소 성분)을 결합시켜 웨이퍼(200) 표면에 할로겐 종단을 형성하는 공정과, 산소 성분 및 수소 성분을 포함하는 OH 함유 가스인 수증기 가스를 웨이퍼(200)에 공급하여 할로겐 성분을 탈리하고, 빈 결합수에 OH기를 결합시켜 웨이퍼(200) 표면을 OH 종단화하는 공정과, OH 종단화된 웨이퍼(200) 표면 상에 질화티타늄막을 형성하는 공정을 실행하는 것에 의해 웨이퍼(200) 상의 하지막 상에 질화티타늄막을 생성한다.
또한 웨이퍼(200) 표면에 할로겐 종단을 형성하는 공정 및 웨이퍼(200) 표면을 OH 종단화하는 공정은 각각 복수 회 실행해도 좋다. 또한 이 웨이퍼(200) 표면에 할로겐 종단을 형성하는 공정 및 웨이퍼(200) 표면을 OH 종단화하는 공정을 합쳐서 불산 처리 공정이라고 부른다. 그리고 OH 종단화된 웨이퍼(200) 표면 상에 질화티타늄막을 형성하는 공정을 성막 처리라고 부른다.
본 개시에서 「웨이퍼」라는 단어를 사용한 경우는 「웨이퍼 그 자체」를 의미하는 경우나, 「웨이퍼와 그 표면에 형성된 소정의 층이나 막 등과의 적층체」를 의미하는 경우가 있다. 본 개시에서 「웨이퍼의 표면」이라는 단어를 사용한 경우는 「웨이퍼 그 자체의 표면」을 의미하는 경우나, 「웨이퍼 상에 형성된 소정의 층이나 막 등의 표면」을 의미하는 경우가 있다. 본 개시에서 「기판」이라는 단어를 사용한 경우도 「웨이퍼」라는 단어를 사용한 경우와 같은 의미다.
(웨이퍼 반입)
복수 매의 웨이퍼(200)가 보트(217)에 장전(裝塡)(웨이퍼 차지)되면, 도 9에 도시되는 바와 같이 복수 매의 웨이퍼(200)를 지지한 보트(217)는 보트 엘리베이터(115)에 의해 들어 올려져 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서 씰 캡(219)은 O링(220b)을 개재하여 반응관(203)의 하단 개구를 폐색한 상태가 된다.
(압력 조정 및 온도 조정)
처리실(201) 내가 원하는 압력(진공도)이 되도록 진공 펌프(246)에 의해 진공 배기된다. 이때 처리실(201) 내의 압력은 압력 센서(245)에서 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(243)가 피드백 제어된다(압력 조정). 진공 펌프(246)는 적어도 웨이퍼(200)에 대한 처리가 완료될 때까지의 동안은 상시 작동시킨 상태를 유지한다. 또한 처리실(201) 내가 원하는 온도가 되도록 히터(207)에 의해 가열된다. 이때 처리실(201) 내가 원하는 온도 분포가 되도록 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)로의 통전량이 피드백 제어된다(온도 조정). 히터(207)에 의한 처리실(201) 내의 가열은 적어도 웨이퍼(200)에 대한 처리가 완료될 때까지의 동안은 계속해서 수행된다.
A. 불산 처리 공정
우선, 불산 처리 공정에 의해 하지막인 실리콘산화막의 표면에 수밀도가 높은 OH 종단을 생성한다.
A-1: [할로겐 종단 공정](WF6 가스 공급)
밸브(314)를 열고 가스 공급관(310) 내에 처리 가스인 WF6 가스를 흘린다. WF6 가스는 MFC(312)에 의해 유량 조정되어 노즐(410)의 가스 공급공(410a)으로부터 처리실(201) 내에 공급되고 배기관(231)으로부터 배기된다. 이때 웨이퍼(200)에 대하여 WF6 가스가 공급된다. 이와 병행하여 밸브(514)를 열고 가스 공급관(510) 내에 N2 가스 등의 불활성 가스를 흘린다. 가스 공급관(510) 내를 흐른 N2 가스는 MFC(512)에 의해 유량 조정되어 WF6 가스와 함께 처리실(201) 내에 공급되고 배기관(231)으로부터 배기된다. 이때 노즐(420, 430) 내로의 WF6 가스의 침입을 방지하기 위해서 밸브(524, 534)를 열고 가스 공급관(520, 530) 내에 N2 가스를 흘린다. N2 가스는 가스 공급관(320, 330), 노즐(420, 430)을 개재하여 처리실(201) 내에 공급되고 배기관(231)으로부터 배기된다.
이때 APC 밸브(243)를 조정하여 처리실(201) 내의 압력을 예컨대 5Pa 내지 1,000Pa의 범위 내의 압력으로 한다. MFC(312)로 제어하는 WF6 가스의 공급 유량은 예컨대 5sccm 내지 500sccm의 범위 내의 유량으로 한다. MFC(512, 522, 532)로 제어하는 N2 가스의 공급 유량은 각각 예컨대 10sccm 내지 1,000sccm의 범위 내의 유량으로 한다. 이때 히터(207)의 온도는 웨이퍼(200)의 온도가 예컨대 200℃ 내지 400℃의 범위 내의 온도가 될 수 있는 온도로 설정한다.
이때 처리실(201) 내에 흘리는 가스는 WF6 가스와 N2 가스다. WF6의 공급에 의해 웨이퍼(200) 표면의 결합이 절단되어 WF6 가스에 포함되는 불소 성분(F)을 결합시켜서 웨이퍼(200) 표면에 할로겐 종단이 형성된다.
이러한 할로겐 종단이 형성되는 모습을 도 13에 도시한다. 도 13의 (A)는 WF6 가스에 의한 폭로 전의 실리콘산화막이 형성된 웨이퍼(200) 표면의 모습을 도시하는 모델도이며, 도 13의 (B)는 WF6 가스가 공급된 직후의 웨이퍼(200) 표면의 상태를 도시하는 모델도이며, 도 13의 (C)는 WF6 가스에 의한 폭로 후의 웨이퍼(200) 표면의 모습을 도시하는 모델도다.
그리고 WF6 가스의 공급을 시작하고 소정 시간이 경과한 후에 가스 공급관(310)의 밸브(314)를 닫고 WF6 가스의 공급을 정지한다.
도 13의 (C)을 참조하면, WF6 가스에 의한 폭로 후의 웨이퍼(200) 표면에서는 실리콘산화막 표면이 불소 성분에 의해 종단(할로겐 종단)된다는 것을 알 수 있다.
A-2: [제1 퍼지 공정](잔류 가스 제거)
다음으로 WF6 가스의 공급이 정지되면, 처리실(201) 내의 가스를 배기하는 퍼지 처리가 수행된다. 이때 배기관(231)의 APC 밸브(243)는 연 상태로 하여 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하고, 처리실(201) 내에 잔류하는 미반응의 WF6 가스 또는 실리콘산화막 표면을 할로겐 종단한 후의 WF4 가스를 처리실(201) 내로부터 배제한다. 이때 밸브(514, 524)는 연 상태로 하여 N2 가스의 처리실(201) 내로의 공급을 유지한다. N2 가스는 퍼지 가스로서 작용하고, 처리실(201) 내에 잔류하는 미반응의 WF6 가스 또는 WF4 가스를 처리실(201) 내로부터 배제하는 효과를 높일 수 있다.
(소정 횟수 실시)
상기한 할로겐 종단 공정 및 제1 퍼지 공정을 순서대로 수행하는 사이클을 1회 이상[소정 횟수(n회)] 수행하는 것에 의해 웨이퍼(200) 상에 형성된 실리콘산화막 표면은 할로겐 종단된다.
또한 전술한 할로겐 종단을 형성하는 공정에서는 WF6 가스의 공급과 배기가 교호적으로 수행된다. WF6 가스와 하지막인 실리콘산화막이 반응하여 발생한 부생성물(예컨대 WF4)이 웨이퍼(200) 상에 체류하면, 이들의 부생성물에 의해 OH 함유 가스가 웨이퍼(200) 상에 도달하는 것을 방해할 가능성이 있다. 그러므로 이러한 부생성물을 배기한다. 이에 의해 부생성물에 의한 폐해의 발생을 방지하고, 연속적인 할로겐 종단이 형성되도록 한다.
A-3: [OH 종단 공정](H2O 가스 공급)
다음으로 처리실(201) 내의 잔류 가스를 제거한 후, 밸브(324)를 열고 가스 공급관(320) 내에 처리 가스로서 H2O 가스를 흘린다. H2O 가스는 MFC(322)에 의해 유량 조정되어 노즐(420)의 가스 공급공(420a)으로부터 처리실(201) 내에 공급되고 배기관(231)으로부터 배기된다. 이때 웨이퍼(200)에 대하여 H2O 가스가 공급된다. 이와 병행하여 밸브(524)를 열고 가스 공급관(520) 내에 N2 가스를 흘린다. 가스 공급관(520) 내를 흐른 N2 가스는 MFC(522)에 의해 유량 조정된다. N2 가스는 H2O 가스와 함께 처리실(201) 내에 공급되고 배기관(231)으로부터 배기된다. 이때 노즐(410, 430)내로의 H2O 가스의 침입을 방지하기 위해서 밸브(514, 534)를 열고 가스 공급관(510) 530) 내에 N2 가스를 흘린다. N2 가스는 가스 공급관(310, 330), 노즐(410, 430)을 개재하여 처리실(201) 내에 공급되고 배기관(231)으로부터 배기된다.
이때 APC 밸브(243)를 조정하여 처리실(201) 내의 압력을 예컨대 100Pa 내지 1,000Pa의 범위 내의 압력으로 한다. MFC(322)에서 제어하는 H2O 가스의 공급 유량은 예컨대 10sccm 내지 500sccm의 범위 내의 유량으로 한다. MFC(512, 522, 532)로 제어하는 N2 가스의 공급 유량은 각각 예컨대 10sccm 내지 1,000sccm의 범위 내의 유량으로 한다. H2O 가스를 웨이퍼(200)에 대하여 공급하는 시간은 예컨대 5초 내지 1,000초의 범위 내의 시간으로 한다. 이때 히터(207)의 온도는 웨이퍼(200)의 온도가 예컨대 200℃ 내지 400℃의 범위 내의 온도가 될 수 있는 온도로 설정한다.
이때 처리실(201) 내에 흘리는 가스는 H2O 가스와 N2 가스다. H2O 가스는 할로겐 종단 공정에서 하지막 표면을 할로겐 종단한 할로겐 성분을 탈리하고, 빈 결합수에 OH기를 결합하여 웨이퍼(200) 표면을 OH 종단화한다.
이러한 OH 종단이 형성되는 모습을 도 14에 도시한다. 도 14의 (A)는 H2O 가스가 공급된 직후의 웨이퍼(200) 표면의 상태를 도시하는 모델도이며, 도 14의 (B)는 H2O 가스에 의한 폭로 후의 웨이퍼(200) 표면의 모습을 도시하는 모델도다.
그리고 H2O 가스의 공급을 시작하고 소정 시간이 경과한 후에 가스 공급관(320)의 밸브(324)를 닫고 H2O 가스의 공급을 정지한다.
도 14의 (B)를 참조하면, H2O 가스에 의한 폭로 후의 웨이퍼(200) 표면에서는 실리콘산화막 표면이 OH기에 의해 종단되어 OH 종단화된다는 것을 알 수 있다.
A-4: [제2 퍼지 공정](잔류 가스 제거)
다음으로 H2O 가스의 공급이 정지되면, 전술한 제1 퍼지 공정과 마찬가지의 처리 순서에 의해 처리실(201) 내의 가스를 배기하는 퍼지 처리가 수행된다. 이때 배기관(231)의 APC 밸브(243)는 연 상태로 하여 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 미반응의 H2O 가스 또는 할로겐 종단된 실리콘산화막을 OH 종단하는 것에 의해 발생한 HF 가스를 처리실(201) 내로부터 배제한다. 또한 이때 밸브(514, 524)는 연 상태로 하여 N2 가스의 처리실(201) 내로의 공급을 유지한다. N2 가스는 퍼지 가스로서 작용하고, 처리실(201) 내에 잔류하는 각종 가스를 처리실(201) 내로부터 배제하는 효과를 높일 수 있다.
(소정 횟수 실시)
상기한 OH 종단 공정, 제2 퍼지 공정을 순서대로 수행하는 사이클을 1회 이상[소정 횟수(m회)] 수행하는 것에 의해 할로겐 종단화된 웨이퍼(200) 표면을 OH 종단화하는 처리를 수행한다.
또한 전술한 OH 종단을 형성하는 공정에서는 H2O 가스의 공급과 배기가 교호적으로 수행된다. H2O 가스와 할로겐 종단이 반응하면 플러스에 대전(帶電)된 수소와 마이너스에 대전된 불소가 실리콘산화막 표면에 발생하지만, 분리된 수소는 실리콘산화막 표면의 불소와 결합하려고 한다. 그리고 분리된 수소가 실리콘산화막 표면의 불소와 결합되면 OH기와 실리콘산화막의 Si의 결합을 방해한다. 그렇기 때문에 플러스에 대전된 수소나 마이너스에 대전된 불소를 배기하는 것에 의해 이러한 폐해의 발생을 방지하고, 연속적인 OH 종단이 형성되도록 한다.
또한 할로겐 종단 공정과 OH 종단 공정 사이에는 전술한 제1 퍼지 공정이 있는 것에 의해 할로겐 종단을 형성하는 공정과 OH 종단화하는 공정 사이에는 웨이퍼(200)가 수용된 처리실(201)의 분위기를 배기하는 공정이 존재하는 것이 된다. 할로겐 함유 가스인 WF6과 OH 함유 가스인 H2O 가스가 동시에 처리실(201) 내에 존재하면, 이들의 가스가 서로 처리실(201) 내에서 반응하고, 그 반응에 의해 생성된 부생성물이 웨이퍼(200) 상에 체류하여 H2O 가스가 웨이퍼(200)에 도달하는 것을 방해한다. 또한 웨이퍼(200) 상에 부생성물이 부착되면, 그 부생성물이 목적의 막과 다른 성분인 경우에는 생성하는 막에서는 불순물이 된다. 그렇기 때문에 할로겐 종단을 형성하는 공정과 OH 종단화하는 공정 사이에 배기 공정을 설치하는 것에 의해 생성된 부생성물을 배기하여 이러한 폐해의 발생이 방지된다.
또한 할로겐 함유 가스와 OH 함유 가스의 반응에 의해 HF 가스가 발생한 경우, 이 HF 가스에 의해 배기관이 부식된다. 그렇기 때문에 할로겐 종단을 형성하는 공정과 OH 종단화하는 공정 사이에 배기 공정을 설치하고, 생성된 부생성물을 배기한다. 부생성물을 배기하는 것에 의해 그것에 의한 폐해의 발생이 방지된다.
B. 성막 처리 공정
다음으로 불산 처리 공정에 의해 실리콘산화막의 표면이 OH 종단화된 웨이퍼(200) 상에 질화티타늄(TiN)막을 생성한다.
B-1: [제1 공정](TiCl4 가스 공급)
밸브(314)를 열고 가스 공급관(310) 내에 원료 가스인 TiCl4 가스를 흘린다. TiCl4 가스는 MFC(312)에 의해 유량 조정되어 노즐(410)의 가스 공급공(410a)으로부터 처리실(201) 내에 공급되고 배기관(231)으로부터 배기된다. 이때 웨이퍼(200)에 대하여 TiCl4 가스가 공급된다. 이와 병행하여 밸브(514)를 열고 가스 공급관(510) 내에 N2 가스 등의 불활성 가스를 흘린다. 가스 공급관(510) 내를 흐른 N2 가스는 MFC(512)에 의해 유량 조정되어 TiCl4 가스와 함께 처리실(201) 내에 공급되고 배기관(231)으로부터 배기된다. 이때 노즐(420, 430) 내로의 TiCl4 가스의 침입을 방지하기 위해서 밸브(524, 534)를 열고 가스 공급관(520, 530) 내에 N2 가스를 흘린다. N2 가스는 가스 공급관(320, 330), 노즐(420, 430)을 개재하여 처리실(201) 내에 공급되고 배기관(231)으로부터 배기된다.
이때 APC 밸브(243)를 조정하여 처리실(201) 내의 압력을 예컨대 10Pa 내지 1,000Pa의 범위 내의 압력, 예컨대 50Pa로 한다. MFC(312)에서 제어하는 TiCl4 가스의 공급 유량은 예컨대 0.01slm 내지 1slm의 범위 내의 유량으로 한다. MFC(512, 522, 532)로 제어하는 N2 가스의 공급 유량은 각각 예컨대 0.1slm 내지 2slm의 범위 내의 유량으로 한다. TiCl4 가스를 웨이퍼(200)에 대하여 공급하는 시간은 예컨대 0.1초 내지 60초의 범위 내의 시간으로 한다. 이때 히터(207)의 온도는 웨이퍼(200)의 온도가 예컨대 200℃ 내지 600℃의 범위 내의 온도, 예컨대 250℃가 될 수 있는 온도로 설정한다.
이때 처리실(201) 내에 흘리는 가스는 TiCl4 가스와 N2 가스뿐이다. TiCl4 가스의 공급에 의해 웨이퍼(200)(표면의 하지막) 상에 Ti 함유층이 형성된다. Ti 함유층은 Cl을 포함하는 Ti층이어도 좋고, TiCl4의 흡착층이어도 좋고, 그것들의 양방을 포함해도 좋다.
B-2: [제2 공정](잔류 가스 제거)
Ti 함유층을 형성한 후, 밸브(314)를 닫고 TiCl4 가스의 공급을 정지한다. 그리고 처리실(201) 내에 잔류하는 미반응 또는 Ti 함유층의 형성에 기여한 후의 TiCl4 가스나 반응 부생성물을 처리실(201) 내로부터 배제한다.
B-3: [제3 공정](NH3 가스 공급)
처리실(201) 내의 잔류 가스를 제거한 후, 밸브(334)를 열고 가스 공급관(330) 내에 반응 가스로서 NH3 가스를 흘린다. NH3 가스는 MFC(332)에 의해 유량 조정되어 노즐(430)의 가스 공급공(430a)으로부터 처리실(201) 내에 공급되고 배기관(231)으로부터 배기된다. 이때 웨이퍼(200)에 대하여 NH3 가스가 공급된다. 이와 병행하여 밸브(534)를 열고 가스 공급관(530) 내에 N2 가스를 흘린다. 가스 공급관(530) 내를 흐른 N2 가스는 MFC(532)에 의해 유량 조정된다. N2 가스는 NH3 가스와 함께 처리실(201) 내에 공급되고 배기관(231)으로부터 배기된다. 이때 노즐(410, 420) 내로의 NH3 가스의 침입을 방지하기 위해서 밸브(514, 524)를 열고 가스 공급관(510, 520) 내에 N2 가스를 흘린다. N2 가스는 가스 공급관(310, 320), 노즐(410, 420)을 개재하여 처리실(201) 내에 공급되고 배기관(231)으로부터 배기된다.
이때 APC 밸브(243)를 조정하여 처리실(201) 내의 압력을 예컨대 10Pa 내지 2,000Pa의 범위 내의 압력, 예컨대 50Pa로 한다. MFC(332)에서 제어하는 NH3 가스의 공급 유량은 예컨대 0.1slm 내지 10slm의 범위 내의 유량으로 한다. MFC(512, 522, 532)로 제어하는 N2 가스의 공급 유량은 각각 예컨대 0.1slm 내지 10slm의 범위 내의 유량으로 한다. NH3 가스를 웨이퍼(200)에 대하여 공급하는 시간은 예컨대 10초 내지 200초의 범위 내의 시간으로 한다. 이때의 히터(207)의 온도는 TiCl4 가스 공급 스텝과 마찬가지의 온도로 설정한다.
이때 처리실(201) 내에 흘리는 가스는 NH3 가스와 N2 가스뿐이다. NH3 가스는 제1 공정에서 웨이퍼(200) 상에 형성된 Ti 함유층의 적어도 일부와 치환 반응한다. 치환 반응 시에는 Ti 함유층에 포함되는 Ti와 NH3 가스에 포함되는 N이 결합하여 웨이퍼(200) 상에 Ti와 N을 포함하는 TiN층이 형성된다.
B-2: [제4 공정](잔류 가스 제거)
TiN층을 형성한 후, 밸브(334)를 닫고 NH3 가스의 공급을 정지한다. 그리고 전술한 제2 공정과 마찬가지의 처리 순서에 의해 처리실(201) 내에 잔류하는 미반응 또는 TiN층의 형성에 기여한 후의 NH3 가스나 반응 부생성물을 처리실(201) 내로부터 배제한다.
(소정 횟수 실시)
상기한 제1 공정 내지 제4 공정을 순서대로 수행하는 사이클을 1회 이상[소정 횟수(k회)] 수행하는 것에 의해 웨이퍼(200) 상에 소정의 두께(예컨대 0.5nm 내지 5.0nm)의 TiN층을 형성한다. 전술한 사이클은 복수 회 반복하는 것이 바람직하다.
(애프터 퍼지 및 대기압 복귀)
가스 공급관(510, 520, 530)의 각각으로부터 N2 가스를 처리실(201) 내에 공급하고 배기관(231)으로부터 배기한다. N2 가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(201) 내가 불활성 가스로 퍼지되어 처리실(201) 내에 잔류하는 가스나 부생성물이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(웨이퍼 반출)
그 후 보트 엘리베이터(115)에 의해 씰 캡(219)이 하강되어 반응관(203)의 하단이 개구된다. 그리고 처리 완료된 웨이퍼(200)가 보트(217)에 지지된 상태에서 반응관(203)의 하단으로부터 반응관(203)의 외부에 반출(보트 언로드)된다. 그 후 처리 완료된 웨이퍼(200)는 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 개시의 일 실시 형태에 따른 효과
본 실시 형태에서는 우선 WF6 가스에 의해 하지막 표면을 할로겐 종단하고, 그 후에 수증기(H2O)에 의해 하지막 표면을 OH 종단화한다. 그 이유는 H2O 단체에서는 하지막 표면의 결합을 절단하는 힘이 약하기 때문에 하지막 표면과 H2O가 반응하여 OH 종단으로 하는 활성화 에너지가 높아서 충분한 밀도의 OH 종단을 형성할 수 없기 때문이다. 그렇기 때문에 우선 하지막 표면의 결합을 절단하는 힘이 강한 WF6 가스에 의해 하지막 표면을 할로겐 종단으로 한다. 그리고 할로겐 종단과 H2O가 반응하여 OH 종단으로 치환되는 반응은 활성화 에너지가 낮아서 용이하게 OH 종단으로 치환할 수 있다.
그 결과, 본 실시 형태에 따르면, 박막을 형성하기 전의 하지막 표면을 OH 종단화하여 수밀도가 높은 흡착 사이트가 생성된다. 그렇기 때문에 본 실시 형태에 따르면, 균일성이 높은 박막을 포함하는 반도체 장치를 형성 가능한 기술을 제공할 수 있다.
(4) 실험예
다음으로 전술한 OH 종단이 형성된 실리콘산화막 상에 질화티타늄(TiN)막을 형성한 경우와, OH 종단이 형성되지 않은 실리콘산화막 상에 질화티타늄막을 형성한 경우에서, 생성되는 TiN막에 어떠한 차이가 있는지에 대해서 설명한다. 또한 OH 종단은 800℃ 어닐링 처리에 의해 제거되는 것으로 알려져 있다. 그렇기 때문에 불산 처리 후에 800℃ 어닐링 처리를 수행한 웨이퍼를 OH 종단이 형성되지 않은 웨이퍼로서 비교를 수행한다.
또한 불산 처리 후에는 하지막인 실리콘산화막 표면은 도 8의 (A)에 도시한 바와 같이 흡착 사이트가 되는 OH기로 피복되어 있지만, 800℃ 어닐링 처리를 수행한 후는 도 8의 (B)에 도시하는 바와 같이 OH기는 거의 존재하지 않고 흡착 사이트가 되는 것은 부분적으로 존재하는 결함 부위(댕글링 본드)인 것으로 생각된다.
이러한 불산 처리 후의 실리콘산화막과, 불산 처리 후에 800℃ 어닐링 처리를 더 수행한 후의 실리콘산화막에 TiN막을 형성한 결과를 설명한다. 또한 본 실험예에서는 상기 실시 형태에서 설명한 바와 같이 Ti 원료로서 TiCl4, N 원료로서 NH3을 이용하여, 온도 250℃, 압력 50Pa로 막 두께 2nm 정도의 TiN막의 성막 처리를 수행했다.
도 15는 800℃ 어닐링 처리를 수행한 후에 TiN막을 형성한 경우의 결과, 즉 흡착 사이트의 수밀도가 낮은 하지막 상에 TiN막을 형성한 경우의 TiN막 성막 후의 열 산화막 표면의 SEM(Scanning Electron Microscope: 주사 전자 현미경) 이미지를 도시한다. 도 15에 도시한 SEM 이미지에서는 흡착 사이트가 되는 OH기의 수밀도가 낮은 상태에서 질화티타늄막의 형성 처리가 수행되기 때문에 불연속적인 막이 된다는 것을 알 수 있다.
다음으로 도 16에 불산 처리 후에 성막한 TiN막의 저항률과, 800℃ 어닐링 처리 후에 성막한 TiN막의 저항률을 도시한다. 불산 처리 후의 OH기로 피복된 표면에 성막한 TiN막보다, 800℃ 어닐링 처리 후의 OH기가 제거된 표면에 성막한 TiN막이 저항률이 더 높은 것으로 나타난다. 800℃ 어닐링 처리 후의 OH기가 제거된 표면에 성막한 TiN막에서는 막이 불연속적이기 때문에 저항률이 높아지는 것으로 생각된다. 이상의 결과로 하지막 표면의 OH 종단화를 수행하는 것에 의해 균일하고 연속적인 박막을 얻을 수 있는 것을 알 수 있다.
[변형예]
또한 상기 실시 형태에서는 할로겐 함유 가스로서 6불화텅스텐(WF6) 가스를 이용하는 경우에 대해서 설명했지만, 본 개시는 이러한 경우에 한정되지 않는다. 할로겐 함유 가스로서 3불화염소(ClF3) 가스, 3불화질소(NF3) 가스, 불화수소(HF) 가스, 불소(F2) 가스 등의 다른 가스를 이용하는 경우에도 마찬가지로 본 개시를 적용 가능하다.
마찬가지로 상기 실시 형태에서는 산소 성분 및 수소 성분을 포함하는 OH 함유 가스로서 수증기(H2O) 가스를 이용하는 경우에 대해서 설명했지만, 본 개시는 이러한 경우에 한정되지 않는다. OH 함유 가스로서 과산화수소(H2O2) 가스 등의 다른 가스를 이용하는 경우에도 마찬가지로 본 개시를 적용 가능하다.
또한 상기 실시 형태에서는 하지막으로서 실리콘산화막(SiO2)의 표면을 OH 종단화하는 경우를 이용하여 설명했지만, 본 개시는 이러한 경우에 한정되지 않는다. 예컨대 실리콘막(Si), 실리콘질화막(SiN), 산화알루미늄막(AlO), 산화하프늄막(HfO), 산화지르코늄막(ZrO) 등의 하지막의 표면을 OH 종단화하는 경우에도 마찬가지로 본 개시를 적용할 수 있다.
이상, 본 개시의 여러 전형적인 실시 형태를 설명해왔지만, 본 개시는 그러한 실시 형태에 한정되지 않고, 적절히 조합해서 이용할 수도 있다.
10: 기판 처리 장치 121: 컨트롤러
200: 웨이퍼(기판) 201: 처리실

Claims (18)

  1. (a) 표면에 하지막(下地膜)이 형성된 기판에 할로겐 함유 가스를 공급하여 상기 기판의 상기 표면에 할로겐 종단(終端)을 형성하는 공정; 및
    (b) 산소 성분 및 수소 성분을 포함하는 OH 함유 가스를 상기 기판에 공급하여 상기 기판 표면을 OH 종단화하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 (a) 공정과 상기 (b) 공정 사이에 상기 기판이 수용된 처리실의 분위기를 배기하는 공정
    을 더 포함하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 (b) 공정에서는 상기 OH 함유 가스의 공급과 배기를 교호(交互)적으로 수행하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 (a) 공정에서는 상기 할로겐 함유 가스의 공급과 배기를 교호적으로 수행하는 반도체 장치의 제조 방법.
  5. 제2항에 있어서,
    상기 (a) 공정에서는 상기 할로겐 함유 가스의 공급과 배기를 교호적으로 수행하는 반도체 장치의 제조 방법.
  6. 제3항에 있어서,
    상기 (a) 공정에서는 상기 할로겐 함유 가스의 공급과 배기를 교호적으로 수행하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 (b) 공정은 상기 (a) 공정 후에 수행되는 반도체 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 (b) 공정 후에,
    (c) 상기 기판에 원료 가스를 공급하는 공정; 및
    (d) 상기 기판에 반응 가스를 공급하는 공정;
    을 더 포함하는 반도체 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 (a) 공정에서 상기 할로겐 함유 가스가 공급되는 상기 하지막은 불연속적인 흡착 사이트를 포함하는 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 할로겐 함유 가스는 불소 원소를 포함하는 반도체 장치의 제조 방법.
  11. 기판을 수용하는 처리실;
    할로겐 함유 가스를 상기 처리실에 공급하는 할로겐 함유 가스 공급부;
    산소 성분 및 수소 성분을 포함하는 OH 함유 가스를 상기 처리실에 공급하는 OH 함유 가스 공급부; 및
    상기 할로겐 함유 가스 공급부와 상기 OH 함유 가스 공급부를 제어하여, (a) 표면에 하지막이 형성된 기판에 할로겐 함유 가스를 공급하여 상기 기판 표면에 할로겐 종단을 형성하는 처리와, (b) OH 함유 가스를 상기 기판에 공급하여 상기 할로겐 성분을 탈리하고, 빈 결합수에 OH기를 결합시켜서 상기 기판 표면을 OH 종단화하는 처리를 수행하도록 구성되는 제어부
    를 포함하는 기판 처리 장치.
  12. 제11항에 있어서,
    상기 처리실의 분위기를 배기하는 배기부를 포함하고,
    상기 제어부는, 상기 (b) 처리에서는 상기 OH 함유 가스의 공급과 배기를 교호적으로 수행하도록 상기 OH 함유 가스 공급부와 상기 배기부를 제어하도록 구성되는 기판 처리 장치.
  13. 제11항에 있어서,
    상기 처리실의 분위기를 배기하는 배기부를 포함하고,
    상기 제어부는, 상기 (a) 처리에서는 상기 할로겐 함유 가스의 공급과 배기를 교호적으로 수행하도록 상기 할로겐 함유 가스 공급부와 상기 배기부를 제어하도록 구성되는 기판 처리 장치.
  14. 제12항에 있어서,
    상기 제어부는, 상기 (a) 처리에서는 상기 할로겐 함유 가스의 공급과 배기를 교호적으로 수행하도록 상기 할로겐 함유 가스 공급부와 상기 배기부를 제어하도록 구성되는 기판 처리 장치.
  15. (a) 표면에 하지막이 형성된 기판이 수용된 기판 처리 장치의 처리실에 대하여 할로겐 함유 가스를 공급하여 상기 기판 표면에 할로겐 종단을 형성하는 순서; 및
    (b) 산소 성분 및 수소 성분을 포함하는 OH 함유 가스를 상기 기판에 공급하여 상기 기판 표면을 OH 종단화하는 순서
    를 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는 프로그램이 기록된 컴퓨터 판독 가능한 기록 매체.
  16. 제15항에 있어서,
    상기 (b) 순서에서는 상기 OH 함유 가스의 공급과 배기를 교호적으로 수행하는 기록 매체.
  17. 제15항에 있어서,
    상기 (a) 순서에서는 상기 할로겐 함유 가스의 공급과 배기를 교호적으로 수행하는 기록 매체.
  18. 제16항에 있어서,
    상기 (a) 순서에서는 상기 할로겐 함유 가스의 공급과 배기를 교호적으로 수행하는 기록 매체.
KR1020190020196A 2018-03-27 2019-02-21 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 KR102206178B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018059822A JP2019175911A (ja) 2018-03-27 2018-03-27 半導体装置の製造方法、基板処理装置およびプログラム
JPJP-P-2018-059822 2018-03-27

Publications (2)

Publication Number Publication Date
KR20190113548A true KR20190113548A (ko) 2019-10-08
KR102206178B1 KR102206178B1 (ko) 2021-01-22

Family

ID=68057292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190020196A KR102206178B1 (ko) 2018-03-27 2019-02-21 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Country Status (5)

Country Link
US (1) US20190304791A1 (ko)
JP (1) JP2019175911A (ko)
KR (1) KR102206178B1 (ko)
CN (1) CN110310884A (ko)
TW (1) TW201942981A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3791994A1 (en) 2019-09-16 2021-03-17 Dcseng Co., Ltd. Carriage for pipe machining

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112164697B (zh) * 2020-09-28 2021-12-17 长江存储科技有限责任公司 一种半导体器件的制备方法、半导体结构
JP2022124908A (ja) * 2021-02-16 2022-08-26 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140050581A (ko) * 2011-02-04 2014-04-29 어플라이드 머티어리얼스, 인코포레이티드 Sio2의 원위치 기상 표면 활성화
JP2017069407A (ja) 2015-09-30 2017-04-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
WO2004040642A1 (en) * 2002-10-29 2004-05-13 Asm America, Inc. Oxygen bridge structures and methods
US20060199399A1 (en) * 2005-02-22 2006-09-07 Muscat Anthony J Surface manipulation and selective deposition processes using adsorbed halogen atoms
US8993055B2 (en) * 2005-10-27 2015-03-31 Asm International N.V. Enhanced thin film deposition
JP6125846B2 (ja) * 2012-03-22 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US9953830B2 (en) * 2014-03-13 2018-04-24 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus and recording medium
JP6529348B2 (ja) * 2015-06-05 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6775322B2 (ja) * 2015-09-25 2020-10-28 東京エレクトロン株式会社 ＴｉＯＮ膜の成膜方法
JP6910118B2 (ja) * 2016-08-05 2021-07-28 東京エレクトロン株式会社 成膜方法および成膜システム、ならびに表面処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140050581A (ko) * 2011-02-04 2014-04-29 어플라이드 머티어리얼스, 인코포레이티드 Sio2의 원위치 기상 표면 활성화
JP2017069407A (ja) 2015-09-30 2017-04-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3791994A1 (en) 2019-09-16 2021-03-17 Dcseng Co., Ltd. Carriage for pipe machining

Also Published As

Publication number Publication date
KR102206178B1 (ko) 2021-01-22
JP2019175911A (ja) 2019-10-10
US20190304791A1 (en) 2019-10-03
CN110310884A (zh) 2019-10-08
TW201942981A (zh) 2019-11-01

Similar Documents

Publication Publication Date Title
JP6980106B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
TWI543339B (zh) 製造半導體裝置之方法、處理基板之方法、基板處理設備及記錄媒體
KR20140116815A (ko) 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP2017112145A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
JP6745887B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102206178B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US9970107B2 (en) Method of manufacturing semiconductor device
KR20150121150A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP2017005016A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102660213B1 (ko) 반도체 장치의 제조 방법, 프로그램, 기판 처리 장치 및 기판 처리 방법
US20210388487A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20240055259A1 (en) Method of manufacturing semiconductor device, non-transitory computer-readable recording medium and substrate processing apparatus
JP6847202B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2019186636A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2022064549A1 (ja) 半導体装置の製造方法、記録媒体及び基板処理装置
JP7372336B2 (ja) 基板処理方法、プログラム、基板処理装置及び半導体装置の製造方法
JP7047117B2 (ja) 半導体装置の製造方法、基板処理装置及び記録媒体
JP6639691B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
WO2022059170A1 (ja) 半導体装置の製造方法、記録媒体及び基板処理装置
US20220216061A1 (en) Substrate processing method, method of manufacturing semiconductor device, non-transitory computer-readable recording medium and substrate processing apparatus
US20220165565A1 (en) Method of processing substrate, recording medium, and substrate processing apparatus
KR20210119489A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant