TW201942981A - 半導體裝置的製造方法、基板處理裝置及記錄媒體 - Google Patents

半導體裝置的製造方法、基板處理裝置及記錄媒體 Download PDF

Info

Publication number
TW201942981A
TW201942981A TW108106401A TW108106401A TW201942981A TW 201942981 A TW201942981 A TW 201942981A TW 108106401 A TW108106401 A TW 108106401A TW 108106401 A TW108106401 A TW 108106401A TW 201942981 A TW201942981 A TW 201942981A
Authority
TW
Taiwan
Prior art keywords
gas
containing gas
halogen
substrate
film
Prior art date
Application number
TW108106401A
Other languages
English (en)
Inventor
出貝求
Original Assignee
日商國際電氣股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商國際電氣股份有限公司 filed Critical 日商國際電氣股份有限公司
Publication of TW201942981A publication Critical patent/TW201942981A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明的課題是形成具有均一性高的薄膜的半導體裝置。
其解決手段是提供一種具有下列工程的技術，
供給含鹵素氣體至表面形成有底層膜的基板，而在前述基板表面形成鹵素終端的工程；及
將含氧成分及氫成分的含OH氣體供給至前述基板，而將前述基板表面予以OH終端化的工程。

Description

半導體裝置的製造方法、基板處理裝置及記錄媒體
本案是有關半導體裝置的製造方法，基板處理裝置及記錄媒體。
近年來，半導體裝置是有高集成化的傾向，為了予以實現，被要求膜的極薄化。如此的半導體裝置是例如揭示於專利文獻1。
[先前技術文獻]
[專利文獻]
[專利文獻1] 日本特開2017-69407號公報
(發明所欲解決的課題)
在半導體裝置中，重疊各種的種類的薄膜而構成電路。為了維持半導體裝置的特性，而須使各者的薄膜的特性提升。而且，為了使薄膜的特性提升，而須提高產生的薄膜的均一性。
本案是提供可形成具有均一性高的薄膜的半導體裝置的技術。

(用以解決課題的手段)
若根據一形態，則提供一種具有下列工程的技術，
供給含鹵素氣體至表面形成有底層膜的基板，而在前述基板表面形成鹵素終端的工程；及
將含氧成分及氫成分的含OH氣體供給至前述基板，而將前述基板表面予以OH終端化的工程。

[發明的效果]
若根據本案的技術，則可提供一種能夠形成具有均一性高的薄膜的半導體裝置之技術。
＜本案之一實施形態＞
以下說明有關本案的第一實施形態。
首先，說明有關以利用本技術來形成的薄膜作為一構成的裝置構造之一例。此裝置是三次元地構成電極之三次元構造的半導體裝置。此半導體裝置是如圖1記載般，在晶圓100上交替地層疊絕緣膜102及成為電極的導電膜112之構造。以下，利用圖2來依序說明產生此半導體裝置時的具體的處理。
(第一絕緣膜形成工程S102)
首先，在第一絕緣膜形成工程S102中，在形成有共通源極線(CSL；Common Source Line)101的晶圓100上形成絕緣膜102。在此，絕緣膜102是藉由矽氧化(SiO2 )膜所構成。SiO2 膜是藉由將晶圓100加熱至預定溫度且將含矽氣體及含氧氣體供給至晶圓100上來形成。
(犧牲膜形成工程S104)
其次，說明有關犧牲膜形成工程S104。在此，如圖3記載般，在被形成的絕緣膜102上形成有犧牲膜103。犧牲膜103是在後述的犧牲膜除去工程S114被除去者，對於絕緣膜102具有蝕刻的選擇性者。所謂具有蝕刻的選擇性是意思暴露於蝕刻液時，具有犧牲膜103被蝕刻，絕緣膜102不被蝕刻的性質。
犧牲膜103是例如藉由矽氮化(SiN)膜所構成。SiN膜是藉由將晶圓100加熱至預定溫度且將含矽氣體極及含氮氣體供給至晶圓100上來形成。詳細後述。
(S106)
其次，判斷上述的第一絕緣膜形成工程S102與犧牲膜形成工程S104的組合是否被實施預定次數。亦即，判斷圖1所示的絕緣膜102與犧牲膜103的組合是否被層疊預定數。在本實施形態中，將產生的層疊數例如設為8層，說明交替形成8層絕緣膜102(絕緣膜102(1)~絕緣膜102(8))，8層犧牲膜103(犧牲膜103(1)~犧牲膜103(8))者。
若判斷成未實施預定次數，則選擇「NO」，移至第一絕緣膜形成工程S102。若判斷成實施預定次數，亦即若判斷成形成預定層數，則選擇「YES」，移至第二絕緣膜形成工程S108。
(第二絕緣膜形成工程S108)
其次，在各形成8層的絕緣膜102、犧牲膜103上更形成絕緣膜105。絕緣膜105是以和絕緣膜102同樣的方法所形成者，被形成於犧牲膜103上。
(電洞形成工程S110)
其次，利用圖3來說明電洞形成工程S110。圖3(A)是由與圖1同樣側面來看的圖，圖3(B)是由上面來看的圖。另外，圖3(B)的α-α’的剖面圖相當於圖3(A)。
在此是對於絕緣膜102、105與犧牲膜103的層疊構造形成有電洞106。如圖3(A)記載般，電洞106是被形成為使CSL101露出。電洞106是如圖3(B)記載般在絕緣膜105的面內設置複數個。
(電洞充填工程S112)
接著，利用圖4說明電洞充填工程S112。在電洞充填工程S112中，進行藉由層疊膜108等來充填在電洞形成工程S110中被形成的電洞106的內側之處理。在電洞106內是從外周側依序形成有保護膜107(金屬氧化(Al2 O3 )膜)、層疊膜108、通道多晶矽膜109、充填絕緣膜(矽氧化(SiO2 )膜)110。各膜是被構成筒狀。
層疊膜108是以電極間絕緣膜108a、電荷捕捉膜(矽氮化膜SiN)108b、隧道絕緣膜(SiO2 膜)108c所構成。閘極電極間絕緣膜108a是被配置於保護膜107與電荷捕捉膜108b之間。隧道絕緣膜108c是被配置於電荷捕捉膜108b與通道多晶矽膜109之間。
由於電荷捕捉膜108b為與犧牲膜103同樣的組成，因此恐有在除去犧牲膜103時同時被除去之虞。為了予以避免，在電洞106的內壁表面設置保護膜107，防止電荷捕捉膜108b被除去。
(犧牲膜除去工程S114)
接著，利用圖5來說明犧牲膜除去工程S114。在犧牲膜除去工程S114中，犧牲膜103會藉由濕式蝕刻來除去。除去的結果，在形成有犧牲膜103的位置形成有空隙111。
(導電膜形成工程S116)
接著，利用圖1來說明導電膜形成工程S116。在導電膜形成工程S116中，在於犧牲膜除去工程S114中所形成的空隙111形成有成為電極的導電膜112。導電膜112是例如藉由鎢等所構成。藉由如此形成導電膜112來產生如圖1所示般的半導體裝置。
在以上說明的構造中，例如要求被充填於電洞106內的保護膜107、層疊膜108、通道多晶矽膜109、充填絕緣膜110的極薄膜化。
可是，將極薄的薄膜採用於裝置構造時，被要求電阻值或電荷移動度等的特性成為均一。為了實現該等，須使膜組成的均一性提升。
其次，利用圖6來說明有關膜組成的不均一性所引起的問題。圖6是以電極間絕緣膜108a為例的說明圖。在圖6中，在電極間絕緣膜108a是存在低密度部113及高密度部114。低密度部113是膜組成密度低的部分。又，低密度部113亦被稱為針孔。高密度部114是符合所望的膜組成密度的部分。然後，低密度部113的膜組成密度是比高密度部114的膜密度更低。
如前述般，電極間絕緣膜108a是與電荷捕捉膜108b鄰接。亦即，在圖6中，電極間絕緣膜108a是以在XY平面鄰接的方式配置。電極間絕緣膜108a是藉由有預定的膜組成密度來抑制來自電荷捕捉膜108b的洩漏電流，但在膜組成密度為低時產生洩漏電流。亦即，在高密度部114是不產生洩漏電流，但在低密度部113是恐有產生洩漏電流之虞。
又，說明有關替換電極間絕緣膜108a，用於電路等的金屬膜的情況。金屬膜的情況，例如以在XY平面鄰接的方式形成絕緣膜。因此，在金屬膜中流動的電荷是流動於X軸方向。由於在高密度部114及低密度部113是電阻值不同，因此電荷的流動的量不同，或恐有電荷的流動亂之虞。
若如此有膜組成密度的偏差，則恐有半導體裝置的特性降低之虞。
其次，說明有關產生膜組成密度的偏差的原因。發明者深入研究的結果，發現膜組成密度偏差的一個原因，是底層膜的吸附地點為不連續的點。
首先，利用圖7來說明薄膜形成不連續的主要因素。圖7是在矽氧化膜上形成膜的例子。薄膜是在以下的步驟成長。(1)原料分子之往吸附地點的吸附，(2)以吸附的原料分子作為契機形成由膜的構成元素所成的微小的核，(3)核的成長，(4)核成長的期間相鄰的核彼此間合體。如圖7(A)所示般當成膜初期的核形成密度高時，一旦核少許成長，則鄰接的核彼此間會合體而形成連續性的膜。
但，如圖7(B)所示般，當成膜初期的核形成密度低時，即使核成長，也因為與鄰接的核的間隔大，所以核彼此間無法合體，形成不連續的膜。如以上般連續的薄膜的形成是成膜初期的核形成密度高為重要。
而且，在薄膜的成長步驟的(1)的步驟中須提高原料分子所吸附的底層膜的吸附地點的數量密度。作為原料分子的吸附地點，如圖8(A)所示般，有根據氫氧基(OH基)之OH終端或如圖8(B)所示般的結合斷開的缺陷部位(懸浮鍵)。
底層膜的吸附地點的數量密度變低的主要因素，例如在底層膜上形成膜時，與吸附地點結合的被分解的前驅物接觸於底層膜。例如，被分解的前驅物接觸於底層膜，那會有空出吸附地點或與吸附地點結合的情形。
並且，為了改質底層膜，可思考進行退火處理等，但一部分的吸附地點會藉由退火處理而被除去，可想像吸附地點間的距離變長。難以意圖地管理吸附地點間的間隔，因此在吸附地點發生偏差。亦即，吸附地點的數量密度變低。
於是，本技術是提高吸附地點的數量密度，將形成的薄膜的組成密度設為均一。以下，說明詳細。
＜本案之一實施形態的基板處理裝置10＞
以下，一邊參照圖9~12一邊說明。基板處理裝置10是構成為在半導體裝置的製造工程中被使用的裝置之一例。另外，在以下的說明中是利用在矽氧化(SiO2 )膜上形成氮化鈦(TiN)膜作為薄膜的情況進行說明。另外，難以意圖地產生如圖8(B)所示般的缺陷部位作為吸附地點。因此，在本實施形態中，在矽氧化膜的表面上產生如圖8(A)所示般的氫氧基之OH終端作為吸附地點。
(1)基板處理裝置的構成
基板處理裝置10是具備：設有作為加熱手段(加熱機構、加熱系)的加熱器207之處理爐202。加熱器207是圓筒形狀，藉由被支撐於作為保持板的加熱器基座(未圖示)來垂直安裝。
在加熱器207的內側是與加熱器207同心圓狀地配設有構成反應容器(處理容器)的外管203。外管203是例如由石英(SiO2 )、碳化矽(SiC)等的耐熱性材料所成，被形成上端為閉塞且下端為開口的圓筒形狀。在外管203的下方是與外管203同心圓狀地配設有集合管(manifold)(入口凸緣(inlet flange))209。集合管209是例如由不鏽鋼(SUS)等的金屬所成，被形成為上端及下端為開口的圓筒形狀。在集合管209的上端部與外管203之間是設有作為密封構件的O型環220a。藉由集合管209被支撐於加熱器基座，外管203是成為垂直安裝的狀態。
在外管203的內側是配設有構成反應容器的內管204。內管204是例如由石英(SiO2 )、碳化矽(SiC)等的耐熱性材料所成，被形成上端為閉塞，下端為開口的圓筒形狀。主要藉由外管203、內管204及集合管209來構成處理容器(反應容器)。在處理容器的筒中空部(內管204的內側)是形成有處理室201。
處理室201是被構成為藉由後述的晶舟217來以水平姿勢多段配列於鉛直方向的狀態下可收容作為基板的晶圓200。
在處理室201內是噴嘴410，420，430會被設為貫通集合管209的側壁及內管204。噴嘴410，420，430是分別連接氣體供給管310，320，330。但，本實施形態的處理爐202是不限於上述的形態。
在氣體供給管310，320，330是從上游側依序分別設有流量控制器(流量控制部)的質量流控制器(MFC)312，322，332。並且，在氣體供給管310，320，330是分別設有開閉閥的閥314，324，334。在氣體供給管310，320，330的閥314，324，334的下游側是分別連接供給惰性氣體的氣體供給管510，520，530。在氣體供給管510，520，530是從上游側依序分別設有流量控制器(流量控制部)的MFC512，522，532及開閉閥的閥514，524，534。
在氣體供給管310，320，330的前端部是分別連結連接噴嘴410，420，430。噴嘴410，420，430是構成為L字型的噴嘴，其水平部是被設為貫通集合管209的側壁及內管204。噴嘴410，420，430的垂直部是在內管204的徑方向向外突出，且被設在以延伸於鉛直方向的方式形成的通道形狀(溝形狀)的預備室201a的內部，在預備室201a內沿著內管204的內壁來朝上方(晶圓200的配列方向上方)而設。
噴嘴410，420，430是被設為從處理室201的下部領域延伸至處理室201的上部領域，在與晶圓200對向的位置分別設有複數的氣體供給孔410a，420a，430a。藉此，從噴嘴410，420，430的氣體供給孔410a，420a，430a分別供給處理氣體至晶圓200。此氣體供給孔410a，420a，430a是從內管204的下部到上部設置複數個，分別具有同一的開口面積，更以同一的開口間距來設置。但，氣體供給孔410a，420a，430a是不限於上述的形態。例如，亦可從內管204的下部往上部慢慢地擴大開口面積。藉此，可將從氣體供給孔410a，420a，430a供給的氣體的流量更均一化。
噴嘴410，420，430的氣體供給孔410a，420a，430a是在從後述的晶舟217的下部到上部的高度的位置設置複數個。因此，從噴嘴410，420，430的氣體供給孔410a，420a，430a供給至處理室201內的處理氣體是從晶舟217的下部到上部供給至被收容的晶圓200的全域。噴嘴410，420，430是只要被設為從處理室201的下部領域延伸至上部領域即可，但被設為延伸至晶舟217的頂部附近為理想。
從氣體供給管310是六氟化鎢(WF6 )等的含鹵素元素的處理氣體(含鹵素氣體)、或四氯化鈦(TiCl4 )等的含金屬元素的原料氣體(含金屬氣體)會經由MFC312、閥314、噴嘴410來供給至處理室201內。
從氣體供給管320是含氧成分及氫成分的處理氣體(含OH氣體)，例如水蒸氣(H2 O)氣體會經由MFC322、閥324、噴嘴420來供給至處理室201內。
從氣體供給管330是反應氣體會作為處理氣體經由MFC332、閥334、噴嘴430來供給至處理室201內。反應氣體是例如可使用含氮(N)的含N氣體，其一例可使用氨(NH3 )氣體。
從氣體供給管510，520，530是惰性氣體例如氮(N2 )氣體會分別經由MFC512，522，532、閥514，524，534、噴嘴410，420，430來供給至處理室201內。以下，說明有關使用N2 氣體作為惰性氣體的例子，但惰性氣體是除了N2 氣體以外，例如亦可使用氬(Ar)氣體、氦(He)氣體、氖(Ne)氣體、氙(Xe)氣體等的稀有氣體。
主要，藉由氣體供給管310，320，330、MFC312，322，332、閥314，324，334、噴嘴410，420，430來構成處理氣體供給系，但亦可只將噴嘴410，420，430想成處理氣體供給系。處理氣體供給系是亦可簡稱為氣體供給系。從氣體供給管310流動原料氣體時，主要藉由氣體供給管310、MFC312、閥314來構成原料氣體供給系，但亦可思考將噴嘴410含在原料氣體供給系。又，從氣體供給管320流動還原氣體時，主要藉由氣體供給管320、MFC322、閥324來構成還原氣體供給系，但亦可思考將噴嘴420含在還原氣體供給系。又，從氣體供給管330流動反應氣體時，主要藉由氣體供給管330、MFC332、閥334來構成反應氣體供給系，但亦可思考將噴嘴430含在反應氣體供給系。從氣體供給管330供給含氮氣體作為反應氣體時，亦可將反應氣體供給系稱為含氮氣體供給系。又，主要藉由氣體供給管510，520，530、MFC512，522，532、閥514，524，534來構成惰性氣體供給系。
含鹵素氣體經由氣體供給管310來供給時，含鹵素氣體供給系是亦可主要藉由氣體供給管310、MFC312及閥314來構成。經由氣體供給管320來供給水蒸氣(H2O)氣體等的還原性氣體時，亦可主要藉由氣體供給管320、MFC322及閥324來構成還原性氣體供給系。還原性氣體供給系是亦可更含噴嘴420。
含氫氧基氣體(亦即、含OH氣體)經由氣體供給管320來供給時，主要可藉由氣體供給管320、MFC322及閥324來構成含氫氧基氣體供給系。含氫氧基氣體供給系是亦可更包含噴嘴420。含氫氧基氣體供給系是亦可稱為「含OH氣體供給系」。
本實施形態的氣體供給的方法經由配置在以內管204的內壁及複數片的晶圓200的端部所定義的圓環狀的縱長的空間內的預備室201a內的噴嘴410，420，430來搬送氣體。然後，使氣體從被設在噴嘴410，420，430之與晶圓對向的位置的複數的氣體供給孔410a，420a，430a噴出至內管204內。更詳細是藉由噴嘴410的氣體供給孔410a、噴嘴420的氣體供給孔420a及噴嘴430的氣體供給孔430a來使原料氣體等朝向與晶圓200的表面平行方向噴出。
排氣孔(排氣口)204a是在內管204的側壁，被形成於與噴嘴410，420，430對向的位置之貫通孔，例如在鉛直方向細長開設的縫隙狀的貫通孔。從噴嘴410，420，430的氣體供給孔410a，420a，430a供給至處理室201內，流動於晶圓200的表面上的氣體是經由排氣孔204a來流至被形成於內管204與外管203之間的間隙所成的排氣路206內。然後，往排氣路206內流動的氣體是流至排氣管231內，往處理爐202外排出。
排氣孔204a是被設在與複數的晶圓200對向的位置，從氣體供給孔410a、420a、430a供給至處理室201內的晶圓200的附近的氣體是朝水平方向流動之後，經由排氣孔204a往排氣路206內流動。排氣孔204a是不限於構成為縫隙狀的貫通孔的情況，亦可藉由複數個的孔來構成。
在集合管209是設有將處理室201內的氣氛排氣的排氣管231。在排氣管231是從上游側依序連接有作為檢測出處理室201內的壓力的壓力檢測器(壓力檢測部)的壓力感測器245，APC(Auto Pressure Controller)閥243，作為真空排氣裝置的真空泵246。APC閥243是藉由在使真空泵246作動的狀態下開閉閥，可進行處理室201內的真空排氣及真空排氣停止，更藉由在使真空泵246作動的狀態下調節閥開度，可調整處理室201內的壓力。主要藉由排氣孔204a，排氣路206，排氣管231，APC閥243及壓力感測器245來構成排氣系。亦可思考將真空泵246含在排氣系。
在集合管209的下方是設有作為可氣密地閉塞集合管209的下端開口的爐口蓋體之密封蓋219。密封蓋219是被構成為從鉛直方向下側抵接於集合管209的下端。密封蓋219是例如由SUS等的金屬所成，被形成圓盤狀。在密封蓋219的上面是設有作為與集合管209的下端抵接的密封構件之O型環220b。在密封蓋219之與處理室201的相反側是設置有使收容晶圓200的晶舟217旋轉的旋轉機構267。旋轉機構267的旋轉軸255是貫通密封蓋219來連接至晶舟217。旋轉機構267是被構成為藉由使晶舟217旋轉來使晶圓200旋轉。密封蓋219是被構成為藉由作為在外管203的外部被垂直設置的昇降機構之晶舟昇降機115來昇降於鉛直方向。晶舟昇降機115是被構成為可藉由使密封蓋219昇降來將晶舟217搬入及搬出於處理室201內外。晶舟昇降機115是被構成為將晶舟217及被收容於晶舟217的晶圓200搬送於處理室201內外的搬送裝置(搬送機構)。
作為基板支撐具的晶舟217是被構成為使複數片例如25~200片的晶圓200以水平姿勢且彼此中心一致的狀態下取間隔配列於鉛直方向。晶舟217是例如以石英或SiC等的耐熱性材料所構成。在晶舟217的下部是例如由石英或SiC等的耐熱性材料所成的隔熱板218會以水平姿勢來多段(未圖示)支撐。藉由此構成，來自加熱器207的熱不易傳至密封蓋219側。但，本實施形態是不限於上述的形態。例如，亦可在晶舟217的下部不設隔熱板218，而設置構成為以石英或SiC等的耐熱性材料所構成的筒狀的構件之隔熱筒。
如圖10所示般，在內管204內是設置有作為溫度檢測器的溫度感測器263，根據藉由溫度感測器263所檢測出的溫度資訊來調整往加熱器207的通電量，藉此被構成為處理室201內的溫度會成為所望的溫度分布。溫度感測器263是與噴嘴410，420及430同樣地構成L字型，沿著內管204的內壁而設。
如圖11所示般，控制部(控制手段)的控制器121是構成為具備CPU(Central Processing Unit)121a，RAM (Random Access Memory)121b，記憶裝置121c，I/O埠121d的電腦。RAM121b，記憶裝置121c，I/O埠121d是被構成為可經由內部匯流排來與CPU121a交換資料。控制器121是連接例如被構成為觸控面板等的輸出入裝置122。
記憶裝置121c是例如以快閃記憶體、HDD (Hard Disk Drive)等所構成。在記憶裝置121c內是可讀出地儲存有控制基板處理裝置的動作的控制程式、記載有後述的半導體裝置的製造方法的程序或條件等的製程處方等。製程處方是被組合成使後述的半導體裝置的製造方法的各工程(各步驟)實行於控制器121，可取得預定的結果者，作為程式機能。以下，亦將此製程處方、控制程式等總簡稱為程式。在本案中使用稱為程式的言辭時，有只含製程處方單體時，只含控制程式單體時，或含製程處方及控制程式的組合時。RAM121b是被構成為暫時性保持藉由CPU121a所讀出的程式或資料等的記憶區域(工作區域)。
I/O埠121d是被連接至上述的MFC312，322，332，512，522，532、閥314，324，334，514，524，534、壓力感測器245、APC閥243、真空泵246、加熱器207、溫度感測器263、旋轉機構267、晶舟昇降機115等。
CPU121a是被構成為從記憶裝置121c讀出控制程式來實行，且按照來自輸出入裝置122的操作指令的輸入等，從記憶裝置121c讀出處方等。CPU121a是被構成為可按照讀出的處方的內容，控制MFC312，322，332，512，522，532之各種氣體的流量調整動作、閥314，324，334，514，524，534的開閉動作、APC閥243的開閉動作及APC閥243之根據壓力感測器245的壓力調整動作、根據溫度感測器263的加熱器207的溫度調整動作、真空泵246的起動及停止、旋轉機構267之晶舟217的旋轉及旋轉速度調節動作、晶舟昇降機115之晶舟217的昇降動作、朝晶舟217之晶圓200的收容動作等。
控制器121是可藉由將被儲存於外部記憶裝置(例如磁帶、軟碟或硬碟等的磁碟、CD或DVD等的光碟、MO等的光磁碟、USB記憶體或記憶卡等的半導體記憶體)123的上述程式安裝於電腦來構成。記憶裝置121c或外部記憶裝置123是構成為電腦可讀取的記錄媒體。以下，亦將該等總簡稱為記錄媒體。在本說明書中記錄媒體是有只含記憶裝置121c單體時，只含外部記憶裝置123單體時，或含其雙方時。朝電腦之程式的提供是亦可不使用外部記憶裝置123，利用網際網路或專線等的通訊手段來進行。
(2)基板處理工程(成膜工程)
利用圖12來說明在形成有矽氧化膜(SiO2 )作為底層膜的晶圓200上形成例如氮化鈦(TiN)膜的工程之一例，作為半導體裝置(裝置)的製造工程之一工程。形成氮化鈦膜的工程是利用上述基板處理裝置10的處理爐202來實行。在以下的說明中，構成基板處理裝置10的各部的動作是藉由控制器121來控制。
本實施形態的基板處理工程(半導體裝置的製造工程)是藉由實行下列工程，在晶圓200上的底層膜上生成氮化鈦膜，
將形成有矽氧化膜(SiO2 )作為底層膜的晶圓200搬入至處理室201的工程；
將含鹵素氣體的六氟化鎢(WF6 )氣體供給至形成有底層膜的晶圓200，切斷底層膜的結合而使在含鹵素氣體所含的鹵素成分(氟成分)結合，在晶圓200表面形成鹵素終端的工程；
將含氧成分及氫成分的含OH氣體的水蒸氣氣體供給至晶圓200，脫離鹵素成分，使OH基結合於空出的結合鍵，將晶圓200表面予以OH終端化的工程；及
在被OH終端化的晶圓200表面上形成氮化鈦膜的工程。
另外，在晶圓200表面形成鹵素終端的工程及將晶圓200表面予以OH終端化的工程是亦可分別實施複數次。另外，結合：在此晶圓200表面形成鹵素終端的工程，及將晶圓200表面予以OH終端化的工程，來稱為氫氟酸處理工程。而且，將在被OH終端化的晶圓200表面上形成氮化鈦膜的工程稱為成膜處理。
在本案中使用稱為「晶圓」的言辭時，有意味「晶圓本身」時，或意味「晶圓與被形成於其表面的預定的層或膜等的層疊體」時。在本案中使用稱為「晶圓的表面」的言辭時，有意味「晶圓本身的表面」時，或意味「被形成於晶圓上的預定的層或膜等的表面」時。在本案中使用稱為「基板」的言辭時，也與使用稱為「晶圓」的言辭時同義。
(晶圓搬入)
一旦複數片的晶圓200被裝填於晶舟217(晶圓裝入(charge))，則如圖9所示般，支撐複數片的晶圓200的晶舟217是藉由晶舟昇降機115來舉起而搬入至處理室201內(晶舟裝載)。在此狀態下，密封蓋219是成為隔著O型環220b來閉塞反應管203的下端開口的狀態。
(壓力調整及溫度調整)
以處理室201內成為所望的壓力(真空度)之方式，藉由真空泵246來真空排氣。此時，處理室201內的壓力是以壓力感測器245來測定，根據此被測定的壓力資訊，反餽控制APC閥243(壓力調整)。真空泵246是至少對於晶圓200的處理完了為止的期間是維持使常時作動的狀態。並且，以處理室201內成為所望的溫度之方式，藉由加熱器207來加熱。此時，以處理室201內成為所望的溫度分布之方式，根據溫度感測器263所檢測出的溫度資訊，反餽控制往加熱器207的通電量(溫度調整)。加熱器207之處理室201內的加熱是至少對於晶圓200的處理完了為止的期間是繼續進行。
A.氫氟酸處理工程
首先，藉由氫氟酸處理工程，在底層膜的矽氧化膜的表面產生數量密度高的OH終端。
A-1：[鹵素終端工程](WF6 氣體供給)
開啟閥314，在氣體供給管310內流動處理氣體的WF6 氣體。WF6 氣體是藉由MFC312來流量調整，從噴嘴410的氣體供給孔410a供給至處理室201內，從排氣管231排氣。此時，對於晶圓200供給WF6 氣體。與此並行開啟閥514，在氣體供給管510內流動N2 氣體等的惰性氣體。流動於氣體供給管510內的N2 氣體是藉由MFC512來流量調整，與WF6 氣體一起供給至處理室201內，從排氣管231排氣。此時，為了防止往噴嘴420，430內之WF6 氣體的侵入，而開啟閥524，534，在氣體供給管520，530內流動N2 氣體。N2 氣體是經由氣體供給管320，330、噴嘴420，430來供給至處理室201內，從排氣管231排氣。
此時調整APC閥243，將處理室201內的壓力予以例如5~1000Pa的範圍內的壓力。以MFC312來控制的WF6 氣體的供給流量是予以例如5~500sccm的範圍內的流量。以MFC512，522，532來控制的N2 氣體的供給流量是分別予以例如10~1000sccm的範圍內的流量。此時加熱器207的溫度是設定成晶圓200的溫度會成為例如200~400℃的範圍內的溫度之類的溫度。
此時在處理室201內流動的氣體是WF6 氣體與N2 氣體。藉由WF6 的供給，晶圓200表面的結合會被斷開而使含在WF6 氣體的氟成分(F)結合，在晶圓200表面形成鹵素終端。
將形成有如此的鹵素終端的樣子顯示於圖13。圖13(A)是表示形成有根據WF6 氣體之暴露前的矽氧化膜的晶圓200表面的樣子的模型圖，圖13(B)是表示WF6 氣體剛被供給之後的晶圓200表面的狀態的模型圖，圖13(C)是表示根據WF6 氣體之暴露後的晶圓200表面的樣子的模型圖。
然後，開始WF6 氣體的供給之後經過預定時間後，關閉氣體供給管310的閥314，停止WF6 氣體的供給。
若參照圖13(C)，則可知在根據WF6 氣體之暴露後的晶圓200表面是矽氧化膜表面會藉由氟成分來被終端(鹵素終端)。
A-2：[第1淨化工程](殘留氣體除去)
其次，一旦WF6 氣體的供給被停止，則進行將處理室201內的氣體排氣的淨化處理。此時排氣管231的APC閥243是保持開啟，藉由真空泵246來將處理室201內真空排氣，從處理室201內排除殘留於處理室201內的未反應的WF6 氣體或將矽氧化膜表面予以鹵素終端後的WF4 氣體。此時閥514，524是保持開啟，維持N2 氣體之往處理室201內的供給。N2 氣體是作為淨化氣體作用，可提高從處理室201內排除殘留於處理室201內的未反應的WF6 氣體或WF4 氣體的效果。
(實施預定次數)
藉由進行1次以上(預定次數(n次))依序進行上述鹵素終端工程及第1淨化工程的循環，在晶圓200上所形成的矽氧化膜表面是被鹵素終端。
另外，在上述的形成鹵素終端的工程中，WF6 氣體的供給及排氣會交替地進行。若WF6 氣體與底層膜的矽氧化膜反應而產生的副生成物(例如WF4 )滯留於晶圓200上，則有可能因為該等的副生成物而妨礙含OH氣體到達晶圓200上。因此，將如此的副生成物排氣。藉此防止副生成物所造成的弊害的發生，使形成連續性的鹵素終端。
A-3：[OH終端工程](H2 O氣體供給)
其次，除去處理室201內的殘留氣體之後，開啟閥324，在氣體供給管320內流動H2 O氣體作為處理氣體。H2 O氣體是藉由MFC322來流量調整，從噴嘴420的氣體供給孔420a供給至處理室201內，從排氣管231排氣。此時對於晶圓200供給H2 O氣體。與此並行開啟閥524，在氣體供給管520內流動N2 氣體。流動於氣體供給管520內的N2 氣體是藉由MFC522來流量調整。N2 氣體是與H2 O氣體一起供給至處理室201內，從排氣管231排氣。此時，為了防止往噴嘴410，430內之H2 O氣體的侵入，而開啟閥514，534，在氣體供給管510，530內流動N2 氣體。N2 氣體是經由氣體供給管310，330、噴嘴410，430來供給至處理室201內，從排氣管231排氣。
此時調整APC閥243，將處理室201內的壓力予以例如100~1000Pa的範圍內的壓力。以MFC322來控制的H2 O氣體的供給流量是予以例如10~500sccm的範圍內的流量。以MFC512，522，532來控制的N2 氣體的供給流量是分別予以例如10~1000sccm的範圍內的流量。對晶圓200供給H2 O氣體的時間是予以例如5~1000秒的範圍內的時間。此時加熱器207的溫度是設定成晶圓200的溫度會成為例如200~400℃的範圍內的溫度之類的溫度。
此時在處理室201內流動的氣體是H2 O氣體與N2 氣體。H2 O氣體是脫離在鹵素終端工程中將底層膜表面予以鹵素終端後的鹵素成分，使OH基結合於空的結合鍵，而將晶圓200表面予以OH終端化。
將形成有如此的OH終端的樣子顯示於圖14。圖14(A)是表示H2 O氣體剛被供給之後的晶圓200表面的狀態的模型圖，圖14(B)是表示根據H2 O氣體之暴露後的晶圓200表面的樣子的模型圖。
然後，開始H2 O氣體的供給之後經過預定時間後，關閉氣體供給管320的閥324，停止H2 O氣體的供給。
若參照圖14(B)，則可知在根據H2 O氣體之暴露後的晶圓200表面是矽氧化膜表面會藉由OH基來被終端，被OH終端化。
A-4：[第2淨化工程](殘留氣體除去)
其次，一旦H2 O氣體的供給停止，則藉由與上述第1淨化工程同樣的處理程序，進行將處理室201內的氣體排氣的淨化處理。此時排氣管231的APC閥243是保持開啟，藉由真空泵246來將處理室201內真空排氣，從處理室201內排除殘留於處理室201內的未反應的H2 O氣體或將被鹵素終端的矽氧化膜予以OH終端而產生的HF氣體。並且，此時閥514，524是保持開啟，維持N2 氣體之往處理室201內的供給。N2 氣體是作為淨化氣體作用，可提高從處理室201內排除殘留於處理室201內的各種氣體的效果。
(實施預定次數)
藉由進行1次以上(預定次數(m次))依序進行上述OH終端工程、第2淨化工程的循環，來進行將被鹵素終端化的晶圓200表面予以OH終端化的處理。
另外，在上述的形成OH終端的工程中，H2 O氣體的供給及排氣會交替地進行。若H2 O氣體與鹵素終端反應，則帶正電的氫及帶負電的氟會在矽氧化膜表面產生，但被分離的氫是所欲與矽氧化膜表面的氟結合。然後，一旦被分離的氫與矽氧化膜表面的氟結合，則妨礙OH基與矽氧化膜的Si的結合。因此，藉由將帶正電的氫或帶負電的氟排氣，可防止如此的弊害的發生，使形成連續性的OH終端。
另外，藉由在鹵素終端工程與OH終端工程之間具有上述的第1淨化工程，在形成鹵素終端的工程與OH終端化的工程之間存在有將收容晶圓200的處理室201的氣氛排氣的工程。一旦含鹵素氣體的WF6 與含OH氣體的H2 O氣體同時存在於處理室201內，則該等的氣體彼此間會在處理室201內反應，藉由該反應而生成的副生成物會滯留於晶圓200上，妨礙H2 O氣體到達晶圓200。又，若副生成物附著於晶圓200上，則當該副生成物與目的的膜為不同的成分時，對於生成的膜而言是成為雜質。因此，藉由在形成鹵素終端的工程與OH終端化的工程之間設置排氣工程，可將被生成的副生成物排氣，防止如此的弊害的發生。
又，藉由含鹵素氣體與含OH氣體的反應而產生HF氣體時，因為此HF氣體而使排氣管腐蝕。因此，在形成鹵素終端的工程與OH終端化的工程之間設置排氣工程，將被生成的副生成物排氣。藉由將副生成物排氣，可防止副生成物所造成的弊害的發生。
B.成膜處理工程
其次，藉由氫氟酸處理工程，在矽氧化膜的表面被OH終端化的晶圓200上生成氮化鈦(TiN)膜。
B-1：[第1工程]
(TiCl4 氣體供給)
開啟閥314，在氣體供給管310內流動原料氣體的TiCl4 氣體。TiCl4 氣體是藉由MFC312來流量調整，從噴嘴410的氣體供給孔410a供給至處理室201內，從排氣管231排氣。此時，對於晶圓200供給TiCl4 氣體。與此並行開啟閥514，在氣體供給管510內流動N2 氣體等的惰性氣體。流動於氣體供給管510內的N2 氣體是藉由MFC512來流量調整，與TiCl4 氣體一起供給至處理室201內，從排氣管231排氣。此時，為了防止往噴嘴420，430內之TiCl4 氣體的侵入，而開啟閥524，534，在氣體供給管520，530內流動N2 氣體。N2 氣體是經由氣體供給管320，330、噴嘴420，430來供給至處理室201內，從排氣管231排氣。
此時調整APC閥243，將處理室201內的壓力予以例如10~1000Pa的範圍內的壓力，例如50Pa。以MFC312來控制的TiCl4 氣體的供給流量是予以例如0.01~1slm的範圍內的流量。以MFC512，522，532來控制的N2 氣體的供給流量是分別予以例如0.1~2slm的範圍內的流量。對晶圓200供給TiCl4 氣體的時間是予以例如0.1~60秒的範圍內的時間。此時加熱器207的溫度是設定成晶圓200的溫度會成為例如200~600℃的範圍內的溫度，例如250℃之類的溫度。
此時在處理室201內流動的氣體是僅TiCl4 氣體與N2 氣體。藉由TiCl4 氣體的供給，在晶圓200(表面的底層膜)上形成含Ti層。含Ti層是亦可為含Cl的Ti層，或亦可為TiCl4 的吸附層，或亦可為包含該等的雙方。
B-2：[第2工程](殘留氣體除去)
形成含Ti層之後，關閉閥314，停止TiCl4 氣體的供給。
然後，從處理室201內排除殘留於處理室201內的未反應或對含Ti層的形成貢獻後的TiCl4 氣體或反應副生成物。
B-3：[第3工程](NH3 氣體供給)
除去處理室201內的殘留氣體之後，開啟閥334，在氣體供給管330內流動NH3 氣體作為反應氣體。NH3 氣體是藉由MFC332來流量調整，從噴嘴430的氣體供給孔430a供給至處理室201內，從排氣管231排氣。此時對於晶圓200供給NH3 氣體。與此並行開啟閥534，在氣體供給管530內流動N2 氣體。流動於氣體供給管530內的N2 氣體是藉由MFC532來流量調整。N2 氣體是與NH3 氣體一起被供給至處理室201內，從排氣管231排氣。此時，為了防止往噴嘴410，420內之NH3 氣體的侵入，而開啟閥514，524，在氣體供給管510，520內流動N2 氣體。N2 氣體是經由氣體供給管310，320、噴嘴410，420來供給至處理室201內，從排氣管231排氣。
此時調整APC閥243，將處理室201內的壓力予以例如10~2000Pa的範圍內的壓力，例如50Pa。以MFC332來控制的NH3 氣體的供給流量是予以例如0.1~ 10slm的範圍內的流量。以MFC512，522，532來控制的N2 氣體的供給流量是分別予以例如0.1~10slm的範圍內的流量。對晶圓200供給NH3 氣體的時間是予以例如10~200秒的範圍內的時間。此時的加熱器207的溫度是被設定成與TiCl4 氣體供給步驟同樣的溫度。
此時在處理室201內流動的氣體是僅NH3 氣體與N2 氣體。NH3 氣體是在第1工程與被形成於晶圓200上的含Ti層的至少一部分置換反應。置換反應時，在含Ti層所含的Ti與在NH3 氣體所含的N會結合，而在晶圓200上形成含Ti及N的TiN層。
B-2：[第4工程](殘留氣體除去)
形成TiN層之後，關閉閥334，停止NH3 氣體的供給。
然後，藉由和上述的第2工程同樣的處理程序，從處理室201內排除殘留於處理室201內的未反應或貢獻TiN層的形成之後的NH3 氣體或反應副生成物。
(實施預定次數)
藉由進行1次以上(預定次數(k次))依序進行上述第1工程~第4工程的循環，在晶圓200上形成預定的厚度(例如0.5~5.0nm)的TiN層。上述的循環是重複複數次為理想。
(後淨化及大氣壓恢復)
從氣體供給管510，520，530的各者供給N2 氣體至處理室201內，從排氣管231排氣。N2 氣體是作為淨化氣體作用，藉此處理室201內會以惰性氣體來淨化，殘留於處理室201內的氣體或副生成物會從處理室201內除去(後淨化)。然後，處理室201內的氣氛會被置換成惰性氣體(惰性氣體置換)，處理室201內的壓力會被恢復成常壓(大氣壓恢復)。
(晶圓搬出)
然後，密封蓋219會藉由晶舟昇降機115來下降，反應管203的下端會被開口。然後，處理完了晶圓200會在被支撐於晶舟217的狀態下從反應管203的下端搬出至反應管203的外部(晶舟卸載)。然後，處理完了的晶圓200從晶舟217取出(晶圓排出(discharge))。
(3)本案之一實施形態的效果
在本實施形態中，首先藉由WF6 氣體來將底層膜表面予以鹵素終端，然後藉由水蒸氣(H2 O)來將底層膜表面予以OH終端化。其理由是在H2 O單體因為切斷底層膜表面的結合的力弱，所以底層膜表面與H2 O會反應而作為OH終端的活化能量高，無法形成充分的密度的OH終端。因此，首先藉由切斷底層膜表面的結合的力強的WF6 氣體來將底層膜表面予以鹵素終端。然後，鹵素終端與H2 O反應而置換成OH終端的反應是活化能量低，可容易置換成OH終端。
其結果，若根據本實施形態，則將形成薄膜之前的底層膜表面予以OH終端化而產生數量密度高的吸附地點。因此，若根據本實施形態，則可提供一種能形成具有均一性高的薄膜的半導體裝置之技術。
(4)實驗例
其次，說明有關在上述說明之形成有OH終端的矽氧化膜上形成氮化鈦(TiN)膜的情況，及在未形成有OH終端的矽氧化膜上形成氮化鈦膜的情況，在所被生成的TiN膜有怎樣的差。另外，為人所知OH終端是藉由800℃退火處理來除去。因此，以在氫氟酸處理後進行800℃退火處理的晶圓作為未形成有OH終端的晶圓進行比較。
另外，在氫氟酸處理後，底層膜的矽氧化膜表面是如圖8(A)所示般，被成為吸附地點的OH基所覆蓋，但進行800℃退火處理之後是如圖8(B)所示般，可想像OH基是幾乎不存在，成為吸附地點的是部分地存在的缺陷部位(懸浮鍵)。
說明如此的氫氟酸處理後的矽氧化膜，及在於氫氟酸處理後更進行800℃退火處理之後的矽氧化膜形成TiN膜的結果。另外，本實驗例是如在上述的實施形態中說明般使用TiCl4 作為Ti原料，使用NH3 作為N原料，以溫度250℃、壓力50Pa來進行膜厚2nm程度的TiN膜的成膜處理。
圖15是表示在進行800℃退火處理之後形成TiN膜的情況的結果，亦即在吸附地點的數量密度低的底層膜上形成TiN膜的情況的TiN膜成膜後的熱氧化膜表面的SEM(Scanning Electron Microscope：掃描電子顯微鏡)畫像。在圖15所示的SEM畫像中，因為在成為吸附地點的OH基的數量密度低的狀態下進行氮化鈦膜的形成處理，所以可知成為不連續的膜。
其次，在圖16顯示在氫氟酸處理後成膜的TiN膜的電阻率，及在800℃退火處理後成膜的TiN膜的電阻率。在800℃退火處理後的OH基被除去的表面成膜的TiN膜的電阻率要比在以氫氟酸處理後的OH基所覆蓋的表面成膜後的TiN膜還高。可想像在800℃退火處理後的OH基被除去的表面成膜的TiN膜是因為膜形成不連續，所以電阻率變高。由以上的結果可知藉由進行底層膜表面的OH終端化，可取得均一且連續性的薄膜。
[變形例]
另外，上述實施形態是說明有關使用六氟化鎢(WF6 )氣體作為含鹵素氣體的情況，但本案是不限為如此的情況。使用三氟化氯(ClF3 )氣體、三氟化氮(NF3 )氣體、氟化氫(HF)氣體、氟(F2 )氣體等的其他的氣體作為含鹵素氣體的情況也同樣可適用本案。
同樣，上述實施形態是說明有關使用水蒸氣(H2 O)氣體作為含氧成分及氫成分的含OH氣體的情況，但本案是不限於如此的情況。使用過氧化氫(H2 O2 )氣體等的其他的氣體作為含OH氣體的情況也可同樣可適用本案。
又，上述實施形態是利用將以矽氧化膜(SiO2 )作為底層膜的表面予以OH終端化的情況進行說明，但本案是不限於如此的情況。例如，將矽膜(Si)、矽氮化膜(SiN)、氧化鋁膜(AlO)、氧化鉿膜(HfO)、氧化鋯膜(ZrO)等的底層膜的表面予以OH終端化的情況也同樣可適用本案。
以上，說明了本案的各種典型的實施形態，但本案是不限於該等的實施形態，亦可適當組合利用。
10‧‧‧基板處理裝置
121‧‧‧控制器
200‧‧‧晶圓(基板)
201‧‧‧處理室
圖1是用以說明三次元地構成電極的三次元構造的半導體裝置的構造的圖。
圖2是用以依序說明產生圖1所示的半導體裝置時的具體的處理的流程圖。
圖3(A)是用以說明電洞形成工程S110的側面圖，(B)是從上面看的圖。
圖4(A)是用以說明電洞充填工程S112的側面圖，(B)是用以說明層疊膜108的圖。
圖5是用以說明犧牲膜除去工程S114的圖。
圖6是用以說明有關膜組成的不均一性所引起的問題的圖。
圖7(A)是用以說明在成膜初期的核形成密度為高的情況，鄰接的核彼此間合體而形成連續性的膜的樣子的圖，(B)是用以說明在成膜初期的核形成密度為低的情況，鄰接的核彼此間未合體而形成不均一的膜的樣子的圖。
圖8(A)是表示根據氫氧基(OH基)之OH終端成為吸附地點時的樣子的圖，(B)是表示結合斷開的缺陷部位(懸浮鍵)成為吸附地點時的樣子。
圖9是表示本案之一實施形態的基板處理裝置的縱型處理爐的概略的縱剖面圖。
圖10是圖9的A-A線概略橫剖面圖。
圖11是本案之一實施形態的基板處理裝置的控制器的概略構成圖，以方塊圖來表示控制器的控制系的圖。
圖12是表示本案之一實施形態的氣體供給的時機的圖。
圖13(A)是表示形成有根據WF6 氣體之暴露前的矽氧化膜的晶圓200表面的樣子的模型圖，(B)是表示將晶圓200表面藉由WF6 氣體來剛暴露之後的狀態的模型圖，(C)是表示根據WF6 氣體之暴露後的晶圓200表面的樣子的模型圖。
圖14(A)是表示剛供給H2 O氣體之後的晶圓200表面的狀態的模型圖，(B)是表示根據H2 O氣體之暴露後的晶圓200表面的樣子的模型圖。
圖15是表示在吸附地點的數量密度低的底層膜上形成TiN膜時的TiN膜成膜後的熱氧化膜表面的SEM畫像的圖。
圖16是表示在氫氟酸處理後成膜的TiN膜的電阻率，及在800℃退火處理後成膜的TiN膜的電阻率的圖。

Claims (18)

  1. 一種半導體裝置的製造方法，其特徵係具有： (a)供給含鹵素氣體至表面形成有底層膜的基板，而在前述基板表面形成鹵素終端的工程；及 (b)將含氧成分及氫成分的含OH氣體供給至前述基板，而將前述基板表面予以OH終端化的工程。
  2. 如申請專利範圍第1項之半導體裝置的製造方法，其中，在前述(a)工程與前述(b)工程之間，係具有將收容有前述基板的處理室的氣氛排氣的工程。
  3. 如申請專利範圍第1項之半導體裝置的製造方法，其中，在前述(b)工程，係交替進行前述含OH氣體的供給及排氣。
  4. 如申請專利範圍第1項之半導體裝置的製造方法，其中，在前述(a)工程，係交替進行前述含鹵素氣體的供給及排氣。
  5. 如申請專利範圍第2項之半導體裝置的製造方法，其中，在前述(a)工程，係交替進行前述含鹵素氣體的供給及排氣。
  6. 如申請專利範圍第3項之半導體裝置的製造方法，其中，在前述(a)工程，係交替進行前述含鹵素氣體的供給及排氣。
  7. 如申請專利範圍第1項之半導體裝置的製造方法，其中，前述(b)工程，係於前述(a)工程之後進行。
  8. 如申請專利範圍第7項之半導體裝置的製造方法，其中，在前述(b)工程之後，使進行： (c)供給原料氣體至前述基板的工程；及 (d)供給反應氣體至前述基板的工程。
  9. 如申請專利範圍第1項之半導體裝置的製造方法，其中，在前述(a)工程，被供給前述含鹵素氣體的前述底層膜，係具有不連續的吸附地點。
  10. 如申請專利範圍第1項之半導體裝置的製造方法，其中，前述含鹵素氣體，係含氟元素。
  11. 一種基板處理裝置，其特徵係具有： 處理室，其係收容基板； 含鹵素氣體供給部，其係將含鹵素氣體供給至前述處理室； 含OH氣體供給部，其係將含氧成分及氫成分的含OH氣體供給至前述處理室；及 控制部，其係被構成為控制前述含鹵素氣體供給部與前述含OH氣體供給部，而進行： (a)供給含鹵素氣體至表面形成有底層膜的基板，而在前述基板表面形成鹵素終端的處理；及 (b)將含OH氣體供給至前述基板，脫離前述鹵素成分，使OH基結合於空出的結合鍵，將前述基板表面予以OH終端化的處理。
  12. 如申請專利範圍第11項之基板處理裝置，其中，具有：將前述處理室的氣氛排氣的排氣部， 前述控制部，係被構成為在前述(b)處理，控制前述含OH氣體供給部及前述排氣部，使得交替進行前述含OH氣體的供給及排氣。
  13. 如申請專利範圍第11項之基板處理裝置，其中，具有：將前述處理室的氣氛排氣的排氣部， 前述控制部，係被構成為在前述(a)處理，控制前述含鹵素氣體供給部及前述排氣部，使得交替進行前述含鹵素氣體的供給及排氣。
  14. 如申請專利範圍第12項之基板處理裝置，其中，前述控制部，係被構成為在前述(a)處理，控制前述含鹵素氣體供給部及前述排氣部，使得交替進行前述含鹵素氣體的供給及排氣。
  15. 一種記錄媒體，係記錄有藉由電腦來使下列程序實行於前述基板處理裝置的程式之電腦可讀取的記錄媒體， (a)對於收容有表面形成有底層膜的基板的基板處理裝置的處理室供給含鹵素氣體，而在前述基板表面形成鹵素終端的程序；及 (b)將含氧成分及氫成分的含OH氣體供給至前述基板，而將前述基板表面予以OH終端化的程序。
  16. 如申請專利範圍第15項之記錄媒體，其中，在前述(b)程序，係使前述含OH氣體的供給及排氣交替地進行。
  17. 如申請專利範圍第15項之記錄媒體，其中，在前述(a)程序，係使前述含鹵素氣體的供給及排氣交替地進行。
  18. 如申請專利範圍第16項之記錄媒體，其中，在前述(a)程序，係使前述含鹵素氣體的供給及排氣交替地進行。
TW108106401A 2018-03-27 2019-02-26 半導體裝置的製造方法、基板處理裝置及記錄媒體 TW201942981A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-059822 2018-03-27
JP2018059822A JP2019175911A (ja) 2018-03-27 2018-03-27 半導体装置の製造方法、基板処理装置およびプログラム

Publications (1)

Publication Number Publication Date
TW201942981A true TW201942981A (zh) 2019-11-01

Family

ID=68057292

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108106401A TW201942981A (zh) 2018-03-27 2019-02-26 半導體裝置的製造方法、基板處理裝置及記錄媒體

Country Status (5)

Country Link
US (1) US20190304791A1 (zh)
JP (1) JP2019175911A (zh)
KR (1) KR102206178B1 (zh)
CN (1) CN110310884A (zh)
TW (1) TW201942981A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102660213B1 (ko) * 2019-03-06 2024-04-23 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 프로그램, 기판 처리 장치 및 기판 처리 방법
KR102128328B1 (ko) 2019-09-16 2020-06-30 디씨에스이엔지 주식회사 파이프 가공 캐리지
CN112164697B (zh) * 2020-09-28 2021-12-17 长江存储科技有限责任公司 一种半导体器件的制备方法、半导体结构
JP2022124908A (ja) * 2021-02-16 2022-08-26 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
WO2004040642A1 (en) * 2002-10-29 2004-05-13 Asm America, Inc. Oxygen bridge structures and methods
US20060199399A1 (en) * 2005-02-22 2006-09-07 Muscat Anthony J Surface manipulation and selective deposition processes using adsorbed halogen atoms
US8993055B2 (en) * 2005-10-27 2015-03-31 Asm International N.V. Enhanced thin film deposition
US8778816B2 (en) * 2011-02-04 2014-07-15 Applied Materials, Inc. In situ vapor phase surface activation of SiO2
JP6125846B2 (ja) * 2012-03-22 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
WO2015136673A1 (ja) * 2014-03-13 2015-09-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び記録媒体
JP6529348B2 (ja) * 2015-06-05 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6775322B2 (ja) * 2015-09-25 2020-10-28 東京エレクトロン株式会社 ＴｉＯＮ膜の成膜方法
JP6436887B2 (ja) 2015-09-30 2018-12-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
JP6910118B2 (ja) * 2016-08-05 2021-07-28 東京エレクトロン株式会社 成膜方法および成膜システム、ならびに表面処理方法

Also Published As

Publication number Publication date
KR20190113548A (ko) 2019-10-08
KR102206178B1 (ko) 2021-01-22
US20190304791A1 (en) 2019-10-03
CN110310884A (zh) 2019-10-08
JP2019175911A (ja) 2019-10-10

Similar Documents

Publication Publication Date Title
JP6980106B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
JP6476369B2 (ja) クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
TW201942981A (zh) 半導體裝置的製造方法、基板處理裝置及記錄媒體
TWI543339B (zh) 製造半導體裝置之方法、處理基板之方法、基板處理設備及記錄媒體
KR102640002B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 기록매체, 및 프로그램
JP2017005016A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102660213B1 (ko) 반도체 장치의 제조 방법, 프로그램, 기판 처리 장치 및 기판 처리 방법
TW202144606A (zh) 半導體裝置之製造方法、程式及基板處理裝置
US20240055259A1 (en) Method of manufacturing semiconductor device, non-transitory computer-readable recording medium and substrate processing apparatus
JP6847202B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6559902B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TWI831062B (zh) 半導體裝置的製造方法，程式，基板處理方法及基板處理裝置
WO2017212728A1 (ja) 処理方法、半導体装置の製造方法及び基板処理装置
JP7047117B2 (ja) 半導体装置の製造方法、基板処理装置及び記録媒体
JP7372336B2 (ja) 基板処理方法、プログラム、基板処理装置及び半導体装置の製造方法
TWI789622B (zh) 半導體裝置的製造方法，程式及基板處理裝置
TWI830089B (zh) 基板處理方法、半導體裝置之製造方法、程式及基板處理裝置
JP7110468B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法。
WO2018061109A1 (ja) 半導体装置の製造方法
TW202314030A (zh) 塗布方法、基板處理裝置、程式、基板處理方法及半導體裝置的製造方法