JP2022116742A - 基板処理方法および基板処理装置 - Google Patents

基板処理方法および基板処理装置 Download PDF

Info

Publication number
JP2022116742A
JP2022116742A JP2021013072A JP2021013072A JP2022116742A JP 2022116742 A JP2022116742 A JP 2022116742A JP 2021013072 A JP2021013072 A JP 2021013072A JP 2021013072 A JP2021013072 A JP 2021013072A JP 2022116742 A JP2022116742 A JP 2022116742A
Authority
JP
Japan
Prior art keywords
mask
gas
film
substrate processing
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021013072A
Other languages
English (en)
Inventor
翔 熊倉
Sho Kumakura
裕輔 瀧野
Yusuke Takino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2021013072A priority Critical patent/JP2022116742A/ja
Priority to TW111102021A priority patent/TW202236370A/zh
Priority to KR1020220009298A priority patent/KR20220110096A/ko
Priority to CN202210071088.0A priority patent/CN114823329A/zh
Priority to US17/586,251 priority patent/US20220246440A1/en
Publication of JP2022116742A publication Critical patent/JP2022116742A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】基板上に形成されるパターンの形状異常を抑制できる基板処理方法および基板処理装置を提供する。【解決手段】基板処理方法は、ａ）エッチング対象膜と、エッチング対象膜上に形成された第１のマスクと、第１のマスク上に形成され、第１のマスクと膜種が異なり、開口を有する第２のマスクとを備える基板を提供する工程と、ｂ）第２のマスクに対して選択的に第１のマスクをエッチングし、第１のマスクの少なくとも一部の開口寸法が第２のマスクの底部の開口寸法よりも大きい開口を形成する工程と、ｃ）エッチング対象膜をエッチングする工程とを有する。【選択図】図２

Description

本開示は、基板処理方法および基板処理装置に関する。
半導体装置の集積が水平方向だけでなく垂直方向にも進むに伴い、半導体装置の製造過程において形成されるパターンのアスペクト比も高くなっている。たとえば、３Ｄ ＮＡＮＤの製造では多数の金属配線層を貫通する方向にチャネルホールを形成する。６４層のメモリセルを形成する場合であれば、チャネルホールのアスペクト比は４５になる。
高アスペクト比のパターンを高精度に形成するため様々な手法が提案されている。たとえば、半導体基板の誘電体材料に形成された開口にエッチングと成膜とを繰り返し実行することで、横方向へのエッチングを抑制する手法が提案されている（特許文献１）。
米国特許出願公開第２０１６／０３４３５８０号明細書
本開示は、基板上に形成されるパターンの形状異常を抑制できる基板処理方法および基板処理装置を提供する。
本開示の一態様による基板処理方法は、ａ）エッチング対象膜と、エッチング対象膜上に形成された第１のマスクと、第１のマスク上に形成され、第１のマスクと膜種が異なり、開口を有する第２のマスクとを備える基板を提供する工程と、ｂ）第２のマスクに対して選択的に第１のマスクをエッチングし、第１のマスクの少なくとも一部の開口寸法が第２のマスクの底部の開口寸法よりも大きい開口を形成する工程と、ｃ）エッチング対象膜をエッチングする工程とを有する。
本開示によれば、基板上に形成されるパターンの形状異常を抑制できる。
図１は、垂直マスクとテーパマスクを用いた場合のＣＤの一例を示す図である。 図２は、本開示の一実施形態における基板処理方法の一例を示すフローチャートである。 図３は、本実施形態における基板処理方法により形成されるパターンの一例を示す図である。 図４は、本実施形態においてターゲットとするパターン構造の一例を示す図である。 図５は、本実施形態における実施例と比較例との実験結果の一例を示す図である。 図６は、本実施形態における基板処理装置の一例を示す図である。
以下に、開示する基板処理方法および基板処理装置の実施形態について、図面に基づいて詳細に説明する。なお、以下の実施形態により開示技術が限定されるものではない。
なお、以下の説明中、「パターン」とは基板上に形成された形状全般を指す。パターンは例えば、ホール、トレンチ、ラインアンドスペース等、基板上に形成された複数の形状全体を指す。また、「開口」とは基板上に形成されたパターンのうち、基板の厚み方向に窪んだ形状の部分を指す。また、開口は、窪んだ形状の内周面である「側壁」、窪んだ形状の底部分である「底部」、および、側壁と連続する、側壁近傍の基板表面である「頂部」を有する。また、開口により形成される空間中、横方向寸法を「開口寸法」と呼ぶ。「開口」という用語は、底部および側壁により囲まれる空間全体または空間の任意の位置を指すためにも使用する。
「縦方向」は、基板上に形成された複数の膜の膜厚方向を指す。縦方向は、基板表面に対して略垂直な方向である。「横方向」は、基板表面に対して平行な方向を指す。横方向は、縦方向に対して略垂直である。なお、縦方向および横方向のいずれも厳密に一つの方向のみを指すのではなく、一定の誤差を許容する。
エッチング対象膜にアスペクト比が高い垂直形状のパターンをエッチングする場合、マスクにおける開口についても、底部がテーパ形状よりも垂直形状となっている場合の方が好ましいと考えられている。ところが、エッチング対象膜のマスク直下の部分では、保護膜やエッチング中のデポ等が付着し、Ｂａｒ－ＣＤ（Critical Dimension）が大きくなる場合がある。ここで、Ｂａｒ－ＣＤは、エッチングされずに残る部分（以下、バーともいう。）の寸法を表している。なお、エッチングされる開口の寸法は、Ｓｐａｃｅ－ＣＤと表す。そこで、基板上に形成されるパターンの垂直加工性を向上させて、当該パターンの形状異常を抑制することが期待されている。
［垂直マスクとテーパマスクを用いた場合のＣＤ］
まず、図１を用いて垂直マスクとテーパマスクを用いた場合のＣＤについて説明する。図１は、垂直マスクとテーパマスクを用いた場合のＣＤの一例を示す図である。図１の（Ａ）は、垂直マスクを用いた場合である。図１の（Ａ）に示す基板１００は、下地膜１０１の上にエッチング対象膜１０２とマスク１０３とが形成されている。マスク１０３は、開口の底部の側壁が垂直となっている。基板１００に対してエッチングを行った場合、エッチング対象膜１０２のバー１０２ａは、マスク１０３の直下のＣＤ１０４と上部のＣＤ１０５とが、中間部のＣＤ１０６と底部のＣＤ１０７に比べて大きくなっている。ここで、ＣＤ１０４～１０７はＢａｒ－ＣＤであり、エッチングされた孔のＣＤ１０８は、Ｓｐａｃｅ－ＣＤである。
図１の（Ｂ）は、テーパマスクを用いた場合である。図１の（Ｂ）に示す基板１１０は、下地膜１１１の上にエッチング対象膜１１２とマスク１１３とが形成されている。マスク１１３は、開口の底部の側壁がテーパ形状となっている。基板１１０に対してエッチングを行った場合、エッチング対象膜１１２のバー１１２ａは、マスク１１３の直下のＣＤ１１４が、上部のＣＤ１１５と、中間部のＣＤ１１６と、底部のＣＤ１１７とに比べて大きくなっている。ここで、ＣＤ１１４～１１７はＢａｒ－ＣＤであり、エッチングされた孔のＣＤ１１８は、Ｓｐａｃｅ－ＣＤである。図１の（Ａ），（Ｂ）に示すように、垂直マスクやテーパマスクを用いた場合、マスク直下の垂直加工性が低下する場合がある。
［本実施形態における基板処理方法］
次に、図２および図３を用いて本実施形態における基板処理方法について説明する。図２は、本開示の一実施形態における基板処理方法の一例を示すフローチャートである。図３は、本実施形態における基板処理方法により形成されるパターンの一例を示す図である。
図２に示すように、まず、被処理体である基板２００を提供する（ステップＳ１）。図３の（Ａ）に示すように、基板２００は、下地膜２０１上にエッチング対象膜２０２と、第１のマスク２０３と、第２のマスク２０４とが形成されている。第２のマスク２０４は、第１のマスク２０３と膜種が異なっている。
次に、第２のマスク２０４に開口２０５を形成する（ステップＳ２）。ステップＳ２では、例えば、第２のマスク２０４上に開口を有する第３のマスク（図示せず）を形成し、この第３のマスクを用いて第２のマスク２０４に開口２０５を形成する。図３の（Ｂ）に示すように、第２のマスク２０４に形成された開口２０５の底部２０６は、第１のマスク２０３の上面が露出した状態となっている。なお、ステップＳ１において、第２のマスク２０４に予め開口２０５が形成された状態の基板２００を被処理体として提供する場合には、ステップＳ２は省略することになる。
第１のマスク２０３の上面が露出すると、第２のマスク２０４に対して選択的に第１のマスク２０３をエッチングして、第１のマスク２０３に、第１のマスク２０３の少なくとも一部のＳｐａｃｅ－ＣＤ（開口寸法）が第２のマスク２０４のボトムＣＤよりも大きい開口を形成する。このように、第１のマスク２０３の少なくとも一部のＳｐａｃｅ－ＣＤが第２のマスク２０４のボトムＣＤよりも大きくなるように第１のマスク２０３をエッチングすることで、エッチング対象膜２０２のエッチング時にデポ等が付着しても影になりにくく、第１のマスク２０３直下のエッチング対象膜２０２を垂直に加工することができる。
一例では、図３の（Ｃ）に示すように、第１のマスク２０３の側面が逆テーパ形状となるように、エッチング対象膜２０２の上面２０７まで第１のマスク２０３のエッチングを行う。すなわち、第１のマスク２０３の底部のＣＤ、つまり第１のマスク２０３のボトムＣＤ１が、第２のマスク２０４の底部のＣＤ、つまり第２のマスク２０４のボトムＣＤ２よりも大きくなるようにエッチングを行う。この場合、第１のマスク２０３は、エッチング対象膜２０２が露出するまで又は露出する直前まで垂直方向に異方性エッチングして開口を形成した後に、この開口のＳｐａｃｅ－ＣＤを広げるようにエッチングしてもよい。この際、イオン改質ＡＬＥ（Atomic layer etching）により、第１のマスク２０３に形成された開口のＳｐａｃｅ－ＣＤを広げるようにエッチングしてもよい。イオン改質ＡＬＥでは、まず、第１ガスから生成した第１のプラズマにより、第１のマスク２０３の一部を改質して改質領域を形成する（ステップＳ３）。次に、第２ガスから生成した第２のプラズマにより、改質領域を除去する（ステップＳ４）。
他の例では、第１のマスク２０３の側壁の一部に凹部が形成されるように、第２のマスク２０４に対して選択的に第１のマスク２０３を等方性エッチングする。例えば、第１のマスク２０３がシリコン含有膜または金属含有膜である場合、フルオロカーボンガス等のフッ素含有ガスから生成したプラズマにより、第１のマスク２０３をエッチングすることができる。また例えば、第１のマスク２０３が有機膜である場合、水素含有ガスまたは酸素含ガスから生成したプラズマにより、第１のマスク２０３をエッチングすることができる。このほか、ＨＦガス等を低温で基板表面に吸着させて、第１のマスク２０３の表面と反応させた後、基板を加熱して高温にし、反応後のＨＦガスを脱離させることにより、第１のマスク２０３をエッチングしてもよい。ＨＦガスは、シリコン含有膜および有機膜のいずれのエッチングにも用いることができる。なお、ＨＦガスは、上述したガス吸着による手法のほか、通常のドライエッチングのプロセスに適用することもできる。すなわち、ＨＦガスから生成したプラズマを用いて、第１のマスク２０３をエッチングすることができる。
上述のステップＳ３，Ｓ４を繰り返すことで、第１のマスク２０３およびエッチング対象膜２０２のエッチングを進める場合には、ステップＳ４に続いて、以下の処理を行うようにしてもよい。すなわち、第１のマスク２０３の改質領域を除去した後、第１のマスク２０３のボトムＣＤ１と、第２のマスク２０４のボトムＣＤ２とを比較し、比較の結果に基づいて、ボトムＣＤ１がボトムＣＤ２よりも大きいか否かを判定する処理を行ってもよい。
ボトムＣＤ１がボトムＣＤ２以下であると判定した場合、ステップＳ３に戻り、第１のマスク２０３のイオン改質ＡＬＥを継続する。一方、ボトムＣＤ１がボトムＣＤ２よりも大きいと判定した場合、ボトムＣＤ１が所定値以上であるか否かを判定する。ボトムＣＤ１が所定値未満であると判定した場合、ステップＳ３に戻り、第１のマスク２０３のイオン改質ＡＬＥを継続する。一方、ボトムＣＤ１が所定値以上であると判定した場合、エッチング対象膜２０２をエッチングする。
その後、エッチング対象膜２０２のエッチングを終了するか否かを判定する処理を行ってもよい。エッチング対象膜２０２が所定の深さまでエッチング出来ておらず、エッチングを終了しない場合、エッチングを継続する。一方、エッチング対象膜２０２が所定の深さまでエッチングできた場合、エッチングを終了する。開口２０５の形状は、図３の（Ｄ）に示すように、エッチング対象膜２０２の底部近傍まで垂直方向にエッチングが行われる。このように、基板２００上に形成されるパターンの垂直加工性を向上させることで、当該パターンの形状異常を抑制することができる。
［膜種］
本実施形態において、エッチング対象膜２０２、第１のマスク２０３、および、第２のマスク２０４のそれぞれの膜種は特に限定されない。また、下地膜２０１は、例えばシリコンウエハである基板２００そのものとすることができる。エッチング対象膜２０２は、例えば、シリコン（Ｓｉ）膜、ゲルマニウム（Ｇｅ）含有膜、有機膜または金属含有膜を用いることができる。有機膜は、例えば、カーボン含有膜を用いることができる。カーボン含有膜は、アモルファスカーボン層（ＡＣＬ）、スピンオンカーボン膜（ＳＯＣ）で形成されてもよい。金属含有膜は、例えば、チタン（Ｔｉ）膜、タングステン（Ｗ）膜等を用いることができる。また、エッチング対象膜２０２は、複数種類の膜を積層して形成されてもよい。例えば、エッチング対象膜２０２は、ＯＮＯＮ（シリコン酸化膜／シリコン窒化膜）膜、ＯＰＯＰ（シリコン酸化膜／ポリシリコン）膜であってもよい。
第１のマスク２０３は、エッチング対象膜２０２を選択的にエッチングできるものであればよい。また、第２のマスク２０４は、第１のマスク２０３を選択的にエッチングできるものであればよい。例えば、第１のマスク２０３としては、シリコン含有膜、有機膜または金属含有膜を用いることができる。この場合、第２のマスク２０４は、第１のマスク２０３を選択的にエッチングできるものであればよい。より具体的には、第１のマスク２０３としてシリコン含有膜を用いる場合、第２のマスク２０４としては、第１のマスクと異なるシリコン含有膜、有機膜または金属含有膜を用いることができる。なお、シリコン含有膜としては、例えば、シリコン酸化膜（ＳｉＯ２膜）、シリコン窒化膜（ＳｉＮ膜）、シリコンカーバイド膜（ＳｉＣ膜）または炭素含有シリコン酸化膜（ＳｉＯＣ膜）等を用いることができる。一例では、第１のマスク２０３をシリコン窒化膜とし、第２のマスク２０４をシリコン酸化膜とすることができる。また、他の例では、第１のマスク２０３をシリコン酸化膜とし、第２のマスク２０４をシリコン窒化膜としてもよい。また、さらに他の例では、第１のマスク２０３と第２のマスク２０４とのうち、一方をシリコン膜とし、他方をシリコン以外の膜としてもよい。このほか、第１のマスク２０３を有機膜とし、第２のマスク２０４をシリコン含有膜とする組み合わせや、第１のマスク２０３を金属含有膜とし、第２のマスク２０４をシリコン含有膜または有機膜とする組み合わせであってもよい。
［イオン改質ＡＬＥのガス種］
本実施形態におけるイオン改質ＡＬＥにおいて、第１のマスク２０３がシリコン含有膜または金属膜である場合には、例えば、第１のガスとしてＨｅ、水素含有ガスおよび窒素含有ガスの群から選択される少なくとも１種を用いることができ、第２のガスとしてフッ素含有ガスを用いることができる。水素含有ガスとしては、Ｈ２ガス、Ｄ２ガス（重水素ガス）およびＮＨ３ガスの群から選択される少なくとも１種を用いてよい。フッ素含有ガスとしては、ＮＦ３ガス、ＳＦ６ガスおよびフルオロカーボン（例えば、ＣＦ４ガス）の群から選択される少なくとも１種を用いてもよい。第２のガスは、酸素含有ガスを含んでもよい。酸素含有ガスとしては、Ｏ２ガス、ＣＯ２ガスおよびＣＯガスの群から選択される少なくとも１種を用いてもよい。第２のガスは、Ａｒなどの希ガスをさらに含んでもよい。
一例では、第１のマスク２０３をシリコン窒化膜、第２のマスク２０４をシリコン酸化膜とした場合、第１ガスとして水素含有ガスを用い、第２ガスとしてフッ素含有ガスを用いることができる。この場合、第１ガスから生成した第１のプラズマにより、水素の活性種が第１のマスク２０３の表面に照射されることで、表面近傍が改質されて改質領域となる。この改質領域は、第２ガスから生成した第２のプラズマにおけるフッ素の活性種によって選択的にエッチングされて除去される。
他の例では、第１のマスク２０３をシリコン酸化膜、第２のマスク２０４をチタン窒化膜（ＴｉＮ膜）とした場合、第１ガスとして窒素（Ｎ２）ガスを用い、第２ガスとしてＮＦ３、Ｏ２、Ｈ２、Ａｒの混合ガスや、ＣＨ３Ｆ、Ｏ２、Ｈ２、Ａｒの混合ガスを用いることができる。また、さらに他の例では、第１のマスク２０３をシリコンカーバイド、第２のマスク２０４をシリコン窒化膜、ゲルマニウム含有膜、金属含有膜等とした場合、第１ガスとしてＮ２、ＮＨ３、ＮＯ、ＮＯ２等の窒素含有ガスを用い、第２ガスとしてＮＦ３、ＳＦ６、ＣＦ４等のフッ素含有ガスを用いる。この場合の金属含有膜としては、チタン（Ｔｉ）、タングステン（Ｗ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）等の含有膜を用いる。
［ターゲットとするパターン構造］
図４は、本実施形態においてターゲットとするパターン構造の一例を示す図である。図４に示す基板２００は、エッチング対象膜２０２のエッチング後においてターゲットとするパターン構造を示している。図４に示す基板２００について、第２のマスク２０４の底部のＣＤであるボトムＣＤ２１１と、第１のマスク２０３のボトムＣＤ２１２と、エッチング対象膜２０２のバーＣＤ２１３との関係は、ボトムＣＤ２１１＞ボトムＣＤ２１２＞バーＣＤ２１３がターゲットとなる。なお、ボトムＣＤ２１１、ボトムＣＤ２１２およびバーＣＤ２１３は、Ｂａｒ－ＣＤである。つまり、図２および図３のＳｐａｃｅ－ＣＤで表すと、ボトムＣＤ２＜ボトムＣＤ１となる。
［実験結果］
次に、図５を用いて、本実施形態においてエッチング対象膜２０２をシリコン膜、第１のマスク２０３をシリコン窒化膜、第２のマスク２０４をシリコン酸化膜とした場合の実施例におけるボトムＣＤ２１１、ボトムＣＤ２１２およびバーＣＤ２１３について説明する。なお、ボトムＣＤ２１１、ボトムＣＤ２１２およびバーＣＤ２１３の位置は、図４の基板２００と同様とする。また、図５では、実施例と合わせて、開口の底部の側壁がテーパ形状となっているマスク（例えば、図１の（Ｂ）に示すマスク１１３。）を用いた場合を比較例１，２として説明する。なお、バーＣＤ２１３のターゲット値２１５は、４０ｎｍとしている。
図５は、本実施形態における実施例と比較例との実験結果の一例を示す図である。図５に示すように、実施例では、第２のマスク２０４のボトムＣＤ２１１は６０ｎｍであり、第１のマスク２０３のボトムＣＤ２１２は４８ｎｍであり、エッチング対象膜２０２のバーＣＤ２１３は４７．５ｎｍであった。つまり、ボトムＣＤ２１１＞ボトムＣＤ２１２＞バーＣＤ２１３という関係が達成され、基板２００上に形成されるパターンの垂直加工性を向上させることができ、当該パターンの形状異常を抑制できていることがわかる。
一方、比較例１では、ボトムＣＤ２１１が８５ｎｍであり、ボトムＣＤ２１２が５０ｎｍであり、バーＣＤ２１３が６５ｎｍであった。比較例１では、バーＣＤ２１３がボトムＣＤ２１２よりも大きくなっており、パターンの垂直加工性が低下している。また、比較例２では、ボトムＣＤ２１１が７３ｎｍであり、ボトムＣＤ２１２が５０ｎｍであり、バーＣＤ２１３が５７．５ｎｍであった。比較例２においても、バーＣＤ２１３がボトムＣＤ２１２よりも大きくなっており、パターンの垂直加工性が低下している。
［基板処理装置の構成例］
図６は、本実施形態における基板処理装置の一例を示す図である。図６に示す基板処理装置１０は、実施形態に係る基板処理方法を実現するために使用できる。図６に示す基板処理装置１０は、いわゆる誘導結合型プラズマ（Inductively-coupled plasma：ＩＣＰ）装置であり、誘導結合型プラズマを生成するためのプラズマ源を有する。ただし、実施形態に係る基板処理装置は、他の手法で生成されるプラズマを利用してもよい。例えば、実施形態に係る基板処理装置は、容量結合型プラズマ（ＣＣＰ）、ＥＣＲプラズマ（electron-cyclotron-resonance plasma）、ヘリコン波励起プラズマ（ＨＷＰ）、または、表面波プラズマ（ＳＷＰ）等を利用する装置であってもよい。
基板処理装置１０はチャンバ１２を備える。チャンバ１２は、アルミニウム等の金属で形成される。チャンバ１２は、例えば略円筒形状である。チャンバ１２内には、処理が実行される空間１２ｃが設けられている。
空間１２ｃの下方には基板支持台１４が配置されている。基板支持台１４は、上に載置される基板Ｗを保持するよう構成されている。基板Ｗは、例えば一実施形態の方法により処理される基板である。
基板支持台１４は、支持機構１３により支持可能である。支持機構１３は、空間１２ｃ内でチャンバ１２の底部から上方に向けて延在する。支持機構１３は、略円筒形であってよい。支持機構１３は、石英等の絶縁材料で構成できる。
基板支持台１４は、静電チャック１６と下部電極１８とを備える。下部電極１８は、第１プレート１８ａと第２プレート１８ｂとを含む。第１プレート１８ａおよび第２プレート１８ｂは、アルミニウム等の金属で構成される。第１プレート１８ａおよび第２プレート１８ｂは、例えば略円筒形である。第２プレート１８ｂは、第１プレート１８ａ上に配置される。第２プレート１８ｂは、第１プレート１８ａと電気的に接続されている。
静電チャック１６は、第２プレート１８ｂ上に配置される。静電チャック１６は、絶縁層と当該絶縁層内に配置される薄膜電極とを備える。静電チャック１６の薄膜電極には、スイッチ２３を介して直流電源２２が電気的に接続されている。静電チャック１６は、直流電源２２の直流電圧から静電力を生成する。静電チャック１６は、生成した静電力により基板Ｗを吸着保持する。
基板処理装置１０の動作時、基板Ｗと静電チャック１６の外周を囲むように、エッジリングＦＲが第２プレート１８ｂの上かつ第２プレート１８ｂの周囲に配置される。エッジリングＦＲは、プロセスの均一性を高める役割を有する。エッジリングＦＲは、例えばシリコンで形成される。
第２プレート１８ｂ内には、流路２４が形成されている。流路２４には、チャンバ１２外部に配置される温度調節部（例えばチラーユニット）から温度制御のため冷媒等の熱交換媒体が供給される。温度調節部は、熱交換媒体の温度を調節する。熱交換媒体は、温度調節部からパイプ２６ａを通って流路２４に供給される。温度調節部からパイプ２６ａを通り流路２４に供給された熱交換媒体は、その後、パイプ２６ｂを通って温度調節部に送り返される。熱交換媒体は、温度調節部による温度調節の後、基板支持台１４内の流路２４に戻される。このようにして、基板支持台１４の温度、すなわち基板Ｗの温度を調節することができる。
基板処理装置１０は、さらに、基板支持台１４の中を通って静電チャック１６の上表面まで延びる気体供給ライン２８を備える。静電チャック１６の上表面と基板Ｗの下表面との間の空間には、熱交換ガス供給機構から気体供給ライン２８を通って、ヘリウム（Ｈｅ）ガス等の熱交換ガスが供給される。こうして、基板支持台１４と基板Ｗとの間での熱交換が促進される。
また、ヒータＨＴが基板支持台１４内に配置されてもよい。ヒータＨＴは、加熱装置である。ヒータＨＴは、例えば第２プレート１８ｂまたは静電チャック１６内に埋め込まれている。ヒータＨＴは、ヒータ電源ＨＰに接続される。ヒータ電源ＨＰがヒータＨＴに電力を供給することで、基板支持台１４の温度ひいては基板Ｗの温度が調整される。
基板支持台１４の下部電極１８には、整合器３２を介して高周波（ＲＦ）電源３０が接続されている。ＲＦ電源３０から下部電極１８にＲＦ電流を供給することができる。ＲＦ電源３０は、ＲＦ電力を生成し、基板支持台１４上に載置される基板Ｗにイオンを引き込む。つまり、ＲＦ電源３０は、バイアス電圧となるＲＦ電流を生成する。ＲＦ電源３０が生成するＲＦ電流の周波数は、例えば、４００キロヘルツから４０．６８メガヘルツの範囲内である。一例では、ＲＦ電流の周波数は、１３．５６メガヘルツである。
基板処理装置１０は、さらに、チャンバ１２の内壁に着脱可能に取り付けられたシールド３４を備える。シールド３４はまた、支持機構１３の外周を囲むように配置される。シールド３４は、処理によって生成される副生成物のチャンバ１２への付着を防止する。シールド３４は、Ｙ２Ｏ３等のセラミックスでコーティングされたアルミニウム部材であってもよい。
基板支持台１４とチャンバ１２の側壁との間には、排気路が形成されている。排気路は、チャンバ１２の底部に形成された排気口１２ｅに接続されている。排気口１２ｅは、パイプ３６を介して排気装置３８に接続されている。排気装置３８は、圧力調整部と、ターボ分子ポンプ（ＴＭＰ）等の真空ポンプと、を含む。バッフル板４０は、排気路内、すなわち、基板支持台１４とチャンバ１２の側壁との間に配置される。バッフル板４０は、厚さ方向にバッフル板４０を貫通する複数の貫通穴を有する。バッフル板４０は、Ｙ２Ｏ３等のセラミックスで表面がコーティングされたアルミニウム部材であってもよい。
チャンバ１２の上側には、開口が形成されている。開口は、ウィンドウ４２によって閉鎖される。ウィンドウ４２は、石英等の誘電体で形成される。ウィンドウ４２は、例えば平らな板である。
チャンバ１２の側壁には、吸気口１２ｉが形成されている。吸気口１２ｉは、パイプ４６を介して気体供給部４４に接続されている。気体供給部４４は、処理に使用される種々のガスを空間１２ｃに供給する。気体供給部４４は、複数のガス源４４ａ、複数のフローコントローラ４４ｂ、および複数のバルブ４４ｃを備える。図６には明示していないが、供給するガス毎に異なる複数の吸気口を設けて、ガスが混じり合わないようにしてもよい。
複数のガス源４４ａは、後述する種々のガスのガス源を含む。１のガス源が１以上のガスを供給してもよい。複数のフローコントローラ４４ｂは、マスフローコントローラ（ＭＦＣ）であってもよく、フローコントローラ４４ｂは、圧力制御により流量制御を実現する。複数のガス源４４ａに含まれる各ガス源は、複数のフローコントローラ４４ｂのうち対応する一つのフローコントローラおよび複数のバルブ４４ｃのうち対応する一つのバルブを介して吸気口１２ｉに接続されている。吸気口１２ｉの位置は、特に限定されない。例えば、吸気口１２ｉは、チャンバ１２の側壁ではなくウィンドウ４２内に形成されてもよい。
チャンバ１２の側壁内には、開口１２ｐが形成されている。開口１２ｐは、外部からチャンバ１２の空間１２ｃに搬入され、空間１２ｃ内からチャンバ１２の外へと搬出される基板Ｗの搬入出経路となる。チャンバ１２の側壁上には、ゲートバルブ４８が設けられ、開口１２ｐを開放および閉塞可能となっている。
チャンバ１２およびウィンドウ４２上には、アンテナ５０とアンテナ５０を覆うシールド６０が配置されている。アンテナ５０およびシールド６０は、チャンバ１２の外側であって、ウィンドウ４２の上部に配置される。一実施形態においては、アンテナ５０は、内側アンテナ素子５２Ａと外側アンテナ素子５２Ｂとを含む。内側アンテナ素子５２Ａは、ウィンドウ４２の中央に配置されるスパイラルコイルである。外側アンテナ素子５２Ｂは、ウィンドウ４２上かつ内側アンテナ素子５２Ａの外周側に配置されるスパイラルコイルである。内側アンテナ素子５２Ａおよび外側アンテナ素子５２Ｂは、各々、銅、アルミニウム、ステンレススチール等の導電性材料で構成される。
内側アンテナ素子５２Ａおよび外側アンテナ素子５２Ｂは、ＲＦ電源７０ＡおよびＲＦ電源７０Ｂにそれぞれ接続されている。内側アンテナ素子５２Ａおよび外側アンテナ素子５２Ｂは、ＲＦ電源７０ＡおよびＲＦ電源７０Ｂからそれぞれ、同一または異なる周波数の電力供給を受ける。ＲＦ電力がＲＦ電源７０Ａからアンテナ５０に供給されると、誘導磁界が空間１２ｃ内に発生し、空間１２ｃ内の処理ガスを励起して基板Ｗの上方にプラズマを発生させる。
基板処理装置１０は、さらにコントローラ８０を備える。コントローラ８０は、プロセッサ、メモリ等の記憶部、入力部、ディスプレイ等を備える計算装置であってもよい。コントローラ８０は、記憶部に記憶された制御プログラムやレシピデータに基づき動作し、基板処理装置１０の各部を制御する。例えば、コントローラ８０は、複数のフローコントローラ４４ｂ、複数のバルブ４４ｃ、排気装置３８、ＲＦ電源７０Ａ，７０Ｂ、ＲＦ電源３０、整合器３２、ヒータ電源ＨＰ等を制御する。コントローラ８０は、実施形態に係る基板処理方法を実現するとき、かかる制御プログラムやレシピデータに基づき基板処理装置１０の各部を制御してもよい。
［効果］
以上、本実施形態によれば、基板処理方法は、ａ）エッチング対象膜２０２と、エッチング対象膜２０２上に形成された第１のマスク２０３と、第１のマスク２０３上に形成され、第１のマスク２０３と膜種が異なり、開口を有する第２のマスク２０４とを備える基板２００を提供する工程と、ｂ）第２のマスク２０４に対して選択的に第１のマスク２０３をエッチングし、第１のマスク２０３の少なくとも一部の開口寸法（ボトムＣＤ１）が第２のマスク２０４の底部の開口寸法（ボトムＣＤ２）よりも大きい開口を形成する工程と、ｃ）エッチング対象膜２０２をエッチングする工程とを有する。その結果、基板２００上に形成されるパターンの垂直加工性を向上させて、当該パターンの形状異常を抑制することができる。
また、本実施形態によれば、ｂ）は、第１のマスクの底部の開口寸法が、第２のマスクの底部の開口寸法よりも大きくなるように、第１のマスクをエッチングする。その結果、基板２００上に形成されるパターンの垂直加工性を向上させて、当該パターンの形状異常を抑制することができる。
また、本実施形態によれば、第１のマスクの開口は、逆テーパ形状である。その結果、基板２００上に形成されるパターンの垂直加工性を向上させることができる。
また、本実施形態によれば、第１のマスクは、シリコン含有膜、有機膜または金属含有膜である。その結果、基板２００上に形成されるパターンの垂直加工性を向上させて、当該パターンの形状異常を抑制することができる。
また、本実施形態によれば、第１のマスク２０３は、シリコン含有膜であり、第２のマスク２０４は、第１のマスク２０３と異なるシリコン含有膜、有機膜または金属含有膜である。その結果、第１のマスク２０３を逆テーパ形状にエッチングできる。
また、本実施形態によれば、第１のマスク２０３は、シリコン窒化膜、シリコン酸化膜またはシリコンカーバイド膜であり、第２のマスク２０４は、第１のマスクと異なるシリコン含有膜である。その結果、第１のマスク２０３を逆テーパ形状にエッチングできる。
また、本実施形態によれば、ｂ）は、ｂ－１）第１ガスから生成した第１のプラズマにより、第１のマスク２０３の一部を改質して改質領域を形成する工程と、ｂ－２）第２ガスから生成した第２のプラズマにより、改質領域を除去する工程と、を含むシーケンスを１回以上実行する。その結果、イオン改質ＡＬＥにより第１のマスク２０３を逆テーパ形状にエッチングできる。
また、本実施形態によれば、第１のマスクは、シリコン含有膜または金属含有膜であり、第１ガスは、ヘリウムガス、水素含有ガスまたは窒素含有ガスであり、第２ガスは、フッ素含有ガスである。その結果、イオン改質ＡＬＥにより第１のマスク２０３を逆テーパ形状にエッチングできる。
また、本実施形態によれば、水素含有ガスは、Ｈ２ガス、Ｄ２ガスおよびＮＨ３ガスの群から選択される少なくとも１種であり、フッ素含有ガスは、ＮＦ３ガス、ＳＦ６ガス、フルオロカーボンガスの群から選択される少なくとも１種である。その結果、イオン改質ＡＬＥにより第１のマスク２０３を逆テーパ形状にエッチングできる。
また、本実施形態によれば、第２ガスは、酸素含有ガスをさらに含む。その結果、イオン改質ＡＬＥにより第１のマスク２０３を逆テーパ形状にエッチングできる。
また、本実施形態によれば、酸素含有ガスは、Ｏ２ガス、ＣＯ２ガスおよびＣＯガスの群から選択される少なくとも１種である。その結果、イオン改質ＡＬＥにより第１のマスク２０３を逆テーパ形状にエッチングできる。
また、本実施形態によれば、ｂ）は、エッチングガスを用いて、第１のマスクを等方的にエッチングする工程である。その結果、第１のマスク２０３を逆テーパ形状にエッチングできる。
また、本実施形態によれば、ａ）は、ａ－１）エッチング対象膜と、第１のマスクと、第１のマスク上に形成され、第１のマスクと膜種が異なる第２のマスクと、第２のマスク上に形成された開口を有する第３のマスクとを有する基板を提供する工程と、ａ－２）第３のマスクを用いて、第２のマスクに開口を形成する工程と、を含む。その結果、基板２００上に形成されるパターンの垂直加工性を向上させて、当該パターンの形状異常を抑制することができる。
今回開示された実施形態は、すべての点で例示であって、制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲およびその主旨を逸脱することなく、様々な形体で省略、置換、変更されてもよい。
また、上記した実施形態では、イオン改質ＡＬＥにより第１のマスク２０３をエッチングする形態について説明したが、これに限定されない。例えば、ＡＬＤ（Atomic Layer Deposition）、サブコンフォーマルＡＬＤ、ＣＶＤ（Chemical Vapor Deposition）等によるパターン上へのマスク形成と、等方性エッチングとを組み合わせて第１のマスク２０３を逆テーパ形状にエッチングするようにしてもよい。
１０ 基板処理装置
２００ 基板
２０１ 下地膜
２０２ エッチング対象膜
２０３ 第１のマスク
２０４ 第２のマスク
２０５ 開口
２０６ 底部
２０７ 上面
２１１，２１２ ボトムＣＤ
２１３ バーＣＤ

Claims (14)

  1. ａ）エッチング対象膜と、前記エッチング対象膜上に形成された第１のマスクと、前記第１のマスク上に形成され、前記第１のマスクと膜種が異なり、開口を有する第２のマスクとを備える基板を提供する工程と、
    ｂ）前記第２のマスクに対して選択的に前記第１のマスクをエッチングし、前記第１のマスクの少なくとも一部の開口寸法が前記第２のマスクの底部の開口寸法よりも大きい開口を形成する工程と、
    ｃ）前記エッチング対象膜をエッチングする工程と、
    を有する基板処理方法。
  2. 前記ｂ）は、前記第１のマスクの底部の開口寸法が、前記第２のマスクの底部の開口寸法よりも大きくなるように、前記第１のマスクをエッチングする、
    請求項１に記載の基板処理方法。
  3. 前記第１のマスクの開口は、逆テーパ形状である、
    請求項２に記載の基板処理方法。
  4. 前記第１のマスクは、シリコン含有膜、有機膜または金属含有膜である、
    請求項１～３のいずれか１つに記載の基板処理方法。
  5. 前記第１のマスクは、シリコン含有膜であり、
    前記第２のマスクは、前記第１のマスクと異なるシリコン含有膜、有機膜または金属含有膜である、
    請求項１～３のいずれか１つに記載の基板処理方法。
  6. 前記第１のマスクは、シリコン窒化膜、シリコン酸化膜またはシリコンカーバイド膜であり、
    前記第２のマスクは、前記第１のマスクと異なるシリコン含有膜である、
    請求項１～３のいずれか１つに記載の基板処理方法。
  7. 前記ｂ）は、
    ｂ－１）第１ガスから生成した第１のプラズマにより、前記第１のマスクの一部を改質して改質領域を形成する工程と、
    ｂ－２）第２ガスから生成した第２のプラズマにより、前記改質領域を除去する工程と、
    を含むシーケンスを１回以上実行する、
    請求項１～６のいずれか１つに記載の基板処理方法。
  8. 前記第１のマスクは、シリコン含有膜または金属含有膜であり、
    前記第１ガスは、ヘリウムガス、水素含有ガスまたは窒素含有ガスであり、
    前記第２ガスは、フッ素含有ガスである、
    請求項７に記載の基板処理方法。
  9. 前記水素含有ガスは、Ｈ２ガス、Ｄ２ガスおよびＮＨ３ガスの群から選択される少なくとも１種であり、
    前記フッ素含有ガスは、ＮＦ３ガス、ＳＦ６ガス、フルオロカーボンガスの群から選択される少なくとも１種である、
    請求項８に記載の基板処理方法。
  10. 前記第２ガスは、酸素含有ガスをさらに含む、
    請求項７～９のいずれか１つに記載の基板処理方法。
  11. 前記酸素含有ガスは、Ｏ２ガス、ＣＯ２ガスおよびＣＯガスの群から選択される少なくとも１種である、
    請求項１０に記載の基板処理方法。
  12. 前記ｂ）は、エッチングガスを用いて、前記第１のマスクを等方的にエッチングする工程である、
    請求項１～６のいずれか１つに記載の基板処理方法。
  13. 前記ａ）は、
    ａ－１）前記エッチング対象膜と、前記第１のマスクと、前記第１のマスク上に形成され、前記第１のマスクと膜種が異なる第２のマスクと、前記第２のマスク上に形成された開口を有する第３のマスクとを有する基板を提供する工程と、
    ａ－２）前記第３のマスクを用いて、前記第２のマスクに前記開口を形成する工程と、を含む、
    請求項１～１２のいずれか１つに記載の基板処理方法。
  14. 基板処理装置であって、
    チャンバと、
    前記チャンバの内部に設けられる基板支持台と、
    前記チャンバの内部への処理ガスの供給を受け付ける吸気口と、
    プラズマ生成部と、
    制御部と、を有し、
    前記制御部は、ａ）エッチング対象膜と、前記エッチング対象膜上に形成された第１のマスクと、前記第１のマスク上に形成され、前記第１のマスクと膜種が異なり、開口を有する第２のマスクとを備える基板を提供するよう前記基板処理装置を制御するように構成され、
    前記制御部は、ｂ）前記第２のマスクに対して選択的に前記第１のマスクをエッチングし、前記第１のマスクの少なくとも一部の開口寸法が前記第２のマスクの底部の開口寸法よりも大きい開口を形成するよう前記基板処理装置を制御するように構成され、
    前記制御部は、ｃ）前記エッチング対象膜をエッチングするよう前記基板処理装置を制御するように構成される、
    基板処理装置。
JP2021013072A 2021-01-29 2021-01-29 基板処理方法および基板処理装置 Pending JP2022116742A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021013072A JP2022116742A (ja) 2021-01-29 2021-01-29 基板処理方法および基板処理装置
TW111102021A TW202236370A (zh) 2021-01-29 2022-01-18 基板處理方法及基板處理裝置
KR1020220009298A KR20220110096A (ko) 2021-01-29 2022-01-21 기판 처리 방법 및 기판 처리 장치
CN202210071088.0A CN114823329A (zh) 2021-01-29 2022-01-21 基板处理方法和基板处理装置
US17/586,251 US20220246440A1 (en) 2021-01-29 2022-01-27 Substrate processing method and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021013072A JP2022116742A (ja) 2021-01-29 2021-01-29 基板処理方法および基板処理装置

Publications (1)

Publication Number Publication Date
JP2022116742A true JP2022116742A (ja) 2022-08-10

Family

ID=82527047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021013072A Pending JP2022116742A (ja) 2021-01-29 2021-01-29 基板処理方法および基板処理装置

Country Status (5)

Country Link
US (1) US20220246440A1 (ja)
JP (1) JP2022116742A (ja)
KR (1) KR20220110096A (ja)
CN (1) CN114823329A (ja)
TW (1) TW202236370A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7030858B2 (ja) * 2020-01-06 2022-03-07 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081420A (ja) * 2007-09-07 2009-04-16 Nec Electronics Corp 半導体装置の製造方法
US9997373B2 (en) 2014-12-04 2018-06-12 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
JP7365895B2 (ja) * 2019-12-25 2023-10-20 東京エレクトロン株式会社 基板処理方法および基板処理装置

Also Published As

Publication number Publication date
CN114823329A (zh) 2022-07-29
KR20220110096A (ko) 2022-08-05
TW202236370A (zh) 2022-09-16
US20220246440A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
US10566209B2 (en) Etching method and workpiece processing method
US20200035496A1 (en) Plasma processing apparatus and plasma processing method
US10923360B2 (en) Method of etching film and plasma processing apparatus
KR102617192B1 (ko) 질화 실리콘으로 형성된 제 1 영역을 산화 실리콘으로 형성된 제 2 영역에 대하여 선택적으로 에칭하는 방법
JP7336365B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
US20210202233A1 (en) Substrate processing method and substrate processing apparatus
JP6592400B2 (ja) エッチング方法
JP6606464B2 (ja) エッチング方法
JP7323330B2 (ja) 基板処理方法および基板処理装置
US10811274B2 (en) Etching method and plasma processing apparatus
TW202226378A (zh) 選擇性各向異性金屬蝕刻
US20220246440A1 (en) Substrate processing method and substrate processing apparatus
US20210233778A1 (en) Etching method, substrate processing apparatus, and substrate processing system
JP2022034956A (ja) エッチング方法及びプラズマ処理装置
US20220199415A1 (en) Substrate processing method
US11404282B2 (en) Method of etching film and plasma processing apparatus
JP7123287B1 (ja) エッチング方法、プラズマ処理装置、基板処理システム、及びプログラム
US11201063B2 (en) Substrate processing method and substrate processing apparatus
US20210375635A1 (en) Etching method and plasma processing apparatus
US20200279753A1 (en) Substrate processing method and substrate processing apparatus
TW202326865A (zh) 凹陷的金屬蝕刻方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231011