KR20180111556A - 에칭 방법 및 에칭 장치 - Google Patents

에칭 방법 및 에칭 장치 Download PDF

Info

Publication number
KR20180111556A
KR20180111556A KR1020180034355A KR20180034355A KR20180111556A KR 20180111556 A KR20180111556 A KR 20180111556A KR 1020180034355 A KR1020180034355 A KR 1020180034355A KR 20180034355 A KR20180034355 A KR 20180034355A KR 20180111556 A KR20180111556 A KR 20180111556A
Authority
KR
South Korea
Prior art keywords
etching
gas
film
silicon
germanium
Prior art date
Application number
KR1020180034355A
Other languages
English (en)
Other versions
KR102306488B1 (ko
Inventor
히로키 무라카미
다카히로 미야하라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180111556A publication Critical patent/KR20180111556A/ko
Application granted granted Critical
Publication of KR102306488B1 publication Critical patent/KR102306488B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32467—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32513—Sealing means, e.g. sealing between different parts of the vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H01J37/32743—Means for moving the material to be treated for introducing the material into processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/002—Cooling arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32559—Protection means, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은, 게르마늄(Ge)을 드라이 프로세스에 의해 다른 재료에 대하여 선택적으로 에칭할 수 있는 기술을 제공한다. 게르마늄 부분을 갖는 피처리 기판에, H2 가스 또는 NH3 가스를 포함하는 에칭 가스를 여기된 상태로 공급하여, 게르마늄 부분을 에칭한다. 게르마늄 부분으로서는, 게르마늄막을 들 수 있다. 상기 피처리 기판은, 게르마늄 부분과 실리콘 함유 부분을 갖고, 게르마늄 부분을 상기 실리콘 함유 부분에 대하여 선택적으로 에칭할 수 있다. 실리콘 함유 부분으로서는, 실리콘막, 실리콘 게르마늄막, 실리콘 질화막 및 실리콘 산화막 중 어느 것을 들 수 있다.

Description

에칭 방법 및 에칭 장치{ETCHING METHOD AND ETCHING APPARATUS}
본 발명은 게르마늄(Ge)의 에칭 방법 및 에칭 장치에 관한 것이다.
최근 들어, 반도체 집적 회로 장치에는, 동작의 고속화가 요구되고 있다. 동작의 고속화는, 주로 트랜지스터 등의 반도체 디바이스의 미세화, 배선의 저저항화, 층간 절연막의 저유전율화 등에 의해 견인되고 있다. 그러나, 이들 기술에 의한 동작의 고속화에서는 한계가 가까워지고 있다. 그래서, 가일층의 동작의 고속화를 도모하기 위해서, 종래부터 사용되고 있는 반도체 재료인 실리콘(이하, Si라고도 기재함) 대신에, 보다 캐리어 이동도가 높은 반도체 재료인 실리콘 게르마늄(이하, SiGe라고도 기재함)이나 게르마늄(이하, Ge라고도 기재함)이 주목받고 있다.
Ge나 SiGe를 반도체 디바이스에 적용할 때는, 이들을 높은 선택성으로 에칭하는 기술이 요구된다. 특허문헌 1에는, F2 가스 또는 F2 가스와 NH3 가스를 사용해서 SiGe를 Si에 대하여 선택적으로 에칭하는 기술이 기재되어 있다.
일본 특허 공개 제2016-143781호 공보
그러나, 특허문헌 1에 기재되어 있는 것은 SiGe의 에칭만이며, Ge를 에칭하는 것은 아니다. 종래, Ge의 드라이 에칭에는, 할로겐 가스나 고온의 열산화 처리가 사용되고 있는데, 다른 재료에 대한 선택성이 충분하지 않다.
따라서, 본 발명은, 게르마늄(Ge)을 드라이 에칭 프로세스에 의해 다른 재료에 대하여 선택적으로 에칭할 수 있는 기술을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해서, 본 발명은 게르마늄 부분을 갖는 피처리 기판에, H2 가스 또는 NH3 가스를 포함하는 에칭 가스를 여기된 상태로 공급하여, 상기 게르마늄 부분을 에칭하는 에칭 방법을 제공한다.
상기 에칭 방법에 있어서, 상기 게르마늄 부분으로서는, 게르마늄막을 사용할 수 있다.
상기 피처리 기판은, 상기 게르마늄 부분과 실리콘 함유 부분을 갖고, 상기 게르마늄 부분을 상기 실리콘 함유 부분에 대하여 선택적으로 에칭할 수 있다. 상기 실리콘 함유 부분으로서, 실리콘, 실리콘 게르마늄, 실리콘 질화막 및 실리콘 산화막 중 어느 것을 들 수 있다.
상기 에칭 시에는, 압력을 6.7 내지 133Pa의 범위로 하는 것이 바람직하다. 또한, 상기 에칭 시에는, 상기 피처리 기판의 온도를 200 내지 400℃의 범위로 하는 것이 바람직하다.
상기 에칭 방법에 있어서, 상기 에칭 가스는, 플라스마화된 상태로 공급되는 것이 바람직하다.
또한, 본 발명은 게르마늄을 갖는 피처리 기판을 에칭하는 에칭 장치이며, 상기 피처리 기판을 수용하는 처리 용기와, 상기 처리 용기 내에 소정의 가스를 공급하는 가스 공급부와, 상기 소정의 가스를 여기하는 여기 기구와, 상기 처리 용기 내를 가열하는 가열 기구와, 상기 처리 용기 내를 배기해서 감압 상태로 하는 배기 기구와, 상기 가스 공급부, 상기 여기 기구, 상기 가열 기구 및 상기 배기 기구를 제어하는 제어부를 구비하고, 상기 제어부는, 상기 배기 기구에 의해 상기 처리 용기 내를 소정의 감압 상태로 제어하고, 상기 가열 기구에 의해 상기 처리 용기 내를 소정 온도로 제어하고, 상기 가스 공급부로부터 에칭 가스를 공급시키고, 상기 에칭 가스를 상기 여기 기구에서 여기시켜, 여기된 상태의 에칭 가스에 의해, 상기 처리 용기 내에서 상기 피처리 기판의 게르마늄을 에칭시키는 에칭 장치를 제공한다.
상기 에칭 장치에 있어서, 상기 여기 기구는, 플라스마 생성 기구인 것이 바람직하다.
본 발명은 컴퓨터 상에서 동작하고, 에칭 장치를 제어하기 위한 프로그램이 기억된 기억 매체이며, 상기 프로그램은, 실행 시에, 상기 에칭 방법이 행해지도록, 컴퓨터에 상기 에칭 장치를 제어시키는 기억 매체를 제공한다.
본 발명에 따르면, 게르마늄(Ge)을 드라이 프로세스에 의해 다른 재료에 대하여 선택적으로 에칭할 수 있다. 또한, 본 발명에 따르면, 불소(F)나 염소(Cl) 등의 할로겐계 가스를 사용하지 않는 심플한 가스계를 사용해서 게르마늄(Ge)을 에칭할 수 있다.
도 1은 본 발명의 일 실시 형태에 관한 피처리 기판의 개략 단면도이다.
도 2는 본 발명의 일 실시 형태에 관한 에칭 방법의 실시에 사용할 수 있는 에칭 장치의 일례를 도시하는 종단면도이다.
도 3은 도 2에 도시하는 에칭 장치의 수평 단면도이다.
도 4는 실험예 1에서의 에칭 처리 전(Initial)의 블랭킷 샘플의 단면을 나타내는 SEM 사진이다.
도 5는 실험예 1에서의 NH3 가스에 의한 에칭 처리 후(Post Treatment)의 블랭킷 샘플의 단면을 나타내는 SEM 사진이다.
도 6은 실험예 1에서의 H2 가스에 의한 에칭 처리 후(Post Treatment)의 블랭킷 샘플의 단면을 나타내는 SEM 사진이다.
도 7은 실험예 1에서의 O2 가스에 의한 에칭 처리 후(Post Treatment)의 블랭킷 샘플의 단면을 나타내는 SEM 사진이다.
도 8은 실험예 1에서의 N2 가스에 의한 에칭 처리 후(Post Treatment)의 블랭킷 샘플의 단면을 나타내는 SEM 사진이다.
도 9는 실험예 2에서의 에칭 처리 전(Initial)의 샘플의 단면을 나타내는 SEM 사진이다.
도 10은 실험예 2에서의 H2 가스에 의한 에칭 처리 후(Post Treatment)의 샘플의 단면을 나타내는 SEM 사진이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대해서 설명한다.
<에칭 방법의 개요>
본 발명자들은, 피처리 기판에 존재하는 게르마늄(Ge) 부분을 에칭 가능한 방법에 대해서 검토를 거듭하였다. 그 결과, H2 가스 또는 NH3 가스를 포함하는 에칭 가스(이하, 간단히 에칭 가스라고도 기재함)를 여기한 상태로 피처리 기판에 공급하는 매우 심플한 방법으로 Ge 부분을 에칭할 수 있고, 게다가 다른 재료에 대하여 높은 선택성을 갖는 것을 알아내었다.
여기서, Ge 부분은 전형적으로는 Ge막이다. Ge막은, Ge 원료 가스를 사용하여, CVD법에 의해 성막된다. Ge 원료 가스로서는, CVD법에 적용 가능한 Ge 함유 화합물 전반을 사용할 수 있고, 특별히 한정되지 않지만, 전형적인 것으로서, 예를 들어 모노게르만(GeH4), 디게르만(Ge2H6) 등의 게르만계 화합물을 들 수 있다. CVD법에 의해 성막된 Ge막은, 불가피 불순물로서 수소(H) 등이 포함된다.
에칭 가스는, H2 가스 또는 NH3 가스를 포함한다. 에칭 가스는, H2 가스 또는 NH3 가스만이어도 되고, H2 가스 또는 NH3 가스 이외에 불활성 가스, 예를 들어 Ar 가스 등의 희가스를 포함해도 된다.
에칭 가스의 여기 방법은 특별히 한정되지 않지만, 플라스마에 의해 여기하는 것이 바람직하다. 플라스마는, 처리 용기 밖에서 적당한 방법으로 플라스마화해서 처리 용기에 도입하는 리모트 플라스마이어도 되고, 처리 용기 내에서 생성해도 된다.
게르마늄 부분을 에칭할 때의 피처리 기판의 온도는 200 내지 400℃의 범위가 바람직하고, 처리 압력은 0.05 내지 1.0Torr(6.7 내지 133Pa)의 범위가 바람직하다.
이와 같이, H2 가스 또는 NH3 가스를 포함하는 에칭 가스를 여기(플라스마화)한 상태로 공급함으로써, Ge 부분을 유효하게 에칭할 수 있고, 게다가 다른 재료에 대하여 높은 선택성을 갖는다. 특히, 실리콘 함유 물질에 대하여 높은 선택성을 갖는다. 이러한 실리콘 함유 물질로서는, 실리콘(Si), SiGe를 들 수 있다. 예를 들어, Ge막이 SiGe막 또는 Si막과 공존하고 있을 경우에, SiGe막 또는 Si막이 거의 에칭되지 않고 Ge막만을 에칭할 수 있다. 여기서, SiGe막은 Ge 원료 가스 및 Si 원료 가스를 사용해서 CVD법에 의해 성막되고, Si막은 Si 원료 가스를 사용해서 CVD법에 의해 성막된다. Si 원료 가스로서는, CVD법에 적용 가능한 Si 함유 화합물 전반을 사용할 수 있고, 특별히 한정되지 않지만, 전형적인 것으로서, 예를 들어 모노실란(SiH4), 디실란(Si2H6) 등의 실란 화합물을 들 수 있다. SiGe막으로서, 90at％ 정도의 Ge 리치인 것에 대해서도 높은 선택성으로 Ge를 에칭할 수 있다. 또한, 실리콘 함유 물질로서, 실리콘 질화막(SiN막), 실리콘 산화막(SiO2막)과 같은 절연막에 대해서도 높은 선택성으로 Ge를 에칭할 수 있다.
도 1은, Ge 부분을 갖는 피처리 기판의 일례를 나타내는 단면도이다. 본 예의 피처리 기판은, 반도체 기체(200) 상에 SiO2막 또는 SiN막 등으로 이루어지는 절연막(201)이 형성되고, 그 위에 아몰퍼스 Si막(202)을 개재해서 Ge로 이루어지는 Ge막(203)이 성막되어 있다. Ge막은 절연막(201)에 성막되지 않기 때문에, Si 시드로서의 아몰퍼스 Si막(202)이 형성된다.
절연막(201), 아몰퍼스 Si막(202), Ge막(203)은 모두 CVD에 의해 성막할 수 있다.
이러한 피처리 기판에 H2 가스 또는 NH3 가스를 포함하는 에칭 가스를 여기(플라스마화)한 상태로 공급해서 에칭함으로써, 아몰퍼스 Si막(202) 및 절연막(201)은 거의 에칭되지 않고 높은 선택성으로 Ge막(203)을 에칭할 수 있다.
<처리 장치의 일례>
도 2는 본 발명의 일 실시 형태에 관한 에칭 방법의 실시에 사용할 수 있는 에칭 장치의 일례를 도시하는 종단면도, 도 3은 도 2에 도시하는 에칭 장치의 수평 단면도이다.
본 예의 에칭 장치(100)는, 하단이 개구된 천장이 있는 원통체 형상의 처리 용기(1)를 갖고 있다. 이 처리 용기(1) 전체는, 예를 들어 석영에 의해 형성되어 있고, 이 처리 용기(1) 내의 상단부 근방에는, 석영제의 천장판(2)이 설치되고 그 하측의 영역이 밀봉되어 있다. 또한, 이 처리 용기(1)의 하단 개구부에는, 원통체 형상으로 성형된 금속제의 매니폴드(3)가 O링 등의 시일 부재(4)를 개재해서 연결되어 있다.
매니폴드(3)는 처리 용기(1)의 하단을 지지하고 있고, 이 매니폴드(3)의 하방으로부터 피처리 기판으로서 복수매, 예를 들어 50 내지 100매의 반도체 웨이퍼(실리콘 웨이퍼)(W)를 다단으로 적재한 석영제의 웨이퍼 보트(5)가 처리 용기(1) 내에 삽입되도록 되어 있다. 이 웨이퍼 보트(5)는 3개의 로드(6)를 갖고(도 3 참조), 로드(6)에 형성된 홈(도시하지 않음)에 의해 복수매의 웨이퍼(W)가 지지된다.
이 웨이퍼 보트(5)는, 석영제의 보온통(7)을 개재해서 테이블(8) 상에 적재되어 있고, 이 테이블(8)은, 매니폴드(3)의 하단 개구부를 개폐하는 금속(스테인리스)제의 덮개부(9)를 관통하는 회전축(10) 상에 지지된다.
그리고, 이 회전축(10)의 관통부에는, 자성 유체 시일(11)이 설치되어 있어, 회전축(10)을 기밀하게 시일하면서 회전 가능하게 지지하고 있다. 또한, 덮개부(9)의 주변부와 매니폴드(3)의 하단부와의 사이에는, 처리 용기(1) 내의 시일성을 유지하기 위한 시일 부재(12)가 개재 설치되어 있다.
회전축(10)은, 예를 들어 보트 엘리베이터 등의 승강 기구(도시하지 않음)에 지지된 아암(13)의 선단에 설치되어 있고, 웨이퍼 보트(5) 및 덮개부(9) 등을 일체적으로 승강해서 처리 용기(1) 내에 대하여 삽입 분리된다. 또한, 테이블(8)을 덮개부(9)측에 고정해서 설치하여, 웨이퍼 보트(5)를 회전시키지 않고 웨이퍼(W)의 처리를 행하도록 해도 된다.
또한, 에칭 장치(100)는, 처리 용기(1) 내에 H2 가스 또는 NH3 가스로 이루어지는 에칭 가스를 공급하는 에칭 가스 공급 기구(15)와, 처리 용기(1) 내에 퍼지 가스 등으로서 불활성 가스, 예를 들어 N2 가스나 Ar 가스를 공급하는 불활성 가스 공급 기구(17)를 갖고 있다.
에칭 가스 공급 기구(15)는, 에칭 가스 공급원(21)과, 에칭 가스 공급원(21)으로부터 에칭 가스를 유도하는 가스 배관(22)과, 처리 용기(1) 내에 에칭 가스를 유도하는 가스 분산 노즐(23)을 갖고 있다.
가스 분산 노즐(23)은, 석영으로 이루어지고, 매니폴드(3)의 측벽을 내측으로 관통해서 상측 방향으로 굴곡되어 수직으로 연장된다. 이러한 가스 분산 노즐(23)의 수직 부분에는, 웨이퍼 보트(5)의 웨이퍼 지지 범위에 대응하는 상하 방향의 길이에 걸쳐서, 각각 복수의 가스 토출 구멍(23a)이 소정의 간격으로 형성되어 있다. 각 가스 토출 구멍(23a)으로부터 수평 방향으로 처리 용기(1)를 향해서 대략 균일하게 에칭 가스를 토출할 수 있다. 도 3에서는, 가스 분산 노즐(23)은 1개만이지만, 복수개 설치해도 된다.
불활성 가스 공급 기구(17)는, 불활성 가스 공급원(27)과, 불활성 가스 공급원(27)으로부터 불활성 가스를 유도하는 가스 배관(28)과, 이 가스 배관(28)에 접속되고, 매니폴드(3)의 측벽을 관통해서 설치된 짧은 석영관으로 이루어지는 가스 노즐(29)을 갖고 있다.
가스 배관(22, 28)에는, 각각 개폐 밸브(22a, 28a) 및 유량 제어기(22b, 28b)(예를 들어, 매스 플로우 컨트롤러 등)가 설치되어 있다.
처리 용기(1)의 측벽의 일부에는, 플라스마 생성 기구(30)가 형성되어 있다. 플라스마 생성 기구(30)는, H2 가스 또는 NH3 가스로 이루어지는 에칭 가스를 여기, 즉 플라스마화해서 처리 용기(1) 내에 공급하기 위한 것이다.
플라스마 생성 기구(30)는, 처리 용기(1)의 외벽에 기밀하게 용접된 플라스마 구획벽(32)을 구비하고 있다. 플라스마 구획벽(32)은, 예를 들어 석영에 의해 형성된다. 플라스마 구획벽(32)은 단면 오목 형상을 이루고, 처리 용기(1)의 측벽에 형성된 개구(31)를 덮는다. 개구(31)는, 웨이퍼 보트(5)에 지지되어 있는 모든 반도체 웨이퍼(W)를 상하 방향으로 커버할 수 있도록, 상하 방향으로 가늘고 길게 형성된다. 플라스마 구획벽(32)에 의해 규정되는 내측 공간, 즉, 플라스마 생성 공간의 내부에는, 상술한, 에칭 가스를 토출하기 위한 분산 노즐(23)이 배치되어 있다.
또한, 플라스마 생성 기구(30)는, 플라스마 구획벽(32)의 양 측벽의 외면에, 상하 방향을 따라서 서로 대향하도록 해서 배치된 가늘고 긴 한 쌍의 플라스마 전극(33)과, 한 쌍의 플라스마 전극(33)의 각각에 급전 라인(34)을 통해서 접속되어, 한 쌍의 플라스마 전극(33)에 고주파 전력을 공급하는 고주파 전원(35)을 더 갖고 있다. 고주파 전원(35)은, 한 쌍의 플라스마 전극(33)에 대하여, 예를 들어 13.56MHz의 고주파 전압을 인가한다. 이에 의해, 플라스마 구획벽(32)에 의해 규정된 플라스마 생성 공간 내에, 고주파 전계가 형성된다. 분산 노즐(23)로부터 토출된 에칭 가스는, 고주파 전계가 인가된 플라스마 생성 공간 내에서 플라스마화되고, 이 플라스마화된 에칭 가스는, 개구(31)를 통해서 처리 용기(1)의 내부에 공급된다.
플라스마 구획벽(32)의 외측에는, 이것을 덮도록 해서 절연 보호 커버(36)가 설치되어 있다. 절연 보호 커버(36)의 내측 부분에는, 냉매 통로(도시하지 않음)가 설치되어 있고, 거기에 냉각된 NH3 가스 등의 냉매를 흘림으로써 플라스마 전극(33)이 냉각된다.
개구(31)에 대향하는 처리 용기(1)의 측벽 부분에는, 처리 용기(1) 내를 진공 배기하기 위한 배기구(37)가 설치되어 있다. 이 배기구(37)는, 웨이퍼 보트(5)에 대응해서 상하로 가늘고 길게 형성되어 있다. 처리 용기(1)의 배기구(37)에 대응하는 부분에는, 배기구(37)를 덮도록 단면 U자 형상으로 성형된 배기구 커버 부재(38)가 설치되어 있다. 이 배기구 커버 부재(38)는, 처리 용기(1)의 측벽을 따라 상방으로 연장되어 있다. 배기구 커버 부재(38)의 하부에는, 배기구(37)를 통해서 처리 용기(1)를 배기하기 위한 배기관(39)이 접속되어 있다. 배기관(39)에는, 처리 용기(1) 내의 압력을 제어하는 압력 제어 밸브(40) 및 진공 펌프 등을 포함하는 배기 장치(41)가 접속되어 있어, 배기 장치(41)에 의해 배기관(39)을 통해서 처리 용기(1) 내가 배기된다. 또한, 이 처리 용기(1)의 외주를 둘러싸도록 해서 이 처리 용기(1) 및 그 내부의 웨이퍼(W)를 가열하는 통체 형상의 가열 기구(42)가 설치되어 있다.
에칭 장치(100)는 제어부(50)를 갖고 있다. 제어부(50)는, 에칭 장치(100)의 각 구성부의 제어, 예를 들어 밸브(22a, 28a)의 개폐에 의한 각 가스의 유량의 제어, 유량 제어기(22b, 28b)에 의한 가스 유량의 제어, 배기 장치(41)에 의한 배기 제어, 고주파 전원(35)에 의한 고주파 전력의 온·오프 제어 및 가열 기구(42)에 의한 웨이퍼(W)의 온도 제어 등을 행한다. 제어부(50)는, CPU(컴퓨터)를 갖고, 상기 제어를 행하는 주 제어부와, 입력 장치, 출력 장치, 표시 장치 및 기억 장치를 갖고 있다. 기억 장치에는, 에칭 장치(100)에서 실행되는 처리를 제어하기 위한 프로그램, 즉 처리 레시피가 저장된 기억 매체가 세팅되고, 주 제어부는, 기억 매체에 기억되어 있는 소정의 처리 레시피를 호출하여, 그 처리 레시피에 기초해서 에칭 장치(100)에 의해 소정의 처리가 행해지도록 제어한다.
<에칭 장치(100)에 의한 에칭 방법>
이어서, 이러한 에칭 장치(100)에 의해 실시되는 에칭 방법에 대해서 설명한다.
먼저, 처리 용기(1) 내의 온도를 200 내지 400℃로 하고, 50 내지 100매의 웨이퍼(W)가 탑재된 웨이퍼 보트(5)를 처리 용기(1) 내에 반입하고, 처리 용기(1) 내에 불활성 가스를 흘리고, 배기 장치(41)에 의해 처리 용기(1) 내를 배기하면서, 처리 용기(1) 내를 0.05 내지 1Torr(6.7 내지 133Pa)로 압력 조절한다.
이어서, 처리 용기(1) 내를 배기하면서, 에칭 가스 공급원(21)으로부터의 H2 가스 또는 NH3 가스로 이루어지는 에칭 가스를 플라스마 생성 기구(30)에 의해 플라스마화한다. 그리고, 이 플라스마화한 에칭 가스를 처리 용기(1) 내에 공급하여, 웨이퍼(W)에 성막되어 있는 게르마늄막에 작용시킨다. 이때의 조건은, 고주파(RF) 파워: 100 내지 1000W, 시간: 1 내지 100min이 바람직하다. 또한, 에칭 가스의 유량은, 에칭 가스가 NH3 가스인 경우, 1000 내지 10000sccm이 바람직하고, 에칭 가스가 H2 가스인 경우, 500 내지 5000sccm이 바람직하다.
소정 시간 에칭을 행하여, 게르마늄막이 소정량 에칭되면 밸브(22a)를 폐쇄해서 에칭을 종료하고, 그 후, 배기 장치(41)에 의해 배기관(39)을 통해서 처리 용기(1) 내를 배기하면서, 불활성 가스에 의해 처리 용기(1) 내의 퍼지를 행한다. 그리고, 처리 용기(1) 내를 상압으로 되돌린 후, 웨이퍼 보트(5)를 하강시켜 웨이퍼 보트(5)로부터 웨이퍼(W)를 반출한다.
<실험예 1>
다음으로 실험예 1에 대해서 설명한다.
도 4는, 실험예 1에서의 에칭 처리 전(Initial)의 블랭킷 샘플의 단면을 나타내는 SEM 사진이다. 실험예 1에서는, 도 4에 도시한 바와 같은, Si 기체 상에, 열산화 SiO2막, Ge막 또는 SiGe막 또는 Si막이 동일 순으로 형성된 블랭킷 샘플(이하, 샘플이라고 기재)을 준비하고, 이들 샘플에 대하여 도 2 및 도 3의 에칭 장치를 사용해서 에칭 처리를 행하였다.
실험예 1에서는, 열산화 SiO2막 상에 성막되는 막으로서 Ge의 함유율(at％)이 상이한 5종류의 막을 CVD법에 의해 성막한 복수의 샘플 A 내지 E를 준비하였다. 구체적으로는, 도 4의 (a)에 나타내는 Ge 함유 농도 100％의 게르마늄막을 갖는 샘플 A, 도 4의 (b)에 나타내는 Ge 함유 농도 88％의 실리콘 게르마늄막을 갖는 샘플 B, 도 4의 (c)에 나타내는 Ge 함유 농도 75％의 실리콘 게르마늄막을 갖는 샘플 C, 도 4의 (d)에 나타내는 Ge 함유 농도 67％의 실리콘 게르마늄막을 갖는 샘플 D, 도 4의 (e)에 나타내는 Si 함유 농도 100％의 실리콘막을 갖는 샘플 E의 5종류이다.
또한, 상기 샘플 A 내지 E에는, 「불가피 불순물」이 포함될 수 있다. 「불가피 불순물」이란, 제조 공정에서 불가피하게 혼입되는 불순물을 의미하며, 본 예의 경우에는 주로 수소(H)이다.
이어서, 에칭 조건에 대해서 설명한다. 실험예 1에서는, 상기 5종류의 샘플 A 내지 E에 대해서, NH3 가스, H2 가스, O2 가스, N2 가스의 4종류의 가스를 에칭 가스로 해서 에칭 처리를 행하였다.
에칭 조건으로서는, 이하와 같다.
온도: 300℃
압력: 0.2Torr(26.6Pa)
가스 유량: 5slm(H2 가스만 2slm)
RF 파워: 500W
처리 시간: 30min
유의점으로서, 에칭 처리 시의 가스 유량은, NH3 가스, O2 가스, N2 가스는, 각각 5slm(5000sccm)이지만, H2 가스만 2slm(2000sccm)이다.
[NH3 가스 플라스마에 의한 에칭]
도 5는, 실험예 1에서의 NH3 가스에 의한 에칭 처리 후(Post Treatment)의 샘플 A 내지 E의 단면을 나타내는 SEM 사진이다. 구체적으로는, 도 5의 (a)가 샘플 A, 도 5의 (b)가 샘플 B, 도 5의 (c)가 샘플 C, 도 5의 (d)가 샘플 D, 도 5의 (e)가 샘플 E의 에칭 처리 후의 단면을 나타내는 SEM 사진이다.
도 5의 (a)에 나타내는 SEM 사진으로부터, NH3 가스를 에칭 가스로 해서 에칭 처리한 경우, Ge막이 완전히 에칭되어 제거된 것을 알 수 있다. Ge막은, 막 두께가 100nm 이상이므로, 에칭 처리 시간(30min)을 고려하면, 적어도 3.3nm/min의 에칭 레이트인 것을 알 수 있다. 또한, 열산화 SiO2막이 에칭되지 않고 남아있는 것을 알 수 있다. 또한, 도 5의 (b) 내지 (e)에 나타내는 SEM 사진으로부터, SiGe막 및 Si막이 에칭되지 않고 남아있는 것을 알 수 있다.
이상으로부터, NH3 가스를 에칭 가스로 해서 에칭 처리하는 경우, Ge막만이 에칭되고, 열산화 SiO2막, SiGe막 및 Si막은 에칭되지 않은 것을 알 수 있다. 이것으로부터, SiGe막 및 Si막 나아가 SiO2막에 대하여 Ge막이 매우 높은 선택비로 선택적으로 에칭되는 것을 알 수 있다. 특히, Ge가 88at％인 Ge 리치의 SiGe막에 대해서도, 높은 에칭 선택성이 얻어지는 것을 알 수 있다.
[H2 가스 플라스마에 의한 에칭]
도 6은, 실험예 1에서의 H2 가스에 의한 에칭 처리 후(Post Treatment)의 샘플 A 내지 E의 단면을 나타내는 SEM 사진이다. 구체적으로는, 도 6의 (a)가 샘플 A, 도 6의 (b)가 샘플 B, 도 6의 (c)가 샘플 C, 도 6의 (d)가 샘플 D, 도 6의 (e)가 샘플 E의 에칭 처리 후의 단면을 나타내는 SEM 사진이다.
도 6의 (a)에 나타내는 SEM 사진으로부터, H2 가스를 에칭 가스로 해서 에칭 처리한 경우, Ge막이 완전히 에칭되어 제거된 것을 알 수 있다. Ge막은, 막 두께가 100nm 이상이므로, 에칭 처리 시간(30min)을 고려하면, 적어도 3.3nm/min의 에칭 레이트인 것을 알 수 있다. 또한, 열산화 SiO2막이 에칭되지 않고 남아있는 것을 알 수 있다. 또한, 도 6의 (b)에 나타내는 SEM 사진으로부터, Ge 농도 88％의 SiGe막의 표면이 국소적으로 에칭되어 있지만, 거의 에칭되지 않은 상태로 남아있는 것을 알 수 있다. 또한, 도 6의 (c) 내지 도 6의 (e)에 나타내는 SEM 사진으로부터, 다른 Ge 농도의 SiGe막 및 Si막이 에칭되지 않고 남아있는 것을 알 수 있다.
이상으로부터, H2 가스를 에칭 가스로 해서 에칭 처리하는 경우, Ge막이 주로 에칭되고, 샘플 B에 대해서는, SiGe막은 약간 에칭되지만, 그 에칭 레이트는 매우 낮아, 거의 에칭되지 않고, 또한 샘플 C, D의 SiGe막 및 Si막은 에칭되지 않는 것을 알 수 있다. 이것으로부터, SiGe막 및 Si막 나아가 SiO2막에 대하여 Ge막이 선택적으로 에칭되는 것을 알 수 있다. 특히, Ge가 88at％인 Ge 리치의 SiGe막에 대해서도, 높은 에칭 선택성이 얻어지는 것을 알 수 있다.
[O2 가스 플라스마에 의한 에칭]
도 7은, 실험예 1에서의 O2 가스에 의한 에칭 처리 후(Post Treatment)의 샘플 A 내지 E의 단면을 나타내는 SEM 사진이다. 구체적으로는, 도 7의 (a)가 샘플 A, 도 7의 (b)가 샘플 B, 도 7의 (c)가 샘플 C, 도 7의 (d)가 샘플 D, 도 7의 (e)가 샘플 E의 에칭 처리 후의 단면을 나타내는 SEM 사진이다.
도 7의 (a) 내지 도 7의 (e)에 나타내는 SEM 사진으로부터, O2 가스를 에칭 가스로 해서 에칭 처리한 경우, 게르마늄막, 실리콘 게르마늄막 및 실리콘막 모두 에칭되지 않고 남아있는 것을 알 수 있다.
이상으로부터, O2 가스를 에칭 가스로 해서 에칭 처리하는 경우, 게르마늄막, 실리콘 게르마늄막 및 실리콘막 모두 에칭되지 않는 것을 알 수 있다.
[N2 가스 플라스마에 의한 에칭 결과]
도 8은, 실험예 1에서의 N2 가스에 의한 에칭 처리 후(Post Treatment)의 샘플 A 내지 E의 단면을 나타내는 SEM 사진이다. 구체적으로는, 도 8의 (a)가 샘플 A, 도 8의 (b)가 샘플 B, 도 8의 (c)가 샘플 C, 도 8의 (d)가 샘플 D, 도 8의 (e)가 샘플 E의 에칭 처리 후의 단면을 나타내는 SEM 사진이다.
도 8의 (a) 내지 도 8의 (e)에 나타내는 SEM 사진으로부터, N2 가스를 에칭 가스로 해서 에칭 처리한 경우, 게르마늄막, 실리콘 게르마늄막 및 실리콘막 모두 에칭되지 않고 남아있는 것을 알 수 있다.
이상으로부터, N2 가스를 에칭 가스로 해서 에칭 처리하는 경우, 게르마늄막, 실리콘 게르마늄막 및 실리콘막 모두 에칭되지 않는 것을 알 수 있다.
<실험예 2>
다음으로 실험예 2에 대해서 설명한다.
도 9는, 실험예 2에서의 에칭 처리 전(Initial)의 샘플의 단면을 나타내는 SEM 사진이다. 실험예 2에서는, 도 9에 도시한 바와 같은, Si 기체 상에, 대략 동 간격으로 이격해서 복수의 오목부(트렌치)를 갖는 SiN막 및 Ge막이 동일 순으로 형성된 샘플을 준비하고, 이 샘플에 대하여 도 2 및 도 3의 에칭 장치를 사용해서 에칭 처리를 행하였다.
또한, 도 9에 도시하는 바와 같이, 실험예 2의 샘플에서는, SiN막의 오목부(트렌치)가 완전히는 매립되지 않을 정도로, Ge막을 형성하였다. 단, 이와 같이 하여 제작되는 Ge막에는, 「불가피 불순물」이 포함될 수 있다. 「불가피 불순물」이란, 제조 공정에서 불가피하게 혼입되는 미량의 불순물을 의미하며, 본 예의 경우에는 주로 수소(H)이다.
이어서, 에칭 조건에 대해서 설명한다. 실험예 2에서는, 상기와 같이 해서 제작된 샘플에 대해서, H2 가스를 에칭 가스로 해서 에칭 처리를 행하였다.
에칭 조건으로서는, 이하와 같다.
온도: 300℃
압력: 0.2Torr(26.6Pa)
가스 유량: 2slm(2000sccm)
RF 파워: 500W
처리 시간: 20min
도 10은, 실험예 2에서의 H2 가스에 의한 에칭 처리 후(Post Treatment)의 샘플의 단면을 나타내는 SEM 사진이다. 도 10에 도시하는 SEM 사진으로부터, H2 가스를 에칭 가스로 해서 에칭 처리한 경우, SiN막 상의 게르마늄막이 트렌치 상부로부터 하부로 수직 방향으로 에칭되어 있는 것을 알 수 있다. 또한, 질화 실리콘막이 에칭되지 않고 남아있는 것을 알 수 있다.
이상으로부터, 게르마늄막의 에칭에 이방성을 갖는 것을 알 수 있다. 또한, 질화 실리콘막에 대하여 게르마늄막이 선택적으로 에칭되어 있는 것을 알 수 있다.
<다른 적용>
이상, 본 발명의 실시 형태에 대해서 설명했지만, 본 발명은 상기 실시 형태에 한정되지 않고, 그 취지를 일탈하지 않는 범위에서 다양하게 변형 가능하다.
예를 들어, 상기 실시 형태에서는, 본 발명의 방법을 종형의 뱃치식 장치에 의해 실시한 예를 나타냈지만, 이에 한정하지 않고, 횡형의 뱃치식 장치(세로로 놓은 웨이퍼를 가로 방향으로 복수매 배열하고, 이 배열한 복수매의 웨이퍼를 일괄해서 처리하는 타입의 장치)나 매엽식 장치(가로로 놓은 웨이퍼를 1매씩 처리하는 타입) 등의 다른 다양한 에칭 장치에 의해 실시할 수도 있다.
또한, 상기 실시 형태에서는, 한 쌍의 플라스마 전극에 고주파 전력을 인가함으로써 플라스마를 생성하는 예를 나타냈지만, 플라스마를 생성하는 방법은, 이에 한정하지 않고, 다른 유도 결합이나 마이크로파 등의 방식에 의해 플라스마를 생성해도 된다.
또한, 피처리 기판으로서 반도체 웨이퍼를 사용한 경우에 대해서 나타냈지만, 이에 한정하지 않고, 플랫 패널 디스플레이용 유리 기판이나 세라믹스 기판 등 다른 기판에도 적용할 수 있음은 물론이다.
1; 처리 용기 5; 웨이퍼 보트
15; 에칭 가스 공급 기구 30; 플라스마 생성 기구
33; 플라스마 전극 35; 고주파 전원
41; 배기 장치 42; 가열 기구
100; 에칭 장치 200; 반도체 기체
201; 절연막 202; 아몰퍼스 실리콘막
203; 게르마늄막 W; 반도체 웨이퍼(피처리 기판)

Claims (10)

  1. 게르마늄 부분을 갖는 피처리 기판에, H2 가스 또는 NH3 가스를 포함하는 에칭 가스를 여기된 상태로 공급하여, 상기 게르마늄 부분을 에칭하는 에칭 방법.
  2. 제1항에 있어서,
    상기 게르마늄 부분은, 게르마늄막인 에칭 방법.
  3. 제1항에 있어서,
    상기 피처리 기판은, 상기 게르마늄 부분과 실리콘 함유 부분을 갖고, 상기 게르마늄 부분을 상기 실리콘 함유 부분에 대하여 선택적으로 에칭하는 에칭 방법.
  4. 제3항에 있어서,
    상기 실리콘 함유 부분은, 실리콘막, 실리콘 게르마늄막, 실리콘 질화막 및 실리콘 산화막 중 어느 것인 에칭 방법.
  5. 제1항에 있어서,
    상기 에칭 시에, 압력을 6.7 내지 133Pa의 범위로 하는 에칭 방법.
  6. 제1항에 있어서,
    상기 에칭 시에, 상기 피처리 기판의 온도를 200 내지 400℃의 범위로 하는 에칭 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 에칭 가스는, 플라스마화된 상태로 공급되는 에칭 방법.
  8. 게르마늄을 갖는 피처리 기판을 에칭하는 에칭 장치이며,
    상기 피처리 기판을 수용하는 처리 용기와,
    상기 처리 용기 내에 미리 결정된 가스를 공급하는 가스 공급부와,
    상기 미리 결정된 가스를 여기하는 여기 기구와,
    상기 처리 용기 내를 가열하는 가열 기구와,
    상기 처리 용기 내를 배기해서 감압 상태로 하는 배기 기구와,
    상기 가스 공급부, 상기 여기 기구, 상기 가열 기구 및 상기 배기 기구를 제어하는 제어부
    를 포함하고,
    상기 제어부는,
    상기 배기 기구에 의해 상기 처리 용기 내를 미리 결정된 감압 상태로 제어하고, 상기 가열 기구에 의해 상기 처리 용기 내를 미리 결정된 온도로 제어하고,
    상기 가스 공급부로부터 H2 가스 또는 NH3 가스를 포함하는 에칭 가스를 공급시키고, 상기 에칭 가스를 상기 여기 기구에서 여기시키고,
    여기된 상태의 에칭 가스에 의해, 상기 처리 용기 내에서 상기 피처리 기판의 게르마늄을 에칭시키는 에칭 장치.
  9. 제8항에 있어서,
    상기 여기 기구는, 플라스마 생성 기구인 에칭 장치.
  10. 컴퓨터 상에서 동작하고, 에칭 장치를 제어하기 위한 프로그램이 기억된 기억 매체이며, 상기 프로그램은, 실행 시에, 제1항 내지 제6항 중 어느 한 항의 에칭 방법이 행해지도록, 컴퓨터에 상기 에칭 장치를 제어시키는 기억 매체.
KR1020180034355A 2017-03-30 2018-03-26 에칭 방법 및 에칭 장치 KR102306488B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017066857A JP6719415B2 (ja) 2017-03-30 2017-03-30 エッチング方法およびエッチング装置
JPJP-P-2017-066857 2017-03-30

Publications (2)

Publication Number Publication Date
KR20180111556A true KR20180111556A (ko) 2018-10-11
KR102306488B1 KR102306488B1 (ko) 2021-09-28

Family

ID=63669753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180034355A KR102306488B1 (ko) 2017-03-30 2018-03-26 에칭 방법 및 에칭 장치

Country Status (5)

Country Link
US (1) US10672617B2 (ko)
JP (1) JP6719415B2 (ko)
KR (1) KR102306488B1 (ko)
CN (1) CN108695149B (ko)
TW (1) TWI701735B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210033417A (ko) * 2019-09-18 2021-03-26 도쿄엘렉트론가부시키가이샤 에칭 방법 및 기판 처리 시스템

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892158B2 (en) * 2019-04-01 2021-01-12 Hitachi High-Tech Corporation Manufacturing method of a semiconductor device and a plasma processing apparatus
JP7236975B2 (ja) * 2019-10-08 2023-03-10 東京エレクトロン株式会社 制御装置、処理装置及び制御方法
JP7414593B2 (ja) * 2020-03-10 2024-01-16 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP2024083014A (ja) * 2022-12-09 2024-06-20 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252075A (ja) * 1993-02-23 1994-09-09 American Teleph & Telegr Co <Att> ホウ素拡散を行うｍｏｓデバイス製造方法
KR20110052412A (ko) * 2009-11-11 2011-05-18 삼성전자주식회사 패턴 구조물 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US20150126039A1 (en) * 2013-11-04 2015-05-07 Applied Materials, Inc. Etch suppression with germanium
JP2016076668A (ja) * 2014-10-09 2016-05-12 東京エレクトロン株式会社 エッチング方法
JP2016143781A (ja) 2015-02-03 2016-08-08 東京エレクトロン株式会社 エッチング方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007505477A (ja) * 2003-07-23 2007-03-08 エーエスエム アメリカ インコーポレイテッド シリコン−オン−インシュレーター構造及びバルク基板に対するＳｉＧｅの堆積
US8158445B2 (en) * 2009-11-11 2012-04-17 Samsung Electronics Co., Ltd. Methods of forming pattern structures and methods of manufacturing semiconductor devices using the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252075A (ja) * 1993-02-23 1994-09-09 American Teleph & Telegr Co <Att> ホウ素拡散を行うｍｏｓデバイス製造方法
KR20110052412A (ko) * 2009-11-11 2011-05-18 삼성전자주식회사 패턴 구조물 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US20150126039A1 (en) * 2013-11-04 2015-05-07 Applied Materials, Inc. Etch suppression with germanium
JP2016076668A (ja) * 2014-10-09 2016-05-12 東京エレクトロン株式会社 エッチング方法
JP2016143781A (ja) 2015-02-03 2016-08-08 東京エレクトロン株式会社 エッチング方法
KR20160095617A (ko) * 2015-02-03 2016-08-11 도쿄엘렉트론가부시키가이샤 에칭 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210033417A (ko) * 2019-09-18 2021-03-26 도쿄엘렉트론가부시키가이샤 에칭 방법 및 기판 처리 시스템

Also Published As

Publication number Publication date
KR102306488B1 (ko) 2021-09-28
TW201843733A (zh) 2018-12-16
US20180286691A1 (en) 2018-10-04
CN108695149A (zh) 2018-10-23
US10672617B2 (en) 2020-06-02
TWI701735B (zh) 2020-08-11
JP6719415B2 (ja) 2020-07-08
JP2018170407A (ja) 2018-11-01
CN108695149B (zh) 2023-03-28

Similar Documents

Publication Publication Date Title
US10837122B2 (en) Method and apparatus for precleaning a substrate surface prior to epitaxial growth
US7462571B2 (en) Film formation method and apparatus for semiconductor process for forming a silicon nitride film
TWI815898B (zh) 蝕刻方法及蝕刻裝置
KR102306488B1 (ko) 에칭 방법 및 에칭 장치
KR100944833B1 (ko) 성막 장치, 성막 방법 및 기억 매체
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
KR20200010411A (ko) 에칭 방법
TW202009318A (zh) 使用自組裝單分子層的選擇性沉積的方法
KR101548129B1 (ko) 증착 챔버 내에서 산화로부터의 도전체 보호
US10475645B2 (en) Method of filling recess and processing apparatus
JP2017084894A (ja) ボロン窒化膜の形成方法および半導体装置の製造方法
JP2004343094A (ja) シリコン酸化膜の除去方法及び処理装置
US20230146375A1 (en) Substrate processing method and substrate processing apparatus
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2006191151A (ja) 半導体装置の製造方法および基板処理装置
KR20180108455A (ko) 가열 방법, 성막 방법, 반도체 장치의 제조 방법, 및 성막 장치
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
KR20240022988A (ko) 성막 방법 및 성막 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant