KR101429432B1 - 기판처리방법 - Google Patents

기판처리방법 Download PDF

Info

Publication number
KR101429432B1
KR101429432B1 KR1020130039437A KR20130039437A KR101429432B1 KR 101429432 B1 KR101429432 B1 KR 101429432B1 KR 1020130039437 A KR1020130039437 A KR 1020130039437A KR 20130039437 A KR20130039437 A KR 20130039437A KR 101429432 B1 KR101429432 B1 KR 101429432B1
Authority
KR
South Korea
Prior art keywords
gas
substrate
film
damage layer
contact hole
Prior art date
Application number
KR1020130039437A
Other languages
English (en)
Inventor
권성수
이종배
Original Assignee
주식회사 테스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테스 filed Critical 주식회사 테스
Priority to KR1020130039437A priority Critical patent/KR101429432B1/ko
Application granted granted Critical
Publication of KR101429432B1 publication Critical patent/KR101429432B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 콘택트 홀 저면의 자연산화막과 데미지층을 함께 제거함으로써 콘택트 저항을 획기적으로 개선할 수 있는 기판처리방법에 관한 것이다. 본 발명에 따른 기판처리방법은 콘택트 홀이 형성된 실리콘 기판으로 HF 가스 및 NH3 가스를 공급하여, 콘택트 홀 저면상에 형성되어 있는 자연산화막과 반응시켜 응축막을 형성하는 응축막 형성단계와, 기판이 안착된 기판지지부재로 바이어스(bias)를 인가한 상태에서, 기판으로 F2 가스, XeF2 가스 및 ClF3 가스 중 적어도 하나의 가스를 공급하여 응축막 하부의 실리콘 층을 에칭하는 데미지층 제거단계와, 응축막을 제거하는 응축막 제거단계를 포함한다.

Description

기판처리방법{Substrate processing method}
본 발명은 기판처리방법에 관한 것으로, 보다 상세하게는 콘택트 저항을 개선하기 위하여 콘택트 홀 저면의 자연산화막과, 이 자연산화막 아래의 데미지층을 건식식각방식으로 제거하는 기판처리방법에 관한 것이다.
반도체 소자 공정 중 실리콘 기판에 콘택트 홀을 형성하면, 시간이 경과함에 따라 콘택트 홀 저면에 자연산화막이 형성되는데, 이 자연산화막은 콘택트 저항을 높이는 요인이 되고 있다. 따라서, 콘택트 홀 저면의 자연산화막을 제거한 후 배선을 형성하는데, 종래에는 공개특허 10-2010-0065875호 등에 제시되어 있는 건식식각방법으로 자연산화막을 제거하였다.
도 1은 종래의 건식식각방법의 개략적인 흐름도이다. 도 1을 참조하면, 콘택트 홀이 형성된 기판으로 HF 가스 및 NH3 가스를 공급하면, 도 1의 (b)에 도시된 바와 같이 HF 가스 및 NH3 가스가 자연산화막과 반응하여 응축층을 형성하게 되고, 이후 기판을 가열하면 응축층이 열분해되면서 자연산화막이 제거된다.
한편, 콘택트 홀을 형성하는 과정에서 사용되는 플라즈마 또는 CF계의 에칭가스에 의해, 콘택트 홀의 저면(즉, 자연산화막의 하부)에는 데미지층이 형성되는데, 이 데미지층은 건식식각방법에 의해 제거되지 않고 그대로 남아있게 된다. 따라서, 건식식각방법으로 자연산화막을 제거하더라도, 여전히 콘택트 저항이 높은 수준으로 유지되는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 콘택트 홀 저면의 자연산화막과 데미지층을 함께 제거함으로써 콘택트 저항을 획기적으로 개선할 수 있는 기판처리방법을 제공하는 것이다.
본 발명에 따른 기판처리방법은 콘택트 홀이 형성된 실리콘 기판으로 HF 가스 및 NH3 가스를 공급하여, 콘택트 홀 저면상에 형성되어 있는 자연산화막과 반응시켜 응축막을 형성하는 응축막 형성단계와, 상기 기판이 안착된 기판지지부재로 바이어스(bias)를 인가한 상태에서, 상기 기판으로 F2 가스, XeF2 가스 및 ClF3 가스 중 적어도 하나의 가스를 공급하여 상기 응축막 하부의 실리콘 층을 에칭하는 데미지층 제거단계와, 상기 응축막을 제거하는 응축막 제거단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 응축막 제거단계에서는 상기 기판을 가열함으로써 상기 응축막을 열분해시키는 것이 바람직하다.
또한, 본 발명에 따르면 상기 응축막 제거단계에서는 상기 기판으로 플라즈마화된 가스를 공급하는 것이 바람직하다.
본 발명에 따른 기판처리방법은 콘택트 홀이 형성된 실리콘 기판으로 HF 가스 및 NH3 가스를 공급하여, 콘택트 홀 저면상에 형성되어 있는 자연산화막과 반응시켜 응축막을 형성하는 응축막 형성단계와, 상기 응축막 하부의 실리콘 층이 에칭되도록 상기 기판으로 NF3 플라즈마를 공급하는 데미지층 제거단계와, 상기 응축막을 제거하는 응축막 제거단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면 상기 데미지층 제거단계에서는 F2 가스, XeF2 가스 및 ClF3 가스 중 적어도 하나의 가스를 함께 공급하는 것이 바람직하다.
또한, 본 발명에 따르면 상기 데미지층 제거단계에서는 상기 기판으로 바이어스(bias)를 인가하는 것이 바람직하다.
본 발명에 따르면 콘택트 홀 저부의 자연산화막과 함께 데미지층을 충분히 제거할 수 있으므로 콘택트 저항을 획기적으로 개선한 수 있다.
도 1은 종래의 건식식각방법의 개략적인 흐름도이다.
도 2는 본 발명의 제1실시예에 따른 기판처리방법의 개략적인 흐름도이다.
도 3은 본 발명의 제2실시예에 따른 기판처리방법의 개략적인 흐름도이다.
도 4는 본 발명의 제3실시예에 따른 기판처리방법의 개략적인 흐름도이다.
도 5는 본 발명의 제4실시예에 따른 기판처리방법의 개략적인 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 기판처리방법에 관하여 설명한다.
도 2는 본 발명의 제1실시예에 따른 기판처리방법의 개략적인 흐름도이다.
도 2를 참조하면, 본 실시예에 따른 기판처리방법(M100)은 응축막 형성단계와, 데미지층 제거단계와, 응축막 제거단계를 포함한다.
먼저, 도 2의 (a)에 도시된 바와 같이, 콘택홀이 형성된 실리콘 기판(w)에서, 콘택트 홀 저면에는 자연산화막이 형성되어 있고, 자연산화막의 하부에는 데미지층이 형성되어 있다. 이때, 데미지층은 콘택홀 형성을 위한 에칭 과정에서, 플라즈마에 의한 데미지 또는 CF계 에칭 가스에 의해 데미지를 받은 것이다.
응축막 형성단계에서는 도 2의 (b)에 도시된 바와 같이, 기판으로 HF 가스와 NH3 가스를 공급하며, 공급된 HF 가스 및 NH3 가스는 자연산화막(native oxide)과 반응하여 응축막((NH4)2SiF6)을 형성한다.
데미지층 제거단계에서는 도 2의 (c)에 도시된 바와 같이, 응축막이 형성되어 있는 기판으로 F2 가스, XeF2 가스 및 ClF3 가스 중 적어도 하나의 가스를 공급한다. 그러면, 공급된 가스가 응축막을 투과하여 응축막 하부의 데미지층, 즉 실리콘 층에 도달하며, 이에 따라 데미지층(실리콘 층)이 에칭된다.
예를 들어, F2 가스를 공급한 아래와 같은 반응식으로 데미지층이 에칭된다.
Si + C (데미지층에 침투된 탄소 성분) + 4F2 --> SiF4 + CF4
한편, 응축막 형성단계에서 공급된 HF 가스와 NH3 가스 중 일부는 아래와 같이 상호 반응하여 파우더(NH4F)를 형성한다.
HF + NH3 ---> NH4F
그리고, 이와 같이 형성되는 파우더(NH4F)는 시간이 경과함에 따라 응축막 위에 쌓이게 되는데, 이와 같이 쌓인 파우더(NH4F)는 데미지층을 제거하는데 방해가 되는 요인이 된다.
즉, F2 가스에 의해 데미지층에 에칭되기 위해서는 F2 가스가 응축막 하부의 데미지층에 도달하여야 하는데, 이때 F2 가스는 응축막을 투과할 수는 있으나, 파우더층(NH4F)은 투과하지 못한다. 따라서, 데미지층 제거단계의 초기(즉, 파우더가 많이 쌓이지 않은 시점)에는 F2 가스가 데미지층에 도달하여 데미지층을 에칭할 수 있으나, 시간이 경과하면 파우더에 의해 F2 가스가 차단되어 더 이상 데미지층이 제거되지 않게 된다. 즉, 데미지층을 제거할 수 있는 시간이 제한되어 있으므로, 데미지층이 두꺼운 경우에는 데미지층을 충분히 제거하지 못하게 될 가능성이 있다.
이에, 본 실시예에서는 F2 가스의 침투율(즉, 데미지층으로의 도달 효율)을 향상시키기 위하여, 데미지층 제거단계에서 기판(w)이 안착되어 있는 기판지지부재(예를 들어, 서셉터)에 바이어스를 인가한다(도면상에서는 기판에 바이어스가 인가되는 것으로 도시되어 있으나, 보다 정확하게는 기판이 안착된 서셉터에 바이어스를 인가함). 이와, 동시에 공급되는 가스를 이온화시키는 것이 바람직하다. 이온화와 관련하여, 특히 ClF3 가스의 경우에는 해리되는 경향성이 높으므로, 용이하게 이온화할 수 있다는 장점을 가진다.
그리고, 이와 같이 기판에 바이어스를 인가하고 F2 가스를 이온화시키면, 기판과 F2 가스 사이에 형성되는 전기력에 의해 F2 가스의 침투율(투과속도 or 투과강도)이 향상되므로, 동일 시간 동안 더 많은 양의 데미지층을 제거할 수 있다. 나아가, 전기력이 일정 수준 이상으로 증가하면, F2 가스가 파우더층(NH4F)을 투과할 수도 있게 되므로, 원하는 만큼 충분한 두께로 데미지층을 제거할 수 있게 된다.
이후, 응축막 제거단계에 기판을 가열하면 응축막이 열분해되어 제거되며, 이에 따라 도 2의 (d)에 도시된 바와 같이 자연산화막 및 데미지층이 모두 제거된 상태의 기판을 얻을 수 있다.
상술한 바와 같이, 본 실시예에 따르면 자연산화막과 데미지층을 모두 제거할 수 있으므로 콘택트 저항이 획기적으로 개선되게 된다. 특히, 데미지층 제거시 기판으로 바이어스를 인가함으로써, 데미지층을 원하는 만큼 충분히 제거할 수 있다.
도 3은 본 발명의 제2실시예에 따른 기판처리방법의 개략적인 흐름도이다.
도 3을 참조하면, 본 실시예에 따른 기판처리방법(M200)은 응축막 형성단계와, 데미지층 제거단계와, 응축막 제거단계를 포함한다. 여기서, 응축막 형성단계와 데미지층 제거단계는 앞서 설명한 제1실시예와 동일하다.
본 실시예의 경우, 응축막 제거단계에서는 기판으로 플라즈마화 된 가스, 예를 들어 아르곤(Ar) 플라즈마를 공급한다. 그러면, 아르곤 플라즈마의 에너지에 의해 응축막이 분해된다. 이때, 플라즈마 에너지가 너무 강하면, 기판(실리콘) 자체에 플라즈마에 의한 데미지가 발생할 수 있으므로 유의가 필요한데, 1~20eV 범위의 플라즈마 가스를 공급하면 기판 자체에 데미지를 발생시키기 않으면서 응축막을 제거할 수 있다.
도 4는 본 발명의 제3실시예에 따른 기판처리방법의 개략적인 흐름도이다.
도 4를 참조하면, 본 실시예에 따른 기판처리방법은 응축막 형성단계와, 데미지층 제거단계와, 응축막 제거단계를 포함한다.
도 4의 (b)에 도시된 바와 같이, 응축막 형성단계에서는 기판으로 기판으로 HF 가스와 NH3 가스를 공급하며, 공급된 HF 가스 및 NH3 가스는 자연산화막과 반응하여 응축막((NH4)2SiF6)을 형성한다.
데미지층 제거단계에서는 도 4의 (c)에 도시된 바와 같이, 응축막이 형성되어 있는 기판으로 NF3 플라즈마 가스를 공급한다. 그러면, NF3에서 분리된 F가 응축막을 투과하여 데미지층으로 공급되고, 이에 따라 데미지층이 에칭된다. 이때, 기판에 바이어스를 인가함으로써 F의 침투율을 향상시킬 수 있다.
특히, 앞서 설명한 바와 같이 응축막 형성단계에서 파우더(NH4F)가 형성되어 응축막 위에 쌓일 수 있는데, NF3 플라즈마 가스는 파우더(NH4F)를 분해하는 성질을 가지고 있다. 따라서, 본 실시예의 경우에는 응축막 위에 파우더가 쌓이지 않으므로, F가 더욱더 효율적으로 데미지층으로 전달될 수 있으며, 그 결과 데미지층을 효율적으로 제거할 수 있다.
응축막 제거단계에서는, 앞서 제2실시예에서 설명한 바와 같이 기판으로 플라즈마 가스를 공급하여 응축막을 제거한다. 이때, 별도의 가스(예를 들어, Ar)를 이용하여 플라즈마를 형성할 수도 있으나, NF3 플라즈마의 에너지를 1~20eV 범위로 조절하여 공급함으로써 응축막을 제거할 수도 있다. 한편, 응축막 제거단계에서 플라즈마 가스를 공급하지 않고, 제1실시예에서 설명한 바와 같이 기판을 가열함으로써 응축막을 제거할 수도 있다.
도 5는 본 발명의 제4실시예에 따른 기판처리방법의 개략적인 흐름도이다.
도 5를 참조하면, 본 실시예에 따른 기판처리방법은 응축막 형성단계와, 데미지층 제거단계와, 응축막 제거단계를 포함한다. 이때, 응축막 형성단계 및 응축막 제거단계는 앞서 설명한 제3실시예와 동일하다.
데미지층 제거단계에서는 기판으로 NF3 플라즈마를 공급하면서, 동시에 F2 가스, XeF2 가스 및 ClF3 가스 중 적어도 하나의 가스, 예를 들어 F2를 함께 공급한다. 그러면, 응축막 상에 파우더가 쌓이게 되는 것이 방지되며, NF3로부터 분리된 F*와, F2 가스에 의해 데미지층이 에칭된다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
M100,M200,M300,M400...기판처리방법
w...기판

Claims (8)

  1. 콘택트 홀이 형성된 실리콘 기판으로 HF 가스 및 NH3 가스를 공급하여, 콘택트 홀 저면상에 형성되어 있는 자연산화막과 반응시켜 응축막을 형성하는 응축막 형성단계와,
    상기 기판이 안착된 기판지지부재로 바이어스(bias)를 인가한 상태에서, 상기 기판으로 F2 가스, XeF2 가스 및 ClF3 가스 중 적어도 하나의 가스를 공급하여 상기 응축막 하부의 실리콘 층을 에칭하는 데미지층 제거단계와,
    상기 응축막을 제거하는 응축막 제거단계를 포함하며,
    상기 응축막 제거단계에서는 상기 기판으로 플라즈마화된 가스를 공급하는 것을 특징으로 하는 기판처리방법.
  2. 삭제
  3. 삭제
  4. 콘택트 홀이 형성된 실리콘 기판으로 HF 가스 및 NH3 가스를 공급하여, 콘택트 홀 저면상에 형성되어 있는 자연산화막과 반응시켜 응축막을 형성하는 응축막 형성단계와,
    상기 응축막 하부의 실리콘 층이 에칭되도록 상기 기판으로 NF3 플라즈마를 공급하는 데미지층 제거단계와,
    상기 응축막을 제거하는 응축막 제거단계를 포함하며,
    상기 응축막 제거단계에서는 상기 기판으로 플라즈마화된 가스를 공급하는 것을 특징으로 하는 기판처리방법.
  5. 제4항에 있어서,
    상기 데미지층 제거단계에서는 F2 가스, XeF2 가스 및 ClF3 가스 중 적어도 하나의 가스를 함께 공급하는 것을 특징으로 하는 기판처리방법.
  6. 제4항 또는 제5항에 있어서,
    상기 데미지층 제거단계에서는 상기 기판으로 바이어스(bias)를 인가하는 것을 특징으로 하는 기판처리방법.
  7. 삭제
  8. 삭제
KR1020130039437A 2013-04-10 2013-04-10 기판처리방법 KR101429432B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130039437A KR101429432B1 (ko) 2013-04-10 2013-04-10 기판처리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130039437A KR101429432B1 (ko) 2013-04-10 2013-04-10 기판처리방법

Publications (1)

Publication Number Publication Date
KR101429432B1 true KR101429432B1 (ko) 2014-08-12

Family

ID=51750253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130039437A KR101429432B1 (ko) 2013-04-10 2013-04-10 기판처리방법

Country Status (1)

Country Link
KR (1) KR101429432B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110942987A (zh) * 2018-09-21 2020-03-31 长鑫存储技术有限公司 一种半导体结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030031152A (ko) * 2000-08-12 2003-04-18 어플라이드 머티어리얼즈 인코포레이티드 집적된 얕은 트렌치 분리 접근법
KR20030049261A (ko) * 2001-12-14 2003-06-25 (주)에이피엘 플라즈마를 이용한 표면처리 장치 및 방법
KR20100105398A (ko) * 2009-03-19 2010-09-29 도쿄엘렉트론가부시키가이샤 기판의 에칭 방법 및 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030031152A (ko) * 2000-08-12 2003-04-18 어플라이드 머티어리얼즈 인코포레이티드 집적된 얕은 트렌치 분리 접근법
KR20030049261A (ko) * 2001-12-14 2003-06-25 (주)에이피엘 플라즈마를 이용한 표면처리 장치 및 방법
KR20100105398A (ko) * 2009-03-19 2010-09-29 도쿄엘렉트론가부시키가이샤 기판의 에칭 방법 및 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110942987A (zh) * 2018-09-21 2020-03-31 长鑫存储技术有限公司 一种半导体结构的形成方法

Similar Documents

Publication Publication Date Title
JP6871233B2 (ja) シリコン含有膜をエッチングするための方法
KR102139245B1 (ko) 고온에서 프로세싱 챔버 내의 붕소-탄소 잔류물들을 제거하기 위한 세정 프로세스
Blauw et al. Advanced time-multiplexed plasma etching of high aspect ratio silicon structures
US9177816B2 (en) Deposit removal method
WO2016138218A8 (en) Methods and apparatus for using alkyl amines for the selective removal of metal nitride
WO2009085974A3 (en) Low wet etch rate silicon nitride film
US9455144B2 (en) Method for growing nitride-based semiconductor with high quality
JP5823160B2 (ja) 堆積物除去方法
CN105405749B (zh) 一种刻蚀碳化硅的方法
US20200321218A1 (en) Independent control of etching and passivation gas components for highly selective silicon oxide/silicon nitride etching
TW200711033A (en) Semiconductor devices including trench isolation structures and methods of forming the same
JP6958980B2 (ja) 水素プラズマを用いたシリコン抽出方法
KR101429432B1 (ko) 기판처리방법
US11158517B2 (en) Selective plasma etching of silicon oxide relative to silicon nitride by gas pulsing
JP2010153508A5 (ja) プラズマ処理方法
WO2002007203A3 (en) Plasma rie polymer removal
US20190267248A1 (en) Systems and methods to form airgaps
TW200738577A (en) Notch stop pulsing process for plasma processing system
JP2014072269A5 (ko)
EP2819150B1 (en) Deposit removing method
KR20160146565A (ko) 갭 충진 애플리케이션들에서 실리콘 다이옥사이드 막의 원자층 증착에서의 심들을 제거하기 위한 시스템들 및 방법들
US8796148B2 (en) Method for producing a deep trench in a microelectronic component substrate
GB2523435A (en) Method for producing a structured surface
JP2018182103A5 (ko)
WO2004013371A3 (en) Method and apparatus for plasma implantation without deposition of a layer of byproduct

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 4