KR20130141566A - 반도체 장치의 제조 방법 및 제조 장치 - Google Patents

반도체 장치의 제조 방법 및 제조 장치 Download PDF

Info

Publication number
KR20130141566A
KR20130141566A KR1020137014027A KR20137014027A KR20130141566A KR 20130141566 A KR20130141566 A KR 20130141566A KR 1020137014027 A KR1020137014027 A KR 1020137014027A KR 20137014027 A KR20137014027 A KR 20137014027A KR 20130141566 A KR20130141566 A KR 20130141566A
Authority
KR
South Korea
Prior art keywords
gas
etching
sin film
film
wafer
Prior art date
Application number
KR1020137014027A
Other languages
English (en)
Other versions
KR101678266B1 (ko
Inventor
히로유키 다카하시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20130141566A publication Critical patent/KR20130141566A/ko
Application granted granted Critical
Publication of KR101678266B1 publication Critical patent/KR101678266B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

기판의 표면의 SiN막을 할로겐 원소를 포함하는 가스를 이용해서 에칭하여 반도체 장치를 제조하는 방법으로서, 상기 SiN막의 표면에 상기 할로겐 원소를 포함하는 가스를 공급하는 공정의 초기의 단계에서, 염기성 가스를 포함하는 가스를 공급한다. 상기 에칭의 초기의 단계에서 상기 염기성 가스를 포함하는 가스를 공급함으로써, 상기 SiN막(4)의 표면을 덮고 있던 SiNO로 이루어지는 막 부분을, 주로 플루오로 규산 암모늄((NH4)2SiF6)과 수분(H2O)을 포함하는 반응 생성물로 변화시킨다.

Description

반도체 장치의 제조 방법 및 제조 장치 {DEVICE FOR PRODUCING AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 방법 및 제조 장치에 관한 것이다．
반도체 장치의 트랜지스터 구조에 있어서, 산화 실리콘막을 이용한 절연 게이트형의 전계 효과 트랜지스터(예를 들면, MOSFET)의 미세화가 진행되고 있다. 이러한 전계 효과 트랜지스터에 있어서, n형의 MOS 트랜지스터와 p형의 MOS 트랜지스터의 양쪽의 성능을 향상시키는 기술로서, 듀얼 스트레스 라이너(Dual Stress Liner: DSL) 기술이 알려져 있다(예를 들면, 특허문헌 1 참조). 이 듀얼 스트레스 라이너 기술에서는 n형의 MOS 트랜지스터가 형성된 영역에 인장 응력을 갖는 SiN막(Tensile SiN)이 형성되어 인장 응력이 부가되고, 한편으로, p형의 MOS 트랜지스터가 형성된 영역에 압축 응력을 갖는 SiN막(Compressive SiN)이 형성되어 압축 응력이 부가된다.
도 1에 나타내는 바와 같이, Si 반도체 웨이퍼(이하, '웨이퍼'라 함)(W)의 표면에는, 게이트 전극(101)의 측면에 사이드월(sidewall)(102)이 형성된 트랜지스터(103)가 복수 마련되어 있다. 도 2에 나타내는 바와 같이, 이들 트랜지스터(103)를 덮도록 SiN막(104)을 CVD법 등에 의해 성막한다. 그리고, 도 3에 나타내는 바와 같이, SiN막(104)의 막 두께가 원하는 두께가 되도록 SiN막(104)을 에칭한다. 이와 같이 해서 원하는 두께로 형성된 SiN막(104)은 트랜지스터(103)가 형성된 영역에 스트레스를 부여하는 응력막이 되고, SiN막(104)에 의해서, 트랜지스터(103)가 형성된 영역에 인장 응력이나 압축 응력을 부가하는 것이 가능하게 된다.
SiN막의 에칭의 방법에는 리엑티브 이온 에칭(RIE)이나 플라즈마 에칭이 일반적으로 알려져 있다. 그러나, 이들 RIE나 플라즈마 에칭에서는 웨이퍼상에 존재하는 SiN 이외의 막이 손상되는 등의 데미지(damage)가 생기기 쉽다.
일본 특허공개공보 제2008-288364호
그래서, 에칭량을 정확하게 제어하여 손상(damage)이 적고 원하는 두께의 SiN막을 얻는 방법으로서, 본 발명자는 불화수소 가스 등의 할로겐 원소를 포함하는 가스를 이용해서, 왜곡 트랜지스터의 응력막 등으로서 사용하는 SiN막을 정밀도 높게 에칭하는 방법을 찾아내었다. 이 할로겐 원소를 포함하는 가스를 이용해서 SiN막을 에칭하는 방법에 의하면, 에칭량의 제어가 용이하고, 원하는 두께의 SiN막을 얻는 것이 가능하게 되며, 또한, SiN막과의 화학 반응으로 에칭을 실행하므로, SiN 이외의 막에 대한 플라즈마에 의한 물리적인 손상도 적어진다고 생각된다. 그러나, 할로겐 원소를 포함하는 가스를 이용해서 SiN막을 에칭하는 방법에서는, 리엑티브 이온 에칭(RIE)이나 플라즈마 에칭에 비해, 에칭량이 작아지고, 또한, 에칭량이 웨이퍼면 내에서 불균일하게 되어 버리는 것을 발명자의 실험을 통해 알 수 있었다. 에칭량이 불균일하면, 각각의 트랜지스터의 특성이 변화되어 버린다.
본 발명은 할로겐 원소를 포함하는 가스를 이용해서 SiN막을 효율적으로 에칭할 수 있는 반도체 장치의 제조 방법 및 제조 장치를 제공한다.
본 발명자는 웨이퍼 표면에 형성된 SiN(질화 실리콘)막을 불화수소 등의 할로겐 원소를 포함하는 가스를 이용해서 에칭하는 경우에 있어서, 에칭량이 저하하는 요인이나 웨이퍼면 내에서 불균일해지는 요인에 대해 예의 연구하였다. 그 결과, 그들 요인으로서, SiN막 표면의 산화가 영향을 미치고 있다는 지견을 얻었다.
즉, 도 4에 나타내는 바와 같이, 웨이퍼(W) 표면에 형성되어 있는 SiN막(104)의 표면이 대기 등에 의해서 산화되면, SiN막(104)의 표면이 SiNO(산질화 실리콘)로 이루어지는 막 부분(105)에 의해서 덮여 버려, 할로겐 원소를 포함하는 가스(106)가 이 막 부분(105)을 충분히 통과할 수 없게 되는 것이 예상되었다. 이와 같이 해서, SiN막(104)의 표면이 SiNO로 이루어지는 막 부분(105)에 의해서 덮이면, 에칭 가스로서 할로겐 원소를 포함하는 가스(106)가 실질적으로 SiN막(104)까지 효율적으로 도달하지 않게 되어, SiN막(104)을 효과적으로 에칭할 수 없게 된다고 생각된다. 또한, 이 SiNO로 이루어지는 막 부분(105)은 대기에 의해서 산화된 막이기 때문에, 막 두께가 웨이퍼면 내에서 균일하지 않을 가능성이 높다. 막 부분(105)의 막 두께가 웨이퍼면 내에서 불균일하면, 예를 들면, 막 부분(105)이 두꺼운 부분에서는 할로겐 원소를 포함하는 가스(106)가 SiN막(104)까지 도달하지 않게 되어 SiN막(104)을 에칭할 수 없게 되고, 한편, 막 부분(105)이 얇은 부분에서는 SiN막(104)까지 도달하는 할로겐 원소를 포함하는 가스(106)의 양이 상대적으로 많아져, 두꺼운 부분에 비해, SiN막(104)의 에칭량이 많아진다고 생각된다. 따라서, 웨이퍼면 내에서의 할로겐 원소를 포함하는 가스(106)의 통과 용이가 변화되어 버리고, 결과적으로 웨이퍼면 내에서의 SiN막(104)의 에칭량의 불균일로 이어지는 것으로 생각된다. 이 자연 산화막의 일종인 SiNO막은, 예를 들면, SiN막(104)을 CVD 장치에서 성막한 후, 웨이퍼(W)를 반송하는 도중에 생기는 막이다. 종래의 리엑티브 이온 에칭(RIE)이나 플라즈마 에칭의 경우, 이 SiNO막(105)은 SiN막(104)과 함께 에칭되고 있었으므로, 처음부터 이러한 문제는 발생하지 않았다.
그래서, 본 발명에서는, 할로겐 원소를 포함하는 가스에 의해서 SiN막(104)을 에칭할 때에, 프로세스를 2단계로 나누고, 적어도 에칭의 초기의 단계에서 암모니아 가스 등의 염기성 가스를 포함하는 가스를 공급한다. 상기와 같이 함으로써, SiN막(104)의 표면을 덮고 있던 SiNO로 이루어지는 막 부분(105)을, 플루오르 규산 암모늄((NH4)2SiF6)과 수분(H2O)을 주로 포함하는 반응 생성물의 막 부분(105')으로 변화시킨다. 도 5에 나타내는 바와 같이, 할로겐 원소를 포함하는 가스(106)는 상기와 같이 변화된 반응 생성물의 막(105')을 양호하게 통과할 수 있고, 그 결과, 에칭 가스로서의 할로겐 원소를 포함하는 가스(106)가 SiN막(104)까지 도달하여, SiN막(104)을 효율적으로 또한 면내 균일성이 우수하게 에칭할 수 있게 된다.
즉, 본 발명에 따르면, 기판의 표면의 SiN막을 할로겐 원소를 포함하는 가스를 이용해서 에칭하여 반도체 장치를 제조하는 방법으로서, 상기 SiN막의 표면에 할로겐 원소를 포함하는 가스를 공급하는 공정의 초기의 단계에서, 염기성 가스를 포함하는 가스를 공급하는 반도체 장치의 제조 방법이 제공된다.
또, 본 발명에 따르면, 처리실내에 수납한 기판 표면의 SiN막을 에칭해서 반도체 장치를 제조하는 장치로서, 상기 처리실내에 할로겐 원소를 포함하는 가스와 염기성 가스를 공급하는 가스 공급 기구와, 상기 가스 공급 기구를 제어하는 제어부를 갖고, 상기 제어부의 제어에 의해, 상기 처리실내에 있어서, 상기 SiN막의 표면에 할로겐 원소를 포함하는 가스를 공급하는 초기의 단계에서, 염기성 가스를 포함하는 가스가 공급되는 반도체 장치 제조 장치가 제공된다.
본 발명에 의하면, 할로겐 원소를 포함하는 가스를 이용하면서 SiN막을 효율적으로 에칭할 수 있으며, 스루풋(throughput)이 향상된다. 또한, 할로겐 원소를 포함하는 가스를 이용한 에칭을 실행하는 것에 의해, 손상이 적고 원하는 두께를 갖는 SiN막을 얻는 것이 가능하게 되고, 예를 들면, 기판의 표면의 트랜지스터가 형성된 영역에 스트레스(stress)를 부여하는 응력막을 형성할 수 있다.
도 1은 표면에 복수의 트랜지스터가 마련된 웨이퍼의 개략적인 구조를 나타내는 부분 종단면도이다.
도 2는 SiN막을 성막한 웨이퍼의 개략적인 구조를 나타내는 부분 종단면도이다.
도 3은 에칭에 의해 SiN막의 막 두께를 원하는 두께로 한 웨이퍼의 개략적인 구조를 나타내는 부분 종단면도이다.
도 4는 웨이퍼(W) 표면에 성막되어 있는 SiN막의 표면이 산화되어, SiN막의 표면이 SiNO로 이루어지는 막 부분에 의해서 덮인 상태의 설명도이다.
도 5는 SiN막 표면의 막 부분이 반응 생성물의 막 부분으로 변화된 상태의 설명도이다.
도 6은 반도체 장치의 제조 장치의 개략 평면도이다.
도 7은 PHT(Post Heat Treatment) 처리 장치의 구성을 나타낸 설명도이다.
도 8은 에칭 처리 장치의 구성을 나타낸 설명도이다.
도 9는 본 발명의 실시예의 처리 수순을 나타내는 표이다.
도 10은 실시예 및 비교예 1, 2에 의한 에칭량의 비교를 나타내는 그래프이다.
이하, 본 발명의 실시형태의 일예를 설명한다. 또, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 및 구성을 갖는 구성요소에 대해서는 동일한 부호를 붙이고, 그에 대한 중복 설명을 생략한다.
도 6에 나타내는 바와 같이, 반도체 장치 제조 장치(1)는 반도체 장치 제조 장치(1)에 대해 웨이퍼(W)를 반입 및 반출시키는 반입출부(2), 반입출부(2)에 인접시켜 마련된 2개의 로드록실(3), 각 로드록실(3)에 인접시켜 마련되고, 가열 공정으로서의 PHT(Post Heat Treatment) 처리 공정을 실행하는 PHT 처리 장치(4), 각 PHT 처리 장치(4)에 인접시켜 마련되고, 에칭 처리 공정을 실행하는 에칭 처리 장치(5), 반도체 장치 제조 장치(1)의 각 부에 제어 명령을 부여하는 제어 컴퓨터(8)를 갖고 있다. 로드록실(3)의 각각에 대응해서 연결된 PHT 처리 장치(4) 및 에칭 처리 장치(5)는 해당 로드록실(3)측부터 상기 순서로 일직선상에 배열되어 마련되어 있다.
반입출부(2)는, 예를 들면, 대략 원반형상을 이루는 웨이퍼(W)를 반송하는 제 1 웨이퍼 반송 기구(11)가 내부에 마련된 반송실(12)을 갖고 있다. 웨이퍼 반송 기구(11)는 웨이퍼(W)를 대략 수평으로 유지하는 2개의 반송 아암(11a, 11b)을 갖고 있다. 반송실(12)의 한쪽에는 웨이퍼(W)를 복수개 배열해서 수용 가능한 캐리어(13a)를 탑재하는 탑재대(13)가, 예를 들면, 3개 구비되어 있다. 또한, 웨이퍼(W)를 회전시켜 편심량을 광학적으로 구하여 위치 맞춤을 실행하는 오리엔터(orienter)(14)가 설치되어 있다.
이러한 반입출부(2)에 있어서, 웨이퍼(W)는 반송 아암(11a, 11b)에 의해서 유지되고, 웨이퍼 반송 장치(11)의 구동에 의해 대략 수평면내에서 회전 및 직진 이동되고, 또한 승강되어, 원하는 위치로 반송된다. 그리고, 탑재대(10)상의 캐리어(13a), 오리엔터(14), 로드록실(3)에 대해 각각의 반송 아암(11a, 11b)이 진출 및 퇴피되는 것에 의해, 웨이퍼(W)가 반입 및 반출된다.
각 로드록실(3)은 반송실(12)과의 사이에 게이트밸브(16)를 거쳐서, 반송실(12)에 각각 연결되어 있다. 각 로드록실(3)내에는 웨이퍼(W)를 반송하는 제 2 웨이퍼 반송 기구(17)가 마련되어 있다. 웨이퍼 반송 기구(17)는 웨이퍼(W)를 대략 수평으로 유지하는 반송 아암(17a)을 갖고 있다. 또한, 로드록실(3)은 진공 배기 가능하게 되어 있다.
이러한 각 로드록실(3)에 있어서, 웨이퍼(W)는 반송 아암(17a)에 의해서 유지되고, 웨이퍼 반송 기구(17)의 구동에 의해 대략 수평면내에서 회전 및 직진 이동, 또한 승강되는 것에 의해 반송된다. 그리고, 각 로드록실(3)로부터 종렬로 연결된 PHT 처리 장치(4)에 대해 반송 아암(17a)이 진출 및 퇴피하는 것에 의해, PHT 처리 장치(4)에 대해 웨이퍼(W)가 반입 및 반출된다. 또한, 각 PHT 처리 장치(4)를 거쳐서 에칭 처리 장치(5)에 반송 아암(17a)이 진출 및 퇴피하는 것에 의해, 에칭 처리 장치(5)에 대해 웨이퍼(W)가 반입 및 반출되도록 되어 있다.
각 PHT 처리 장치(4)는 웨이퍼(W)를 수납하는 밀폐 구조의 처리실(처리공간)(21)을 구비하고 있다. 또한, 도시는 하지 않지만, 웨이퍼(W)를 처리실(21)내에 반입 및 반출시키기 위한 반입출구가 마련되어 있고, 이 반입출구를 개폐하는 게이트밸브(22)가 마련되어 있다. 처리실(21)은 로드록실(3)과의 사이에 각각 게이트밸브(22)를 거쳐서 로드록실(3)에 연결되어 있다.
도 7에 나타내는 바와 같이, 각 PHT 처리 장치(4)의 처리실(21)내에는 웨이퍼(W)를 대략 수평으로 해서 탑재시키는 탑재대(23)가 마련되어 있다. 또한, 처리실(21)에 공급로(25)를 통해서, 예를 들면, 질소 가스(N2) 등의 불활성 가스를 가열해서 공급하는 공급 기구(26), 배기로(27)를 통해서 처리실(21)을 배기하는 배기 기구(28)가 구비되어 있다. 공급로(25)는 질소 가스의 공급원(30)에 접속되어 있다. 또한, 공급로(25)에는 공급로(25)의 개폐 동작 및 질소 가스의 공급 유량의 조절이 가능한 유량 조정 밸브(31)가 마련되어 있다. 배기로(27)에는 개폐 밸브(32), 강제 배기를 실행하기 위한 배기 펌프(33)가 마련되어 있다.
또, 각 PHT 처리 장치(4)의 게이트밸브(22), 유량 조정 밸브(31), 개폐 밸브(32), 배기 펌프(33) 등의 각 부의 동작은 제어 컴퓨터(8)의 제어 명령에 의해서 제어되도록 되어 있다. 즉, 공급 기구(26)에 의한 질소 가스의 공급, 배기 기구(28)에 의한 배기 등은 제어 컴퓨터(8)에 의해서 제어된다.
도 8에 나타내는 바와 같이, 각 에칭 처리 장치(5)는 밀폐 구조의 챔버(40)를 구비하고 있으며, 챔버(40)의 내부는 웨이퍼(W)를 수납하는 처리실(처리공간)(41)로 되어 있다. 챔버(40)의 내부에는 웨이퍼(W)를 대략 수평으로 한 상태에서 탑재시키는 탑재대(42)가 마련되어 있다. 또한, 각 에칭 처리 장치(5)에는 처리실(41)에 가스를 공급하는 공급 기구(43), 처리실(41)내를 배기하는 배기 기구(44)가 마련되어 있다.
챔버(40)의 측벽부에는 웨이퍼(W)를 처리실(41)내에 반입 및 반출시키기 위한 반입출구(53)가 마련되어 있으며, 이 반입출구(53)를 개폐하는 게이트밸브(54)가 마련되어 있다. 처리실(41)은 게이트밸브(54)를 거쳐서 PHT 처리 장치(4)의 처리실(21)에 연결되어 있다. 챔버(40)의 천장부에는 처리 가스를 토출시키는 복수의 토출구를 갖는 샤워헤드(52)가 마련되어 있다.
탑재대(42)는 평면에서 보았을 때 대략 원형을 이루고 있으며, 챔버(40)의 바닥부에 고정되어 있다. 탑재대(42)의 내부에는 탑재대(42)의 온도를 조절하는 온도 조절기(55)가 마련되어 있다. 온도 조절기(55)는, 예를 들면, 온도 조절용의 액체(예를 들면, 물 등)가 순환되는 관로를 구비하고 있고, 이러한 관로내를 흐르는 액체와 열 교환이 실행되는 것에 의해, 탑재대(42)의 상면의 온도가 조절되고, 또한, 탑재대(42)와 탑재대(42)상의 웨이퍼(W)의 사이에서 열교환이 실행되는 것에 의해, 웨이퍼(W)의 온도가 조절되도록 되어 있다. 또, 온도 조절기(55)는 상기의 것에 한정되지 않고, 예를 들면, 저항 열을 이용해서 탑재대(42) 및 웨이퍼(W)를 가열하는 전기 히터 등이어도 좋다.
공급 기구(43)는 전술한 샤워헤드(52), 처리실(41)에 할로겐 원소를 포함하는 가스로서 불화수소 가스를 공급하는 불화수소 가스 공급로(61), 처리실(41)에 염기성 가스를 포함하는 가스로서 암모니아 가스를 공급하는 암모니아 가스 공급로(62), 처리실(41)에 불활성 가스로서 아르곤 가스를 공급하는 아르곤 가스 공급로(63), 처리실(41)에 불활성 가스로서 질소 가스를 공급하는 질소 가스 공급로(64)를 구비하고 있다. 불화수소 가스 공급로(61), 암모니아 가스 공급로(62), 아르곤 가스 공급로(63), 질소 가스 공급로(64)는 샤워헤드(52)에 접속되어 있으며, 처리실(41)에는 샤워헤드(52)를 거쳐서 불화수소 가스, 암모니아 가스, 아르곤 가스, 및/또는 질소 가스가 확산되도록 토출된다.
불화수소 가스 공급로(61)는 불화수소 가스의 공급원(71)에 접속되어 있다. 또한, 불화수소 가스 공급로(61)에는 불화수소 가스 공급로(61)의 개폐 동작 및 불화수소 가스의 공급 유량의 조절이 가능한 유량 조정 밸브(72)가 마련되어 있다. 암모니아 가스 공급로(62)는 암모니아 가스의 공급원(73)에 접속되어 있다. 또한, 암모니아 가스 공급로(62)에는 암모니아 가스 공급로(62)의 개폐 동작 및 암모니아 가스의 공급 유량의 조절이 가능한 유량 조정 밸브(74)가 마련되어 있다. 아르곤 가스 공급로(63)는 아르곤 가스의 공급원(75)에 접속되어 있다. 또한, 아르곤 가스 공급로(63)에는 아르곤 가스 공급로(63)의 개폐 동작 및 아르곤 가스의 공급 유량의 조절이 가능한 유량 조정 밸브(76)가 마련되어 있다. 질소 가스 공급로(64)는 질소 가스의 공급원(77)에 접속되어 있다. 또한, 질소 가스 공급로(64)에는 질소 가스 공급로(64)의 개폐 동작 및 질소 가스의 공급 유량의 조절이 가능한 유량 조정 밸브(78)가 마련되어 있다.
배기 기구(44)는 개폐 밸브(82), 강제 배기를 실행하기 위한 배기 펌프(83)가 마련된 배기로(85)를 구비하고 있다. 배기로(85)의 단부 개구는 챔버(40)의 바닥부에 개구되어 있다.
또한, 각 에칭 처리 장치(5)의 게이트밸브(54), 온도 조절기(55), 유량 조정 밸브(72, 74, 76, 78), 개폐 밸브(72), 배기 펌프(83) 등의 각 부의 동작은 제어 컴퓨터(8)의 제어 명령에 의해서 각각 제어되도록 되어 있다. 즉, 공급 기구(43)에 의한 불화수소 가스, 암모니아 가스, 아르곤 가스, 및 질소 가스의 공급, 배기 기구(44)에 의한 배기, 온도 조절기(55)에 의한 온도 조절 등은 제어 컴퓨터(8)에 의해서 제어된다.
반도체 장치 제조 장치(1)의 각 기능부는 반도체 장치 제조 장치(1) 전체의 동작을 자동 제어하는 제어 컴퓨터(8)에, 신호 라인을 거쳐서 접속되어 있다. 여기서, 기능부는, 예를 들면, 전술한 웨이퍼 반송 기구(11), 웨이퍼 반송 기구(17), PHT 처리 장치(4)의 게이트밸브(22), 유량 조정 밸브(31), 배기 펌프(33), 에칭 처리 장치(5)의 게이트밸브(54), 온도 조절기(55), 유량 조정 밸브(72, 74, 76, 78), 개폐 밸브(72), 배기 펌프(83) 등의, 소정의 프로세스 조건을 실현하기 위해 동작하는 모든 부를 의미하고 있다. 전형적인 제어 컴퓨터(8)는 실행하는 소프트웨어에 의존해서 임의의 기능을 실현할 수 있는 범용 컴퓨터를 들 수 있다.
도 6에 나타내는 바와 같이, 제어 컴퓨터(8)는 CPU(중앙 연산 장치)를 구비한 연산부(8a)와, 연산부(8a)에 접속된 입출력부(8b)와, 입출력부(8b)에 삽입되어 제어 소프트웨어를 저장한 기록 매체(8c)를 갖는다. 이 기록 매체(8c)에는, 제어 컴퓨터(8)에 의해서 실행되는 것에 의해 반도체 장치 제조 장치(1)에 후술하는 소정의 기판 처리 방법을 실행시키는 제어 소프트웨어(프로그램)가 기록되어 있다. 제어 컴퓨터(8)는 해당 제어 소프트웨어를 실행하는 것에 의해, 반도체 장치 제조 장치(1)의 각 기능부를, 소정의 프로세스 레시피(recipe)에 의해 정의된 각종 프로세스 조건(예를 들면, 처리실(41)의 압력 등)이 실현되도록 제어한다. 즉, 후에 상세하게 설명하는 바와 같이, 에칭 처리 장치(5)에 있어서의 COR(Chemical Oxide Removal) 처리 공정과, PHT 처리 장치(4)에 있어서의 PHT 처리 공정을 이 순서로 실행하는 에칭 방법을 실현하는 제어 명령을 부여한다.
기록 매체(8c)는 제어 컴퓨터(8)에 고정적으로 마련되는 것, 또는 제어 컴퓨터(8)에 마련된 도시하지 않은 판독 장치에 착탈 가능하게 장착되어 해당 판독 장치에 의해 판독 가능한 것이어도 좋다. 가장 전형적인 실시형태에 있어서, 기록 매체(8c)는 반도체 장치 제조 장치(1)의 제조업체의 제조업자에 의해서 제어 소프트웨어가 설치된 하드 디스크 드라이브이다. 다른 실시형태에 있어서, 기록 매체(8c)는 제어 소프트웨어가 기입된 CD-ROM 또는 DVD-ROM과 같은 리무버블 디스크(removable disk)이다. 이러한 리무버블 디스크는 제어 컴퓨터(8)에 마련된 도시하지 않은 광학적 판독 장치에 의해 판독된다. 또한, 기록 매체(8c)는 RAM(randon access memory) 또는 ROM(read only memory)의 어느 형식의 것이어도 좋다. 또한, 기록 매체(8c)는 카세트식의 ROM과 같은 것이어도 좋다. 요컨대, 컴퓨터의 기술분야에서 알려져 있는 임의의 것을 기록 매체(8c)로서 이용하는 것이 가능하다. 또, 복수의 반도체 장치 제조 장치(1)가 배치되는 공장에 있어서는, 각 반도체 장치 제조 장치(1)의 제어 컴퓨터(8)를 통괄적으로 제어하는 관리 컴퓨터에 제어 소프트웨어가 저장되어 있어도 좋다. 이 경우, 각 반도체 장치 제조 장치(1)는 통신회선을 거쳐서 관리 컴퓨터에 의해 조작되고, 소정의 프로세스를 실행한다.
다음에, 이상과 같이 구성된 반도체 장치 제조 장치(1)에서의 웨이퍼(W)의 처리 방법에 대해 설명한다. 우선, 도 2에 나타낸 바와 같이, CVD법 등에 의해 표면에 SiN막(104)이 성막된 웨이퍼(W)가 캐리어(13a)내에 수납되어, 반도체 장치 제조 장치(1)에 반송된다. 도 1에서 설명한 바와 같이, 웨이퍼(W)의 표면에는 게이트 전극(1)의 측면에 측벽(sidewall)(102)이 형성된 트랜지스터(103)가 복수로 마련되어 있다.
이와 같이, 캐리어(13a)내에 수납되어 반도체 장치 제조 장치(1)에 반입된 웨이퍼(W)의 표면에는 도 2에 나타낸 바와 같이 복수의 트랜지스터(103)를 덮도록, 미리 SiN(질화 실리콘)막(104)이 성막되어 있다. 또한, 앞서 도 4에서 설명한 바와 같이, 웨이퍼(W) 표면에 형성되어 있는 SiN막(104)의 표면은 대기 등에 의해서 산화되어 있고, SiN막(104)의 표면은 SiNO(산질화 실리콘)로 이루어지는 막 부분(105)에 의해서 덮인 상태로 되어 있다.
반도체 장치 제조 장치(1)에서는 도 6에 나타내는 바와 같이, 복수개의 웨이퍼(W)(미리 SiN막(104)이 성막된 웨이퍼(W))가 수납된 캐리어(13a)가 탑재대(13)상에 탑재되고, 웨이퍼 반송 기구(11)에 의해서 캐리어(13a)로부터 1개의 웨이퍼(W)가 꺼내어지고, 로드록실(3)에 반입된다. 로드록실(3)에 웨이퍼(W)가 반입되면, 로드록실(3)이 밀폐되고, 감압된다. 그 후, 게이트밸브(22, 54)가 열리고, 로드록실(3)과, 대기압보다 낮은 압력으로 각각 감압된 PHT 처리 장치(4)의 처리실(21), 에칭 처리 장치(5)의 처리실(41)이 서로 연통된다. 웨이퍼(W)는 웨이퍼 반송 기구(17)에 의해서 로드록실(3)로부터 반출되고, 처리실(21)의 반입출구(도시하지 않음), 처리실(21), 반입출구(53)내를 이 순서로 통과하도록 직진 이동되고, 에칭 처리 장치(5)의 처리실(41)에 반입된다.
에칭 처리 장치(5)의 처리실(41)에 있어서, 웨이퍼(W)는 SiN막(104)이 성막된 면(디바이스 형성면)을 상면으로 한 상태에서, 웨이퍼 반송 기구(17)의 반송 아암(17a)에 의해 탑재대(42)에 수수된다. 웨이퍼(W)가 반입되면 반송 아암(17a)이 처리실(41)로부터 퇴출되고, 반입출구(53)가 닫히며, 처리실(41)이 밀폐된다. 그리고, 에칭 처리공정이 개시된다.
처리실(41)이 밀폐된 후, 처리실(41)에는 아르곤 가스 공급로(63), 질소 가스 공급로(64)로부터 각각 아르곤 가스 및 질소 가스가 공급된다. 또한, 처리실(41)내의 압력은 대기압보다도 저압 상태가 된다. 또한, 탑재대(42)상의 웨이퍼(W)의 온도는 온도 조절기(55)에 의해서 소정의 목표값으로 조절된다. 이 경우, 아르곤 가스의 유량은, 예를 들면, 0~2000sccm 정도, 질소 가스의 유량은, 예를 들면, 0~2000sccm 정도로 설정된다. 처리실(41)내의 압력은, 예를 들면, 2000~5000mTorr(260~650Pa) 정도의 저압 상태가 된다. 탑재대(42)상의 웨이퍼(W)의 온도는, 예를 들면, 50~100℃로 조절된다.
그리고, 처리실(41)내가 원하는 저압 상태로 되고, 웨이퍼(W)의 온도가 목표값으로 조절된 후, 불화수소 가스 공급로(61)로부터 처리실(41)에 불화수소 가스가 공급되고, 웨이퍼(W)의 표면에 성막된 SiN막(104)의 에칭이 실행된다.
이 경우, 상술한 바와 같이 웨이퍼(W) 표면에 형성되어 있는 SiN막(104)의 표면은 대기 등에 의해서 산화되어 SiN막(104)의 표면이 SiNO로 이루어지는 막 부분(105)으로 덮인 상태로 되어 있다. 이 때문에, 앞서 도 4에서 설명한 바와 같이, 처리실(41)에 불화수소 가스(106)가 공급되어도, 불화수소 가스(106)는 상기 막 부분(105)을 통과할 수 없고, 에칭 가스로서의 불화수소 가스(106)가 실질적으로 SiN막(104)까지 도달하지 않게 되어, SiN막(104)을 효과적으로 에칭할 수 없다고 생각된다.
그래서, SiN막(104)을 에칭하는 공정의 초기의 단계에서, 염기성 가스를 포함하는 가스로서 암모니아 가스가 암모니아 가스 공급로(62)로부터 처리실(41)내에 공급된다. 이에 따라, SiN막(104)을 에칭하는 공정의 초기의 단계에서는, 처리실(41)의 분위기가 불화수소 가스와 암모니아 가스를 포함하는 혼합 가스로 이루어지는 처리 분위기로 된다. 이렇게 SiN막(104)을 에칭하는 공정의 초기의 단계에서 처리실(41)내의 웨이퍼(W)의 표면에 불화수소 가스와 암모니아 가스를 포함하는 혼합 가스를 공급함으로써, SiN막(104)의 표면을 덮고 있는 SiNO로 이루어지는 막 부분(105)은 플루오르 규산 암모늄((NH4)2SiF6)과 수분(H2O)을 주로 포함하는 반응 생성물의 막 부분(105')으로 변화된다. 이렇게 변화된 반응 생성물의 막 부분(105')은 할로겐 원소를 포함하는 가스를 양호하게 통과시킬 수 있게 된다. 그 결과, 앞서 도 5에서 설명한 바와 같이, 에칭 가스인 불화수소 가스(106)가 SiN막(104)까지 도달하여, SiN막(104)을 효과적으로 에칭할 수 있게 된다고 생각된다.
또, 이와 같이, SiN막(104)을 에칭하는 공정의 초기의 단계(처리실(41)의 분위기가 불화수소 가스와 암모니아 가스를 포함하는 혼합 가스로 이루어지는 처리 분위기로 되는 단계)는, 예를 들면, 5~30초 정도 실행된다. 또한, 에칭 공정의 초기의 단계에서의 불화수소 가스의 유량은, 예를 들면, 500~2000sccm 정도, 암모니아 가스의 유량은, 예를 들면, 5~200sccm 정도로 설정된다. 또한, 처리실(41)내의 압력은, 예를 들면, 100~5000mTorr(13~650Pa) 정도의 저압 상태로 된다.
그리고, 이와 같이 SiN막(104) 표면의 막 부분(105)을 반응 생성물의 막 부분(105')으로 변화시킨 후, 암모니아 가스 공급로(62)로부터의 암모니아 가스의 공급이 정지된다. 한편, 불화수소 가스 공급로(61)로부터의 불화수소 가스의 공급은 계속된다. 이와 같이 해서, 처리실(41)의 분위기는 불화수소 가스를 포함하는 에칭 처리 분위기로 되고, 웨이퍼(W)의 표면에 성막된 SiN막(104)의 에칭이 실행된다. 이 경우, 암모니아 가스의 공급이 계속되고 있어도 SiN막(104)의 에칭이 가능하기는 하다. 그러나, SiN막(104)만을 에칭하는 것을 목적으로 하는 경우, SiN막(104) 표면의 막 부분(105)이 반응 생성물의 막 부분(105')으로 변화된 후에는 암모니아 가스의 공급을 정지시키는 것이 바람직하다. 그 이유는, 암모니아 가스를 쓸데없이 사용하지 않아도 되고, 암모니아 가스와 불화수소 가스가 반응하여 처리실(41)의 내벽에 퇴적물로서 부착되는 것을 최대한 억제할 수 있기 때문이다.
이 경우, 초기의 단계에서, SiN막(104) 표면의 막 부분(105)이 플루오로 규산 암모늄((NH4)2SiF6)과 수분(H2O)을 주로 포함하는 반응 생성물의 막 부분(105')으로 미리 변화되어 있다. 또한, 발명자의 실험 결과, 이 반응 생성물의 막 부분(105')이 SiN막(104)의 표면에 남아 있더라도, 불화수소 가스(106)에 의한 SiN막(104)의 에칭이 충분히 실행될 수 있다는 것을 알 수 있었다. 도 5에 나타내는 바와 같이, 불화수소 가스(106)는 반응 생성물의 막 부분(105')을 양호하게 통과할 수 있고, 그 결과, 에칭 가스인 불화수소 가스(106)가 SiN막(104)까지 도달하여, SiN막(104)이 효과적으로 에칭 된다고 고려된다.
더 나아가서는 후의 실시예에서도 설명하는 바와 같이, 본 발명자는 반응 생성물의 막 부분(105')이 SiN막(104)의 표면에 남아있는 상태에서 에칭을 실행한 경우, 반응 생성물의 막 부분(105')이 SiN막(104)의 표면에 없는 상태에서 에칭을 실행한 경우에 비해, 에칭 레이트(etching rate)가 높아지는 것을 발견하였다. 예를 들면, SiN막(104)의 표면에 있는 반응 생성물의 막 부분(105')을 PHT 처리 장치(4)에서 제거한 후에, SiN막(104)을 불화수소 가스에 의해서 에칭 처리하는 것도 가능하다. 그러나, 반응 생성물의 막 부분(105')을 제거한 상태에서 SiN막(104)을 에칭 처리하는 경우에 비해, 반응 생성물의 막 부분(105')이 SiN막(104)의 표면에 남아있는 상태에서 에칭 처리한 경우, 오히려 에칭 레이트가 높아지고, 스루풋(throughput)은 현격히 높아진다. 또한, 반응 생성물의 막 부분(105')이 SiN막(104)의 표면에 남아있는 상태에서 에칭 처리하는 것에 의해, 웨이퍼(W)를 PHT 처리 장치(4)로 이동시키는 일 없이, 에칭 처리 장치(5)의 처리실(41)에서 일련의 에칭 처리를 계속해서 실행할 수 있으므로, 이 경우 스루풋은 더욱 향상된다.
이와 같이, 불화수소 가스에 의해 SiN막(104)을 효과적으로 에칭하는 것에 의해, SiN막(104)이 원하는 두께가 될 때까지 신속하게 에칭할 수 있고, 데미지가 적은 상태에서 원하는 막 두께를 가진 SiN막(104)을 형성하는 것이 가능하게 된다. 또한, 막 부분(105)을 투과시켜, SiN막(104)의 전체에 균일하게 불화수소 가스(106)를 도달시킬 수 있고, 웨이퍼(W)의 표면 전체에 있어서 SiN막(104)을 균일하게 에칭할 수 있으며, 균일한 막 두께의 SiN막(4)을 웨이퍼(W)의 표면 전체에 형성하는 것이 가능하게 된다. 불화수소 가스에 의해 에칭된 SiN은 배기로(85)로부터 배출된다.
또, 암모니아 가스의 공급을 정지시킨 후, 불화수소 가스의 공급을 계속해서 SiN막(104)을 에칭하는 공정은, 예를 들면, 30~300초 정도 실행된다. 또한, 불화수소 가스의 유량은, 예를 들면, 500~2000sccm 정도로 설정된다. 또한, 처리실(41)내의 압력은, 예를 들면, 100~5000mTorr(13~650Pa) 정도의 저압 상태로 된다.
그리고, 웨이퍼(W)의 표면에 성막된 SiN막(104)을 에칭하는 공정이 종료되면, 처리실(41)이 강제 배기되어 감압된다. 이에 따라, 불화수소 가스가 처리실(41)로부터 강제적으로 배출된다. 처리실(41)의 강제 배기가 종료되면, 반입출구(53)가 개구되고, 웨이퍼(W)는 웨이퍼 반송 기구(17)에 의해서 에칭 처리 장치(5)의 처리실(41)로부터 반출되며, PHT 처리 장치(4)의 처리실(21)에 반입된다.
PHT 처리 장치(4)에 있어서, 웨이퍼(W)는 표면을 상면으로 한 상태에서 처리실(21)내에 탑재된다. 웨이퍼(W)가 반입되면, 반송 아암(17a)이 처리실(21)로부터 퇴출되고, 처리실(21)이 밀폐되며, 웨이퍼(W)를 가열하는 공정(PHT 처리 공정)이 개시된다. 이 가열 공정에서는 처리실(21)내가 배기되면서, 고온의 가열 가스가 처리실(21)내에 공급되고, 처리실(21)내가 소정의 온도까지 상승한다. 이에 따라, 웨이퍼(W) 표면에 남아 있던 반응 생성물의 막 부분(105')(플루오로 규산 암모늄((NH4)2SiF6)과 수분(H2O)을 포함하는 반응 생성물로 이루어지는 막 부분(105'))을 승화시켜, 웨이퍼(W)의 표면으로부터 제거할 수 있다.
또, 이와 같이. 웨이퍼(W)를 가열하는 공정은 예를 들면, 웨이퍼(W)의 온도를 100~300℃에서 30~180초 정도의 동안 실행된다. 또한, 처리실(21)내의 압력은, 예를 들면, 500~2000mTorr(65~260Pa) 정도의 저압 상태로 된다.
웨이퍼(W)를 가열하는 공정이 종료되면, 가열 가스의 공급이 정지되고, PHT 처리 장치(4)의 반입출구가 열린다. 그 후, 웨이퍼(W)는 웨이퍼 반송 기구(17)에 의해서 처리실(21)로부터 반출되며, 로드록실(3)로 되돌려진다.
이와 같이 해서, 앞서 도 3에서 설명한 바와 같이 SiN막(4)의 막 두께가 원하는 두께로 된 웨이퍼(W)가 로드록실(3)로 되돌려지고, 로드록실(3)이 밀폐된 후, 로드록실(3)과 반송실(12)이 연통된다. 그리고, 웨이퍼 반송 기구(11)에 의해서, 웨이퍼(W)가 로드록실(3)로부터 반출되며, 탑재대(13)상의 캐리어(13a)로 되돌려진다. 이상과 같이 해서, 반도체 장치 제조 장치(1)에 있어서의 일련의 제조 공정이 종료된다.
또, 반도체 장치 제조 장치(1)에 있어서, SiN막(104)의 막 두께가 원하는 두께로 된 웨이퍼(W)는 그 후, 예를 들면, 성막 장치, CMP(Chemical mechanical polishing) 장치 등을 경유하고, 반도체 장치가 완성된다.
이상에 설명한 본 발명의 실시형태에 따른 반도체 장치 제조 장치(1)에 의하면, SiN막(104) 표면의 막 부분(105)을 통과성의 반응 생성물의 막 부분(105')으로 변화시키는 것에 의해, 에칭 가스인 불화수소 가스(106)를 SiN막(104)까지 양호하게 도달시켜 SiN막(104)을 효과적으로 에칭할 수 있으며, 스루풋이 향상된다. 또한, 불화수소 가스로 에칭하는 것에 의해, 데미지가 적은 원하는 두께의 SiN막(104)을 얻는 것이 가능하게 되고, 웨이퍼(W)의 표면의 트랜지스터(3)가 형성된 영역에 스트레스를 부여하는 응력막을 형성할 수 있다. 또한, 반응 생성물의 막 부분(105')을 투과시켜, SiN막(104)의 전체에 균일하게 불화수소 가스(106)을 도달시켜 SiN막(104) 전체를 동등하게 에칭할 수 있고, 균일한 막 두께의 SiN막(104)을 웨이퍼(W)의 표면 전체에 형성하는 것이 가능하게 된다. 또한, 반응 생성물의 막 부분(105')을 SiN막(104)의 표면에 존재시킨 상태에서 에칭을 실행하는 것에 의해, 에칭 레이트를 향상시킬 수 있으며, 또한, 에칭 처리 장치(5)의 처리실(41)에서 일련의 에칭 처리를 계속해서 실행하는 것에 의해, 스루풋이 현저하게 향상된다.
또, 이상의 실시형태에서는 1종류의 SiN막(104)(응력막)을 형성하는 경우를 설명했지만, 레지스트 패턴 마스크 등을 이용해서, 웨이퍼(W)의 표면의 트랜지스터(103)가 형성된 영역에 인장 응력을 갖는 SiN막과 압축 응력을 갖는 SiN막을 형성하는 것에 의해, 듀얼 스트레스 라이너 기술을 실현할 수도 있다.
이상, 본 발명의 바람직한 실시형태에 대해 설명했지만, 본 발명은 이러한 예에 한정되지 않는다. 당업자라면, 청구범위에 기재된 기술적 사상의 범주내에 있어서, 각종 변경예 또는 수정예에 상도할 수 있는 것은 명백하며, 그들에 대해서도 당연 본 발명의 기술적 범위에 속하는 것으로 양해된다.
에칭 처리 장치의 처리실내에 불화수소 가스를 공급하는 동시에 암모니아 가스의 공급을 개시하는 예를 설명했지만, 처리실내에 먼저 염기성 가스를 포함하는 가스를 개시해도 좋다. 또한, 에칭 공정의 종료 후에 에칭 처리 장치의 처리실내를 강제 배기하는 경우, Ar 가스 등을 처리실내에 공급하여 퍼지(purge)를 실행해도 좋다.
또한, 처리실에 공급되는 가스의 종류는 불화수소 가스나 암모니아 가스에 한정되지 않으며 다른 할로겐 원소를 포함하는 가스나 다른 염기성 가스를 포함하는 가스를 이용해도 좋다. 또한, 할로겐 원소나 염기성 가스에 부가해서 아르곤 가스, 질소 가스 등의 불활성 가스, 그 밖의 종류의 가스를 처리실에 공급해도 좋다.
반도체 장치 제조 장치(1)의 구조는 이상의 실시형태에 나타낸 것에 한정되지 않는다. 예를 들면, 에칭 처리 장치와 PHT 처리 장치는 별도의 장치로 하지 않고, 에칭 처리 장치내에서 웨이퍼를 가열하는 처리를 실행해도 좋다. 또한, 에칭 처리 장치, PHT 처리 장치 이외에, 성막 장치를 구비한 반도체 장치 제조 장치라도 좋다. 또한, 반도체 장치 제조 장치(1)에서 처리되는 기판의 구조는 이상의 실시형태에서 설명한 것에 한정되지 않는다. 또한, 반도체 장치 제조 장치(1)에서 실시되는 에칭은 실시형태에 나타낸 바와 같은 응력막의 형성에 한정되지 않으며, 본 발명은 다양한 부분의 에칭에 적용할 수 있다.
반도체 장치 제조 장치(1)에 있어서 에칭을 실시하는 대상물로 되는 SiN막도 CVD막으로 한정되지 않으며, 다른 종류의 SiN막이어도 좋다. 또한, CVD 성막은, 예를 들면, 열 CVD법, 상압 CVD법, 감압 CVD법, 플라즈마 CVD법 등이어도 좋다. 또한, SiN막의 종류에 따라, 에칭 처리 공정에 있어서의 웨이퍼(W)의 온도, 불화수소 가스의 분압, 암모니아 가스의 분압 등을 조절함으로써, 에칭량 등을 제어할 수 있다.
(실시예)
본 발명의 실시예로서, 다음의 스텝 1~6의 수순에 의해, 웨이퍼 표면에 성막된 SiN막의 에칭을 실행하였다. 도 9는 실시예의 스텝 1~6의 수순을 나타내는 표이다.
우선, 표면에 SiN막이 성막된 웨이퍼를 에칭 처리 장치의 처리실에 반입한 후, 처리실에 질소 가스 1700sccm, 아르곤 가스 300sccm을 공급하면서, 2분간 감압하여 처리실내의 압력을 3000mT의 저압 상태로 하였다(스텝 1). 다음에, 처리실에 암모니아 가스 160sccm, 아르곤 가스 280sccm을 공급하면서, 10초간 감압하여 처리실내의 압력을 600mT의 저압 상태로 하였다(스텝 2). 다음에, 처리실에 암모니아 가스 160sccm, 불화수소 가스 160sccm를 공급하면서, 10초간 처리실내의 압력을 600mT의 저압 상태로 유지하였다(스텝 3). 다음에, 처리실에 질소 가스 600sccm, 불화수소 가스 450sccm을 공급하면서, 2분간 처리실내의 압력을 3000mT의 저압 상태로 유지하였다(스텝 4). 다음에, 처리실에 질소 가스 1700sccm, 아르곤 가스 300sccm을 공급하면서, 5초간 처리실내의 압력을 진공 배기하였다(스텝 5). 또한, 처리실에 가스를 공급하지 않고, 1분간 처리실내의 압력을 진공 배기하였다(스텝 6).
한편, 제 1 비교예로서, 상기 스텝 1~3, 5, 6의 수순에 의해, 웨이퍼 표면에 성막된 SiN막의 에칭을 실행하였다. 또한, 제 2 비교예로서, 웨이퍼 표면에 성막된 SiN막에 대해 상기 스텝 1~3, 5, 6과 PHT 처리공정(반응 생성물의 막 부분의 제거)을 실행한 후에 웨이퍼상에 남아 있는 SiN막에 대해, 상기 스텝 1, 2, 4~6의 수순에 의해 에칭을 실행하였다.
또한, SiN막으로서 헥사클로로실란(hexachlorosilane)을 성막 재료로 해서 CVD 성막한 SiN막(a)와, 디클로로실란(dichlorosilane)을 성막 재료로 해서 CVD 성막한 SiN막(b)의 2종류를 준비하고, 그들 2종류의 SiN막(a) 및 SiN막(b)에 대해, 실시예 및 제 1 및 제 2 비교예에 따른 에칭을 실행하였다. 각 에칭에 의한 에칭량(nm)을 도 10에 나타낸다.
불화수소 가스와 암모니아 가스의 혼합 가스에 의한 에칭(스텝 3)만을 실행한 제 1 비교예와, 불화수소 가스에 의한 에칭(스텝 4)만을 실행한 제 2 비교예는 SiN막(a)에 대한 에칭량이 10~20nm 정도이고, SiN막(b)에 대한 에칭량이 1~6nm 정도였다. 이에 반해, 에칭 공정의 초기의 단계에서 불화수소 가스와 암모니아 가스의 혼합 가스에 의한 에칭(스텝 3)을 실행한 후, 불화수소 가스에 의한 에칭(스텝 4)을 계속해서 실행한 실시예에서는 SiN막(a)에 대한 에칭량이 40nm이상이고, SiN막(b)에 대한 에칭량이 20nm이상이었다.
에칭 공정의 초기의 단계에서 불화수소 가스와 암모니아 가스의 혼합 가스에 의한 에칭(스텝 3)을 실행한 후, 불화수소 가스에 의한 에칭(스텝 4)을 계속해서 실행한 경우, 에칭량의 계산값은 제 1 비교예에 의한 에칭량과 제 2 비교예에 의한 에칭량의 총합과 대등해야 한다. 그런데, 스텝 3과 스텝 4를 계속해서 실행한 본 발명의 실시예에서는 제 1 및 제 2 비교예의 총합의 계산값보다도 훨씬 많은 에칭량을 달성할 수 있었다.
본 발명은 SiN막의 에칭에 적용할 수 있다.
W: 웨이퍼 1: 반도체 장치 제조 장치
4: PHT 처리 장치 5: 에칭 처리 장치
8: 제어 컴퓨터 40: 챔버
41: 처리실 101: 게이트 전극
102: 측벽 103: 트랜지스터
104: SiN막 105 막 부분
105': 반응 생성물의 막 부분
106 할로겐 원소를 포함하는 가스(불화수소 가스)

Claims (9)

  1. 기판의 표면의 SiN막을 할로겐 원소를 포함하는 가스를 이용해서 에칭하여 반도체 장치를 제조하는 방법으로서,
    상기 SiN막의 표면에 할로겐 원소를 포함하는 가스를 공급하는 공정의 초기의 단계에서, 염기성 가스를 포함하는 가스를 공급하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 SiN막의 표면이 SiNO막에 의해서 덮여져 있고,
    상기 SiNO막의 표면에, 상기 할로겐 원소를 포함하는 가스와 상기 염기성 가스를 포함하는 가스를 포함하는 혼합 가스가 공급됨으로써, 상기 SiNO막이 반응 생성물의 막으로 변화되는 반도체 장치의 제조 방법.
  3. 제 2 항에 있어서,
    상기 염기성 가스를 포함하는 가스의 공급이 정지된 후, 상기 반응 생성물의 막이 상기 SiN막의 표면에 있는 상태에서, 상기 할로겐 원소를 포함하는 가스에 의한 상기 SiN막의 에칭이 실행되는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서,
    상기 기판의 표면의 상기 SiN막을 상기 할로겐 원소를 포함하는 가스를 이용해서 에칭한 후, 상기 기판을 가열하는 공정을 더욱 포함하는 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서,
    상기 기판을 가열하는 공정에 있어서, 기판의 온도가 90℃이상이 되는 기판 처리 방법.
  6. 제 1 항에 있어서,
    상기 할로겐 원소를 포함하는 가스는 불화수소 가스를 더 포함하는 반도체 장치의 제조 방법.
  7. 제 1 항에 있어서,
    상기 염기성 가스를 포함하는 가스는 암모니아 가스를 더 포함하는 반도체 장치의 제조 방법.
  8. 제 1 항에 있어서,
    상기 SiN막은 상기 기판의 표면의 트랜지스터가 형성된 영역에 스트레스를 부여하는 응력막인 반도체 장치의 제조 방법.
  9. 처리실내에 수납한 기판 표면의 SiN막을 에칭해서 반도체 장치를 제조하는 장치로서,
    상기 처리실내에 할로겐 원소를 포함하는 가스와 염기성 가스를 공급하는 가스 공급 기구와,
    상기 가스 공급 기구를 제어하는 제어부를 갖고,
    상기 제어부의 제어에 의해, 상기 처리실내에서 상기 SiN막의 표면에 상기 할로겐 원소를 포함하는 가스를 공급하는 초기의 단계에서, 상기 염기성 가스를 포함하는 가스를 공급하는 공정이 실행되는 것
    을 특징으로 하는 반도체 장치 제조 장치.
KR1020137014027A 2010-11-11 2011-11-10 반도체 장치의 제조 방법 및 제조 장치 KR101678266B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010252465 2010-11-11
JPJP-P-2010-252465 2010-11-11
PCT/JP2011/075942 WO2012063901A1 (ja) 2010-11-11 2011-11-10 半導体装置の製造方法および製造装置

Publications (2)

Publication Number Publication Date
KR20130141566A true KR20130141566A (ko) 2013-12-26
KR101678266B1 KR101678266B1 (ko) 2016-11-21

Family

ID=46051038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137014027A KR101678266B1 (ko) 2010-11-11 2011-11-10 반도체 장치의 제조 방법 및 제조 장치

Country Status (5)

Country Link
US (1) US8828880B2 (ko)
JP (1) JP5881612B2 (ko)
KR (1) KR101678266B1 (ko)
TW (1) TWI496203B (ko)
WO (1) WO2012063901A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160022826A (ko) * 2013-06-25 2016-03-02 도쿄엘렉트론가부시키가이샤 에칭 방법 및 기록 매체
KR20180109706A (ko) * 2017-03-28 2018-10-08 도쿄엘렉트론가부시키가이샤 에칭 방법 및 기록 매체

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6176234B2 (ja) 2014-12-26 2017-08-09 トヨタ自動車株式会社 金属皮膜の成膜装置およびその成膜方法
JP7412340B2 (ja) * 2017-10-23 2024-01-12 ラム・リサーチ・アーゲー 高アスペクト比構造のスティクションを防ぐためのシステムおよび方法、および／または、高アスペクト比の構造を修復するためのシステムおよび方法
CN111954923A (zh) * 2018-03-23 2020-11-17 东京毅力科创株式会社 加热处理装置和加热处理方法
JP7414593B2 (ja) 2020-03-10 2024-01-16 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP2021153141A (ja) * 2020-03-24 2021-09-30 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US20240035196A1 (en) * 2022-07-26 2024-02-01 Applied Materials, Inc. Method of selective etching of dielectric materials

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02256235A (ja) * 1988-12-27 1990-10-17 Toshiba Corp 表面処理方法
KR20060022726A (ko) * 2005-02-18 2006-03-10 동경 엘렉트론 주식회사 기판의 처리 방법, 고체 촬상 소자의 제조 방법, 박막디바이스의 제조 방법 및 프로그램을 기록한 기록 매체
JP2008288364A (ja) 2007-05-17 2008-11-27 Sony Corp 半導体装置および半導体装置の製造方法
KR20090071368A (ko) * 2007-12-27 2009-07-01 도쿄엘렉트론가부시키가이샤 기판 처리 방법, 기판 처리 장치 및 기억 매체
KR20100105398A (ko) * 2009-03-19 2010-09-29 도쿄엘렉트론가부시키가이샤 기판의 에칭 방법 및 시스템

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8252696B2 (en) * 2007-10-22 2012-08-28 Applied Materials, Inc. Selective etching of silicon nitride
JP5352103B2 (ja) * 2008-03-27 2013-11-27 東京エレクトロン株式会社 熱処理装置および処理システム
JP5210191B2 (ja) * 2009-02-03 2013-06-12 東京エレクトロン株式会社 窒化珪素膜のドライエッチング方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02256235A (ja) * 1988-12-27 1990-10-17 Toshiba Corp 表面処理方法
KR20060022726A (ko) * 2005-02-18 2006-03-10 동경 엘렉트론 주식회사 기판의 처리 방법, 고체 촬상 소자의 제조 방법, 박막디바이스의 제조 방법 및 프로그램을 기록한 기록 매체
JP2008288364A (ja) 2007-05-17 2008-11-27 Sony Corp 半導体装置および半導体装置の製造方法
KR20090071368A (ko) * 2007-12-27 2009-07-01 도쿄엘렉트론가부시키가이샤 기판 처리 방법, 기판 처리 장치 및 기억 매체
KR20100105398A (ko) * 2009-03-19 2010-09-29 도쿄엘렉트론가부시키가이샤 기판의 에칭 방법 및 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160022826A (ko) * 2013-06-25 2016-03-02 도쿄엘렉트론가부시키가이샤 에칭 방법 및 기록 매체
KR20180109706A (ko) * 2017-03-28 2018-10-08 도쿄엘렉트론가부시키가이샤 에칭 방법 및 기록 매체

Also Published As

Publication number Publication date
US8828880B2 (en) 2014-09-09
TWI496203B (zh) 2015-08-11
KR101678266B1 (ko) 2016-11-21
TW201230180A (en) 2012-07-16
US20130237061A1 (en) 2013-09-12
JP5881612B2 (ja) 2016-03-09
JPWO2012063901A1 (ja) 2014-05-12
WO2012063901A1 (ja) 2012-05-18

Similar Documents

Publication Publication Date Title
KR101678266B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
CN110581067B (zh) 蚀刻方法及蚀刻装置
KR101853522B1 (ko) 에칭 방법 및 기억 매체
JP5809144B2 (ja) 基板処理方法および基板処理装置
TWI760461B (zh) 蝕刻方法及記錄媒體
KR102030232B1 (ko) 기판 처리 방법 및 기판 처리 장치
US9384993B2 (en) Oxide etching method
CN108352309B (zh) 基板处理方法和基板处理装置
JP2009094307A (ja) エッチング方法及び記録媒体
KR101715460B1 (ko) 가스 처리 방법
KR101725711B1 (ko) 에칭 방법 및 기록 매체
US10622205B2 (en) Substrate processing method and substrate processing apparatus
JP7433457B2 (ja) 流動性間隙充填膜のためのマルチステッププロセス
US11548804B2 (en) Method and apparatus for processing oxygen-containing workpiece
TWI544105B (zh) 氧化矽薄膜與氮化矽薄膜的沉積方法、薄膜形成設備及半導體元件的製造方法
TW202416418A (zh) 用於可流動間隙填充膜的多步驟處理
KR101150268B1 (ko) 열처리 장치 및 처리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant