KR20180109706A - 에칭 방법 및 기록 매체 - Google Patents

에칭 방법 및 기록 매체 Download PDF

Info

Publication number
KR20180109706A
KR20180109706A KR1020180032956A KR20180032956A KR20180109706A KR 20180109706 A KR20180109706 A KR 20180109706A KR 1020180032956 A KR1020180032956 A KR 1020180032956A KR 20180032956 A KR20180032956 A KR 20180032956A KR 20180109706 A KR20180109706 A KR 20180109706A
Authority
KR
South Korea
Prior art keywords
oxide film
silicon oxide
gas
wafer
reaction product
Prior art date
Application number
KR1020180032956A
Other languages
English (en)
Other versions
KR102079440B1 (ko
Inventor
타쿠지 사코
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180109706A publication Critical patent/KR20180109706A/ko
Application granted granted Critical
Publication of KR102079440B1 publication Critical patent/KR102079440B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

에칭 대상이 아닌 부분을 에칭시키지 않고, 높은 생산성으로 실리콘 산화막을 충분히 에칭한다.
본 에칭 방법이며, 열산화막(102)의 표면에, 할로겐 원소를 포함하는 가스와 염기성 가스를 함유한 혼합 가스를 공급하고, 실리콘 산화막과 혼합 가스를 화학 반응시켜서 열산화막을 변질시켜, 수분을 포함하는 반응 생성물(104)을 생성하는 제1 변질 공정과, 열산화막(102)과 반응 생성물(104)과의 계면에, 할로겐 원소를 포함하는 가스를 공급하고, 열산화막(102)과 할로겐 원소를 포함하는 가스를, 반응 생성물(104)에 포함된 수분을 사용해서 화학 반응시켜, 열산화막(102)를 변질시켜서 다른 반응 생성물(106)을 생성하는 제2 변질 공정과, 반응 생성물(104)과 다른 반응 생성물(106)을 가열해서 제거하는 가열 공정을 포함한다.

Description

에칭 방법 및 기록 매체{ETCHING METHOD AND RECORDING MEDIUM}
본 발명은, 반도체 웨이퍼 등의 기판 상에 형성된 실리콘 산화막의 에칭 방법 및 기록 매체에 관한 것이다.
반도체 디바이스의 제조 프로세스에 있어서, 반도체 웨이퍼(이하, 「웨이퍼」라고 함)의 표면에 존재하는 실리콘 산화막을, 플라스마를 사용하지 않고 건식 에칭하는 방법이 알려져 있다. 이러한 건식 에칭 방법은, 웨이퍼가 수납된 챔버 내를 진공 상태에 가까운 저압 상태로 하고, 웨이퍼를 소정 온도로 온도 조절하면서, 챔버 내에 적어도 불화수소 가스(HF)를 포함하는 가스를 공급하여, 실리콘 산화막을 변질시켜 반응 생성물을 생성하는 변질 공정과, 상기 반응 생성물을 가열해서 기화(승화)시키는 가열 공정으로 이루어지고, 실리콘 산화막의 표면을 반응 생성물로 변질시키고 나서 가열에 의해 제거함으로써, 실리콘 산화막을 에칭하는 것이다(특허문헌 1, 2 참조). 특허문헌 1, 2에 개시된 건식 에칭 방법에서는, 변질 공정에서, 불화수소 가스와 암모니아 가스(NH3)를 포함하는 혼합 가스를 공급해서 실리콘 산화막을 변질시켜 반응 생성물을 생성한다.
상기 건식 에칭 방법은, 예를 들어 도 1에 도시하는 구조의 웨이퍼(W)의 산화막(102)을 에칭하는 공정에 적용된다. 도 1에 도시하는 바와 같이, 웨이퍼(W)는 Si층(100)의 표면에 층간 절연막(101)이 형성되어 있다. 또한, 층간 절연막(101)에는 홈(H)(예를 들어 콘택트 홀)이 형성되고, 이 홈(H)의 저부에는, 실리콘 산화막(102)이 형성되어 있다. 또한, 홈(H)의 측벽부에는, 절연체인 SiN막(103)이 형성되어 있다.
일본 특허 공개 제2007-180418호 공보 일본 특허 공개 제2009-94307호 공보
그러나, 웨이퍼(W)의 홈(H)의 저부에 형성된 실리콘 산화막(102)을 에칭할 경우, 특허문헌 1, 2에 기재된 에칭 방법을 포함하는 종래의 건식 에칭 방법에서는, 변질 공정에서의 실리콘 산화막(102)과 혼합 가스와의 반응이 처리 시간과 함께 둔해져서, 처리 시간에 대한 실리콘 산화막(102)의 변질량이 포화 상태(Saturation)가 되어 버린다.
이 현상은, 혼합 가스 중의 암모니아 가스와 실리콘 산화막(102)과의 반응에 의해 생성되는 반응 생성물(암모늄플루오로실리케이트)이 원인이 되어 야기된다. 도 2에 도시한 바와 같이, 반응 생성물(104)은, 변질 공정에서의 실리콘 산화막(102)의 변질 처리 시간에 비례하여, 홈(H) 내에 두껍게 형성되어 간다. 그렇게 홈(H) 내에 두껍게 형성된 반응 생성물(104) 중을 혼합 가스가 통과할 경우, 혼합 가스의 통과 속도가 저하되어버려, 혼합 가스가 홈(H)의 저부의 실리콘 산화막(102)에 도달하기 어려워진다. 이에 의해, 홈(H)의 저부에서 실리콘 산화막(102)이 변질되기 어려워지고, 그 후의 가열 공정에서 반응 생성물(104)을 승화시켜도, 불필요한 실리콘 산화막(102)이 잔존해버린다.
상술한 바와 같이, 실리콘 산화막(102)과 혼합 가스와의 변질 반응은 변질 처리 시간의 경과와 함께 둔해지지만, 변질 처리 시간을 길게 함으로써 홈(H)의 저부의 주연부의 실리콘 산화막(102)을 모두 변질시키는 것은 가능하다. 그러나, 변질 처리 시간을 길게 하면, 에칭 대상이 아닌 부분의 변질 반응이 진행되어버리는 등, 문제가 되는 경우가 있다.
또한, 실리콘 산화막(102)을 충분히 제거시키기 위해서, 변질 공정과 가열 공정을 몇 번이고 반복할 필요가 있게 되는 경우도 있는데, 변질 공정에서 가열 공정으로의 이행 시에 별도의 가열용 챔버에 반송하는 공정이 필요하기 때문에, 변질 공정 및 가열 공정의 실행 횟수가 많으면 생산성이 저하되게 된다.
본 발명은 상기 사정을 감안하여 이루어진 것이며, 에칭 대상이 아닌 부분을 에칭시키지 않고, 높은 생산성으로 실리콘 산화막을 충분히 에칭할 수 있는 에칭 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하는 본 발명은, 기판 상의 실리콘 산화막의 에칭 방법이며, 상기 실리콘 산화막의 표면에, 할로겐 원소를 포함하는 가스와 염기성 가스를 함유한 혼합 가스를 공급하고, 상기 실리콘 산화막과 상기 혼합 가스를 화학 반응시켜서 상기 실리콘 산화막을 변질시켜, 수분을 포함하는 반응 생성물을 생성하는 제1 변질 공정과, 상기 실리콘 산화막과 상기 반응 생성물과의 계면에, 상기 할로겐 원소를 포함하는 가스를 공급하고, 상기 실리콘 산화막과 상기 할로겐 원소를 포함하는 가스를, 상기 반응 생성물에 포함된 수분을 사용해서 화학 반응시켜, 상기 실리콘 산화막을 변질시켜서 다른 반응 생성물을 생성하는 제2 변질 공정과, 상기 반응 생성물과 상기 다른 반응 생성물을 가열해서 제거하는 가열 공정을 포함하는 것을 특징으로 하고 있다.
상기 할로겐 원소를 포함하는 가스는 불화수소이며, 상기 염기성 가스는 암모니아 가스인 것이 바람직하다.
상기 다른 반응 생성물은, 디히드로겐헥사플루오로실리케이트를 포함한다.
상기 제1 변질 공정의 개시부터 상기 제2 변질 공정의 종료까지, 변질을 행하는 챔버 내의 압력을 일정하게 하는 것이 바람직하다.
상기 실리콘 산화막은, 상기 기판에 형성된 홈의 저부에 형성되어 있는 것이어도 된다.
상기 실리콘 산화막은, 상기 홈의 저벽을 구성하는 것이어도 된다.
상기 실리콘 산화막은, 상기 홈의 저부의 측벽을 구성하는 것이어도 된다.
상기 실리콘 산화막은, 상기 홈의 저벽을 구성하는 것과, 상기 홈의 저부의 측벽을 구성하는 것을 포함해도 된다.
상기 홈의 저벽을 구성하는 실리콘 산화막과, 상기 홈의 저부의 측벽을 구성하는 실리콘 산화막은, 종류가 상이해도 된다.
다른 관점에 의한 본 발명에 따르면, 처리 시스템의 제어 컴퓨터에 의해 실행하는 것이 가능한 프로그램이 기록된 기록 매체이며, 상기 프로그램은, 상기 제어 컴퓨터에 의해 실행됨으로써, 상기 처리 시스템에, 상기 에칭 방법을 행하게 하는 것인 것을 특징으로 하고 있다.
본 발명에 따르면, 에칭 대상이 아닌 부분을 에칭시키지 않고, 높은 생산성으로 실리콘 산화막을 충분히 에칭할 수 있다.
도 1은 실리콘 산화막의 에칭을 행하기 전의 웨이퍼의 표면(디바이스 형성면)의 구조를 나타내는 개략 종단면도이다.
도 2는 종래의 에칭 방법을 사용한 웨이퍼 표면의 상태를 나타내는 개략 종단면도이다.
도 3은 처리 시스템의 개략 평면도이다.
도 4는 PHT 처리 장치의 구성을 도시하는 설명도이다.
도 5는 COR 처리 장치의 구성을 도시하는 설명도이다.
도 6은 본 발명의 실시 형태에 따른 에칭 방법을 사용한 웨이퍼 표면의 상태를 나타내는 개략 종단면도이다.
도 7은 본 발명의 다른 실시 형태에 따른 처리 시스템의 개략 평면도이다.
도 8은 본 발명의 실시 형태에 따른 에칭 방법이 에칭 대상으로 하는 웨이퍼의 표면 구조의 다른 예를 나타내는 개략 종단면도이다.
도 9는 본 발명의 실시 형태에 따른 에칭 방법이 에칭 대상으로 하는 웨이퍼의 표면 구조의 다른 예를 나타내는 개략 종단면도이다.
도 10은 본 발명의 실시 형태에 따른 에칭 방법이 에칭 대상으로 하는 웨이퍼의 표면 구조의 다른 예를 나타내는 개략 종단면도이다.
이하, 본 발명의 실시 형태에 대해서 도면을 참조하면서 설명한다. 또한, 본 명세서 및 도면에서, 실질적으로 동일한 기능 구성을 갖는 요소에 있어서는, 동일한 번호를 부여함으로써 중복 설명을 생략한다.
먼저, 본 실시 형태에 따른 에칭 방법에 의해 처리되는 기판인 웨이퍼의 상태에 대해서 설명한다. 도 1에 도시하는 바와 같이, 웨이퍼(W)는 예를 들어 대략 원반형으로 형성된 박판 형상을 이루는 실리콘 웨이퍼이며, Si(실리콘)층(100)의 표면 상에는, 예를 들어 층간 절연막(101)이 형성되어 있다. 이 층간 절연막(101)은, 예를 들어 바이어스 고밀도 플라스마 CVD법(HDP-CVD법)을 사용해서 형성된 CVD(Chemical Vapor Deposition)계의 실리콘 산화막(플라스마 CVD 산화막)인 HDP-SiO2막으로 이루어진다.
또한, 층간 절연막(101)에는, 예를 들어 콘택트 홀로서 사용되는 홈(H)이 형성되어 있고, 홈(H)의 측벽부는, 절연체인 예를 들어 SiN막(103)이 형성되어 있다. 이 SiN막(103)의 하단부는, Si층(100)의 상면에 접촉하는 위치까지 형성되어 있다. 또한, 홈(H)의 저부에는, 실리콘 산화막(102)이 형성되어 있고, 구체적으로는, 홈(H)의 저벽이 실리콘 산화막(102)으로 구성되어 있다. 실리콘 산화막(102)은 예를 들어 열산화막이며, 이하에서는 열산화막(102)이라고 기재하는 경우가 있다.
또한, 홈(H)은, 깊이(D)와 개구 폭(W)과의 비(D/W)가 높은 구조이며, 즉, 고애스펙트비를 갖도록 형성되고, 개구 폭(W)은 예를 들어 25nm이다.
이어서, 상기 웨이퍼(W)에 대하여 홈(H)의 저부에 형성된 열산화막(102)의 에칭 처리를 행하는 처리 시스템에 대해서 설명한다. 도 3에 도시하는 처리 시스템(1)은, 웨이퍼(W)를 처리 시스템(1)에 대하여 반출입시키는 반출입부(2), 반출입부(2)에 인접시켜서 설치된 2개의 로드 로크실(3), 각 로드 로크실(3)에 각각 인접시켜서 설치되고, 가열 공정으로서의 PHT(Post Heat Treatment) 처리 공정을 행하는 PHT 처리 장치(4), 각 PHT 처리 장치(4)에 각각 인접시켜서 설치되고, 변질 공정으로서의 COR(Chemical Oxide Removal) 처리 공정을 행하는 COR 처리 장치(5), 처리 시스템(1)의 각 부에 제어 명령을 부여하는 제어 컴퓨터(8)를 갖고 있다. 각 로드 로크실(3)에 대하여 각각 연결된 PHT 처리 장치(4), COR 처리 장치(5)는, 로드 로크실(3)측에서부터 이 순서대로 일직선 상에 배열하여 설치되어 있다.
반출입부(2)는, 예를 들어 대략 원반 형상을 이루는 웨이퍼(W)를 반송하는 제1 웨이퍼 반송 기구(11)가 내부에 설치된 반송실(12)을 갖고 있다. 제1 웨이퍼 반송 기구(11)는, 웨이퍼(W)를 대략 수평으로 유지하는 2개의 반송 아암(11a, 11b)을 갖고 있다. 반송실(12)의 측방에는, 웨이퍼(W)를 복수매 배열하여 수용 가능한 카세트(13a)를 적재하는 적재대(13)가, 예를 들어 3개 구비되어 있다. 또한, 웨이퍼(W)를 회전시켜 편심량을 광학적으로 구해서 위치 정렬을 행하는 오리엔타(14)가 설치되어 있다.
반출입부(2)에 있어서, 웨이퍼(W)는 반송 아암(11a, 11b)에 의해 유지되고, 제1 웨이퍼 반송 기구(11)의 구동에 의해 대략 수평면 내에서 회전 및 직진 이동, 또한 승강됨으로써, 원하는 위치에 반송된다. 그리고, 적재대(10) 상의 카세트(13a), 오리엔타(14), 로드 로크실(3)에 대하여 각각 반송 아암(11a, 11b)이 진퇴됨으로써, 웨이퍼(W)가 반출입하도록 되어 있다.
각 로드 로크실(3)은, 반송실(12)과의 사이에 각각 게이트 밸브(16)가 구비된 상태에서, 반송실(12)에 각각 연결되어 있다. 각 로드 로크실(3) 내에는, 웨이퍼(W)를 반송하는 제2 웨이퍼 반송 기구(17)가 설치되어 있다. 제2 웨이퍼 반송 기구(17)는, 웨이퍼(W)를 대략 수평으로 유지하는 반송 아암(17a)을 갖고 있다. 또한, 로드 로크실(3)은 진공화 가능하게 되어 있다.
로드 로크실(3)에 있어서, 웨이퍼(W)는 반송 아암(17a)에 의해 유지되고, 제2 웨이퍼 반송 기구(17)의 구동에 의해 대략 수평면 내에서 회전 및 직진 이동, 또한 승강됨으로써 반송된다. 그리고, 각 로드 로크실(3)에 대하여 종렬로 연결된 PHT 처리 장치(4)에 대하여 반송 아암(17a)이 진퇴됨으로써, PHT 처리 장치(4)에 대하여 웨이퍼(W)가 반출입하게 한다. 또한, 각 PHT 처리 장치(4)를 통해서 COR 처리 장치(5)에 대하여 반송 아암(17a)이 진퇴됨으로써, COR 처리 장치(5)에 대하여 웨이퍼(W)가 반출입하도록 되어 있다.
PHT 처리 장치(4)는, 웨이퍼(W)를 수납하는 밀폐 구조의 처리실(처리 공간)(21)을 구비하고 있다. 또한, 도시는 하지 않지만, 웨이퍼(W)를 처리실(21) 내에 반출입시키기 위한 반출입구가 설치되어 있고, 이 반출입구를 개폐하는 게이트 밸브(22)가 설치되어 있다. 처리실(21)은, 로드 로크실(3)과의 사이에 각각 게이트 밸브(22)가 구비된 상태에서, 로드 로크실(3)에 연결되어 있다.
도 4에 도시한 바와 같이, PHT 처리 장치(4)의 처리실(21) 내에는, 웨이퍼(W)를 대략 수평으로 해서 적재시키는 적재대(23)가 설치되어 있다. 또한, 처리실(21)에 예를 들어 질소 가스(N2) 등의 불활성 가스를 가열해서 공급하는 공급로(25)를 구비한 공급 기구(26), 처리실(21)을 배기하는 배기로(27)를 구비한 배기 기구(28)가 구비되어 있다. 공급로(25)는 질소 가스의 공급원(30)에 접속되어 있다. 또한, 공급로(25)에는, 공급로(25)의 개폐 동작 및 질소 가스의 공급 유량 조절이 가능한 유량 조정 밸브(31)가 개재 설치되어 있다. 배기로(27)에는, 개폐 밸브(32), 강제 배기를 행하기 위한 배기 펌프(33)가 개재 설치되어 있다.
또한, PHT 처리 장치(4)의 게이트 밸브(22), 유량 조정 밸브(31), 개폐 밸브(32), 배기 펌프(33) 등의 각 부의 동작은, 제어 컴퓨터(8)의 제어 명령에 의해 각각 제어되도록 되어 있다. 즉, 공급 기구(26)에 의한 질소 가스의 공급, 배기 기구(28)에 의한 배기 등은, 제어 컴퓨터(8)에 의해 제어된다.
도 5에 도시한 바와 같이, COR 처리 장치(5)는, 밀폐 구조의 챔버(40)를 구비하고 있고, 챔버(40)의 내부는, 웨이퍼(W)를 수납하는 처리실(처리 공간)(41)로 되어 있다. 챔버(40)의 내부에는, 웨이퍼(W)를 대략 수평으로 한 상태에서 적재시키는 적재대(42)가 설치되어 있다. 또한, COR 처리 장치(5)에는, 처리실(41)에 가스를 공급하는 공급 기구(43), 처리실(41) 내를 배기하는 배기 기구(44)가 설치되어 있다.
챔버(40)의 측벽부에는, 웨이퍼(W)를 처리실(41) 내에 반출입시키기 위한 반출입구(53)가 설치되어 있고, 이 반출입구(53)를 개폐하는 게이트 밸브(54)가 설치되어 있다. 처리실(41)은, PHT 처리 장치(4)의 처리실(21)과의 사이에 게이트 밸브(54)가 구비된 상태에서, 처리실(21)에 연결되어 있다. 챔버(40)의 천장부에는, 처리 가스를 토출시키는 복수의 토출구를 갖는 샤워 헤드(52)가 구비되어 있다.
적재대(42)는, 평면에서 보아 대략 원형을 이루고 있고, 챔버(40)의 저부에 고정되어 있다. 적재대(42)의 내부에는, 적재대(42)의 온도를 조절하는 온도 조절기(55)가 설치되어 있다. 온도 조절기(55)는, 예를 들어 온도 조절용 액체(예를 들어 물 등)가 순환되는 관로를 구비하고 있고, 이러한 관로 내를 흐르는 액체와 열교환이 행해짐으로써, 적재대(42)의 상면의 온도가 조절되고, 또한 적재대(42)와 적재대(42) 상의 웨이퍼(W)와의 사이에서 열교환이 행해짐으로써, 웨이퍼(W)의 온도가 조절되도록 되어 있다. 또한, 온도 조절기(55)는 이러한 것에 한정되지 않고, 예를 들어 저항 열을 이용해서 적재대(42) 및 웨이퍼(W)를 가열하는 전기 히터 등이어도 된다.
공급 기구(43)는, 상술한 샤워 헤드(52), 처리실(41)에 불화수소 가스(HF)를 공급하는 불화수소 가스 공급로(61), 처리실(41)에 암모니아 가스(NH3)를 공급하는 암모니아 가스 공급로(62), 처리실(41)에 불활성 가스로서 아르곤 가스(Ar)를 공급하는 아르곤 가스 공급로(63), 처리실(41)에 불활성 가스로서 질소 가스(N2)를 공급하는 질소 가스 공급로(64)를 구비하고 있다. 불화수소 가스 공급로(61), 암모니아 가스 공급로(62), 아르곤 가스 공급로(63), 질소 가스 공급로(64)는, 샤워 헤드(52)에 접속되어 있고, 처리실(41)에는, 샤워 헤드(52)를 통해서 불화수소 가스, 암모니아 가스, 아르곤 가스, 질소 가스가 확산되도록 토출되게 되어 있다.
불화수소 가스 공급로(61)는, 불화수소 가스의 공급원(71)에 접속되어 있다. 또한, 불화수소 가스 공급로(61)에는, 불화수소 가스 공급로(61)의 개폐 동작 및 불화수소 가스의 공급 유량의 조절이 가능한 유량 조정 밸브(72)가 개재 설치되어 있다. 암모니아 가스 공급로(62)는 암모니아 가스의 공급원(73)에 접속되어 있다. 또한, 암모니아 가스 공급로(62)에는, 암모니아 가스 공급로(62)의 개폐 동작 및 암모니아 가스의 공급 유량의 조절이 가능한 유량 조정 밸브(74)가 개재 설치되어 있다. 아르곤 가스 공급로(63)는 아르곤 가스의 공급원(75)에 접속되어 있다. 또한, 아르곤 가스 공급로(63)에는, 아르곤 가스 공급로(63)의 개폐 동작 및 아르곤 가스의 공급 유량의 조절이 가능한 유량 조정 밸브(76)가 개재 설치되어 있다. 질소 가스 공급로(64)는 질소 가스의 공급원(77)에 접속되어 있다. 또한, 질소 가스 공급로(64)에는, 질소 가스 공급로(64)의 개폐 동작 및 질소 가스의 공급 유량의 조절이 가능한 유량 조정 밸브(78)가 개재 설치되어 있다.
배기 기구(44)는, 개폐 밸브(82), 강제 배기를 행하기 위한 배기 펌프(83)가 개재 설치된 배기로(85)를 구비하고 있다. 배기로(85)의 단부 개구는, 챔버(40)의 저부에 개구되어 있다.
또한, COR 처리 장치(5)의 게이트 밸브(54), 온도 조절기(55), 유량 조정 밸브(72, 74, 76, 78), 개폐 밸브(82), 배기 펌프(83) 등의 각 부의 동작은, 제어 컴퓨터(8)의 제어 명령에 의해 각각 제어되도록 되어 있다. 즉, 공급 기구(43)에 의한 불화수소 가스, 암모니아 가스, 아르곤 가스, 질소 가스의 공급, 배기 기구(44)에 의한 배기, 온도 조절기(55)에 의한 온도 조절 등은, 제어 컴퓨터(8)에 의해 제어된다.
처리 시스템(1)의 각 기능 요소는, 처리 시스템(1) 전체의 동작을 자동 제어하는 제어 컴퓨터(8)에, 신호 라인을 통해서 접속되어 있다. 여기서, 기능 요소란, 예를 들어 상술한 제1 웨이퍼 반송 기구(11), 제2 웨이퍼 반송 기구(17), PHT 처리 장치(4)의 게이트 밸브(22), 유량 조정 밸브(31), 배기 펌프(33), COR 처리 장치(5)의 게이트 밸브(54), 온도 조절기(55), 유량 조정 밸브(72, 74, 76, 78), 개폐 밸브(82), 배기 펌프(83) 등의, 소정의 프로세스 조건을 실현하기 위해서 동작하는 모든 요소를 의미하고 있다. 제어 컴퓨터(8)는, 전형적으로는, 실행하는 소프트웨어에 의존해서 임의의 기능을 실현할 수 있는 범용 컴퓨터이다.
도 3에 도시한 바와 같이, 제어 컴퓨터(8)는, CPU(중앙 연산 장치)를 구비한 연산부(8a)와, 연산부(8a)에 접속된 입출력부(8b)와, 입출력부(8b)에 삽입 장착되어 제어 소프트웨어를 저장한 기록 매체(8c)를 갖는다. 이 기록 매체(8c)에는, 제어 컴퓨터(8)에 의해 실행됨으로써 처리 시스템(1)에 후술하는 소정의 기판 처리 방법을 행하게 하는 제어 소프트웨어(프로그램)가 기록되어 있다. 제어 컴퓨터(8)는, 해당 제어 소프트웨어를 실행함으로써, 처리 시스템(1)의 각 기능 요소를, 소정의 프로세스 레시피에 의해 정의된 다양한 프로세스 조건(예를 들어, 처리실(41)의 압력 등)이 실현되도록 제어한다. 즉, 후에 상세하게 설명하는 바와 같이, COR 처리 장치(5)에서의 COR 처리 공정과, PHT 처리 장치(4)에서의 PHT 처리 공정을 이 순서로 행하는 에칭 방법을 실현하는 제어 명령을 부여한다.
기록 매체(8c)는, 제어 컴퓨터(8)에 고정적으로 설치되는 것, 또는, 제어 컴퓨터(8)에 설치된 도시하지 않은 판독 장치에 착탈 가능하게 장착되어 해당 판독 장치에 의해 판독 가능한 것이어도 된다. 가장 전형적인 예에 있어서는, 기록 매체(8c)는, 처리 시스템(1)의 메이커의 서비스 맨에 의해 제어 소프트웨어가 인스톨된 하드디스크 드라이브이다. 다른 예에 있어서는, 기록 매체(8c)는, 제어 소프트웨어가 기입된 CD-ROM 또는 DVD-ROM과 같은 이동 디스크이다. 이러한 이동 디스크는, 제어 컴퓨터(8)에 설치된 도시하지 않은 광학적 판독 장치에 의해 판독된다. 또한, 기록 매체(8c)는, RAM(Random Access Memory) 또는 ROM(Read Only Memory) 중 어느 형식의 것이어도 된다. 또한, 기록 매체(8c)는, 카세트식 ROM과 같은 것이어도 된다. 요컨대, 컴퓨터의 기술 분야에 있어서 알려져 있는 임의의 것을 기록 매체(8c)로서 사용하는 것이 가능하다. 또한, 복수의 처리 시스템(1)이 배치되는 공장에서는, 각 처리 시스템(1)의 제어 컴퓨터(8)를 통괄적으로 제어하는 관리 컴퓨터에, 제어 소프트웨어가 저장되어 있어도 된다. 이 경우, 각 처리 시스템(1)은, 통신 회선을 통해서 관리 컴퓨터에 의해 조작되어, 소정의 프로세스를 실행한다.
이어서, 이상과 같이 구성된 처리 시스템(1)에서의 웨이퍼(W)의 처리 방법에 대해서 설명한다. 먼저, 홈(H)이 형성된 웨이퍼(W)가 카세트(13a) 내에 수납되어, 처리 시스템(1)에 반송된다.
처리 시스템(1)에서는, 복수매의 웨이퍼(W)가 수납된 카세트(13a)가 적재대(13) 상에 적재되고, 제1 웨이퍼 반송 기구(11)에 의해 카세트(13a)로부터 1매의 웨이퍼(W)가 취출되어, 로드 로크실(3)에 반입된다. 로드 로크실(3)에 웨이퍼(W)가 반입되면, 로드 로크실(3)이 밀폐되어 감압된다. 그 후, 게이트 밸브(22, 54)가 열리고, 로드 로크실(3)과, 대기압에 대하여 각각 감압된 PHT 처리 장치(4)의 처리실(21), COR 처리 장치(5)의 처리실(41)이 서로 연통된다. 웨이퍼(W)는 제2 웨이퍼 반송 기구(17)에 의해 로드 로크실(3)로부터 반출되어, 처리실(21)의 반출입구(도시하지 않음), 처리실(21), 반출입구(53) 내를 이 순서대로 통과하도록 직진 이동되어, 처리실(41)에 반입된다.
처리실(41)에 있어서, 웨이퍼(W)는 디바이스 형성면을 상면으로 한 상태에서, 제2 웨이퍼 반송 기구(17)의 반송 아암(17a)으로부터 적재대(42)에 전달된다. 웨이퍼(W)가 반입되면 반송 아암(17a)이 처리실(41)로부터 퇴출되어, 반출입구(53)가 폐쇄되고, 처리실(41)이 밀폐된다. 그리고, COR 처리 공정이 개시된다.
처리실(41)이 밀폐된 후, 처리실(41)에는, 암모니아 가스 공급로(62), 아르곤 가스 공급로(63), 질소 가스 공급로(64)로부터 각각 암모니아 가스, 아르곤 가스, 질소 가스가 공급된다. 또한, 처리실(41) 내의 압력은, 대기압보다도 저압 상태가 된다. 또한, 적재대(42) 상의 웨이퍼(W)의 온도는, 온도 조절기(55)에 의해 소정의 목표값(예를 들어 약 35℃ 정도)으로 조절된다.
그 후, 처리실(41)에의 질소 가스의 공급이 정지되고, 처리실(41) 내의 압력이 더 감압된다.
압력을 안정시킨 후, 불화수소 가스 공급로(61)로부터 처리실(41)에 불화수소 가스가 공급된다. 또한, 불화수소 가스의 공급 개시에 맞춰서 아르곤 가스의 공급량을 불화수소 가스의 공급량만큼 저감시키는 것이 바람직하다.
여기서 처리실(41)에는, 미리 암모니아 가스가 공급되어 있으므로, 불화수소 가스를 공급함으로써, 처리실(41)의 분위기는 불화수소 가스와 암모니아 가스를 포함하는 혼합 가스로 이루어지는 처리 분위기가 된다. 이렇게 해서 처리실(41) 내의 웨이퍼(W)의 표면에 혼합 가스가 공급됨으로써, 웨이퍼(W)에 대하여 제1 COR 처리(제1 변질 공정)가 행하여진다.
처리실(41) 내의 저압 상태의 처리 분위기에 의해, 웨이퍼(W)의 홈(H)의 저부에 존재하는 열산화막(102)은, 혼합 가스 중의 불화수소 가스의 분자 및 암모니아 가스의 분자와 화학 반응하여, 반응 생성물(104)로 변질된다(도 2 참조). 반응 생성물(104)로서는, 암모늄플루오로실리케이트나 수분 등이 생성된다. 또한, 이 화학 반응은, 홈(H)의 저부로부터 Si층(100)의 상면을 향해서 진행된다.
제1 COR 처리 중에는, 각 처리 가스의 공급 유량, 불활성 가스의 공급 유량, 배기 유량 등을 조절함으로써, 혼합 가스(처리 분위기)의 압력이 대기압보다 감압된 50mTorr 이상, 300mTorr 이하(약 6.8 내지 약 40.0Pa)로 유지되도록 하는 것이 바람직하다. 또한, 혼합 가스 중의 불화수소 가스의 분압은, 5mTorr 이상, 100mTorr 이하(약 0.7 내지 약 13.3Pa)가 되도록 조절하는 것이 바람직하다. 또한, 혼합 가스(처리 분위기)의 온도는, 20℃ 이상, 120℃ 이하가 되도록 조절하는 것이 바람직하다. 더욱 바람직하게는 60℃ 이상, 100℃ 이하이다. 또한, 혼합 가스의 유량은, 불화수소 가스의 유량의 4배 정도로 하는 것이 바람직하다. 그 불화수소 가스의 유량은, 100sccm 이하로 하는 것이 바람직하다.
제1 COR 처리의 처리 시간은, 열산화막(102)의 두께에 따라 적절히 변경되는 것인데, 후술하는 제2 COR 처리도 이어서 행하는 것을 감안하면, 생산성의 관점에서 길게 하는 것은 바람직하지 않다. 또한, 제1 COR 처리의 처리 시간을 길게 하면, SiN막(103)의 에칭이 시작되어버린다. 이 때문에, 제1 COR 처리의 처리 시간은, 30초 이하로 하는 것이 바람직하다.
또한, 웨이퍼(W)의 온도, 즉, 열산화막(102)에 있어서 화학 반응이 행하여지는 부분의 온도(열산화막(102)과 혼합 가스가 접촉하는 부분의 온도)는, 예를 들어 약 35℃ 이상의 일정한 온도로 유지해도 된다. 이에 의해, 화학 반응을 촉진시켜, 반응 생성물(104)의 생성 속도를 높이고, 반응 생성물(104)의 층을 신속하게 형성할 수 있다. 또한, 반응 생성물(104) 중의 암모늄플루오로실리케이트의 승화점은 약 100℃로, 웨이퍼(W)의 온도를 100℃ 이상으로 하면, 반응 생성물(104)의 생성이 양호하게 행하여지지 않게 될 우려가 있다. 그 때문에, 웨이퍼(W)의 온도는 약 100℃ 이하로 하는 것이 바람직하다.
이와 같이 하여 제1 COR 처리를 소정의 시간 행함으로써, 열산화막(102)이 변질되고, 반응 생성물(104)이 생성된다. 그러나, 처리 시간이 경과함에 따라서 반응 생성물(104)의 두께가 점차 두꺼워지고, 혼합 가스가 반응 생성물(104)을 투과하는 속도가 점차 저하된다. 이에 따라, 열산화막(102)에 접촉하는 혼합 가스의 양이 적어지고, 열산화막(102)의 변질량이 저하된다.
그래서, 본 실시 형태에서는, 제1 COR 처리를 행한 후, 웨이퍼(W)에 대하여 또한 제2 COR 처리(제2 변질 공정)를 행한다. 즉, 불화수소 가스와 암모니아 가스를 포함하는 혼합 가스에 의한 제1 COR 처리를 소정 시간 행한 후, 암모니아 가스를 사용하지 않고 불화수소 가스에 의한 제2 COR 처리를 행한다.
구체적으로는, 먼저, 제2 COR 처리를 행하기 전에, 처리실(41)에의 암모니아 가스 및 불화수소 가스의 공급이 정지됨과 함께, 처리실(41)에 질소 가스가 공급되고, 이에 의해 처리실(41)로부터 암모니아 가스가 배출된다.
이 상태에서 압력을 안정시킨 후, 처리실(41)에 불화수소 가스가 공급된다. 또한, 불화수소 가스의 공급 개시에 맞춰서 아르곤 가스의 공급량을 불화수소 가스의 공급량만큼 저감시키는 것이 바람직하다. 불화수소 가스의 공급 개시와 함께, 처리실(41)에 공급하는 혼합 가스를 불화수소 가스, 아르곤 가스, 질소 가스로 해서 열산화막(102)의 변질 처리를 행한다. 이에 의해, 반응 생성물(104)과 열산화막(102)과의 계면에 있어서, 열산화막(102)이, 반응 생성물(104)에 포함되는 수분을 촉매로 해서, 불화수소 가스의 분자와 화학 반응하여, 다른 반응 생성물(105)로 변질시킬 수 있다. 다른 반응 생성물(105)로서는, 디히드로겐헥사플루오로실리케이트(H2SiF6) 등이 생성된다.
상기 제2 COR 처리에서 암모니아 가스를 공급하지 않는 이유는, 암모니아 가스를 공급하면, 반응 생성물(암모늄플루오로실리케이트)(104)의 표면에 새로운 반응 생성물(104)이 퇴적되도록 형성되어버려, 혼합 가스의 투과 속도가 더욱 느려지기 때문이다. 한편, 암모니아 가스를 정지하면, 반응 생성물(104)의 표면에서 새로운 반응 생성물(104)이 생성되지 않아, 불화수소 가스를 포함하는 혼합 가스가 반응 생성물 중을 투과하기 쉬워진다.
또한, 제1 COR 처리의 개시부터 제2 COR 처리의 종료까지, 각 처리 가스의 공급 유량, 불활성 가스의 공급 유량, 배기 유량 등을 조절함으로써, 혼합 가스(처리 분위기)의 압력, 즉 챔버(40) 내의 압력을 일정하게 하여, 압력 변동을 발생시키지 않도록 하는 것이 바람직하다. 혼합 가스의 압력을 높게 하면, 열산화막(102)에 대한 비에칭 대상의 부분의 선택비가 저하되고, 혼합 가스의 압력을 낮게 하면 다른 반응 생성물(105)로의 변질 속도가 저하되기 때문이다.
제2 COR 처리의 처리 시간은, 열산화막(102)의 두께에 따라 적절히 변경되는 것이지만, 생산성의 관점에서 길게 하는 것은 바람직하지 않다. 또한, 제2 COR 처리의 처리 시간을 길게 하면, 에칭 대상이 아닌 SiN막(103)의 에칭이 시작되어버린다. 이 때문에, 제2 COR 처리의 처리 시간은, 30초 이하로 하는 것이 바람직하다.
제2 COR 처리에서의 기타 처리 조건에 대해서는, 제1 COR 처리와 마찬가지인 것이 바람직하다.
다른 반응 생성물(105)의 층이 충분히 형성되고, 제2 COR 처리가 종료되면, 처리실(41)이 강제 배기되어 감압된다. 이에 의해, 불화수소 가스 등이 처리실(41)로부터 강제적으로 배출된다. 처리실(41)의 강제 배기가 종료되면, 반출입구(53)가 개구되어, 웨이퍼(W)는 제2 웨이퍼 반송 기구(17)에 의해 처리실(41)로부터 반출되고, PHT 처리 장치(4)의 처리실(21)에 반입된다. 이상과 같이 하여, COR 처리 공정이 종료된다.
PHT 처리 장치(4)에 있어서, 웨이퍼(W)는 디바이스 형성면을 상면으로 한 상태에서 처리실(21) 내에 적재된다. 웨이퍼(W)가 반입되면 반송 아암(17a)이 처리실(21)로부터 퇴출되고, 처리실(21)이 밀폐되고, PHT 처리 공정이 개시된다. PHT 처리에서는, 처리실(21) 내가 배기되면서, 고온의 가열 가스가 처리실(21) 내에 공급되어, 처리실(21) 내가 승온된다. 이에 의해, 상기 COR 처리에 의해 발생한 반응 생성물(104) 및 다른 반응 생성물(105)이 가열되어 기화하고, 홈(H)의 하방으로부터 홈 내를 지나서 웨이퍼(W)의 외부로 배출된다. 이와 같이, COR 처리 후, PHT 처리를 행함으로써, 반응 생성물(104) 및 다른 반응 생성물(105)이 제거되어, 열산화막(102)을 건식 에칭할 수 있다.
이후, 열산화막(102)의 에칭이 완료될 때까지, COR 처리 장치(5)와 PHT 처리 장치(4)에 의해 상술과 마찬가지로 제1 COR 처리, 제2 COR 처리, PHT 처리가 행하여진다.
에칭이 완료되면, 가열 가스의 공급이 정지되고, PHT 처리 장치(4)의 반출입구가 열린다. 그 후, 웨이퍼(W)는 제2 웨이퍼 반송 기구(17)에 의해 처리실(21)로부터 반출되어, 로드 로크실(3)로 되돌려진다. 이렇게 해서, PHT 처리 장치(4)에서의 PHT 처리 공정이 종료된다.
웨이퍼(W)가 로드 로크실(3)로 되돌려지고, 로드 로크실(3)이 밀폐된 후, 로드 로크실(3)과 반송실(12)이 연통된다. 그리고, 제1 웨이퍼 반송 기구(11)에 의해, 웨이퍼(W)가 로드 로크실(3)로부터 반출되어, 적재대(13) 상의 카세트(13a)로 되돌려진다. 이상과 같이 하여, 처리 시스템(1)에서의 일련의 에칭 공정이 종료된다.
본 실시 형태에 따르면, 종래의 COR 처리(제1 변질 공정) 후에, 제1 변질 공정에서 생성된 반응 생성물(104)과 열산화막(102)과의 계면에 있어서, 반응 생성물(104)에 포함된 수분을 촉매로 해서 불화수소 가스를 사용한 COR 처리(제2 변질 공정)를 행함으로써, 홈(H)의 저부에 형성된 열산화막(102)을 단시간에라도 충분히 변질시킬 수 있다. 따라서, 원하는 두께의 열산화막(102)을 에칭하는데 필요한 변질 공정과 가열 공정을 반복하는 횟수를 저감시킬 수 있으므로, 생산성을 높게 할 수 있다. 또한, 1회당 제1 변질 공정 및 제2 변질 공정은 각각 30초 이하로 작기 때문에, 에칭 대상이 아닌 부분을 에칭하지 않도록 할 수 있고, 즉, 에칭 대상의 열산화막(102)에 대한 비에칭 대상의 SiN막(103)의 에칭 선택비를 높게 유지할 수 있다.
이상, 본 발명의 적합한 실시 형태에 대해서 설명했지만, 본 발명은 이러한 예에 한정되지 않는다. 당업자라면 특허 청구 범위에 기재된 기술적 사상의 범주 내에서, 각종 변경예 또는 수정예에 상도할 수 있음은 명확하며, 그것들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것이라고 이해된다.
불화수소 가스나 암모니아 가스 이외에 처리실(41)에 공급되는 가스의 종류는, 이상의 실시 형태에 나타낸 조합에 한정되지는 않는다. 예를 들어, 처리실(41)에 공급되는 불활성 가스는 아르곤 가스만이어도 된다. 또한, 이러한 불활성 가스는, 기타 불활성 가스, 예를 들어 헬륨 가스(He), 크세논 가스(Xe) 중 어느 하나이어도 되고, 또는, 아르곤 가스, 질소 가스, 헬륨 가스, 크세논 가스 중 2종류 이상의 가스를 혼합한 것이어도 된다.
처리 시스템(1)의 구조는, 이상의 실시 형태에 나타낸 것에 한정되지는 않는다. 예를 들어, COR 처리 장치, PHT 처리 장치 이외에, 성막 장치를 구비한 처리 시스템이어도 된다. 예를 들어 도 7에 나타내는 처리 시스템(90)과 같이, 웨이퍼 반송 기구(91)를 구비한 공통 반송실(92)을, 반송실(12)에 대하여 로드 로크실(93)을 통해서 연결시키고, 이 공통 반송실(92)의 주위에, COR 처리 장치(95), PHT 처리 장치(96), 예를 들어 CVD 장치 등의 성막 장치(97)를 배치한 구성으로 해도 된다. 이 처리 시스템(90)에서는, 웨이퍼 반송 기구(91)에 의해, 로드 로크실(93), COR 처리 장치(95), PHT 처리 장치(96), 성막 장치(97)에 대하여 웨이퍼(W)를 각각 반출입시키도록 되어 있다. 공통 반송실(92) 내는 진공화 가능하게 되어 있다. 즉, 공통 반송실(92) 내를 진공 상태로 함으로써, PHT 처리 장치(96)로부터 반출된 웨이퍼(W)를 대기 중의 산소에 접촉시키지 않고, 성막 장치(97)에 반입할 수 있다.
이상의 실시 형태에서는, 실리콘 산화막을 갖는 기판으로서, 반도체 웨이퍼인 실리콘 웨이퍼(W)를 예시했지만, 기판은 이러한 것에 한정되지 않고, 다른 종류의 것, 예를 들어 LCD 기판용 유리, CD 기판, 프린트 기판, 세라믹 기판 등이어도 된다.
처리 시스템(1)에서 에칭을 실시하는 대상물이 되는 실리콘 산화막은, 열산화막에 한정되지는 않고, 예를 들어 HDP-SiO2막 등의 CVD계 산화막이나 SOD(Spin On Dielectric) 산화막과 같은, 다른 종류의 실리콘 산화막이어도 된다. 실리콘 산화막의 종류에 따라, COR 처리 공정에서의 실리콘 산화막의 온도, 및 혼합 가스 중의 불화수소 가스의 분압을 조절함으로써, 에칭량 등을 제어할 수 있다.
또한, 예를 들어 도 1에 도시한 바와 같은 구조의 웨이퍼(W)에 있어서, 홈(H) 내의 실리콘 산화막(102)과 층간 절연막(101)의 양쪽을 HDP-SiO2막이 형성되어 있는 경우에, 실리콘 산화막(102)만을 에칭할 때는, 층간 절연막(101)의 상면에 레지스트막 등의 보호막을 형성하여, 층간 절연막(101)이 에칭되는 것을 방지하도록 한다. 이와 같이, 웨이퍼 상에 에칭 대상의 실리콘 산화막과 비에칭 대상의 실리콘 산화막 양쪽이 존재하고, 에칭 대상의 실리콘 산화막에 대한 비에칭 대상의 실리콘 산화막의 에칭 선택비를 높게 하는 것이 곤란한 경우에는, 비에칭 대상의 실리콘 산화막의 주위에 보호막이 형성된다.
또한, 처리 시스템(1)에서 실시되는 에칭은, 실시 형태에 나타낸 바와 같은, 홈(H)의 저부에 행하기 위한 것에 한정되지는 않고, 본 발명은 다양한 부분의 에칭 방법에 적용할 수 있다.
또한, 처리 시스템(1)에서 처리되는 기판의 구조는, 이상의 것에 한정되지는 않는다.
이상에서는, 홈(H)의 저벽을 구성하는 열산화막(102)을 변질시키는 것에 대해서 설명을 했지만, 예를 들어 도 8에 도시한 바와 같은 홈(H)의 저부의 측벽을 구성하는 열산화막(102)의 언더컷 공정에서도 본 실시 형태에 따른 COR 처리를 적용할 수 있다.
도 8의 (A)의 웨이퍼(W)에는, Si층(100)의 표면 상에는, 층간 절연막(101)이 형성되어 있고, 층간 절연막(101)에는, 홈(H)이 형성되어 있다. 또한, 층간 절연막(101)의 하부에는, 열산화막(102)이, 홈(H)의 저부의 측벽을 구성하도록 형성되어 있다. 또한, 홈(H)에서의 열산화막(102)보다 상측의 측벽부에는, SiN막(103)이 형성되어 있다. 이 SiN막(103)의 하단부는, 열산화막(102)의 상면에 접촉하는 위치까지 형성되어 있다.
본 발명자의 지견에 의하면, 종래의 COR 처리를 사용하여, 도 1과 같은 홈(H)의 저벽을 구성하는 열산화막(102)이라면 1nm 에칭되는 조건과 3nm 에칭되는 조건 각각에서, 도 8과 같은 홈(H)의 저부의 측벽을 구성하는 열산화막(102)을 측방을 향해서 에칭해도, 에칭량은 상기 조건에 따라 변하지 않는다. 즉, 도 8과 같은 구조에서의 열산화막(102)을, 종래의 COR 처리를 사용해서 변질시켜 에칭할 경우, 처리 시간에 대한 실리콘 산화막(102)의 변질량이 조기에 포화 상태로 되어버린다.
그 이유로서, 홈(H)의 개구 폭(W)이 좁기 때문에, 도 8의 (B)에 도시한 바와 같이, 종래의 COR 처리에서 생성된 반응 생성물(104)이 홈(H) 내에 사방에서 돌출되어 왔을 때, 반응 생성물(104)끼리 조기에 충돌하여, 새로운 반응 생성물(104)로의 변질이 방해받는 것을 생각할 수 있다. 또한, 그 밖의 이유로서, COR 처리에서 혼합 가스의 공급 방향은 웨이퍼(W)의 Si층(100)의 표면에 대하여 수직인 방향이지만, 도 8의 (B)의 구조에서 열산화막(102)의 에칭 방향은 상기 Si층(100)의 표면과 평행한 방향이기 때문에, 에칭이 진행되면 열산화막(102)까지 혼합 가스가 도달하기 어려워지는 것으로 생각된다.
그러나, 예를 들어 도 8의 (B)에 도시한 바와 같이, 홈(H) 내에서, 다른 실리콘 산화막(102)으로부터의 반응 생성물(104)끼리 충돌한 후나 충돌 전에, 본 실시 형태에 따른 제2 COR 처리를 개시하면, 반응 생성물(104)과 열산화막(102)과의 계면에 있어서, 반응 생성물(104)에 포함되는 수분을 촉매로 해서, 열산화막(102)을 다른 반응 생성물(디히드로겐헥사플루오로실리케이트)로 변질시킬 수 있다. 또한, 본 실시 형태에 따른 제2 COR 처리는, 반응 생성물(104)에 포함되는 수분을 촉매로 한 화학 반응이기 때문에, 열산화막(102)까지 도달하는 불화수소를 포함하는 혼합 가스가 많지 않아도, 열산화막을 변질시킬 수 있다. 따라서, 본 실시 형태에 따르면, 도 8에 도시한 바와 같은 구조의 웨이퍼(W)이어도, 열산화막(102)을 단시간에 충분히 변질시킬 수 있으며, 효율적으로 에칭할 수 있다. 따라서, 생산성을 높게 할 수 있고, 열산화막(102)에 대한 비에칭 대상의 SiN막(103)의 에칭 선택비를 높게 유지할 수 있다.
또한, 본 실시 형태에 따른 COR 처리는, 도 9에 도시한 바와 같은, 홈(H)의 저부의 측벽을 구성하는 열산화막(102)을 언더컷함과 함께 홈(H)의 저벽을 구성하는 소자 분리막(106)을 에칭하는 공정에서도 적용할 수 있다.
도 9의 (A)의 웨이퍼(W)에는, Si층(100)에 소자 분리막(106)이 형성되어 있다. 소자 분리막(106)은 산화막이며, 구체적으로는, 협소 피치이어도 매립성이 좋은 산화막이며, 예를 들어 도포 산화막 또는 CVD계 산화막이다. 이하의 설명에서는, 소자 분리막(106)은 도포 산화막인 것으로 하고, 도포 산화막(106)이라고 기재하는 경우가 있다.
또한, 웨이퍼(W)의 Si층(100)의 표면 상에는, 층간 절연막(101)이 형성되어 있다. 그리고, 층간 절연막(101)에는, 도포 산화막(106)과 해당 도포 산화막(106)이 형성되어 있지 않은 소자 탑재부(100a)와의 양쪽이 노출되도록, 콘택트 홀로서의 홈(H)이 형성되어 있다. 또한, 소자 탑재부(100a) 상의 층간 절연막(101)의 하부에는, 열산화막(102)이, 홈(H)의 저부의 측벽을 구성하도록 형성되어 있다. 또한, 홈(H)에서의 열산화막(102)보다 상측의 측벽부에는, SiN막(103)이 형성되어 있다.
이러한 구조의 웨이퍼(W)에서는, 도 9의 (B)에 도시한 바와 같이, 열산화막(102)이 언더컷됨과 함께, 도포 산화막(106)의 소자 탑재부(100a)측의 표면이 에칭된다. 그 이유는 이하와 같다.
우선, 하나는, 콘택트 홀로서의 홈(H)을 충전하는 폴리실리콘막 등의 도전 부재와 소자 탑재부(100a)와의 접촉 면적을 크게 하여, 전기 저항을 내리기 위해서이다.
그 밖의 이유는, 도 10에 도시한 바와 같이, 웨이퍼(W)의 형성 시에 마스크 얼라인먼트가 어긋나, 홈(H)의 소자 탑재부(100a)에 대한 상대적인 위치가 어긋났다고 해도, 홈(H) 내의 상기 도전 부재와 소자 탑재부(100a)와의 도통을 확보하기 위해서이다.
도 9의 구조의 웨이퍼(W)에 대해서는, 도 8의 구조의 웨이퍼(W)와 마찬가지로, 종래의 COR 처리에서는, 열산화막(102)을 효율적으로 언더컷하는 것은 곤란하다. 그러나, 본 실시 형태에 따른 COR 처리를 사용함으로써, 열산화막(102)을 효율적으로 언더컷할 수 있고, 그것과 동시에, 소자 탑재부(100a)측의 도포 산화막(106)에 대해서도 효율적으로 에칭할 수 있다.
또한, 도포 산화막(106)과 열산화막(102) 등의 상이한 종류의 산화막을 동시에 에칭할 경우, 하나의 종류의 산화막에 대한 다른 종류의 산화막의 에칭 선택비가 0.8 내지 1.2가 되도록, 바람직하게는 1이 되도록, COR 처리에서의 처리 조건은 설정된다. 에칭 선택비가 0.8 미만이나 1.2보다 커진 경우, 소자간에서 쇼트하는 등, 디바이스로서의 신뢰성이 손상되기 때문이다.
[실시예]
개구 폭(W)이 25nm인 홈(H)이 형성된 도 9에 나타내는 구조의 웨이퍼(W)에 대하여, 본 실시 형태에 따른 에칭 처리(제1 COR 처리, 제2 COR 처리, PHT 처리)를 행하였다. 또한, 본 실시예에서는, 제1 COR 처리를 10초 행하고, 그 후, 제2 COR 처리를 10초 행하고, 일련의 처리를 5회 반복하였다. 또한, 제1 및 제2 COR 처리는 각각, 처리 분위기의 압력을 120mTorr, 웨이퍼(W)의 온도를 35℃로 해서 처리를 행하였다. 또한, 본 실시예에서는, 제1 COR 처리 시의 암모니아 가스의 유량은 50 내지 200sccm이며, 제1 COR 처리 시 및 제2 COR 처리 시의 불화수소 가스의 유량은 모두 50 내지 100sccm이다. 또한, 본 실시예에서는, 제1 COR 처리와 제2 COR 처리와의 사이에, 처리 분위기의 압력을 120mTorr, 웨이퍼(W)의 온도를 35℃로 해서, 질소 가스를 0 내지 500sccm으로 1분간 공급하였다.
한편, 비교예에서는, 본 실시 형태에 따른 제1 COR 처리, 즉 종래의 COR 처리와 PHT 처리만을 행하였다. 비교예에서, 제1 COR 처리를 20초 행하고, 일련의 처리를 10회 반복하였다. 제1 COR 처리에서의 다른 처리 조건은 본 실시예와 마찬가지로 하였다.
본 실시예와 비교예의 열산화막(102)의 언더컷량에 대해서, 이하에 설명한다. 본 실시예와 비교예의 열산화막(102)의 언더컷량은, 비교예에서는 7.44nm이었다. 그에 반해 일련의 처리 횟수가 비교예의 절반인 본 실시예에서는, 상기 언더컷량은 비교예와 동등한 7.17nm이었다. 이 결과로부터, 본 실시 형태의 에칭 처리에서는, 생산성 높게 열산화막(102)을 언더컷할 수 있음을 알 수 있다.
본 발명은 웨이퍼 등의 기판 상의 산화막을 에칭하는 기술에 유용하다.
1 : 처리 시스템 4 : PHT 처리 장치
5 : COR 처리 장치 8 : 제어 컴퓨터
40 : 챔버 41 : 처리실
61 : 불화수소 가스 공급로 62 : 암모니아 가스 공급로
63 : 아르곤 가스 공급로 85 : 배기로
100 : Si층 100a : 소자 탑재부
101 : 층간 절연막 102 : 실리콘 산화막(열산화막)
103 : SiN막 104 : 반응 생성물
105 : 다른 반응 생성물 106 : 소자 분리막(도포 산화막)

Claims (10)

  1. 기판 상의 실리콘 산화막의 에칭 방법이며,
    상기 실리콘 산화막의 표면에, 할로겐 원소를 포함하는 가스와 염기성 가스를 함유한 혼합 가스를 공급하고, 상기 실리콘 산화막과 상기 혼합 가스를 화학 반응시켜서 상기 실리콘 산화막을 변질시켜, 수분을 포함하는 반응 생성물을 생성하는 제1 변질 공정과,
    상기 실리콘 산화막과 상기 반응 생성물과의 계면에, 상기 할로겐 원소를 포함하는 가스를 공급하고, 상기 실리콘 산화막과 상기 할로겐 원소를 포함하는 가스를, 상기 반응 생성물에 포함된 수분을 사용해서 화학 반응시켜, 상기 실리콘 산화막을 변질시켜서 다른 반응 생성물을 생성하는 제2 변질 공정과,
    상기 반응 생성물과 상기 다른 반응 생성물을 가열해서 제거하는 가열 공정을 포함하는 것을 특징으로 하는 실리콘 산화막의 에칭 방법.
  2. 제1항에 있어서,
    상기 할로겐 원소를 포함하는 가스는 불화수소이며, 상기 염기성 가스는 암모니아 가스인 것을 특징으로 하는, 에칭 방법.
  3. 제2항에 있어서,
    상기 다른 반응 생성물은, 디히드로겐헥사플루오로실리케이트인 것을 특징으로 하는, 에칭 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 변질 공정의 개시부터 상기 제2 변질 공정의 종료까지, 변질을 행하는 챔버 내의 압력을 일정하게 하는 것을 특징으로 하는, 에칭 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 실리콘 산화막은, 상기 기판에 형성된 홈의 저부에 형성되어 있는 것을 특징으로 하는, 에칭 방법.
  6. 제5항에 있어서,
    상기 실리콘 산화막은, 상기 홈의 저벽을 구성하는 것을 특징으로 하는, 에칭 방법.
  7. 제5항에 있어서,
    상기 실리콘 산화막은, 상기 홈의 저부의 측벽을 구성하는 것을 특징으로 하는, 에칭 방법.
  8. 제5항에 있어서,
    상기 실리콘 산화막은, 상기 홈의 저벽을 구성하는 것과, 상기 홈의 저부의 측벽을 구성하는 것을 포함하는 것을 특징으로 하는, 에칭 방법.
  9. 제8항에 있어서,
    상기 홈의 저벽을 구성하는 실리콘 산화막과, 상기 홈의 저부의 측벽을 구성하는 실리콘 산화막은, 종류가 상이한 것을 특징으로 하는, 에칭 방법.
  10. 처리 시스템의 제어 컴퓨터에 의해 실행하는 것이 가능한 프로그램이 기록된 기록 매체이며,
    상기 프로그램은, 상기 제어 컴퓨터에 의해 실행됨으로써, 상기 처리 시스템에, 제1항 내지 제3항 중 어느 한 항에 기재된 에칭 방법을 행하게 하는 것인 것을 특징으로 하는, 기록 매체.
KR1020180032956A 2017-03-28 2018-03-22 에칭 방법 및 기록 매체 KR102079440B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-062655 2017-03-28
JP2017062655A JP6812284B2 (ja) 2017-03-28 2017-03-28 エッチング方法及び記録媒体

Publications (2)

Publication Number Publication Date
KR20180109706A true KR20180109706A (ko) 2018-10-08
KR102079440B1 KR102079440B1 (ko) 2020-02-19

Family

ID=63669767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180032956A KR102079440B1 (ko) 2017-03-28 2018-03-22 에칭 방법 및 기록 매체

Country Status (5)

Country Link
US (1) US10153172B2 (ko)
JP (1) JP6812284B2 (ko)
KR (1) KR102079440B1 (ko)
CN (1) CN108666213B (ko)
TW (1) TWI760461B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220020205A (ko) * 2020-08-11 2022-02-18 도쿄엘렉트론가부시키가이샤 실리콘 산화막을 에칭하는 방법, 장치 및 시스템

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6823527B2 (ja) * 2017-04-14 2021-02-03 東京エレクトロン株式会社 エッチング方法
WO2019083735A1 (en) * 2017-10-23 2019-05-02 Lam Research Ag SYSTEMS AND METHODS FOR PREVENTING THE STATIC FRICTION OF HIGH-SHAPE RATIO STRUCTURES AND / OR REPAIRING HIGH-SHAPE RATIO STRUCTURES
JP7071884B2 (ja) * 2018-06-15 2022-05-19 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US11171012B1 (en) * 2020-05-27 2021-11-09 Tokyo Electron Limited Method and apparatus for formation of protective sidewall layer for bow reduction
JPWO2022215649A1 (ko) * 2021-04-08 2022-10-13
KR20230103419A (ko) 2021-12-31 2023-07-07 세메스 주식회사 기판 처리 방법 및 기판 처리 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180418A (ja) 2005-12-28 2007-07-12 Tokyo Electron Ltd エッチング方法及び記録媒体
JP2009094307A (ja) 2007-10-10 2009-04-30 Tokyo Electron Ltd エッチング方法及び記録媒体
KR20130141566A (ko) * 2010-11-11 2013-12-26 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 제조 장치
JP2015008199A (ja) * 2013-06-25 2015-01-15 東京エレクトロン株式会社 エッチング方法及び記録媒体

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719777B2 (ja) * 1990-08-10 1995-03-06 株式会社半導体プロセス研究所 半導体装置の製造方法
KR100605884B1 (ko) * 1998-11-11 2006-08-01 동경 엘렉트론 주식회사 표면 처리 방법 및 장치
US8058179B1 (en) * 2008-12-23 2011-11-15 Novellus Systems, Inc. Atomic layer removal process with higher etch amount
JP6039996B2 (ja) * 2011-12-09 2016-12-07 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6476369B2 (ja) * 2013-03-25 2019-03-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
JP2015056519A (ja) * 2013-09-12 2015-03-23 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
JP6405958B2 (ja) * 2013-12-26 2018-10-17 東京エレクトロン株式会社 エッチング方法、記憶媒体及びエッチング装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180418A (ja) 2005-12-28 2007-07-12 Tokyo Electron Ltd エッチング方法及び記録媒体
JP2009094307A (ja) 2007-10-10 2009-04-30 Tokyo Electron Ltd エッチング方法及び記録媒体
KR20130141566A (ko) * 2010-11-11 2013-12-26 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 제조 장치
JP2015008199A (ja) * 2013-06-25 2015-01-15 東京エレクトロン株式会社 エッチング方法及び記録媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220020205A (ko) * 2020-08-11 2022-02-18 도쿄엘렉트론가부시키가이샤 실리콘 산화막을 에칭하는 방법, 장치 및 시스템

Also Published As

Publication number Publication date
US20180286695A1 (en) 2018-10-04
CN108666213A (zh) 2018-10-16
JP2018166147A (ja) 2018-10-25
TW201905997A (zh) 2019-02-01
JP6812284B2 (ja) 2021-01-13
CN108666213B (zh) 2023-03-10
KR102079440B1 (ko) 2020-02-19
US10153172B2 (en) 2018-12-11
TWI760461B (zh) 2022-04-11

Similar Documents

Publication Publication Date Title
KR20180109706A (ko) 에칭 방법 및 기록 매체
JP4890025B2 (ja) エッチング方法及び記録媒体
JP5352103B2 (ja) 熱処理装置および処理システム
TWI686843B (zh) 基板處理方法及基板處理裝置
KR20100105398A (ko) 기판의 에칭 방법 및 시스템
KR101882531B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP2009094307A (ja) エッチング方法及び記録媒体
US8124536B2 (en) Manufacturing method of capacitor electrode, manufacturing system of capacitor electrode, and storage medium
KR101725711B1 (ko) 에칭 방법 및 기록 매체
US20170294319A1 (en) Substrate processing method and substrate processing apparatus
KR20230004881A (ko) 공극을 형성하기 위한 시스템들 및 방법들
JP5069982B2 (ja) 半導体装置の製造方法および半導体装置
US20230131213A1 (en) Film forming method and film forming system
US10854453B2 (en) Method for reducing reactive ion etch lag in low K dielectric etching
KR101150268B1 (ko) 열처리 장치 및 처리 시스템
JPH02256232A (ja) ドライエッチング方法及びドライエッチング装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant