TWI496203B - Semiconductor device manufacturing method and manufacturing device - Google Patents

Semiconductor device manufacturing method and manufacturing device Download PDF

Info

Publication number
TWI496203B
TWI496203B TW100141334A TW100141334A TWI496203B TW I496203 B TWI496203 B TW I496203B TW 100141334 A TW100141334 A TW 100141334A TW 100141334 A TW100141334 A TW 100141334A TW I496203 B TWI496203 B TW I496203B
Authority
TW
Taiwan
Prior art keywords
gas
film
sin film
etching
wafer
Prior art date
Application number
TW100141334A
Other languages
English (en)
Other versions
TW201230180A (en
Inventor
Hiroyuki Takahashi
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201230180A publication Critical patent/TW201230180A/zh
Application granted granted Critical
Publication of TWI496203B publication Critical patent/TWI496203B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Description

半導體裝置之製造方法及製造裝置
本發明係關於一種半導體裝置之製造方法及製造裝置。
於半導體裝置之電晶體結構中，使用有氧化矽膜之絕緣閘極型場效電晶體(MOSFET，Metal-Oxide-Semiconductor Field-Effect Transistor)之微細化得到發展。作為提高該場效電晶體之n型MOS(Metal-Oxide-Semiconductor，金屬-氧化物-半導體)電晶體與p型MOS電晶體兩者的性能之技術，已知有雙應力膜(Dual Stress Liner：DSL)技術(例如參照專利文獻1)。該雙應力膜技術中，於形成有n型MOS電晶體之區域，形成拉伸之SiN膜(Tensile SiN)且施加拉應力，另一方面，於形成有p型MOS電晶體之區域，形成壓縮之SiN膜(Compressive SiN)且施加壓應力。
如圖1所示，Si半導體晶圓(以下稱作「晶圓」)W之表面中，設置有於閘極電極101之側面形成有側壁102之複數個電晶體103。如圖2所示，以覆蓋該等電晶體103之方式，藉由CVD(Chemical Vapor Deposition，化學氣相沈積)法等形成SiN膜104。繼而，如圖3所示，對SiN膜104進行蝕刻，使SiN膜104之膜厚成為所需之厚度。以上述方式形成為所需厚度之SiN膜104成為對形成有電晶體103之區域賦予應力之應力膜，藉由SiN膜104，可向形成有電晶體103之區域施加拉應力或壓應力。
此處，作為蝕刻SiN膜之方法，一般已知有反應式離子蝕刻(RIE，Reactive ion etching)或電漿蝕刻。然而，該等RIE或者電漿蝕刻中，容易產生晶圓上存在之SiN以外之膜受損等損傷。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2008-288364號公報
因此，作為準確控制蝕刻量、獲得損傷較少之所需厚度的SiN膜之方法，本發明者發現如下之方法：使用氟化氫氣體等含有鹵元素之氣體，對於用作畸變電晶體之應力膜等之SiN膜進行高精度的蝕刻。藉由該種使用含有鹵元素之氣體對SiN膜進行蝕刻之方法，容易控制蝕刻量，從而能夠獲得所需厚度之SiN膜，且，由於利用與SiN膜之化學反應而進行蝕刻，因此可認為，由電漿導致的對SiN以外之膜之物理性損傷亦會減少。然而，藉由發明者之實驗可知如下之難點：使用含有鹵元素之氣體對SiN膜進行蝕刻之方法中，與反應式離子蝕刻(RIE)或電漿蝕刻相比蝕刻量減小，又，在晶圓面內蝕刻量不均勻。若蝕刻量不均勻，則各個電晶體之特性會發生變化。
本發明之目的在於提供一種可使用含有鹵元素之氣體對SiN膜進行高效蝕刻的半導體裝置之製造方法及製造裝置。
關於使用氟化氫等含有鹵元素之氣體對形成於晶圓表面之SiN(氮化矽)膜進行蝕刻之情形時的蝕刻量降低之因素或晶圓面內不均勻之因素，本發明者進行了銳意研究。其結果發現，作為該等因素，SiN膜表面之氧化產生影響。
即，如圖4所示，可預料：若形成於晶圓W表面之SiN膜104之表面由於大氣等而氧化，則SiN膜104之表面會由含有SiNO(氮氧化矽)之膜部分105覆蓋，且含有鹵元素之氣體106無法充分通過該膜部分105。可認為：若如上所述使SiN膜104之表面由含有SiNO之膜部分105覆蓋，則作為蝕刻氣體之含有鹵元素之氣體106實質上不會高效地到達SiN膜104，因而無法有效地對SiN膜104進行蝕刻。進而，由於該含有SiNO之膜部分105係被大氣氧化之膜，因此晶圓面內之膜厚不均勻之可能性較高。認為：若晶圓面內之膜部分105之膜厚不均勻，則例如於膜部分105較厚之部分，含有鹵元素之氣體106並未到達SiN膜104，因而無法對SiN膜104進行蝕刻；另一方面，於膜部分105較薄之部分，到達SiN膜104之含有鹵元素之氣體106的量變得相對較多，與較厚之部分相比，SiN膜104之蝕刻量較多。因此，認為：在晶圓面內含有鹵元素之氣體106之通過難易度發生變化，結果，牽涉到晶圓面內之SiN膜104之蝕刻量之不均勻。作為該自然氧化膜之一種，SiNO膜係於例如利用CVD裝置形成SiN膜104之後，在搬送晶圓W之過程中形成之膜。若為先前之反應式離子蝕刻(RIE)或電漿蝕刻，則該SiNO膜105與SiN膜104一同被蝕刻，因此本來不會發生此類問題。
因此，本發明中，於藉由含有鹵元素之氣體對SiN膜104進行蝕刻之時，設法將程序分為兩個階段，且至少於蝕刻之初期階段，供給氨氣等含有鹼性氣體之氣體。藉由上述處理，使覆蓋SiN膜104之表面的含有SiNO之膜部分105變化為主要包含氟矽酸銨((NH4 )2 SiF6 )及水分(H2 O)之反應生成物之膜部分105'。如圖5所示，如此變化而得之反應生成物之膜部分105'可使含有鹵元素之氣體106良好地通過，其結果，作為蝕刻氣體之含有鹵元素之氣體106到達SiN膜104，從而可對SiN膜104進行高效、且面內均勻性優異的蝕刻。
即，藉由本發明，提供一種半導體裝置之製造方法，其使用含有鹵元素之氣體對基板之表面之SiN膜進行蝕刻而製造半導體裝置，且於向上述SiN膜之表面供給含有鹵元素之氣體之步驟之初期階段，供給含有鹼性氣體之氣體。
再者，藉由本發明，提供一種半導體裝置製造裝置，其係對收納至處理室內之基板表面之SiN膜進行蝕刻而製造半導體裝置者，其包括：氣體供給機構，其向上述處理室內供給含有鹵元素之氣體及鹼性氣體；控制部，其控制上述氣體供給機構，且藉由上述控制部之控制，在上述處理室內，於向上述SiN膜之表面供給含有鹵元素之氣體之初期階段，供給含有鹼性氣體之氣體。
藉由本發明，可使用含有鹵元素之氣體對SiN膜進行高效的蝕刻，從而提高處理量。藉由進行使用有含有鹵元素之氣體之蝕刻，可獲得損傷較少之所需厚度之SiN膜，從而可形成向例如基板之表面之形成有電晶體之區域提供應力之應力膜。
以下，對本發明之實施形態之一例進行說明。再者，本說明書及圖示中，對於實質上具有相同功能結構之構成元件，標註相同之符號而省略重複說明。
如圖6所示，該半導體裝置製造裝置1包括：搬入搬出部2，其將晶圓W相對於半導體裝置製造裝置1而搬入搬出；兩個裝載室3，其與搬入搬出部2鄰接而設置；PHT(Post Heat Treatment，後熱處理)處理裝置4，其分別與各裝載室3鄰接地設置，進行作為加熱步驟之PHT處理步驟；蝕刻處理裝置5，其分別與各PHT處理裝置4鄰接地設置，進行蝕刻處理步驟；及控制電腦8，其向半導體裝置製造裝置1之各部賦予控制命令。分別與各裝載室3連結之PHT處理裝置4、蝕刻處理裝置5自裝載室3側起依序排列設置於一條直線上。
搬入搬出部2具有搬送室12，該搬送室12內部設置有搬送例如形成為大致圓盤形狀之晶圓W之第一晶圓搬送機構11。晶圓搬送機構11具有將晶圓W保持為大致水平之兩個搬送臂11a、11b。於搬送室12之側方設有例如三個載置台13，該載置台13載置可並列收容複數枚晶圓W之托板13a。又，設置有定位器14，其使晶圓W旋轉，以光學方法求出離心量，從而進行位置對準。
於該搬入搬出部2中，晶圓W係由搬送臂11a、11b保持，且藉由晶圓搬送裝置11之驅動而於大致水平面內旋轉、筆直向前移動、且升降，藉此，可將該晶圓W搬送至所需之位置。繼而，使搬送臂11a、11b分別相對於載置台10上之托板13a、定位器14、裝載室3進退，藉此可搬入搬出晶圓W。
各裝載室3於與搬送室12之間分別設有閘閥16之狀態下，各自連結於搬送室12。各裝載室3內設置有搬送晶圓W之第二晶圓搬送機構17。晶圓搬送機構17具有將晶圓W保持為大致水平之搬送臂17a。又，可對裝載室3進行真空處理。
於該裝載室3中，晶圓W係由搬送臂17a保持且藉由晶圓搬送機構17之驅動而於大致水平面內旋轉、筆直向前移動且升降，藉此該晶圓W得到搬送。繼而，使搬送臂17a相對於呈縱列連結於各裝載室3之PHT處理裝置4而進退，藉此使晶圓W相對於PHT處理裝置4而搬入搬出。進而，使搬送臂17a經由各PHT處理裝置4而相對於蝕刻處理裝置5進退，藉此使晶圓W相對於蝕刻處理裝置5而搬入搬出。
PHT處理裝置4具備收納晶圓W之密閉結構之處理室(處理空間)21。又，雖未圖示，但設置有用以供晶圓W搬入搬出至處理室21內之搬入搬出口，同時設置有開閉該搬入搬出口之閘閥22。處理室21係於與裝載室3之間分別設有閘閥22之狀態下，連結於裝載室3。
如圖7所示，於PHT處理裝置4之處理室21內，設置有大致水平地載置晶圓W之載置台23。進而，處理室21中設有如下機構：供給機構26，其具備加熱且供給例如氮氣(N2 )等惰性氣體之供給路25；及排氣機構28，其具備對處理室21進行排氣之排氣路27。供給路25連接於氮氣之供給源30。又，供給路25中，介設有可調節供給路25之開閉動作及氮氣之供給流量的流量調整閥31。排氣路27中介設有開閉閥32及用以進行強制排氣之排氣泵33。
再者，PHT處理裝置4之閘閥22、流量調整閥31、開閉閥32、排氣泵33等各部分之動作係藉由控制電腦8之控制命令而分別控制。即，由供給機構26所進行之氮氣之供給、由排氣機構28所進行之排氣等，係由控制電腦8控制。
如圖8所示，蝕刻處理裝置5具備密閉結構之腔室40，腔室40之內部成為收納晶圓W之處理室(處理空間)41。於腔室40之內部，設置有使晶圓W呈大致水平之狀態而載置之載置台42。又，於蝕刻處理裝置5中，設置有向處理室41供給氣體之供給機構43、及對處理室41內進行排氣之排氣機構44。
於腔室40之側壁部，設置有用以將晶圓W搬入至處理室41內且自處理室41搬出之搬入搬出口53，同時設置有開閉該搬入搬出口53之閘閥54。處理室41於與PHT處理裝置4之處理室21之間設有閘閥54之狀態下，連結於處理室21。於腔室40之頂棚部，設有具有噴出處理氣體之複數個噴出口之簇射頭52。
載置台42於俯視時呈大致圓形，且固定於腔室40之底部。於載置台42之內部，設置有調節載置台42之溫度之溫度調節器55。溫度調節器55具備供例如調溫用之液體(例如水等)循環之管路，藉由與該管路內流動之液體進行熱交換，而調節載置台42之上表面之溫度，進而，於載置台42與載置台42上之晶圓W之間進行熱交換，藉此調節晶圓W之溫度。再者，溫度調節器55不限定於上述類型，亦可為例如利用電阻熱來對載置台42及晶圓W進行加熱之電熱器等。
供給機構43具備：上述之簇射頭52；氟化氫氣體供給路61，其向處理室41供給作為含有鹵元素之氣體的氟化氫氣體；氨氣供給路62，其向處理室41供給作為含有鹼性氣體之氣體的氨氣；氬氣供給路63，其向處理室41供給作為惰性氣體之氬氣；及氮氣供給路64，其向處理室41供給作為惰性氣體之氮氣。氟化氫氣體供給路61、氨氣供給路62、氬氣供給路63、氮氣供給路64連接於簇射頭52，且於處理室41中，經由簇射頭52將氟化氫氣體、氨氣、氬氣、氮氣以擴散之方式噴出。
氟化氫氣體供給路61連接於氟化氫氣體之供給源71。又，於氟化氫氣體供給路61中，介設有可調節氟化氫氣體供給路61之開閉動作及氟化氫氣體之供給流量的流量調整閥72。氨氣供給路62連接於氨氣之供給源73。又，於氨氣供給路62中，介設有可調節氨氣供給路62之開閉動作及氨氣之供給流量的流量調整閥74。氬氣供給路63連接於氬氣之供給源75。又，於氬氣供給路63中，介設有可調節氬氣供給路63之開閉動作及氬氣之供給流量的流量調整閥76。氮氣供給路64連接於氮氣之供給源77。又，於氮氣供給路64中，介設有可調節氮氣供給路64之開閉動作及氮氣之供給流量的流量調整閥78。
排氣機構44具備開閉閥82、及介設有用以進行強制排氣之排氣泵83之排氣路85。排氣路85之端部開口開設於腔室40之底部。
再者，蝕刻處理裝置5之閘閥54、溫度調節器55、流量調整閥72、74、76、78、開閉閥82、排氣泵83等各部分之動作係藉由控制電腦8之控制命令而分別控制。即，由供給機構43所進行之氟化氫氣體、氨氣、氬氣、氮氣之供給，由排氣機構44所進行之排氣，由溫度調節器55所進行之溫度調節等，係由控制電腦8所控制。
半導體裝置製造裝置1之各功能元件係經由信號線，而與自動控制半導體裝置製造裝置1整體動作之控制電腦8相連接。此處，所謂功能元件係指例如上述之晶圓搬送機構11、晶圓搬送機構17、PHT處理裝置4之閘閥22、流量調整閥31、排氣泵33、蝕刻處理裝置5之閘閥54、溫度調節器55、流量調整閥72、74、76、78、開閉閥82、排氣泵83等為實現特定之程序條件而發生動作之所有元件。作為控制電腦8，典型的是依賴於執行之軟體而可實現任意功能之通用電腦。
如圖6所示，控制電腦8包括：運算部8a，其具備CPU(central processing unit，中央處理單元)；輸入輸出部8b，其連接於運算部8a；及記錄媒體8c，其插設於輸入輸出部8b而存儲控制軟體。於該記錄媒體8c中記錄有控制軟體(程式)，該控制軟體係藉由由控制電腦8執行而使半導體裝置製造裝置1進行下述之特定的基板處理方法。控制電腦8係藉由執行該控制軟體來控制半導體裝置製造裝置1之各功能元件，使其等實現由特定之程序配方所定義之各種程序條件(例如處理室41之壓力等)。即，如以下之詳細說明所述，給出控制命令，該控制命令係實現依序進行蝕刻處理裝置5中之COR處理步驟、及PHT處理裝置4中之PHT處理步驟的蝕刻方法。
記錄媒體8c可固定地設置於控制電腦8上，或者，亦可以可自由裝卸之方式安裝於控制電腦8中所設之未圖示之讀取裝置上且藉由該讀取裝置而讀取。於最典型的實施形態中，記錄媒體8c係由半導體裝置製造裝置1之製造商之技術服務人員安裝控制軟體之硬碟驅動器。於其他實施形態中，記錄媒體8c係寫入有控制軟體之CD-ROM(Compact Disc Read-Only Memory，緊密光碟-唯讀記憶體)或DVD-ROM(Digital Video Disc-Read Only Memory，數位化通用光碟-唯讀記憶體)等可移除碟。該類可移除碟係藉由設置於控制電腦8中之未圖示之光學讀取裝置而讀取。又，記錄媒體8c亦可為RAM(random access memory，隨機存取記憶體)或ROM(read only memory，唯讀記憶體)中之任一形式者。進而，記錄媒體8c亦可為卡匣式之ROM等類型。總之，可將電腦之技術領域中已知之任意類型用作記錄媒體8c。再者，於配置複數個半導體裝置製造裝置1之工廠中，亦可將控制軟體存儲於總括性地控制各半導體裝置製造裝置1之控制電腦8之管理電腦中。此時，各半導體裝置製造裝置1經由通信線路且藉由管理電腦而進行操作，執行特定之程序。
繼而，對以如上之方式構成之半導體裝置製造裝置1中之晶圓W之處理方法進行說明。首先，如圖2所示，將藉由CVD法等於表面形成有SiN膜104之晶圓W，收納至托板13a內，且搬送至半導體裝置製造裝置1中。以圖1所說明之方式，於晶圓W之表面，設置有於閘極電極1之側面形成有側壁102之複數個電晶體103。
於以上述方式收納於托板13a內且搬入至半導體裝置製造裝置1中之晶圓W之表面，如圖2所示，以覆蓋該等電晶體103之方式，預先形成SiN(氮化矽)膜104。又，如先前以圖4所作之說明所述，形成於晶圓W表面上之SiN膜104之表面由大氣等而氧化，SiN膜104之表面成為被含有SiNO(氮氧化矽)之膜部分105覆蓋之狀態。
半導體裝置製造裝置1中，如圖6所示，將收納有複數枚晶圓W(預先形成有SiN膜104之晶圓W)之托板13a載置於載置台13上，藉由晶圓搬送機構11自托板13a取出一枚晶圓W，並且將其搬入裝載室3。將晶圓W搬入裝載室3後，將裝載室3密封並進行減壓。其後，打開閘閥22、54，使裝載室3與相對於大氣壓已分別進行減壓之PHT處理裝置4之處理室21、蝕刻處理裝置5之處理室41相互連通。晶圓W藉由晶圓搬送機構17而自裝載室3搬出，以依序通過處理室21之搬入搬出口(未圖示)、處理室21、搬入搬出口53內之方式筆直向前移動，且被搬入至蝕刻處理裝置5之處理室41。
於蝕刻處理裝置5之處理室41中，在將形成有SiN膜104之面(設備形成面)為上表面之狀態下，將晶圓W自晶圓搬送機構17之搬送臂17a交付至載置台42。搬入晶圓W後，搬送臂17a自處理室41退出，關閉搬入搬出口53，並且使處理室41密封。繼而，開始蝕刻處理步驟。
密封處理室41之後，自氬氣供給路63、氮氣供給路64分別向處理室41供給氬氣、氮氣。又，將處理室41內之壓力設為與大氣壓相比為低壓狀態。進而，藉由溫度調節器55，將載置台42上之晶圓W之溫度調節為特定之目標值。此時，將氬氣之流量設定為例如0~2000 sccm程度，將氮氣之流量設定為例如0~2000 sccm程度。將處理室41內之壓力設為例如2000~5000 mTorr(260~650 Pa)程度之低壓狀態。將載置台42上之晶圓W之溫度調節為例如50~100℃。
繼而，處理室41內成為所需之低壓狀態，且將晶圓W之溫度調節為目標值之後，自氟化氫氣體供給路61向處理室41供給氟化氫氣體，對形成於晶圓W之表面之SiN膜104進行蝕刻。
此時，如上所述，形成於晶圓W表面之SiN膜104之表面由於大氣等而氧化，SiN膜104之表面成為被含有SiNO之膜部分105覆蓋之狀態。因此認為：如先前圖4所作之說明所述，即使向處理室41供給氟化氫氣體106，氟化氫氣體106亦無法通過膜部分105，作為蝕刻氣體之氟化氫氣體106實質上並未到達SiN膜104，因而無法對SiN膜104進行有效的蝕刻。
因此，於對SiN膜104進行蝕刻之步驟之初期階段，自氨氣供給路62向處理室41內供給作為含有鹼性氣體之氣體的氨氣。藉此，於對SiN膜104進行蝕刻之步驟之初期階段，使處理室41之環境成為含有包括氟化氫氣體與氨氣之混合氣體之處理環境。於如此對SiN膜104進行蝕刻之步驟之初期階段，藉由向處理室41內之晶圓W之表面供給含有氟化氫氣體與氨氣之混合氣體，而使覆蓋SiN膜104之表面之含有SiNO之膜部分105變化為主要含有氟矽酸銨((NH4 )2 SiF6 )及水分(H2 O)之反應生成物之膜部分105'。如此變化後所得之反應生成物之膜部分105'可使含有鹵元素之氣體良好地通過。其結果，認為：如先前圖5所作之說明所述，作為蝕刻氣體之氟化氫氣體106到達SiN膜104，從而可對SiN膜104進行有效的蝕刻。
再者，如此對SiN膜104進行蝕刻之步驟之初期階段(使處理室41之環境成為包括含有氟化氫氣體與氨氣之混合氣體的處理環境之階段)係進行例如5~30秒之程度。又，於蝕刻步驟之初期階段，將氟化氫氣體之流量設定為例如500~2000 sccm程度，將氨氣之流量設定為例如5~200 sccm程度。又，將處理室41內之壓力設為例如100~5000 mTorr(13~650 Pa)程度之低壓狀態。
繼而，如此使SiN膜104表面之膜部分105變化為反應生成物之膜部分105'之後，停止自氨氣供給路62之氨氣之供給。另一方面，繼續自氟化氫氣體供給路61供給氟化氫氣體。如此，使處理室41之環境成為含有氟化氫氣體之蝕刻處理環境，對形成於晶圓W之表面的SiN膜104進行蝕刻。此時，即使繼續進行氨氣之供給亦可對SiN膜104進行蝕刻。然而，若自僅對SiN膜104進行蝕刻之目的出發，則希望於使SiN膜104表面之膜部分105變化為反應生成物之膜部分105'之後，停止氨氣之供給。除了能不浪費氨氣，亦可儘量抑制氨氣與氟化氫氣體發生反應而作為沈積物附著於處理室41之內壁。
此時，於初期階段中，使SiN膜104表面之膜部分105預先變化成為主要包含氟矽酸銨((NH4 )2 SiF6 )及水分(H2 O)之反應生成物之膜部分105'。再者，發明者經過實驗後發現，即使在該反應生成物之膜部分105'存在於SiN膜104之表面之狀態下，由氟化氫氣體106所進行之對SiN膜104之蝕刻亦可充分進行。如圖5所示，認為：反應生成物之膜部分105'可使氟化氫氣體106良好地通過，其結果，作為蝕刻氣體之氟化氫氣體106到達SiN膜104，從而可對SiN膜104進行有效的蝕刻。進而，如以下之實施例亦會說明所述，本發明者將於反應生成物之膜部分105'存在於SiN膜104之表面之狀態下進行蝕刻之情形、與反應生成物之膜部分105'不存在於SiN膜104之表面之狀態下進行蝕刻之情形相比較，發現蝕刻速率變高。例如，亦可利用PHT處理裝置4將存在於SiN膜104表面之反應生成物之膜部分105'除去，並且利用氟化氫氣體對SiN膜104進行蝕刻處理。然而，與於以上述方式將反應生成物之膜部分105'除去之狀態下對SiN膜104進行蝕刻處理之情形相比較，於反應生成物之膜部分105'存在於SiN膜104之表面之狀態下進行蝕刻處理之情形時，蝕刻速率變得更高，處理量明顯變高。又，藉由於反應生成物之膜部分105'存在於SiN膜104之表面之狀態下進行蝕刻處理，無需使晶圓W向PHT處理裝置4移動，即可於蝕刻處理裝置5之處理室41中連續地進行一連串之蝕刻處理，從而更加提高處理量。
如此利用氟化氫氣體對SiN膜104進行有效的蝕刻，藉此可迅速地對SiN膜104進行蝕刻直至其達到所需之厚度，從而可於損傷較少之狀態下形成具有所需膜厚之SiN膜104。又，能使氟化氫氣體106透過膜部分105而均勻地到達SiN膜104整體，且能於晶圓W之整個表面對SiN膜104進行均等地蝕刻，從而可於晶圓W之整個表面形成膜厚均勻之SiN膜4。經由排氣路85將經氟化氫氣體所蝕刻之SiN排出。
再者，停止氨氣之供給後繼續氟化氫氣體之供給而對SiN膜104進行蝕刻之步驟係進行例如30~300秒之程度。又，將氟化氫氣體之流量設定為例如500~2000 sccm之程度。又，將處理室41內之壓力設為例如100~5000 mTorr(13~650 Pa)之程度之低壓狀態。
繼而，對形成於晶圓W表面之SiN膜104進行蝕刻之步驟結束之後，對處理室41進行強制排氣而減壓。藉此，強制性地將氟化氫氣體自處理室41排出。處理室41之強制排氣結束之後，將搬入搬出口53打開，藉由晶圓搬送機構17將晶圓W自蝕刻處理裝置5之處理室41搬出，並將其搬入至PHT處理裝置4之處理室21。
於PHT處理裝置4中，將晶圓W以表面為上表面之狀態載置於處理室21內。搬入晶圓W後使搬送臂17a自處理室21退出，將處理室21密封，並且開始進行加熱晶圓W之步驟(PHT處理步驟)。該加熱步驟中，一面對處理室21內進行排氣，一面向處理室21內供給高溫之加熱氣體，使處理室21內升溫至所需之溫度。藉此，可使殘留於晶圓W表面之反應生成物之膜部分105'(包括含有氟矽酸銨((NH4 )2 SiF6 )及水分(H2 O)之反應生成物之膜部分105')昇華，從而使其自晶圓W之表面除去。
再者，如此加熱晶圓W之步驟係例如將晶圓W之溫度設為100~300度且於30~180秒程度期間進行。又，將處理室21內之壓力設為例如500~2000 mTorr(65~260 Pa)程度之低壓狀態。
加熱晶圓W之步驟結束後，停止加熱氣體之供給，並且打開PHT處理裝置4之搬入搬出口。其後，藉由晶圓搬送機構17將晶圓W自處理室21搬出，將其回送至裝載室3。
如此，如先前圖3所作之說明所述，將SiN膜4之膜厚成為所需厚度之晶圓W回送至裝載室3，並且將裝載室3密封之後，使裝載室3與搬送室12連通。繼而，藉由晶圓搬送機構11，將晶圓W自裝載室3搬出，將其回送至載置台13上之托板13a上。以上述方式進行處理，結束半導體裝置製造裝置1中之一連串之製造步驟。
再者，於半導體裝置製造裝置1中SiN膜104之膜厚成為所需厚度之晶圓W之後經由例如成膜裝置、CMP(chemical mechanical polishing，化學機械研磨)裝置等，而完成半導體裝置。
利用以上所說明之本發明之實施形態之半導體裝置製造裝置1，使SiN膜104表面之膜部分105變化為通過性反應生成物之膜部分105'，藉此，可使作為蝕刻氣體之氟化氫氣體106良好地到達SiN膜104而對SiN膜104進行有效的蝕刻，從而提高處理量。又，藉由利用氟化氫氣體進行蝕刻，可獲得損傷較少之所需厚度之SiN膜104，從而可形成對晶圓W之表面之形成有電晶體3之區域賦予應力之應力膜。又，能使氟化氫氣體106通過反應生成物之膜部分105'，且均勻地到達SiN膜104之整體而對SiN膜104整體進行均等的蝕刻，從而可於晶圓W之整個表面形成膜厚均勻之SiN膜104。並且，於反應生成物之膜部分105'存在於SiN膜104之表面之狀態下進行蝕刻，藉此可提高蝕刻速率，進而，藉由於蝕刻處理裝置5之處理室41中連續地進行一連串之蝕刻處理，從而可顯著地提高處理量。
再者，以上之實施形態中已對形成一種SiN膜104(應力膜)之情形進行了說明，但藉由利用抗蝕劑圖案掩模等，於晶圓W之表面之形成有電晶體103之區域形成拉伸之SiN膜及壓縮之SiN膜，亦可實現雙應力膜技術。
以上，已對本發明之較好之實施形態進行了說明，然本發明並不限定於該例。業者明白，於申請專利範圍之技術性思想之範疇內，可思及各種變更例或修正例，其等當然亦屬於本發明之技術範圍。
以上已對於向蝕刻處理裝置之處理室內供給氟化氫氣體、同時開始氨氣之供給之例進行了說明，但亦可由首先向處理室內供給含有鹼性氣體之氣體而開始。又，於蝕刻步驟結束之後對蝕刻處理裝置之處理室內進行強制排氣之情形時，亦可向處理室內供給氬氣等而進行淨化。
再者，供給至處理室之氣體之種類不限於氟化氫氣體或氨氣，亦可使用其他含有鹵元素之氣體或其他含有鹼性氣體的氣體。又，除鹵元素或鹼性氣體之外，亦可向處理室供給氬氣、氮氣等惰性氣體、及其它種類之氣體。
半導體裝置製造裝置1之構造並不限定於以上之實施形態中所示者。例如，亦可不將蝕刻處理裝置與PHT處理裝置更換為其他裝置，於蝕刻處理裝置內進行加熱晶圓之處理。又，除蝕刻處理裝置、PHT處理裝置以外，亦可為具備成膜裝置之半導體裝置製造裝置。又，於半導體裝置製造裝置1中處理所得之基板之構造並不限定為以上之實施形態中所說明者。進而，於半導體裝置製造裝置1中所實施之蝕刻，並不限定為應用於如實施形態中所示之應力膜之形成，本發明適用於各種部分之蝕刻。
於半導體裝置製造裝置1中成為實施蝕刻之對象物的SiN膜亦不限定於CVD膜，亦可為其他種類之SiN膜。又，CVD成膜亦可使用例如熱CVD法、常壓CVD法、減壓CVD法、電漿CVD法等。又，根據SiN膜之種類，來調節蝕刻處理步驟中之晶圓W之溫度、氟化氫氣體之分壓、氨氣之分壓等，藉此可控制蝕刻量等。
[實施例]
作為本發明之實施例，藉由以下之步驟1~6之順序，對形成於晶圓表面之SiN膜進行蝕刻。圖9係表示實施例之步驟1~6之順序之表。
首先，將表面形成有SiN膜之晶圓搬入至蝕刻處理裝置之處理室中之後，一面向處理室供給1700 sccm氮氣、及300 sccm氬氣，一面進行2分鐘減壓而使處理室內之壓力成為3000 mT之低壓狀態(步驟1)。繼而，一面向處理室供給160 sccm氨氣、280 sccm氬氣，一面進行10秒鐘減壓而使處理室內之壓力成為600 mT之低壓狀態(步驟2)。繼而，向處理室供給160 sccm氨氣、160 sccm氟化氫氣體，使處理室內之壓力於600 mT之低壓狀態下維持10秒鐘(步驟3)。然後，一面向處理室供給600 sccm氮氣、450 sccm氟化氫氣體，一面使處理室內之壓力於3000 mT之低壓狀態下維持2分鐘(步驟4)。繼而，一面向處理室供給1700 sccm氮氣、300 sccm氬氣，一面對處理室內之壓力進行5秒鐘真空處理(步驟5)。進而，不向處理室供給氣體，對處理室內之壓力進行1分鐘真空處理(步驟6)。
另一方面，作為比較例1，按照上述步驟1~3、5、6之順序，對形成於晶圓表面之SiN膜進行蝕刻。又，作為比較例2，對形成於晶圓表面之SiN膜進行上述步驟1~3、5、6及PHT處理步驟(反應生成物之膜部分之去除)之後，按照上述步驟1、2、4~6之順序，對殘留於晶圓上之SiN膜進行蝕刻。
再者，作為SiN膜，準備下述兩種：將六氯矽烷作為成膜材料藉由CVD法而形成之SiN膜a，將二氯矽烷作為成膜材料藉由CVD法而形成之SiN膜b。對該等兩種SiN膜a、b，進行藉由實施例及比較例1、2進行之蝕刻。將經過各蝕刻所得之蝕刻量(nm)示於圖10。
僅進行有藉由氟化氫氣體與氨氣之混合氣體之蝕刻(步驟3)的比較例1、及僅進行有藉由氟化氫氣體之蝕刻(步驟4)的比較例2中，對於SiN膜a之蝕刻量為10~20 nm之程度，對於SiN膜b之蝕刻量為1~6 nm之程度。與此相對，於蝕刻步驟之初期階段藉由氟化氫氣體與氨氣之混合氣體進行蝕刻(步驟3)之後、繼續藉由氟化氫氣體進行蝕刻(步驟4)之實施例中，對於SiN膜a之蝕刻量為40 nm以上，對於SiN膜b之蝕刻量為20 nm以上。
於在蝕刻步驟之初期階段藉由氟化氫氣體與氨氣之混合氣體進行蝕刻(步驟3)之後、繼續藉由氟化氬氣體進行蝕刻(步驟4)之情形時，計算值中，應為藉由比較例1所得之蝕刻量與藉由比較例2所得之蝕刻量之總和。然而，於連續地進行步驟3與步驟4之本發明之實施例中，可達成遠遠多於計算值之蝕刻量。
[產業上之可利用性]
本發明可適用於SiN膜之蝕刻。
1．．．半導體裝置製造裝置
4．．．PHT處理裝置
5．．．蝕刻處理裝置
8．．．控制電腦
40．．．腔室
41．．．處理室
101．．．閘極電極
102．．．側壁
103．．．電晶體
104．．．SiN膜
105．．．膜部分
105'．．．反應生成物之膜部分
106．．．含有鹵元素之氣體(氟化氫氣體)
W．．．晶圓
圖1係表示於表面設置有複數個電晶體之晶圓的概略性構造之局部縱剖面圖。
圖2係表示形成有SiN膜之晶圓的概略性構造之局部縱剖面圖。
圖3係表示藉由蝕刻而使SiN膜之膜厚成為所需厚度之晶圓的概略性構造之局部縱剖面圖。
圖4係形成於晶圓W表面之SiN膜之表面經由氧化且SiN膜之表面藉由含有SiNO之膜部分所覆蓋的狀態之說明圖。
圖5係使SiN膜表面之膜部分變化為反應生成物之膜部分之狀態之說明圖。
圖6係半導體裝置製造裝置之概略俯視圖。
圖7係表示PHT處理裝置之結構之說明圖。
圖8係表示蝕刻處理裝置之結構之說明圖。
圖9係表示本發明之實施例之處理順序之表。
圖10係表示實施例及比較例1、2中之蝕刻量之比較之圖表。

Claims (8)

  1. 一種半導體裝置之製造方法，其係使用含有鹵元素之氣體對基板之表面之SiN膜進行蝕刻從而製造半導體裝置之方法，該製造方法中，於向上述SiN膜之表面供給含有鹵元素之氣體之步驟之初期階段，供給含有鹼性氣體之氣體，上述SiN膜之表面係被SiNO膜覆蓋，且藉由向上述SiNO膜之表面供給包含上述含有鹵元素之氣體及上述含有鹼性氣體之氣體的混合氣體，從而使上述SiNO膜變化為反應生成物之膜。
  2. 一種半導體裝置之製造方法，其係使用含有鹵元素之氣體對基板之表面之SiN膜進行蝕刻從而製造半導體裝置之方法，該製造方法中，於向上述SiN膜之表面供給含有鹵元素之氣體之步驟之初期階段，供給含有鹼性氣體之氣體，且上述含有鹵元素之氣體包括氟化氫氣體。
  3. 如請求項2之半導體裝置之製造方法，其中上述SiN膜之表面係被SiNO膜覆蓋，且藉由向上述SiNO膜之表面供給包含上述含有鹵元素之氣體及上述含有鹼性氣體之氣體的混合氣體，從而使上述SiNO膜變化為反應生成物之膜。
  4. 如請求項1至3中任一項之半導體裝置之製造方法，其中停止上述含有鹼性氣體之氣體之供給之後，於上述反應生成物之膜存在於上述SiN膜之表面之狀態下，藉由上 述含有鹵元素之氣體對上述SiN膜進行蝕刻。
  5. 如請求項1至3中任一項之半導體裝置之製造方法，其包括以下步驟：於使用含有鹵元素之氣體對基板之表面之SiN膜進行蝕刻之後，對基板進行加熱。
  6. 如請求項5之半導體裝置之製造方法，其中於加熱上述基板之步驟中，使基板之溫度達到90℃以上。
  7. 如請求項1至3中任一項之半導體裝置之製造方法，其中上述含有鹼性氣體之氣體包括氨氣。
  8. 如請求項1至3中任一項之半導體裝置之製造方法，其中SiN膜係對基板之表面之形成有電晶體之區域賦予應力之應力膜。
TW100141334A 2010-11-11 2011-11-11 Semiconductor device manufacturing method and manufacturing device TWI496203B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010252465 2010-11-11

Publications (2)

Publication Number Publication Date
TW201230180A TW201230180A (en) 2012-07-16
TWI496203B true TWI496203B (zh) 2015-08-11

Family

ID=46051038

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100141334A TWI496203B (zh) 2010-11-11 2011-11-11 Semiconductor device manufacturing method and manufacturing device

Country Status (5)

Country Link
US (1) US8828880B2 (zh)
JP (1) JP5881612B2 (zh)
KR (1) KR101678266B1 (zh)
TW (1) TWI496203B (zh)
WO (1) WO2012063901A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6161972B2 (ja) * 2013-06-25 2017-07-12 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP6176234B2 (ja) 2014-12-26 2017-08-09 トヨタ自動車株式会社 金属皮膜の成膜装置およびその成膜方法
JP6812284B2 (ja) * 2017-03-28 2021-01-13 東京エレクトロン株式会社 エッチング方法及び記録媒体
WO2019083735A1 (en) * 2017-10-23 2019-05-02 Lam Research Ag SYSTEMS AND METHODS FOR PREVENTING THE STATIC FRICTION OF HIGH-SHAPE RATIO STRUCTURES AND / OR REPAIRING HIGH-SHAPE RATIO STRUCTURES
WO2019181605A1 (ja) * 2018-03-23 2019-09-26 東京エレクトロン株式会社 加熱処理装置及び加熱処理方法
JP7414593B2 (ja) 2020-03-10 2024-01-16 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP2021153141A (ja) * 2020-03-24 2021-09-30 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US20240035196A1 (en) * 2022-07-26 2024-02-01 Applied Materials, Inc. Method of selective etching of dielectric materials

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090104782A1 (en) * 2007-10-22 2009-04-23 Applied Materials, Inc. Selective etching of silicon nitride

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2981243B2 (ja) * 1988-12-27 1999-11-22 株式会社東芝 表面処理方法
JP4933763B2 (ja) * 2005-02-18 2012-05-16 東京エレクトロン株式会社 固体撮像素子の製造方法、薄膜デバイスの製造方法及びプログラム
JP2008288364A (ja) 2007-05-17 2008-11-27 Sony Corp 半導体装置および半導体装置の製造方法
JP5374039B2 (ja) * 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
JP5352103B2 (ja) * 2008-03-27 2013-11-27 東京エレクトロン株式会社 熱処理装置および処理システム
JP5210191B2 (ja) * 2009-02-03 2013-06-12 東京エレクトロン株式会社 窒化珪素膜のドライエッチング方法
JP4968861B2 (ja) * 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090104782A1 (en) * 2007-10-22 2009-04-23 Applied Materials, Inc. Selective etching of silicon nitride

Also Published As

Publication number Publication date
US20130237061A1 (en) 2013-09-12
KR20130141566A (ko) 2013-12-26
KR101678266B1 (ko) 2016-11-21
US8828880B2 (en) 2014-09-09
WO2012063901A1 (ja) 2012-05-18
JP5881612B2 (ja) 2016-03-09
JPWO2012063901A1 (ja) 2014-05-12
TW201230180A (en) 2012-07-16

Similar Documents

Publication Publication Date Title
TWI496203B (zh) Semiconductor device manufacturing method and manufacturing device
US20230162984A1 (en) Abatement and strip process chamber in a load lock configuration
KR101853522B1 (ko) 에칭 방법 및 기억 매체
JP4890025B2 (ja) エッチング方法及び記録媒体
JP5809144B2 (ja) 基板処理方法および基板処理装置
US9406524B2 (en) Substrate processing method and substrate processing apparatus
TWI760461B (zh) 蝕刻方法及記錄媒體
US20190181015A1 (en) Substrate Processing Method and Substrate Processing Apparatus
US9384993B2 (en) Oxide etching method
JP2009094307A (ja) エッチング方法及び記録媒体
US20160379848A1 (en) Substrate Processing Apparatus
WO2007049510A1 (ja) 処理方法及び記録媒体
TWI620245B (zh) Etching method and recording medium
KR101715460B1 (ko) 가스 처리 방법
JP7433457B2 (ja) 流動性間隙充填膜のためのマルチステッププロセス
TW202416418A (zh) 用於可流動間隙填充膜的多步驟處理