JPWO2012063901A1 - 半導体装置の製造方法および製造装置 - Google Patents

半導体装置の製造方法および製造装置 Download PDF

Info

Publication number
JPWO2012063901A1
JPWO2012063901A1 JP2012542975A JP2012542975A JPWO2012063901A1 JP WO2012063901 A1 JPWO2012063901 A1 JP WO2012063901A1 JP 2012542975 A JP2012542975 A JP 2012542975A JP 2012542975 A JP2012542975 A JP 2012542975A JP WO2012063901 A1 JPWO2012063901 A1 JP WO2012063901A1
Authority
JP
Japan
Prior art keywords
gas
sin film
film
etching
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012542975A
Other languages
English (en)
Other versions
JP5881612B2 (ja
Inventor
高橋　宏幸
宏幸 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012542975A priority Critical patent/JP5881612B2/ja
Publication of JPWO2012063901A1 publication Critical patent/JPWO2012063901A1/ja
Application granted granted Critical
Publication of JP5881612B2 publication Critical patent/JP5881612B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Abstract

基板Ｗの表面のＳｉＮ膜４をハロゲン元素を含むガスを用いてエッチングして半導体装置を製造する方法であって、ＳｉＮ膜４の表面にハロゲン元素を含むガスを供給する工程の初期の段階で、塩基性ガスを含むガスを供給する。エッチングの初期の段階で塩基性ガスを含むガスを供給することで、ＳｉＮ膜４の表面を覆っていたＳｉＮＯからなる膜部分５を、主にフルオロケイ酸アンモニウム（（ＮＨ４）２ＳｉＦ６）と水分（Ｈ２Ｏ）を含む反応生成物に変化させる。

Description

本発明は、半導体装置の製造方法および製造装置に関する。
半導体装置のトランジスタ構造において、酸化シリコン膜を用いた絶縁ゲート型の電界効果トランジスタ（ＭＯＳＦＥＴ）の微細化が進んでいる。かかる電界効果トランジスタのｎ型のＭＯＳトランジスタとｐ型のＭＯＳトランジスタの両方の性能を向上させる技術として、デュアル−ストレス・ライナ（Dual Stress Liner：ＤＳＬ)技術が知られている（例えば特許文献１参照）。このデュアル−ストレス・ライナ技術では、ｎ型のＭＯＳトランジスタが形成された領域に、引張りのＳｉＮ膜（Tensile SiN）が形成されて引張応力が付加され、一方で、ｐ型のＭＯＳトランジスタが形成された領域に圧縮のＳｉＮ膜（Compressive SiN）が形成されて圧縮応力が付加される。
図１に示すように、Ｓｉ半導体ウェハ（以下、「ウェハ」という。）Ｗの表面において、ゲート電極１０１の側面にサイドウォール１０２が形成されたトランジスタ１０３が複数設けられている。図２に示すように、これらトランジスタ１０３を覆うように、ＳｉＮ膜１０４をＣＶＤ法等により成膜する。そして、図３に示すように、ＳｉＮ膜１０４をエッチングし、ＳｉＮ膜１０４の膜厚を所望の厚さにする。こうして所望の厚さに形成されたＳｉＮ膜１０４は、トランジスタ１０３が形成された領域にストレスを与える応力膜となり、ＳｉＮ膜１０４によって、トランジスタ１０３が形成された領域に引張応力や圧縮応力を付加することが可能となる。
ここで、ＳｉＮ膜のエッチングの方法として、リアクティブイオンエッチング（ＲＩＥ）やプラズマエッチングが一般に知られている。しかしながら、これらＲＩＥやプラズマエッチングでは、ウェハ上に存在するSiN以外の膜が損傷するなどのダメージが生じやすい。
特開２００８−２８８３６４号公報
そこで、エッチング量を正確に制御して、ダメージの少ない所望の厚さのＳｉＮ膜を得る方法として、本発明者はフッ化水素ガス等のハロゲン元素を含むガスを用いて、歪みトランジスタの応力膜などとして使用するＳｉＮ膜を精度高くエッチングする方法を見出した。このハロゲン元素を含むガスを用いてＳｉＮ膜をエッチングする方法によれば、エッチング量の制御がしやすく、所望の厚さのＳｉＮ膜を得ることが可能となり、かつ、SiN膜との化学反応でのエッチングを行うので、SiN以外の膜へのプラズマによる物理的な損傷も少なくなると考えられる。しかしながら、発明者の実験により、ハロゲン元素を含むガスを用いてＳｉＮ膜をエッチングする方法では、リアクティブイオンエッチング（ＲＩＥ）やプラズマエッチングに比べてエッチング量が小さくなり、また、エッチング量がウェハ面内で不均一になってしまう、という難点があることが分かった。エッチング量が不均一だと、個々のトランジスタの特性が変化してしまう。
本発明は、ハロゲン元素を含むガスを用いてＳｉＮ膜を効率よくエッチングできる半導体装置の製造方法および製造装置を提供することを目的とする。
本発明者は、ウェハ表面に形成されたＳｉＮ（窒化シリコン）膜をフッ化水素等のハロゲン元素を含むガスを用いてエッチングする場合の、エッチング量の低下の要因やウェハ面内での不均一の要因について鋭意研究を行った。その結果、それらの要因として、ＳｉＮ膜表面の酸化が影響しているという知見を得た。
即ち、図４に示すように、ウェハＷ表面に形成されているＳｉＮ膜１０４の表面が大気などによって酸化されると、ＳｉＮ膜１０４の表面がＳｉＮＯ（酸窒化シリコン）からなる膜部分１０５によって覆われてしまい、ハロゲン元素を含むガス１０６がこの膜部分１０５を十分に通過することができなくなってしまうことが予想された。こうしてＳｉＮ膜１０４の表面がＳｉＮＯからなる膜部分１０５によって覆われると、エッチングガスとしてのハロゲン元素を含むガス１０６が実質的にＳｉＮ膜１０４まで効率よく到達しなくなり、ＳｉＮ膜１０４を効果的にエッチングできなくなってしまうと考えられる。さらに、このＳｉＮＯからなる膜部分１０５は、大気によって酸化された膜である為、膜厚がウェハ面内で均一になっていない可能性が高い。膜部分１０５の膜厚がウェハ面内で不均一であると、例えば膜部分１０５が厚い部分ではハロゲン元素を含むガス１０６がＳｉＮ膜１０４まで到達しなくなって、ＳｉＮ膜１０４をエッチングできなくなり、一方、膜部分１０５が薄い部分では、ＳｉＮ膜１０４まで到達するハロゲン元素を含むガス１０６の量が相対的に多くなり、厚い部分に比べて、ＳｉＮ膜１０４のエッチング量が多くなるといったことが考えられる。従って、ハロゲン元素を含むガス１０６の通過しやすさがウェハ面内で変化してしまい、結果的にウェハ面内でのＳｉＮ膜１０４のエッチング量の不均一につながっているものと考えられる。この自然酸化膜の一種であるSiNO膜は、例えばSiN膜１０４をCVD装置で成膜した後、ウェハWを搬送中にできる膜である。従来のリアクティブイオンエッチング（ＲＩＥ）やプラズマエッチングであれば、このSiNO膜１０５はSiN膜１０４と一緒にエッチングされていたので、そもそもこのような問題は発生しなかった。
そこで本発明では、ハロゲン元素を含むガスによってＳｉＮ膜１０４をエッチングするに際し、プロセスを二段階に分ける工夫をして、少なくともエッチングの初期の段階で、アンモニアガス等の塩基性ガスを含むガスを供給する。そうすることで、ＳｉＮ膜１０４の表面を覆っていたＳｉＮＯからなる膜部分１０５を、主にフルオロケイ酸アンモニウム（（ＮＨ４）２ＳｉＦ６）と水分（Ｈ２Ｏ）を含む反応生成物の膜部分１０５’に変化させる。こうして変化させられた反応生成物の膜部分１０５’は、図５に示すように、ハロゲン元素を含むガス１０６を良好に通過させることができ、その結果、エッチングガスとしてのハロゲン元素を含むガス１０６がＳｉＮ膜１０４まで到達して、ＳｉＮ膜１０４を効率的、かつ面内均一性に優れてエッチングできるようになる。
即ち本発明によれば、基板の表面のＳｉＮ膜をハロゲン元素を含むガスを用いてエッチングして半導体装置を製造する方法であって、前記ＳｉＮ膜の表面にハロゲン元素を含むガスを供給する工程の初期の段階で、塩基性ガスを含むガスを供給する、半導体装置の製造方法が提供される。
また本発明によれば、処理室内に収納した基板表面のＳｉＮ膜をエッチングして半導体装置を製造する装置であって、前記処理室内にハロゲン元素を含むガスと塩基性ガスを供給するガス供給機構と、前記ガス供給機構を制御する制御部を有し、前記制御部の制御により、前記処理室内において、前記ＳｉＮ膜の表面にハロゲン元素を含むガスを供給する初期の段階で、塩基性ガスを含むガスが供給される、半導体装置製造装置が提供される。
本発明によれば、ハロゲン元素を含むガスを用いてＳｉＮ膜を効率よくエッチングでき、スループットが向上する。ハロゲン元素を含むガスを用いたエッチングを行うことにより、ダメージの少ない所望の厚さのＳｉＮ膜を得ることが可能となり、例えば基板の表面のトランジスタが形成された領域にストレスを与える応力膜を形成することができる。
表面に複数のトランジスタが設けられたウェハの概略的な構造を示す部分縦断面図である。 ＳｉＮ膜を成膜したウェハの概略的な構造を示す部分縦断面図である。 エッチングによりＳｉＮ膜の膜厚を所望の厚さにしたウェハの概略的な構造を示す部分縦断面図である。 ウェハＷ表面に成膜されているＳｉＮ膜の表面が酸化されて、ＳｉＮ膜の表面がＳｉＮＯからなる膜部分によって覆われた状態の説明図である。 ＳｉＮ膜表面の膜部分が反応生成物の膜部分に変化させられた状態の説明図である。 半導体装置製造装置の概略平面図である。 ＰＨＴ処理装置の構成を示した説明図である。 エッチング処理装置の構成を示した説明図である。 本発明の実施例の処理手順を示す表である。 実施例および比較例１、２によるエッチング量の比較を示すグラフである。
以下、本発明の実施の形態の一例を説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
図６に示すように、この半導体装置製造装置１は、ウェハＷを半導体装置製造装置１に対して搬入出させる搬入出部２、搬入出部２に隣接させて設けられた２つのロードロック室３、各ロードロック室３にそれぞれ隣接させて設けられ、加熱工程としてのＰＨＴ（Ｐｏｓｔ Ｈｅａｔ Ｔｒｅａｔｍｅｎｔ）処理工程を行うＰＨＴ処理装置４、各ＰＨＴ処理装置４にそれぞれ隣接させて設けられ、エッチング処理工程を行うエッチング処理装置５、半導体装置製造装置１の各部に制御命令を与える制御コンピュータ８を有している。各ロードロック室３に対してそれぞれ連結されたＰＨＴ処理装置４、エッチング処理装置５は、ロードロック室３側からこの順に一直線上に並べて設けられている。
搬入出部２は、例えば略円盤形状をなすウェハＷを搬送する第一のウェハ搬送機構１１が内部に設けられた搬送室１２を有している。ウェハ搬送機構１１は、ウェハＷを略水平に保持する２つの搬送アーム１１ａ、１１ｂを有している。搬送室１２の側方には、ウェハＷを複数枚並べて収容可能なキャリア１３ａを載置する載置台１３が、例えば３つ備えられている。また、ウェハＷを回転させて偏心量を光学的に求めて位置合わせを行うオリエンタ１４が設置されている。
かかる搬入出部２において、ウェハＷは、搬送アーム１１ａ、１１ｂによって保持され、ウェハ搬送装置１１の駆動により略水平面内で回転及び直進移動、また昇降させられることにより、所望の位置に搬送させられる。そして、載置台１０上のキャリア１３ａ、オリエンタ１４、ロードロック室３に対してそれぞれ搬送アーム１１ａ、１１ｂが進退させられることにより、ウェハＷが搬入出させられる。
各ロードロック室３は、搬送室１２との間にそれぞれゲートバルブ１６が備えられた状態で、搬送室１２にそれぞれ連結されている。各ロードロック室３内には、ウェハＷを搬送する第二のウェハ搬送機構１７が設けられている。ウェハ搬送機構１７は、ウェハＷを略水平に保持する搬送アーム１７ａを有している。また、ロードロック室３は真空引き可能になっている。
かかるロードロック室３において、ウェハＷは、搬送アーム１７ａによって保持され、ウェハ搬送機構１７の駆動により略水平面内で回転及び直進移動、また昇降させられることにより搬送させられる。そして、各ロードロック室３に対して縦列に連結されたＰＨＴ処理装置４に対して搬送アーム１７ａが進退させられることにより、ＰＨＴ処理装置４に対してウェハＷが搬入出させられる。さらに、各ＰＨＴ処理装置４を介してエッチング処理装置５に対して、搬送アーム１７ａが進退させられることにより、エッチング処理装置５に対してウェハＷが搬入出させられるようになっている。
ＰＨＴ処理装置４は、ウェハＷを収納する密閉構造の処理室（処理空間）２１を備えている。また、図示はしないが、ウェハＷを処理室２１内に搬入出させるための搬入出口が設けられており、この搬入出口を開閉するゲートバルブ２２が設けられている。処理室２１は、ロードロック室３との間にそれぞれゲートバルブ２２が備えられた状態で、ロードロック室３に連結されている。
図７に示すように、ＰＨＴ処理装置４の処理室２１内には、ウェハＷを略水平にして載置させる載置台２３が設けられている。さらに、処理室２１に例えば窒素ガス（Ｎ２）などの不活性ガスを加熱して供給する供給路２５を備えた供給機構２６、処理室２１を排気する排気路２７を備えた排気機構２８が備えられている。供給路２５は窒素ガスの供給源３０に接続されている。また、供給路２５には、供給路２５の開閉動作及び窒素ガスの供給流量の調節が可能な流量調整弁３１が介設されている。排気路２７には、開閉弁３２、強制排気を行うための排気ポンプ３３が介設されている。
なお、ＰＨＴ処理装置４のゲートバルブ２２、流量調整弁３１、開閉弁３２、排気ポンプ３３等の各部の動作は、制御コンピュータ８の制御命令によってそれぞれ制御されるようになっている。即ち、供給機構２６による窒素ガスの供給、排気機構２８による排気などは、制御コンピュータ８によって制御される。
図８に示すように、エッチング処理装置５は、密閉構造のチャンバー４０を備えており、チャンバー４０の内部は、ウェハＷを収納する処理室（処理空間）４１になっている。チャンバー４０の内部には、ウェハＷを略水平にした状態で載置させる載置台４２が設けられている。また、エッチング処理装置５には、処理室４１にガスを供給する供給機構４３、処理室４１内を排気する排気機構４４が設けられている。
チャンバー４０の側壁部には、ウェハＷを処理室４１内に搬入出させるための搬入出口５３が設けられており、この搬入出口５３を開閉するゲートバルブ５４が設けられている。処理室４１は、ＰＨＴ処理装置４の処理室２１との間にゲートバルブ５４が備えられた状態で、処理室２１に連結されている。チャンバー４０の天井部には、処理ガスを吐出させる複数の吐出口を有するシャワーヘッド５２が備えられている。
載置台４２は、平面視において略円形をなしており、チャンバー４０の底部に固定されている。載置台４２の内部には、載置台４２の温度を調節する温度調節器５５が設けられている。温度調節器５５は、例えば温調用の液体（例えば水など）が循環させられる管路を備えており、かかる管路内を流れる液体と熱交換が行われることにより、載置台４２の上面の温度が調節され、さらに、載置台４２と載置台４２上のウェハＷとの間で熱交換が行われることにより、ウェハＷの温度が調節されるようになっている。なお、温度調節器５５はかかるものに限定されず、例えば抵抗熱を利用して載置台４２及びウェハＷを加熱する電気ヒータ等であっても良い。
供給機構４３は、前述したシャワーヘッド５２、処理室４１にハロゲン元素を含むガスとしてフッ化水素ガスを供給するフッ化水素ガス供給路６１、処理室４１に塩基性ガスを含むガスとしてアンモニアガスを供給するアンモニアガス供給路６２、処理室４１に不活性ガスとしてアルゴンガスを供給するアルゴンガス供給路６３、処理室４１に不活性ガスとして窒素ガスを供給する窒素ガス供給路６４を備えている。フッ化水素ガス供給路６１、アンモニアガス供給路６２、アルゴンガス供給路６３、窒素ガス供給路６４は、シャワーヘッド５２に接続されており、処理室４１には、シャワーヘッド５２を介してフッ化水素ガス、アンモニアガス、アルゴンガス、窒素ガスが拡散されるように吐出されるようになっている。
フッ化水素ガス供給路６１は、フッ化水素ガスの供給源７１に接続されている。また、フッ化水素ガス供給路６１には、フッ化水素ガス供給路６１の開閉動作及びフッ化水素ガスの供給流量の調節が可能な流量調整弁７２が介設されている。アンモニアガス供給路６２はアンモニアガスの供給源７３に接続されている。また、アンモニアガス供給路６２には、アンモニアガス供給路６２の開閉動作及びアンモニアガスの供給流量の調節が可能な流量調整弁７４が介設されている。アルゴンガス供給路６３はアルゴンガスの供給源７５に接続されている。また、アルゴンガス供給路６３には、アルゴンガス供給路６３の開閉動作及びアルゴンガスの供給流量の調節が可能な流量調整弁７６が介設されている。窒素ガス供給路６４は窒素ガスの供給源７７に接続されている。また、窒素ガス供給路６４には、窒素ガス供給路６４の開閉動作及び窒素ガスの供給流量の調節が可能な流量調整弁７８が介設されている。
排気機構４４は、開閉弁８２、強制排気を行うための排気ポンプ８３が介設された排気路８５を備えている。排気路８５の端部開口は、チャンバー４０の底部に開口されている。
なお、エッチング処理装置５のゲートバルブ５４、温度調節器５５、流量調整弁７２、７４、７６、７８、開閉弁７２、排気ポンプ８３等の各部の動作は、制御コンピュータ８の制御命令によってそれぞれ制御されるようになっている。即ち、供給機構４３によるフッ化水素ガス、アンモニアガス、アルゴンガス、窒素ガスの供給、排気機構４４による排気、温度調節器５５による温度調節などは、制御コンピュータ８によって制御される。
半導体装置製造装置１の各機能要素は、半導体装置製造装置１全体の動作を自動制御する制御コンピュータ８に、信号ラインを介して接続されている。ここで、機能要素とは、例えば前述したウェハ搬送機構１１、ウェハ搬送機構１７、ＰＨＴ処理装置４のゲートバルブ２２、流量調整弁３１、排気ポンプ３３、エッチング処理装置５のゲートバルブ５４、温度調節器５５、流量調整弁７２、７４、７６、７８、開閉弁７２、排気ポンプ８３等の、所定のプロセス条件を実現するために動作する総ての要素を意味している。制御コンピュータ８は、典型的には、実行するソフトウェアに依存して任意の機能を実現することができる汎用コンピュータである。
図６に示すように、制御コンピュータ８は、ＣＰＵ（中央演算装置）を備えた演算部８ａと、演算部８ａに接続された入出力部８ｂと、入出力部８ｂに挿着され制御ソフトウェアを格納した記録媒体８ｃと、を有する。この記録媒体８ｃには、制御コンピュータ８によって実行されることにより半導体装置製造装置１に後述する所定の基板処理方法を行わせる制御ソフトウェア（プログラム）が記録されている。制御コンピュータ８は、該制御ソフトウェアを実行することにより、半導体装置製造装置１の各機能要素を、所定のプロセスレシピにより定義された様々なプロセス条件（例えば、処理室４１の圧力等）が実現されるように制御する。即ち、後に詳細に説明するように、エッチング処理装置５におけるＣＯＲ処理工程と、ＰＨＴ処理装置４におけるＰＨＴ処理工程とをこの順番に行うエッチング方法を実現する制御命令を与える。
記録媒体８ｃは、制御コンピュータ８に固定的に設けられるもの、あるいは、制御コンピュータ８に設けられた図示しない読み取り装置に着脱自在に装着されて該読み取り装置により読み取り可能なものであっても良い。最も典型的な実施形態においては、記録媒体８ｃは、半導体装置製造装置１のメーカーのサービスマンによって制御ソフトウェアがインストールされたハードディスクドライブである。他の実施形態においては、記録媒体８ｃは、制御ソフトウェアが書き込まれたＣＤ−ＲＯＭ又はＤＶＤ−ＲＯＭのような、リムーバブルディスクである。このようなリムーバブルディスクは、制御コンピュータ８に設けられた図示しない光学的読取装置により読み取られる。また、記録媒体８ｃは、ＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）又はＲＯＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）のいずれの形式のものであっても良い。さらに、記録媒体８ｃは、カセット式のＲＯＭのようなものであっても良い。要するに、コンピュータの技術分野において知られている任意のものを記録媒体８ｃとして用いることが可能である。なお、複数の半導体装置製造装置１が配置される工場においては、各半導体装置製造装置１の制御コンピュータ８を統括的に制御する管理コンピュータに、制御ソフトウェアが格納されていても良い。この場合、各半導体装置製造装置１は、通信回線を介して管理コンピュータにより操作され、所定のプロセスを実行する。
次に、以上のように構成された半導体装置製造装置１におけるウェハＷの処理方法について説明する。先ず、図２に示したように、ＣＶＤ法等により表面にＳｉＮ膜１０４が成膜れたウェハＷが、キャリア１３ａ内に収納され、半導体装置製造装置１に搬送される。図１で説明したように、ウェハＷの表面には、ゲート電極１の側面にサイドウォール１０２が形成されたトランジスタ１０３が複数設けられている。
このようにキャリア１３ａ内に収納されて半導体装置製造装置１に搬入されたウェハＷの表面には、図２に示したように、それらトランジスタ１０３を覆うように、予めＳｉＮ（窒化シリコン）膜１０４が成膜されている。また、先に図４で説明したように、ウェハＷ表面に形成されているＳｉＮ膜１０４の表面は大気などによって酸化されており、ＳｉＮ膜１０４の表面はＳｉＮＯ（酸窒化シリコン）からなる膜部分１０５によって覆われた状態となっている。
半導体装置製造装置１においては、図６に示すように、複数枚のウェハＷ（予めＳｉＮ膜１０４が成膜されたウェハＷ）が収納されたキャリア１３ａが載置台１３上に載置され、ウェハ搬送機構１１によってキャリア１３ａから一枚のウェハＷが取り出され、ロードロック室３に搬入される。ロードロック室３にウェハＷが搬入されると、ロードロック室３が密閉され、減圧される。その後、ゲートバルブ２２、５４が開かれ、ロードロック室３と、大気圧に対してそれぞれ減圧されたＰＨＴ処理装置４の処理室２１、エッチング処理装置５の処理室４１が、互いに連通させられる。ウェハＷは、ウェハ搬送機構１７によってロードロック室３から搬出され、処理室２１の搬入出口（図示せず）、処理室２１、搬入出口５３内をこの順に通過するように直進移動させられ、エッチング処理装置５の処理室４１に搬入される。
エッチング処理装置５の処理室４１において、ウェハＷは、ＳｉＮ膜１０４が成膜された面（デバイス形成面）を上面とした状態で、ウェハ搬送機構１７の搬送アーム１７ａから載置台４２に受け渡される。ウェハＷが搬入されると搬送アーム１７ａが処理室４１から退出させられ、搬入出口５３が閉じられ、処理室４１が密閉される。そして、エッチング処理工程が開始される。
処理室４１が密閉された後、処理室４１には、アルゴンガス供給路６３、窒素ガス供給路６４からそれぞれアルゴンガス、窒素ガスが供給される。また、処理室４１内の圧力は、大気圧よりも低圧状態にされる。さらに、載置台４２上のウェハＷの温度は、温度調節器５５によって所定の目標値に調節される。この場合、アルゴンガスの流量は例えば０〜２０００ｓｃｃｍ程度、窒素ガスの流量は例えば０〜２０００ｓｃｃｍ程度に設定される。処理室４１内の圧力は、例えば２０００〜５０００ｍＴｏｒｒ（２６０〜６５０Ｐａ）程度の低圧状態にされる。載置台４２上のウェハＷの温度は、例えば５０〜１００℃に調節される。
そして、処理室４１内が所望の低圧状態となり、ウェハＷの温度が目標値に調節された後、フッ化水素ガス供給路６１から処理室４１にフッ化水素ガスが供給され、ウェハＷの表面に成膜されたＳｉＮ膜１０４のエッチングが行われる。
この場合、上述したようにウェハＷ表面に形成されているＳｉＮ膜１０４の表面は、大気などによって酸化されてＳｉＮ膜１０４の表面がＳｉＮＯからなる膜部分１０５によって覆われた状態となっている。このため、先に図４で説明したように、処理室４１にフッ化水素ガス１０６が供給されても、フッ化水素ガス１０６は膜部分１０５を通過することができず、エッチングガスとしてのフッ化水素ガス１０６が実質的にＳｉＮ膜１０４まで到達しなくなり、ＳｉＮ膜１０４を効果的にエッチングすることができないと考えられる。
そこで、ＳｉＮ膜１０４をエッチングする工程の初期の段階では、塩基性ガスを含むガスとしてアンモニアガス供給路６２からアンモニアガスが処理室４１内に供給される。これにより、ＳｉＮ膜１０４をエッチングする工程の初期の段階では、処理室４１の雰囲気はフッ化水素ガスとアンモニアガスとを含む混合ガスからなる処理雰囲気にされる。こうしてＳｉＮ膜１０４をエッチングする工程の初期の段階では、処理室４１内のウェハＷの表面にフッ化水素ガスとアンモニアガスとを含む混合ガスが供給されることで、ＳｉＮ膜１０４の表面を覆っているＳｉＮＯからなる膜部分１０５は、主にフルオロケイ酸アンモニウム（（ＮＨ４）２ＳｉＦ６）と水分（Ｈ２Ｏ）を含む反応生成物の膜部分１０５’に変化させられる。こうして変化させられた反応生成物の膜部分１０５’は、ハロゲン元素を含むガスを良好に通過させることができるようになる。その結果、先に図５で説明したように、エッチングガスとしてのフッ化水素ガス１０６がＳｉＮ膜１０４まで到達して、ＳｉＮ膜１０４を効果的にエッチングできるようになると考えられる。
なお、このようにＳｉＮ膜１０４をエッチングする工程の初期の段階（処理室４１の雰囲気がフッ化水素ガスとアンモニアガスとを含む混合ガスからなる処理雰囲気にされる段階）は、例えば５〜３０秒程度行われる。また、エッチングする工程の初期の段階では、フッ化水素ガスの流量は例えば５００〜２０００ｓｃｃｍ程度、アンモニアガスの流量は例えば５〜２００ｓｃｃｍ程度に設定される。また、処理室４１内の圧力は、例えば１００〜５０００ｍＴｏｒｒ（１３〜６５０Ｐａ）程度の低圧状態にされる。
そして、このようにＳｉＮ膜１０４表面の膜部分１０５を反応生成物の膜部分１０５’に変化させた後、アンモニアガス供給路６２からのアンモニアガスの供給が停止される。一方、フッ化水素ガス供給路６１からのフッ化水素ガスの供給は継続される。こうして、処理室４１の雰囲気はフッ化水素ガスを含むエッチング処理雰囲気にされ、ウェハＷの表面に成膜されたＳｉＮ膜１０４のエッチングが行われる。この場合、アンモニアガスの供給が続けられていてもSiN膜１０４のエッチングは可能ではある。しかし、SiN膜１０４のみをエッチングするという目的からすると、ＳｉＮ膜１０４表面の膜部分１０５が反応生成物の膜部分１０５’に変化した後は、アンモニアガスの供給を停止した方が望ましい。アンモニアガスを無駄に使わなくて済むほか、アンモニアガスとフッ化水素ガスが反応して処理室４１の内壁にデポ物として付着することを極力抑えることが出来るのである。
この場合、初期の段階においてＳｉＮ膜１０４表面の膜部分１０５が予め主にフルオロケイ酸アンモニウム（（ＮＨ４）２ＳｉＦ６）と水分（Ｈ２Ｏ）を含む反応生成物の膜部分１０５’に変化させられている。なお、発明者の実験の結果、この反応生成物の膜部分１０５’がＳｉＮ膜１０４の表面にある状態でも、フッ化水素ガス１０６によるＳｉＮ膜１０４のエッチングを十分に行うことができることが分かった。反応生成物の膜部分１０５’は、図５に示すように、フッ化水素ガス１０６を良好に通過させることができ、その結果、エッチングガスとしてのフッ化水素ガス１０６がＳｉＮ膜１０４まで到達して、ＳｉＮ膜１０４を効果的にエッチングできるようになると考えられる。さらには、後の実施例でも説明するように、本発明者は、反応生成物の膜部分１０５’をＳｉＮ膜１０４の表面に存在させた状態でエッチングを行った場合、反応生成物の膜部分１０５’がＳｉＮ膜１０４の表面に無い状態でエッチングを行った場合に比較して、エッチレートが高くなることを見出した。例えば、ＳｉＮ膜１０４の表面にある反応生成物の膜部分１０５’をＰＨＴ処理装置４で除去した上で、ＳｉＮ膜１０４をフッ化水素ガスによってエッチング処理することも可能である。しかし、そのように反応生成物の膜部分１０５’を除去した状態でＳｉＮ膜１０４をエッチング処理する場合に比べて、反応生成物の膜部分１０５’をＳｉＮ膜１０４の表面に存在させたままの状態でエッチング処理した場合、むしろエッチレートが高くなり、スループットは格段に高くなるのである。また、反応生成物の膜部分１０５’をＳｉＮ膜１０４の表面に存在させたままの状態でエッチング処理することにより、ウェハＷをＰＨＴ処理装置４に移動させること無く、エッチング処理装置５の処理室４１において一連のエッチング処理を継続して行うことができ、スループットはさらに向上する。
こうしてフッ化水素ガスによりＳｉＮ膜１０４を効果的にエッチングすることにより、ＳｉＮ膜１０４を所望の厚さまで迅速にエッチングでき、ダメージの少ない状態で所望の膜厚を持ったＳｉＮ膜１０４を形成することが可能となる。また、膜部分１０５を透過させて、ＳｉＮ膜１０４の全体にむらなくフッ化水素ガス１０６を到達させることができ、ウェハＷの表面全体においてＳｉＮ膜１０４を等しくエッチングでき、均一な膜厚のＳｉＮ膜４をウェハＷの表面全体に形成することが可能となる。フッ化水素ガスによりエッチングされたＳｉＮは排気路８５より排出される。
なお、アンモニアガスの供給を停止した後、フッ化水素ガスの供給を継続してＳｉＮ膜１０４をエッチングする工程は、例えば３０〜３００秒程度行われる。また、フッ化水素ガスの流量は例えば５００〜２０００ｓｃｃｍ程度に設定される。また、処理室４１内の圧力は、例えば１００〜５０００ｍＴｏｒｒ（１３〜６５０Ｐａ）程度の低圧状態にされる。
そして、ウェハＷの表面に成膜されたＳｉＮ膜１０４をエッチングする工程が終了すると、処理室４１が強制排気されて減圧される。これにより、フッ化水素ガスが処理室４１から強制的に排出される。処理室４１の強制排気が終了すると、搬入出口５３が開口させられ、ウェハＷはウェハ搬送機構１７によってエッチング処理装置５の処理室４１から搬出され、ＰＨＴ処理装置４の処理室２１に搬入される。
ＰＨＴ処理装置４において、ウェハＷは表面を上面とした状態で処理室２１内に載置される。ウェハＷが搬入されると搬送アーム１７ａが処理室２１から退出させられ、処理室２１が密閉され、ウェハＷを加熱する工程（ＰＨＴ処理工程）が開始される。この加熱工程では、処理室２１内が排気されながら、高温の加熱ガスが処理室２１内に供給され、処理室２１内が所定の温度まで昇温される。これにより、ウェハＷ表面に残っていた反応生成物の膜部分１０５’（フルオロケイ酸アンモニウム（（ＮＨ４）２ＳｉＦ６）と水分（Ｈ２Ｏ）を含む反応生成物からなる膜部分１０５’）を昇華させて、ウェハＷの表面から除去することができる。
なお、このようにウェハＷを加熱する工程は、例えば、ウェハＷの温度を１００〜３００度で３０〜１８０秒程度の間行われる。また、処理室２１内の圧力は、例えば５００〜２０００ｍＴｏｒｒ（６５〜２６０Ｐａ）程度の低圧状態にされる。
ウェハＷを加熱する工程が終了すると、加熱ガスの供給が停止され、ＰＨＴ処理装置４の搬入出口が開かれる。その後、ウェハＷはウェハ搬送機構１７によって処理室２１から搬出され、ロードロック室３に戻される。
こうして、先に図３で説明したように、ＳｉＮ膜４の膜厚が所望の厚さにされたウェハＷがロードロック室３に戻され、ロードロック室３が密閉された後、ロードロック室３と搬送室１２とが連通させられる。そして、ウェハ搬送機構１１によって、ウェハＷがロードロック室３から搬出され、載置台１３上のキャリア１３ａに戻される。以上のようにして、半導体装置製造装置１における一連の製造工程が終了する。
なお、半導体装置製造装置１においてＳｉＮ膜１０４の膜厚が所望の厚さにされたウェハＷは、その後、例えば成膜装置、ＣＭＰ装置等を経て、半導体装置が完成させられる。
以上に説明した本発明の実施の形態にかかる半導体装置製造装置１によれば、ＳｉＮ膜１０４表面の膜部分１０５を通過性の反応生成物の膜部分１０５’に変化させることにより、エッチングガスとしてのフッ化水素ガス１０６をＳｉＮ膜１０４まで良好に到達させてＳｉＮ膜１０４を効果的にエッチングすることができ、スループットが向上する。また、フッ化水素ガスでエッチングすることにより、ダメージの少ない所望の厚さのＳｉＮ膜１０４を得ることが可能となり、ウェハＷの表面のトランジスタ３が形成された領域にストレスを与える応力膜を形成することができる。また、反応生成物の膜部分１０５’を透過させて、ＳｉＮ膜１０４の全体にむらなくフッ化水素ガス１０６を到達させてＳｉＮ膜１０４全体を等しくエッチングでき、均一な膜厚のＳｉＮ膜１０４をウェハＷの表面全体に形成することが可能となる。加えて、反応生成物の膜部分１０５’をＳｉＮ膜１０４の表面に存在させた状態でエッチングを行うことにより、エッチレートを向上させることができ、更に、エッチング処理装置５の処理室４１において一連のエッチング処理を継続して行うことにより、スループットが著しく向上する。
なお、以上の実施の形態では一種類のＳｉＮ膜１０４（応力膜）を形成する場合を説明したが、レジストパターンマスクなどを利用して、ウェハＷの表面のトランジスタ１０３が形成された領域に引張りのＳｉＮ膜と圧縮のＳｉＮ膜を形成することにより、デュアル−ストレス・ライナ技術を実現することもできる。
以上、本発明の好適な実施形態について説明したが、本発明はかかる例に限定されない。当業者であれば、請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到しうることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
エッチング処理装置の処理室内にフッ化水素ガスを供給すると同時にアンモニアガスの供給を開始する例を説明したが、処理室内に先に塩基性ガスを含むガスを開始し始めても良い。また、エッチング工程の終了後にエッチング処理装置の処理室内を強制排気する場合、Ａｒガスなどを処理室内に供給してパージを行っても良い。
なお、処理室に供給されるガスの種類は、フッ化水素ガスやアンモニアガスに限らず他のハロゲン元素を含むガスや他の塩基性ガスを含むガスを用いても良い。また、ハロゲン元素や塩基性ガスに加えてアルゴンガス、窒素ガスなどの不活性ガス、その他の種類のガスを処理室に供給してもよい。
半導体装置製造装置１の構造は、以上の実施形態に示したものには限定されない。例えば、エッチング処理装置とＰＨＴ処理装置は別の装置とせずに、エッチング処理装置内でウェハを加熱する処理を行っても良い。また、エッチング処理装置、ＰＨＴ処理装置の他に、成膜装置を備えた半導体装置製造装置であっても良い。また、半導体装置製造装置１において処理される基板の構造は、以上の実施形態において説明したものには限定されない。さらに、半導体装置製造装置１において実施されるエッチングは、実施の形態に示したような、応力膜の形成には限定されず、本発明は、様々な部分のエッチングに適用できる。
半導体装置製造装置１においてエッチングを施す対象物となるＳｉＮ膜も、ＣＶＤ膜には限定されず、他の種類のＳｉＮ膜であっても良い。また、ＣＶＤ成膜は、例えば熱ＣＶＤ法、常圧ＣＶＤ法、減圧ＣＶＤ法、プラズマＣＶＤ法等であっても良い。また、ＳｉＮ膜の種類に応じて、エッチング処理工程におけるウェハＷの温度、フッ化水素ガスの分圧、アンモニアガスの分圧等を調節することで、エッチング量などを制御することができる。
本発明の実施例として、次のステップ１〜６の手順により、ウェハ表面に成膜されたＳｉＮ膜のエッチングを行った。図９は、実施例のステップ１〜６の手順を示す表である。
先ず、表面にＳｉＮ膜が成膜されたウェハをエッチング処理装置の処理室に搬入した後、処理室に窒素ガス１７００ｓｃｃｍ、アルゴンガス３００ｓｃｃｍを供給しながら、２分間減圧して処理室内の圧力を３０００ｍＴの低圧状態にした（ステップ１）。次に、処理室にアンモニアガス１６０ｓｃｃｍ、アルゴンガス２８０ｓｃｃｍを供給しながら、１０秒間減圧して処理室内の圧力を６００ｍＴの低圧状態にした（ステップ２）。次に、処理室にアンモニアガス１６０ｓｃｃｍ、フッ化水素ガス１６０ｓｃｃｍ、１０秒間処理室内の圧力を６００ｍＴの低圧状態に維持した（ステップ３）。次に、処理室に窒素ガス６００ｓｃｃｍ、フッ化水素ガス４５０ｓｃｃｍを供給しながら、２分間処理室内の圧力を３０００ｍＴの低圧状態に維持した（ステップ４）。次に、処理室に窒素ガス１７００ｓｃｃｍ、アルゴンガス３００ｓｃｃｍを供給しながら、５秒間処理室内の圧力を真空引きした（ステップ５）。更に、処理室にガスを供給せずに、１分間処理室内の圧力を真空引きした（ステップ６）。
一方、比較例１として、上記ステップ１〜３、５、６の手順により、ウェハ表面に成膜されたＳｉＮ膜のエッチングを行った。また、比較例２として、ウェハ表面に成膜されたＳｉＮ膜に対して上記ステップ１〜３、５、６とＰＨＴ処理工程（反応生成物の膜部分の除去）を行った後にウエハ上に残っているＳｉＮ膜に対して、上記ステップ１、２、４〜６の手順によりエッチングを行った。
なお、ＳｉＮ膜としてヘキサクロロシランを成膜材料としてＣＶＤ成膜したＳｉＮ膜ａと、ジクロロシランを成膜材料としてＣＶＤ成膜したＳｉＮ膜ｂの２種類を用意し、それら２種類のＳｉＮ膜ａ、ｂについて、実施例および比較例１、２によるエッチングを行った。各エッチングによるエッチング量（ｎｍ）を図１０に示す。
フッ化水素ガスとアンモニアガスの混合ガスによるエッチング（ステップ３）のみを行った比較例１と、フッ化水素ガスによるエッチング（ステップ４）のみを行った比較例２は、ＳｉＮ膜ａに対するエッチング量が１０〜２０ｎｍ程度であり、ＳｉＮ膜ｂに対するエッチング量が１〜６ｎｍ程度であった。これに対して、エッチングする工程の初期の段階でフッ化水素ガスとアンモニアガスの混合ガスによるエッチング（ステップ３）を行った後、フッ化水素ガスによるエッチング（ステップ４）を継続して行った実施例では、ＳｉＮ膜ａに対するエッチング量が４０ｎｍ以上であり、ＳｉＮ膜ｂに対するエッチング量が２０ｎｍ以上であった。
エッチングする工程の初期の段階でフッ化水素ガスとアンモニアガスの混合ガスによるエッチング（ステップ３）を行った後、フッ化水素ガスによるエッチング（ステップ４）を継続して行った場合、計算値では、比較例１によるエッチング量と比較例２によるエッチング量の総和になるはずである。ところが、ステップ３とステップ４を継続して行った本発明の実施例では、計算値よりもはるかに多いエッチング量を達成できた。
本発明は、ＳｉＮ膜のエッチングに適用できる。
Ｗ ウェハ
１ 半導体装置製造装置
４ ＰＨＴ処理装置
５ エッチング処理装置
８ 制御コンピュータ
４０ チャンバー
４１ 処理室
１０１ ゲート電極
１０２ サイドウォール
１０３ トランジスタ
１０４ ＳｉＮ膜
１０５ 膜部分
１０５’反応生成物の膜部分
１０６ ハロゲン元素を含むガス（フッ化水素ガス）

Claims (9)

  1. 基板の表面のＳｉＮ膜をハロゲン元素を含むガスを用いてエッチングして半導体装置を製造する方法であって、
    前記ＳｉＮ膜の表面にハロゲン元素を含むガスを供給する工程の初期の段階で、塩基性ガスを含むガスを供給する、半導体装置の製造方法。
  2. 前記ＳｉＮ膜の表面がＳｉＮＯ膜によって覆われており、
    前記ＳｉＮＯ膜の表面に、前記ハロゲン元素を含むガスと前記塩基性ガスを含むガスとを含む混合ガスが供給されることで、前記ＳｉＮＯ膜が反応生成物の膜に変化させられる、請求項１に記載の半導体装置の製造方法。
  3. 前記塩基性ガスを含むガスの供給が停止された後、前記反応生成物の膜が前記ＳｉＮ膜の表面にある状態で、前記ハロゲン元素を含むガスによる前記ＳｉＮ膜のエッチングが行われる、請求項２に記載の半導体装置の製造方法。
  4. 基板の表面のＳｉＮ膜をハロゲン元素を含むガスを用いてエッチングした後、基板を加熱する工程を有する、請求項１に記載の半導体装置の製造方法。
  5. 前記基板を加熱する工程において、基板の温度が９０℃以上にされる、請求項４に記載の基板処理方法。
  6. 前記ハロゲン元素を含むガスはフッ化水素ガスを含む、請求項１に記載の半導体装置の製造方法。
  7. 前記塩基性ガスを含むガスはアンモニアガスを含む、請求項１に記載の半導体装置の製造方法。
  8. ＳｉＮ膜は、基板の表面のトランジスタが形成された領域にストレスを与える応力膜である、請求項１に記載の半導体装置の製造方法。
  9. 処理室内に収納した基板表面のＳｉＮ膜をエッチングして半導体装置を製造する装置であって、
    前記処理室内にハロゲン元素を含むガスと塩基性ガスを供給するガス供給機構と、前記ガス供給機構を制御する制御部を有し、
    前記制御部の制御により、前記処理室内において、前記ＳｉＮ膜の表面にハロゲン元素を含むガスを供給する初期の段階で、塩基性ガスを含むガスを供給する工程が行われることを特徴とする、半導体装置製造装置。
JP2012542975A 2010-11-11 2011-11-10 半導体装置の製造方法および製造装置 Active JP5881612B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012542975A JP5881612B2 (ja) 2010-11-11 2011-11-10 半導体装置の製造方法および製造装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010252465 2010-11-11
JP2010252465 2010-11-11
PCT/JP2011/075942 WO2012063901A1 (ja) 2010-11-11 2011-11-10 半導体装置の製造方法および製造装置
JP2012542975A JP5881612B2 (ja) 2010-11-11 2011-11-10 半導体装置の製造方法および製造装置

Publications (2)

Publication Number Publication Date
JPWO2012063901A1 true JPWO2012063901A1 (ja) 2014-05-12
JP5881612B2 JP5881612B2 (ja) 2016-03-09

Family

ID=46051038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012542975A Active JP5881612B2 (ja) 2010-11-11 2011-11-10 半導体装置の製造方法および製造装置

Country Status (5)

Country Link
US (1) US8828880B2 (ja)
JP (1) JP5881612B2 (ja)
KR (1) KR101678266B1 (ja)
TW (1) TWI496203B (ja)
WO (1) WO2012063901A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6161972B2 (ja) 2013-06-25 2017-07-12 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP6176234B2 (ja) 2014-12-26 2017-08-09 トヨタ自動車株式会社 金属皮膜の成膜装置およびその成膜方法
JP6812284B2 (ja) * 2017-03-28 2021-01-13 東京エレクトロン株式会社 エッチング方法及び記録媒体
WO2019083735A1 (en) * 2017-10-23 2019-05-02 Lam Research Ag SYSTEMS AND METHODS FOR PREVENTING THE STATIC FRICTION OF HIGH-SHAPE RATIO STRUCTURES AND / OR REPAIRING HIGH-SHAPE RATIO STRUCTURES
CN111954923A (zh) * 2018-03-23 2020-11-17 东京毅力科创株式会社 加热处理装置和加热处理方法
JP7414593B2 (ja) 2020-03-10 2024-01-16 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP2021153141A (ja) * 2020-03-24 2021-09-30 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US20240035196A1 (en) * 2022-07-26 2024-02-01 Applied Materials, Inc. Method of selective etching of dielectric materials

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02256235A (ja) * 1988-12-27 1990-10-17 Toshiba Corp 表面処理方法
JP2009158774A (ja) * 2007-12-27 2009-07-16 Tokyo Electron Ltd 基板処理方法、基板処理装置及び記憶媒体
JP2009239056A (ja) * 2008-03-27 2009-10-15 Tokyo Electron Ltd 熱処理装置および処理システム
JP2010182730A (ja) * 2009-02-03 2010-08-19 Tokyo Electron Ltd 窒化珪素膜のドライエッチング方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4933763B2 (ja) * 2005-02-18 2012-05-16 東京エレクトロン株式会社 固体撮像素子の製造方法、薄膜デバイスの製造方法及びプログラム
JP2008288364A (ja) 2007-05-17 2008-11-27 Sony Corp 半導体装置および半導体装置の製造方法
US8252696B2 (en) * 2007-10-22 2012-08-28 Applied Materials, Inc. Selective etching of silicon nitride
JP4968861B2 (ja) * 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02256235A (ja) * 1988-12-27 1990-10-17 Toshiba Corp 表面処理方法
JP2009158774A (ja) * 2007-12-27 2009-07-16 Tokyo Electron Ltd 基板処理方法、基板処理装置及び記憶媒体
JP2009239056A (ja) * 2008-03-27 2009-10-15 Tokyo Electron Ltd 熱処理装置および処理システム
JP2010182730A (ja) * 2009-02-03 2010-08-19 Tokyo Electron Ltd 窒化珪素膜のドライエッチング方法

Also Published As

Publication number Publication date
JP5881612B2 (ja) 2016-03-09
TWI496203B (zh) 2015-08-11
KR20130141566A (ko) 2013-12-26
TW201230180A (en) 2012-07-16
KR101678266B1 (ko) 2016-11-21
WO2012063901A1 (ja) 2012-05-18
US8828880B2 (en) 2014-09-09
US20130237061A1 (en) 2013-09-12

Similar Documents

Publication Publication Date Title
JP5881612B2 (ja) 半導体装置の製造方法および製造装置
TWI686843B (zh) 基板處理方法及基板處理裝置
JP5809144B2 (ja) 基板処理方法および基板処理装置
JP4890025B2 (ja) エッチング方法及び記録媒体
TWI760461B (zh) 蝕刻方法及記錄媒體
TWI727023B (zh) 基板處理方法及基板處理裝置
TWI692806B (zh) 基板處理方法及基板處理裝置
JP2009094307A (ja) エッチング方法及び記録媒体
US10923358B2 (en) Substrate processing method
WO2007049510A1 (ja) 処理方法及び記録媒体
TWI620245B (zh) Etching method and recording medium
US10622205B2 (en) Substrate processing method and substrate processing apparatus
JP7433457B2 (ja) 流動性間隙充填膜のためのマルチステッププロセス
JP2011066187A (ja) 成膜方法及び処理システム
US11548804B2 (en) Method and apparatus for processing oxygen-containing workpiece
JP7209567B2 (ja) エッチング方法およびエッチング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160202

R150 Certificate of patent or registration of utility model

Ref document number: 5881612

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250