TWI727023B - 基板處理方法及基板處理裝置 - Google Patents

基板處理方法及基板處理裝置 Download PDF

Info

Publication number
TWI727023B
TWI727023B TW106110342A TW106110342A TWI727023B TW I727023 B TWI727023 B TW I727023B TW 106110342 A TW106110342 A TW 106110342A TW 106110342 A TW106110342 A TW 106110342A TW I727023 B TWI727023 B TW I727023B
Authority
TW
Taiwan
Prior art keywords
gas
processing chamber
chamber
inert gas
oxide film
Prior art date
Application number
TW106110342A
Other languages
English (en)
Other versions
TW201804526A (zh
Inventor
荻原智明
髙橋宏幸
阿部拓也
冨田正彦
岩下伸也
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201804526A publication Critical patent/TW201804526A/zh
Application granted granted Critical
Publication of TWI727023B publication Critical patent/TWI727023B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供一種可提升氧化膜去除的處理量之基板處理方法。

氧化膜去除處理，係具有：COR工程，藉由對被收容在腔室(25)之內部的晶圓(W)供給氟化氫氣體及氨氣的方式，使矽氧化膜(57)變質成反應生成物；及PHT工程，藉由停止對腔室(25)之內部供給氟化氫氣體的方式，使反應生成物昇華而從晶圓(W)去除，藉由對腔室(25)之內部供給惰性氣體的方式，使PHT工程中之腔室(25)之內部的壓力高於COR工程中之腔室(25)之內部的壓力。

Description

基板處理方法及基板處理裝置
本發明，係關於基板處理方法及基板處理裝置，特別是關於去除氧化膜之基板處理方法及基板處理裝置。
在使用了矽晶圓(以下稱為「晶圓」)之電子元件之製造方法中，重複執行例如在晶圓之表面形成導電膜或絕緣膜的成膜工程、在所成膜之導電膜或絕緣膜上形成預定圖案之光阻層的微影工程、使用光阻層作為遮罩並藉由從處理氣體所生成的電漿使導電膜成形為閘極電極或在絕緣膜成形出配線溝或接觸孔的蝕刻工程等。
就一例而言，在某電子元件之製造方法中，有在被形成於晶圓之表面的多晶矽膜上以預定之圖案形成溝後，形成掩埋該溝之作為氧化膜的矽氧化膜，接著，藉由蝕刻等以成為預定之厚度之方式去除該矽氧化膜的情況。
此時，作為矽氧化膜之去除方法，已知有對晶圓施予COR(Chemical Oxide Removal)處理及PHT(Post Heat Treatment)處理的基板處理方法。COR處理，係使矽 氧化膜與氣體分子進行化學反應而反應生成反應生成物的處理。PHT處理，係加熱施予了COR處理的晶圓，使藉由COR處理之化學反應而生成於晶圓之反應生成物昇華而從晶圓去除的處理。
就實行由該些COR處理及PHT處理所構成之基板處理方法的基板處理裝置而言，已知有具備有化學反應處理室(COR處理室)、與化學反應處理室連接之熱處理室(PHT處理室)的基板處理裝置(例如，參閱專利文獻1)。又，提案有在相同之處理室的內部，對晶圓以低溫進行COR處理後，以加熱晶圓而升溫至預定溫度的方式，進行PHT處理的基板處理裝置(例如，參照專利文獻2)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2008-160000號公報
[專利文獻2]日本特開2007-266455號公報
然而，在PHT處理中，有昇華之生成物留在晶圓附近而阻礙來自晶圓之額外之反應生成物的昇華。其結果，有PHT處理需要時間而無法提升氧化膜去除之處理量的問題。
本發明之目的，係在於提供一種可提升氧化 膜去除的處理量之基板處理方法及基板處理裝置。
為了達成上述目的，本發明之基板處理方法，係將被形成於表面形成有氮化矽膜之基板的前述表面之矽氧化膜相對於前述氮化矽膜選擇性去除，該基板處理方法，其特徵係，具有：反應工程，藉由對被收容於處理室之內部的前述基板供給含鹵元素氣體及鹼性氣體的方式，使前述氧化膜變質成反應生成物；及昇華工程，藉由停止對前述處理室之內部供給前述含鹵元素氣體的方式，使前述反應生成物昇華而從前述基板去除，藉由對前述處理室之內部供給惰性氣體的方式，使前述昇華工程中之前述處理室之內部的壓力高於前述反應工程中之前述處理室之內部的壓力，將前述昇華工程中之往前述處理室之內部之前述惰性氣體的供給量設成為前述反應工程中之往前述處理室之內部之前述惰性氣體的供給量之3倍以上。
為了達成上述目的，本發明之基板處理裝置，係具備有：處理室，收容基板；及氣體供給單元，選擇性地將含鹵元素氣體、鹼性氣體及惰性氣體供給至前述處理室之內部，前述氣體供給單元，係執行藉由對前述處理室之內部供給前述含鹵元素氣體及前述鹼性氣體的方式，使被形成於收容在前述處理室之形成有氮化矽膜之基板的矽氧化膜變質成反應生成物的反應工程，且更執行藉由停止對前述處理室之內部供給前述含鹵元素氣體的方式，使前述反應生成物昇華而從前述基板去除的昇華工程，前述氣體供給單元，係更藉由對前述處理室之內部供給惰性氣體的方式，使前述昇華工程中之前述處理室之內部的壓力高於前述反應工程中之前述處理室之內部的壓力，將由前述氣體供給單元所進行之前述昇華工程中之往 前述處理室之內部之前述惰性氣體的供給量設成為前述反應工程中之往前述處理室之內部之前述惰性氣體的供給量之3倍以上，並將前述矽氧化膜相對於前述氮化矽膜選擇性去除。
根據本發明，由於藉由對處理室之內部供給惰性氣體的方式，使昇華工程中之處理室之內部的壓力高於反應工程中之處理室之內部的壓力，將昇華工程中之往處理室之內部之惰性氣體的供給量設成為反應工程中之往處理室之內部之惰性氣體的供給量之3倍以上，因此，在昇華工程中，在處理室之內部產生惰性氣體之流動，從基板昇華之反應生成物的氣體藉由該惰性氣體之流動而從基板附近被去除。其結果，促進來自基板之反應生成物的昇華，作為結果，可提升矽氧化膜去除的處理量。
W‧‧‧晶圓
10‧‧‧基板處理系統
14‧‧‧蝕刻裝置
25‧‧‧腔室
58‧‧‧昇華氣體
59‧‧‧惰性氣體之流動
60‧‧‧惰性氣體貯藏槽
61‧‧‧加熱器
[圖1]概略地表示具備有本發明之實施形態之基板處理裝置之基板處理系統之構成的平面圖。
[圖2]概略地表示圖1中之蝕刻裝置之構成的剖面圖。
[圖3]表示作為本發明之實施形態之基板處理方法之氧化膜去除處理的工程圖。
[圖4]用以說明來自晶圓之反應生成物之昇華之停滯的剖面圖。
[圖5]用以說明圖3之氧化膜去除處理之PHT工程中之昇華氣體之去除方法的工程圖。
[圖6]表示使PHT工程中之惰性氣體的供給量變化時 之圖3之氧化膜去除處理中之蝕刻量的圖表。
[圖7]概略地表示圖2之蝕刻裝置之變形例之構成的剖面圖，圖7(A)，係表示第1變形例，圖7(B)，係表示第2變形例。
[圖8]表示圖3之氧化膜去除處理之COR工程及PHT工程中之各種氣體的供給開始或供給停止的時序圖。
以下，參照圖面，詳細地說明關於本發明之實施形態。
圖1，係概略地表示具備有本發明之實施形態之基板處理裝置之基板處理系統之構成的平面圖。圖1中，為了使容易理解，而以透視一部分之構成要素的方式而描繪。
在圖1中，基板處理系統10，係具備有：搬入搬出部11，搬入搬出被處理基板即半導體晶圓(以下，僅記載為「晶圓」)；2個裝載鎖定室12，鄰接地設置於搬入搬出部11；熱處理裝置13，分別鄰接地設置於各裝載鎖定室12，對晶圓W施予熱處理；蝕刻裝置14，分別鄰接地設置於各熱處理裝置13，對晶圓W施予由COR處理及PHT處理所構成的氧化膜去除處理；及控制單元15。
搬入搬出部11，係具有：裝載模組室17，在內部設置有搬送晶圓W的晶圓搬送機構16。晶圓搬送機 構16，係具有大致水平地保持晶圓W的2個搬送臂16a，16b。在裝載模組室17之長邊方向的側部，係設置有裝載埠18，在裝載埠18，係可載置、連接有例如3個可收容複數個晶圓W的載體C。又，鄰接於裝載模組室17，設置有使晶圓W旋轉而光學性地求出偏心量且進一步進行對位的定位器19。
在搬入搬出部11中，晶圓W，係藉由搬送臂16a，16b而保持，且藉由晶圓搬送機構16而在大致水平面內直進移動、升降，藉此，搬送至所期望的位置。而且，搬送臂16a，16b分別相對於裝載埠18上的載體C、定位器19、裝載鎖定室12而進退，藉此，晶圓W在該些之間進行搬入搬出。
各裝載鎖定室12，係在閘閥20介設於與裝載模組室17之間的狀態下，分別連結於裝載模組室17。在各裝載鎖定室12的內部，係設置有搬送晶圓W的晶圓搬送機構21。又，裝載鎖定室12，係以可抽真空至預定真空度的方式而構成。
晶圓搬送機構21，係具備有具有大致水平地保持晶圓W之拾取器的多關節臂構造，在將多關節臂構造收縮的狀態下，拾取器位於裝載鎖定室12之內部，藉由使多關節臂構造伸出的方式，拾取器到達至熱處理裝置13，並且藉由進一步使多關節臂構造伸出的方式，拾取器到達至蝕刻裝置14。藉此，晶圓搬送機構21，係在裝載鎖定室12、熱處理裝置13及蝕刻裝置14之間搬送晶圓 W。
熱處理裝置13，係具有可抽真空的腔室22。在腔室22之內部，係設置有載置晶圓W的載置台(未圖示)，在該載置台，係埋設有加熱器(未圖示)。在熱處理裝置13中，在蝕刻裝置14中重複施予了COR處理及PHT處理的晶圓W會被載置於載置台，而且藉由加熱器而加熱，藉此使氧化膜去除處理後存在於晶圓W的殘渣物氣化而去除。
在腔室22的裝載鎖定室12側，係設置有在與裝載鎖定室12之間搬送晶圓W的搬入搬出口(未圖示)，該搬入搬出口，係藉由閘閥23而開閉。又，在腔室22的裝載鎖定室14側，係設置有在與蝕刻裝置14之間搬送晶圓W的搬入搬出口(未圖示)，該搬入搬出口，係藉由閘閥24而開閉。
在腔室22的側壁上部，係連接有未圖示的氣體供給路徑，該氣體供給路徑，係與未圖示的氣體供給單元連接。又，在腔室22的底壁，係連接有未圖示的排氣路徑，該排氣路徑，係與未圖示的真空泵連接。另外，在從氣體供給單元至腔室22的氣體供給路徑上，係設置有流量調節閥，另一方面，在排氣路徑，係設置有壓力調整閥，可藉由調整該些閥的方式，一面將腔室22之內部保持在預定壓力，一面對晶圓W施予熱處理。
圖2，係概略地表示圖1中之蝕刻裝置之構成的剖面圖。
在圖2中，蝕刻裝置14，係具有：處理室即腔室25；載置台26，配置於腔室25的內部；及噴頭27，以與載置台26對向的方式，配置於腔室25的上部。又，蝕刻裝置14，係具有TMP(Turbo Molecular Pump)28與配置於TMP28及從腔室25延伸的排氣導管29之間，且作為控制腔室25之內部的壓力之可調式閥的APC(Adaptive Pressure Control)閥30，以作為對腔室25之內部的氣體等進行排氣的排氣單元。
噴頭27，係具有由下層部31及上層部32所構成的2層構造，在下層部31及上層部32分別具有下層緩衝室33及上層緩衝室34。下層緩衝室33及上層緩衝室34，係分別經由氣體通氣孔35，36而連通至腔室25之內部。亦即，噴頭27，係由階層狀地疊層的2個板狀體(下層部31、上層部32)所構成，其具有分別被供給至下層緩衝室33及上層緩衝室34之氣體之往腔室25之內部的內部通路。
腔室25，係與氨(NH3)氣供給系統37及氟化氫(HF)氣體供給系統38連接。氨氣供給系統37，係具備有：氨氣供給管39，連通至下層部31的下層緩衝室33；氨氣閥40，配置於氨氣供給管39；及氨氣供給部41，與氨氣供給管39連接。氨氣供給部41，係將氨氣經由氨氣供給管39供給至下層緩衝室33，且調節此時供給之氨氣的流量。氨氣閥40，係可自由地進行氨氣供給管39的遮斷、連通。
又，氨氣供給系統37，係具有：氮(N2)氣供給部42；氮氣供給管43，與氮氣供給部42連接；及氮氣閥44，配置於氮氣供給管43。氮氣供給管43，係在下層緩衝室33及氨氣閥40之間，與氨氣供給管39連接。氮氣供給部42，係將氮氣經由氮氣供給管43及氨氣供給管39供給至下層緩衝室33。又，氮氣供給部42，係調節供給之氮氣的流量。氮氣閥44，係可自由地進行氮氣供給管43的遮斷、連通。
在蝕刻裝置14中，係藉由切換氨氣閥40及氮氣閥44之開閉的方式，選擇性地切換朝下層緩衝室33，進而朝腔室25之內部供給的氣體種類。
氟化氫氣體供給系統38，係具備有：氟化氫氣體供給管45，與上層部32的上層緩衝室34連通；氟化氫氣體閥46，配置於氟化氫氣體供給管45；及氟化氫氣體供給部47，與氟化氫氣體供給管45連接。氟化氫氣體供給部47，係將氟化氫氣體經由氟化氫氣體供給管45供給至上層緩衝室34。又，氟化氫氣體供給部47，係調節供給之氟化氫氣體的流量。氟化氫氣體閥46，係可自由地進行氟化氫氣體供給管45的遮斷、連通。噴頭27的上層部32，係內藏有未圖示的加熱器，藉由該加熱器，加熱上層緩衝室34之內的氟化氫氣體。
又，氟化氫氣體供給系統38，係具有：氬(Ar)氣供給部48；氬氣供給管49，與氬氣供給部48連接；及氬氣閥50，配置於氬氣供給管49。氬氣供給管 49，係在上層緩衝室34及氟化氫氣體閥46之間，與氟化氫氣體供給管45連接。氬氣供給部48，係將氬氣經由氬氣供給管49及氟化氫氣體供給管45供給至上層緩衝室34。又，氬氣供給部48，係調節供給之氬氣的流量。氬氣閥50，係可自由地進行氬氣供給管49的遮斷、連通。
在蝕刻裝置14中，氨氣供給系統37之氨氣供給部41與氟化氫氣體供給系統38之氟化氫氣體供給部47協同作用，調整從噴頭27被供給至腔室25之內部之氨氣與氟化氫氣體的流量比。另外，如上述般，蝕刻裝置14，係被設計成氨氣及氟化氫氣體在腔室25之內部初次混合(後續混合設計)。藉此，防止氨氣與氟化氫氣體在被導入至腔室25之內部之前被混合而反應的情形。又，蝕刻裝置14，係在腔室25之側壁內藏有未圖示的加熱器，藉此，防止腔室25之內部之氛圍溫度的降低，進而提升氧化膜去除處理的再現性。另外，藉由控制側壁之溫度的方式，可抑制氧化膜去除處理之際，在腔室25之內部所生成之反應生成物或副生成物附著於側壁之內側的情況。
載置台26，係被固定於腔室25的底部。在載置台26的內部，係設置有調節載置台26之溫度的溫度調節器51。溫度調節器51，係具備有例如水等之溫度調節用媒體循環的管路，藉由與在該管路內流動之溫度調節用媒體進行熱交換的方式，調節載置台26之溫度而控制載置台26上之晶圓W的溫度。
載置台26，係為了在與晶圓搬送機構21之間 進行晶圓W之收授，具備有在載置台26之上面上使晶圓W升降之無圖示的升降銷。另外，關於在蝕刻裝置14所實行之氧化膜去除處理的詳細內容，係之後參照圖3進行說明。
返回至圖1，控制單元15，係具有具備了控制基板處理系統10之各構成要素之微處理器(電腦)的程序控制器52。在程序控制器52，係連接有使用者介面53，其具有操作員為了管理基板處理系統10而進行指令之輸入操作等的鍵盤，或使基板處理系統10之運轉狀況可視化而進行顯示的顯示器等。又，在程序控制器52，係連接有記憶部54。記憶部54，係儲存有用以以程序控制器52之控制實現在基板處理系統10所執行的各種處理，例如在蝕刻裝置14所進行之氧化膜去除處理所使用之處理氣體的供給或腔室25之內部的排氣等之控制程式，或處理配方、各種資料庫等，該處理配方，係用以因應處理條件使基板處理系統10之各構成要素執行預定處理的控制程式。控制單元15，係藉由從記憶部54讀出處理配方等而使程序控制器52實行的方式，執行所期望的處理。
在上述的基板處理系統10中，係在開啟閘閥20的狀態下，從搬入搬出部11的載體C，藉由晶圓搬送機構16之搬送臂16a，16b的任一，將1片晶圓W搬送至裝載鎖定室12，並收授至裝載鎖定室12內之晶圓搬送機構21的拾取器。其後，關閉閘閥20而對裝載鎖定室 12之內部進行真空排氣，其次，開啟閘閥24，使晶圓搬送機構21的拾取器伸出至蝕刻裝置14而將晶圓W搬送至蝕刻裝置14。
其後，使晶圓搬送機構21之拾取器返回至裝載鎖定室12，並關閉閘閥24，在蝕刻裝置14中如後述般地對晶圓W施予氧化膜去除處理。氧化膜去除處理結束後，開啟閘閥23，24，藉由晶圓搬送機構21之拾取器，將施予了氧化膜去除處理的晶圓W搬送至熱處理裝置13，且載置於被設置在熱處理裝置13的載置台。其後，一面邊對腔室22之內部導入惰性氣體等，一面藉由加熱器加熱載置台上之晶圓W，使晶圓W的殘渣等氣化而去除。
其次，在熱處理裝置13中之殘渣去除結束後，開啟閘閥23，藉由晶圓搬送機構21之拾取器，使熱處理裝置13之載置台上之晶圓W退避至裝載鎖定室12，並藉由晶圓搬送機構16之搬送臂16a，16b的任一，使該晶圓W返回至載體C。藉此，結束一片晶圓W之處理。
另外，在基板處理系統10中，不一定需要熱處理裝置13。不設置熱處理裝置13的情況下，係只要藉由晶圓搬送機構21之拾取器使氧化膜去除處理結束後之晶圓W退避至裝載鎖定室12，且藉由晶圓搬送機構16之搬送臂16a、16b的任一返回至載體C即可。
其次，說明關於在蝕刻裝置14所實行的氧化膜去除處理。圖3，係表示作為本實施形態之基板處理方 法之氧化膜去除處理的工程圖。在圖3中，使用晶圓W之表面附近的放大剖面圖而說明氧化膜去除處理的各工程。又，如圖3(A)所示，晶圓W，係具有在被形成於基材即矽(Si)層55之表面的多晶矽膜56以預定圖案形成溝，且在該溝形成有矽氧化膜(SiO2)57的構造。以下，雖說明關於從晶圓W完全地去除矽氧化膜57的處理，但在部分地去除矽氧化膜57的處理亦可應用本發明。另外，晶圓W，係概略經由在矽層55之表面形成多晶矽膜56的工程、在多晶矽膜56上形成預定圖案之光阻膜的工程、將光阻膜作為蝕刻遮罩蝕刻多晶矽膜56而形成溝的工程、去除光阻膜的工程、形成矽氧化膜57的工程、表面CMP(Chemical Mechanical Polishing)處理工程而製作。藉此，如圖3(A)所示，在氧化膜去除處理的執行之前，矽氧化膜57與多晶矽膜56成為相同高度。形成有矽氧化膜57的溝，係例如為記憶體裝置中之元件分離區域。
首先，當晶圓W載置於載置台26上而腔室25被密閉時，氬氣以例如150sccm的流量，氮氣以例如300sccm的流量從氮氣供給部42與氬氣供給部48被供給至腔室25之內部。又，藉由TMP28之運轉，腔室25之內部之壓力被維持在減壓至低於大氣壓的預定真空度，例如2000mTorr(=266.63Pa)之狀態。而且，藉由溫度調節器51，晶圓W之溫度被保持在80℃~120℃之範圍的一定溫度，例如120℃。另外，晶圓W，係直至氧化膜去除處理結束的期間，在載置台26上被保持在一定溫度。
其次，對晶圓W施予使矽氧化膜57之表面側的一部分與氨氣及氟化氫氣體反應而變化成反應生成物之反應工程(以下，稱為「COR工程」。)的處理。在COR工程中，首先氨氣從氨氣供給部41被供給至腔室25之內部。此時，氨氣之流量，係設成為例如300sccm。在腔室25的內部，氬氣以例如150sccm的流量，氮氣以例如300sccm的流量持續被供給。另外，氮氣與氬氣的各流量，係不限於此，更亦可停止氮氣及氬氣之任一的供給。此時，藉由TMP28的之運轉，腔室25之內部之壓力被維持在例如2000mTorr。
其後，一面以例如300sccm的流量持續對腔室25之內部供給氨氣，一面從氟化氫氣體供給部47以例如450sccm的流量對腔室25之內部供給氟化氫氣體。氨氣與氟化氫氣體的供給時間，係設成為例如3秒。此時亦藉由TMP28之運轉，腔室25之內部的壓力被維持在例如2000mTorr。在此，由於在腔室25之內部事先被供給氨氣，因此，藉由供給氟化氫氣體的方式，腔室25之內部的氛圍，係成為包含有氟化氫氣體與氨氣的混合氣體，矽氧化膜57被曝露於混合氣體，藉此，六氟矽酸銨((NH4)2SiF6：Ammonium hexa-fluorosilicate)(以下，稱為「AFS」。)或水分等的反應生成物根據下述反應式而生成。
SiO2+6HF+2NH3→(NH4)2SiF6+2H2O↑
圖3(B)，係示意地表示氟化氫氣體與氨氣根據上述反應式而使矽氧化膜57變質的COR工程，圖3(C)，係示意地表示主要之反應生成物即AFS被形成於矽氧化膜57上的狀態。另外，屬於反應生成物之一個的水分蒸發而氣化。
其次，在蝕刻裝置14中，對晶圓W施予藉由使在COR工程中生成之反應生成物(主要為AFS)昇華而從晶圓W去除用之昇華工程(以下，稱為「PHT工程」。)的處理。在PHT工程中，停止對腔室25之內部供給氟化氫氣體與氨氣，並且供給氬氣及/或氮氣。又，藉由溫度調節器51，晶圓W之溫度被保持在與COR工程相同的溫度、80℃~120℃之範圍的一定溫度，例如120℃。圖3(D)，係示意地表示主要之反應生成物即AFS昇華的狀態。
第1次的COR工程與接著之第1次的PHT工程結束後(圖3(E))，係直至矽氧化膜57被完全去除為止，重複執行複數次COR工程與PHT工程。圖3(F)，係示意地表示第2次的COR工程，圖3(G)，係示意地表示第2次的PHT工程，圖3(H)，係示意地表示第3次的COR工程，圖3(I)，係示意地表示第3次的PHT工程。COR工程與PHT工程，係有因應所需而進行4次以上的情況，亦有以2次結束的情況。另外，由於第2次及第3次的COR工程之處理條件與第1次的COR工程之處理條件相同，第2次及第3次的PHT工程之處理條件與第1 次的PHT工程之處理條件相同，因此，省略關於該些工程的說明。
圖3(J)，係示意地表示矽氧化膜57最終被完全除去的狀態。施予氧化膜去除處理而矽氧化膜57被完全去除的晶圓W，係被搬送至熱處理裝置13，且在將晶圓W加熱至預定溫度的狀態下，以預定時間(例如5秒)對腔室22內供給氮氣(或氬氣)，藉此，使存在於晶圓W的殘渣氣化而除去。另外，該殘渣去除處理，係亦可在蝕刻裝置14中，與最後的PHT工程連續進行。
然而，為了提升氧化膜去除處理之處理量，而必須不僅縮短COR工程的處理時間，亦縮短PHT工程的處理時間。因此，PHT工程的處理時間，係被設定成可完全地去除在COR工程所生成之反應生成物的時間，且儘可能短的時間。然而，在PHT工程中，根據下述反應式，反應生成物(主要為AFS)從晶圓W昇華。
(NH4)2SiF6(固體)→(NH4)2SiF6↑
(NH4)2SiF6(固體)→2NH3↑+SiF4↑+2HF↑
因此，如圖4所示，有因昇華而氣化之AFS、NH3、SiF4或HF之氣體(以下，將該些統稱為「昇華氣體」。)58留在腔室25之內部的晶圓W附近，而昇華氣體58之濃度變高的情況。當昇華氣體58的濃度變高時，上述各式中之從左邊向右邊的反應遲滯，且來自晶圓W之反應生成物的昇華停滯。其結果，去除在COR工程 所生成的反應生成物需要時間，從而有氧化膜去除處理之處理量降低之虞。在本實施形態中，對應於此，在PHT工程中，從晶圓W附近去除昇華氣體58，促進來自晶圓W之反應生成物的昇華。
圖5，係用以說明圖3之氧化膜去除處理之PHT工程中之昇華氣體之去除方法的工程圖。
圖3的氧化膜去除處理，雖係在COR工程中，以例如總計450sccm的流量對腔室25之內部供給惰性氣體即氬氣及氮氣，但在PHT工程中，係以COR工程中之惰性氣體的流量之3倍以上的流量，例如1350scccm以上的流量對腔室25之內部供給惰性氣體。此時，伴隨著惰性氣體之供給量的增加，作為結果，腔室25之內部的壓力亦變得高於COR工程中之腔室25之內部的壓力。當惰性氣體的供給量增加時，在腔室25之內部會產生惰性氣體之流動59，而留在晶圓W附近之昇華氣體58從晶圓W附近被去除(圖5(A))。其結果，可進行上述各式中之從左邊向右邊的反應，促進來自晶圓W之反應生成物的昇華(圖5(B))而提升氧化膜去除之處理量。
如上述般，在圖3的氧化膜去除處理中，由於促進來自晶圓W之反應生成物的昇華，因此，可縮短PHT工程的處理時間，例如PHT工程的處理時間，係被設定成5秒，較佳為3秒。
又，有在PHT工程中所增加之惰性氣體的供給量超過來自氮氣供給部42或氬氣供給部48之氮氣或氬 氣之最大供給量的情況。對應於此，蝕刻裝置14，係具有用以額外供給惰性氣體的惰性氣體貯藏槽60(氣體貯藏單元、氣體供給單元)。惰性氣體貯藏槽60，係事先貯藏預定量之惰性氣體例如氮氣或氬氣，在PHT工程中，對腔室25之內部供給所貯藏的惰性氣體。藉此，可避免發生在PHT工程中惰性氣體之供給不足，而在腔室25之內部不會產生惰性氣體之流動59的事態。在此，惰性氣體貯藏槽60貯藏之惰性氣體的預定量，係可在PHT工程中，以在COR工程中所供給之惰性氣體的流量之3倍以上的流量進行供給一段預定時間的量。另外，從惰性氣體貯藏槽60所供給的惰性氣體，係亦可為氮氣及氬氣之任一，或該些之混合氣體。
然而，當在PHT工程中，大流量之惰性氣體被急速地供給至容量比較大之腔室25的內部時，有所供給之惰性氣體的溫度因絕熱膨脹而降低之虞。當所供給之惰性氣體的溫度降低時，載置於載置台26的晶圓W被冷卻而反應生成物之昇華停滯。對應於此，蝕刻裝置14，係具有加熱被貯藏於惰性氣體貯藏槽60之惰性氣體的加熱器61(氣體加熱單元)。通常，當晶圓W的溫度低於80℃時，反應生成物之昇華雖極度停滯，但加熱器61，係以使從惰性氣體貯藏槽60所供給而在腔室25之內部膨脹之惰性氣體的溫度成為80℃以上，較佳為120℃以上的方式，加熱被貯藏於惰性氣體貯藏槽60的惰性氣體。藉此，可抑制PHT工程中之晶圓W的溫度降低，且可防止 來自晶圓W之反應生成物的昇華效率降低。
如上述般，在PHT工程中，對腔室25之內部供給了大流量之惰性氣體的情況下，在腔室25之內部，微粒因產生之惰性氣體之流動59被捲起而附著於晶圓W，進而有在形成於晶圓W的電子元件出現因微粒而引起的不良之虞。對應於此，在圖3的氧化膜去除處理中，以使COR工程中之腔室25之內部的壓力與PHT工程中之腔室25之內部的壓力之差成為4Torr的方式，限制PHT工程中之惰性氣體的供給量。當腔室25之內部的壓力變化並不那麼大時，由於微粒不會被捲起，故藉此，可抑制微粒在腔室25之內部揚起，且可防止微粒附著於晶圓W。
又，在圖3的氧化膜去除處理中，由於重複執行複數次COR工程與PHT工程，因此，可減少在1次的COR工程中之矽氧化膜57變質成反應生成物的量。藉此，可使應在PHT工程中去除之反應生成物的量減少，且可確實地去除反應生成物。其結果，可抑制殘存之反應生成物覆蓋矽氧化膜57而在接著之COR工程中阻礙矽氧化膜57與混合氣體的反應。藉此，可將變質成反應生成物之效率維持在較高的水準，且可確實地提升氧化膜去除的處理量。
圖6，係表示使PHT工程中之惰性氣體的供給量變化時之圖3之氧化膜去除處理之蝕刻量的圖表。作為惰性氣體之供給量，3水準的供給量，係具體而言設定 了2400sccm、1200sccm及450sccm。又，有在晶圓W不僅形成矽氧化膜57，亦形成氮化矽(SiN)膜的情況，且由於在COR工程中，氮化矽會與包含氟化氫氣體及氨氣的混合氣體反應而生成反應生成物，因此，在此不僅測定到矽氧化膜57之蝕刻量，亦測定到氮化矽膜之蝕刻量。而且，COR工程持續3秒鐘，在該COR工程中，氨氣以300sccm的流量而供給，氟化氫氣體以450sccm的流量而供給，惰性氣體以450sccm的流量而供給，腔室25之內部的壓力被維持在2000mTorr。又，PHT工程持續5秒鐘，且重複50次COR工程及PHT工程。
如圖6所示，比起PHT工程中之惰性氣體的供給量小於COR工程中之惰性氣體的供給量之3倍的情況(1200sccm或450sccm)，PHT工程中之惰性氣體的供給量為COR工程中之惰性氣體的供給量之3倍以上的情況(2400sccm)之矽氧化膜57的蝕刻量大幅增加。具體而言，供給量為450sccm的情況下，蝕刻量為467.7Å，供給量為1200sccm的情況下，蝕刻量為450.3Å，相對於此，供給量為2400sccm的情況下，蝕刻量成為988.8Å。據推測，此乃因藉由PHT工程中之惰性氣體的供給量增加之方式，更強之惰性氣體之流動59會在腔室25之內部產生而促進來自晶圓W之反應生成物的昇華，殘存之矽氧化膜57不會被未完全去除的反應生成物覆蓋，而在接著之COR工程中，矽氧化膜57與混合氣體的反應順利進行，矽氧化膜57變質成反應生成物不會停滯之故。
又，比起PHT工程中之惰性氣體的供給量小於COR工程中之惰性氣體的供給量之3倍的情況(1200sccm或450sccm)，PHT工程中之惰性氣體的供給量為COR工程中之惰性氣體的供給量之3倍以上的情況(2400sccm)之氮化矽膜的蝕刻量減少。具體而言，供給量為450sccm的情況下，蝕刻量為2.2Å，供給量為1200sccm的情況下，蝕刻量為2.1Å，相對於此，供給量為2400sccm的情況下，蝕刻量成為0.3Å。據推測，此乃因供給量為2400sccm的情況下，在COR工程中，矽氧化膜57與混合氣體的反應順利進行，與氮化矽膜反應之混合氣體變少，作為結果，不進行氮化矽膜變質成反應生成物之故。另外，相對於氮化矽膜之矽氧化膜57的選擇比，係PHT工程中之惰性氣體的供給量為450sccm的情況下，為209.3，供給量為1200sccm的情況下，為210.6，相對於此，供給量為240sccm的情況下，為3676.0。亦即，已知在將氮化矽膜使用作為蝕刻中止膜的情況等、並非欲積極地去除氮化矽膜的情況下，增加PHT工程中之惰性氣體的供給量為較佳。
以上，雖說明了關於本發明之實施形態，但本發明並不限定於上述實施形態者。
例如，在氧化膜去除處理所去除之矽氧化膜的種類，係不特別限定，亦可為自然氧化膜或BPSG膜、HDP-SiO2膜等的各種矽氧化膜。又，在上述實施形態中，雖係使用了氮氣與氬氣作為PHT工程中之惰性氣 體，但亦可使用僅任一者，或亦可單獨或混合使用氦氣抑或氙氣等的其他惰性氣體。
又，由於APC閥30的開口面積被限制，因此，在PHT工程中對腔室25之內部供給了大流量之惰性氣體的情況下，有排氣氣體之傳導度降低而昇華氣體58留在腔室25之內部，變得難以產生惰性氣體之流動59之虞。對應於此，如圖7(A)所示，亦可在蝕刻裝置14之排氣單元設置從排氣導管29繞過APC閥30而連接於TMP28的旁通管線62，且在旁通管線62設置開閉該旁通管線62的旁通閥63。此時，在PHT工程中，打開旁通閥63使旁通管線62開通，且不僅經由APC閥30，亦經由旁通管線62使來自腔室25之內部的排氣氣體流向TMP28。藉此，可使排氣氣體之傳導度提升而防止昇華氣體58留在腔室25之內部，而在腔室25之內部確實地產生惰性氣體之流動59。
而且，亦可將緩衝槽64設置在旁通管線62，且設置分隔排氣導管29及緩衝槽64的槽閥65，或分隔緩衝槽64及TMP28的槽閥66。此時，在PHT工程中，打開槽閥65使排氣導管29及緩衝槽64連通，將包含有未完全通過APC閥30之昇華氣體58的排氣氣體導入至緩衝槽64而貯藏。藉此，防止昇華氣體58留在腔室25之內部。另外，在接著之COR工程中，打開槽閥66使緩衝槽64及TMP28連接，藉由TMP28排出被貯藏於緩衝槽64的排氣氣體。
又，亦可更仔細控制COR工程中之氨氣、氟化氫氣體或惰性氣體(氬氣)、氮氣的供給時序。圖8(A)，係表示COR工程及PHT工程中之各種氣體的供給開始或供給停止的時序圖。另外，針對氨氣及氟化氫氣體各者，「ON」表示供給氣體，「OFF」表示停止供給氣體。又，惰性氣體雖供給不中斷，但關於惰性氣體，「大」表示供給量大，「小」表示供給量小。
在圖8(A)的時序圖中，COR工程在時刻t0開始，氨氣與惰性氣體被供給至腔室25之內部。而且，在時刻t1，氟化氫氣體被供給至腔室25之內部。在接著之時刻t2中，為了從COR工程移行至PHT工程，停止供給氟化氫氣體與氨氣，並且增加惰性氣體之供給量，腔室25之內部的壓力升高，其後，在時刻t3結束PHT工程。
圖8(B)，係表示執行了圖8(A)之時序圖時之實際之腔室25之內部的壓力變化與氣體供給/停止之狀態的圖。如參照圖2說明般，在連結氨氣供給部41與腔室25之氨氣供給管39的途中設置有氨氣閥40，在氨氣供給管39中，從氨氣閥40至腔室25為止存在有一定的配管長。同樣地，在連結氟化氫氣體供給部47與腔室25之氟化氫氣體供給管45的途中設置有氟化氫氣體閥46，在氟化氫氣體供給管45中，從氟化氫氣體閥46至腔室25為止亦存在有一定的配管長。
因此，即便在時刻t0分別打開氨氣閥40，在時刻t1打開氟化氫氣體閥46，亦如圖8(B)所示，實際上 直至氨氣與氟化氫氣體被供給至腔室25之內部為止，產生時間△之延遲。在此，為了使說明變得簡單，將氨氣之延遲時間與氟化氫氣體之延遲時間設成為相同△。而且，在停止氨氣與氟化氫氣體之供給的情況下，係即便在時刻t2分別關閉氨氣閥40與氟化氫氣體閥46，氨氣與氟化氫氣體仍暫時被持續供給至腔室25之內部。
在此，在圖3的氧化膜去除處理中，由於1次之COR工程的處理時間(3秒)短，因此，當在預定量之氟化氫氣體被供給至腔室25之內部之前，惰性氣體之供給量增加時，藉由因惰性氣體之供給量的增加而產生之惰性氣體之流動59，氟化氫氣體之一部分與和矽氧化膜57的反應無關地，從晶圓W附近被去除，而且，氟化氫氣體在腔室25之內部的分布均勻性降低。其結果，矽氧化膜57變質成反應生成物的量減少，並且關於反應生成物之生成有面內均勻性降低之虞。另外，由於氨氣的供給時間較氟化氫氣體的供給時間長，因此，氨氣之供給延遲不太會成為問題。
因此，亦可因應因氟化氫氣體供給管45之長度而引起的供給延遲，調整使惰性氣體之供給量增加的時序，對準結束對腔室25之內部供給氟化氫氣體的時序，與在從COR工程移行至PHT工程之際使惰性氣體之供給量增加的時序。
圖8(C)，係氧化膜去除處理之變形例的時序圖。在圖8(C)所示之氨氣、氟化氫氣體及惰性氣體的時序 圖中，在從時刻t2僅延遲時間△的時刻t4，使惰性氣體之供給量增加。又，使PHT工程之結束時序延長至從時刻t3僅延遲時間△的時刻t5，藉此，確保PHT工程的處理時間。在此，雖然時間△也依存於氟化氫氣體供給管45中之從氟化氫氣體閥46至腔室25為止的配管長度，但大概為1秒~3秒，較佳為2秒即足夠。另一方面，由於會使處理量下降，因此，無謂地設定長時間並不佳。
圖8(D)，係表示執行了圖8(C)之時序圖時之實際之腔室25之內部的壓力變化與氣體供給/停止之狀態的圖。如圖8(D)所示，在從時刻t2僅延遲時間△的時刻t4，使惰性氣體之供給量增加，藉此，結束對腔室25之內部供給氟化氫氣體的時序與使惰性氣體之供給量增加的時序便一致。藉此，在預定量之所有氟化氫氣體與和矽氧化膜57的反應相關後，由於產生惰性氣體之流動59，因此，一部分之氟化氫氣體與和矽氧化膜57的反應無關地，不會從晶圓W附近被去除，而且，氟化氫氣體在腔室25之內部的分布均勻性亦不會降低。其結果，可確實地使預定量之矽氧化膜57變質成反應生成物，並且可改善對於反應生成物之生成的面內均勻性。
又，本發明之目的，係亦可藉由將記錄了實現上述之實施形態的機能之軟體之程式碼的記憶部54供給至控制單元15所具備的程序控制器52，程序控制器52之CPU讀取並執行儲存於記憶部54的程式碼而達成。
在該情況下，從記憶部54所讀取的程式碼本 身會實現上述之實施形態的機能，程式碼及記憶有該程式碼的記憶部54，係構成本發明。
又，作為記憶部54，係只要為例如RAM、NV-RAM、軟碟(登錄商標)、硬碟、光磁碟、CD-ROM、CD-R、CD-RW、DVD(DVD-ROM、DVD-RAM、DVD-RW、DVD+RW)等之光碟、磁帶、非揮發性記憶卡、及其他ROM等的可記憶上述程式碼者即可。抑或，上述程式碼，係亦可藉由從連接於網際網路、商用網路、或區域網路等的未圖示之電腦或資料庫等進行下載的方式，供給至程序控制器52。
又，藉由執行程序控制器52讀取到之程式碼的方式，不僅實現上述實施形態的機能，亦包含有在CPU上運作的OS(作業系統)等根據該程式碼的指示而進行實際之處理的一部分或全部，藉由該處理實現上述之實施形態之機能的情形。
而且，亦包含有如下述之情形：在從記憶部54讀取到的程式碼被寫入到插入至程序控制器52之機能擴充卡或連接於程序控制器52之機能擴充單元所具備的記憶體後，其機能擴充卡或機能擴充單元所具備之CPU等根據該程式碼的指示而進行實際之處理的一部分或全部，藉由該處理來實現上述之實施形態的機能之情形。
上述程式碼的形態，係亦可由物件程式碼、藉由直譯器所執行的程式碼、供給至OS之腳本資料(script data)等的形態所構成。
14‧‧‧蝕刻裝置
25‧‧‧腔室
58‧‧‧昇華氣體
59‧‧‧惰性氣體之流動
60‧‧‧惰性氣體貯藏槽
61‧‧‧加熱器
W‧‧‧晶圓

Claims (9)

  1. 一種基板處理方法，係將被形成於表面形成有氮化矽膜之基板的前述表面之矽氧化膜相對於前述氮化矽膜選擇性去除，該基板處理方法，其特徵係，具有：反應工程，藉由對被收容於處理室之內部的前述基板供給含鹵元素氣體及鹼性氣體的方式，使前述氧化膜變質成反應生成物；及昇華工程，藉由停止對前述處理室之內部供給前述含鹵元素氣體的方式，使前述反應生成物昇華而從前述基板去除，藉由對前述處理室之內部供給惰性氣體的方式，使前述昇華工程中之前述處理室之內部的壓力高於前述反應工程中之前述處理室之內部的壓力，將前述昇華工程中之往前述處理室之內部之前述惰性氣體的供給量設成為前述反應工程中之往前述處理室之內部之前述惰性氣體的供給量之3倍以上。
  2. 如申請專利範圍第1項之基板處理方法，其中，重複執行複數次前述反應工程與前述昇華工程。
  3. 如申請專利範圍第1或2項之基板處理方法，其中，將在前述昇華工程中被供給至前述處理室之內部之前述惰性氣體的溫度保持在80℃以上。
  4. 如申請專利範圍第3項之基板處理方法，其中，將在前述昇華工程中被供給至前述處理室之內部之前述惰性氣體的溫度保持在120℃以上。
  5. 如申請專利範圍第1或2項之基板處理方法，其中，前述昇華工程中之前述處理室之內部的壓力與前述反應工程中之前述處理室之內部的壓力之差，係4Torr以內。
  6. 如申請專利範圍第1或2項之基板處理方法，其中，事先貯藏前述惰性氣體，在前述昇華工程中，對前述處理室之內部供給前述所貯藏的惰性氣體。
  7. 一種基板處理裝置，係具備有：處理室，收容基板；及氣體供給單元，選擇性地將含鹵元素氣體、鹼性氣體及惰性氣體供給至前述處理室之內部，前述氣體供給單元，係執行藉由對前述處理室之內部供給前述含鹵元素氣體及前述鹼性氣體的方式，使被形成於收容在前述處理室之形成有氮化矽膜之基板的矽氧化膜變質成反應生成物的反應工程，且更執行藉由停止對前述處理室之內部供給前述含鹵元素氣體的方式，使前述反應生成物昇華而從前述基板去除的昇華工程， 前述氣體供給單元，係更藉由對前述處理室之內部供給惰性氣體的方式，使前述昇華工程中之前述處理室之內部的壓力高於前述反應工程中之前述處理室之內部的壓力，將由前述氣體供給單元所進行之前述昇華工程中之往前述處理室之內部之前述惰性氣體的供給量設成為前述反應工程中之往前述處理室之內部之前述惰性氣體的供給量之3倍以上，並將前述矽氧化膜相對於前述氮化矽膜選擇性去除。
  8. 如申請專利範圍第7項之基板處理裝置，其中，更具備有：氣體加熱單元，加熱前述惰性氣體，前述氣體加熱單元，係將在前述昇華工程中被供給至前述處理室之內部之前述惰性氣體的溫度保持在80℃以上。
  9. 如申請專利範圍第7或8項之基板處理裝置，其中，更具備有：氣體貯藏單元，事先貯藏前述惰性氣體，前氣體貯藏單元，係在前述昇華工程中，對前述處理室之內部供給前述所貯藏的惰性氣體。
TW106110342A 2016-04-08 2017-03-28 基板處理方法及基板處理裝置 TWI727023B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016078421A JP6692202B2 (ja) 2016-04-08 2016-04-08 基板処理方法及び基板処理装置
JP2016-078421 2016-04-08

Publications (2)

Publication Number Publication Date
TW201804526A TW201804526A (zh) 2018-02-01
TWI727023B true TWI727023B (zh) 2021-05-11

Family

ID=59998799

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106110342A TWI727023B (zh) 2016-04-08 2017-03-28 基板處理方法及基板處理裝置

Country Status (5)

Country Link
US (2) US20170294319A1 (zh)
JP (1) JP6692202B2 (zh)
KR (1) KR102030232B1 (zh)
CN (1) CN107275184B (zh)
TW (1) TWI727023B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019235196A1 (ja) * 2018-06-08 2021-06-17 株式会社アルバック 酸化膜除去方法、および、酸化膜除去装置
JP7224160B2 (ja) * 2018-12-04 2023-02-17 東京エレクトロン株式会社 発光モニタ方法、基板処理方法、および基板処理装置
JP7362258B2 (ja) * 2019-02-08 2023-10-17 東京エレクトロン株式会社 基板処理方法及び成膜システム
US10937659B2 (en) * 2019-04-09 2021-03-02 Tokyo Electron Limited Method of anisotropically etching adjacent lines with multi-color selectivity
JP7415594B2 (ja) * 2020-01-24 2024-01-17 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US20220020615A1 (en) * 2020-07-19 2022-01-20 Applied Materials, Inc. Multiple process semiconductor processing system
JP7459720B2 (ja) * 2020-08-11 2024-04-02 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法、装置及びシステム
TW202310038A (zh) * 2021-05-31 2023-03-01 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200739711A (en) * 2005-12-28 2007-10-16 Tokyo Electron Ltd Etching method and recording medium
TW201533796A (zh) * 2013-09-12 2015-09-01 Tokyo Electron Ltd 蝕刻方法、蝕刻裝置及記憶媒體

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883774A (ja) * 1994-09-13 1996-03-26 Toshiba Corp 薄膜形成装置およびその運転停止方法
US6015734A (en) * 1998-09-04 2000-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving the yield on dynamic random access memory (DRAM) with cylindrical capacitor structures
GB0214273D0 (en) * 2002-06-20 2002-07-31 Boc Group Plc Apparatus for controlling the pressure in a process chamber and method of operating same
US20050218114A1 (en) * 2004-03-30 2005-10-06 Tokyo Electron Limited Method and system for performing a chemical oxide removal process
US7402523B2 (en) * 2005-03-31 2008-07-22 Tokyo Electron Limited Etching method
JP4976002B2 (ja) * 2005-11-08 2012-07-18 東京エレクトロン株式会社 基板処理装置，基板処理方法及び記録媒体
JP2007266455A (ja) * 2006-03-29 2007-10-11 Tokyo Electron Ltd 基板処理装置、基板処理方法及び記憶媒体
JP2007311182A (ja) * 2006-05-18 2007-11-29 Tokyo Electron Ltd 誘導結合プラズマ処理装置およびプラズマ処理方法
JP5084250B2 (ja) 2006-12-26 2012-11-28 東京エレクトロン株式会社 ガス処理装置およびガス処理方法ならびに記憶媒体
US7786016B2 (en) * 2007-01-11 2010-08-31 Micron Technology, Inc. Methods of uniformly removing silicon oxide and a method of removing a sacrificial oxide
JP4949091B2 (ja) * 2007-03-16 2012-06-06 東京エレクトロン株式会社 基板処理装置、基板処理方法および記録媒体
US8026180B2 (en) * 2007-07-12 2011-09-27 Micron Technology, Inc. Methods of modifying oxide spacers
JP2009094307A (ja) 2007-10-10 2009-04-30 Tokyo Electron Ltd エッチング方法及び記録媒体
JP4553049B2 (ja) * 2008-02-29 2010-09-29 エルピーダメモリ株式会社 半導体装置の製造方法
US8956546B2 (en) * 2010-08-03 2015-02-17 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
KR101379701B1 (ko) * 2012-11-28 2014-04-01 한국표준과학연구원 기판 처리 장치 및 기판 처리 방법
JP6161972B2 (ja) 2013-06-25 2017-07-12 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP6418794B2 (ja) * 2014-06-09 2018-11-07 東京エレクトロン株式会社 改質処理方法及び半導体装置の製造方法
US9520302B2 (en) * 2014-11-07 2016-12-13 Applied Materials, Inc. Methods for controlling Fin recess loading
JP2017152531A (ja) * 2016-02-24 2017-08-31 東京エレクトロン株式会社 基板処理方法
US9984890B2 (en) * 2016-03-02 2018-05-29 Tokyo Electron Limited Isotropic silicon and silicon-germanium etching with tunable selectivity

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200739711A (en) * 2005-12-28 2007-10-16 Tokyo Electron Ltd Etching method and recording medium
TW201533796A (zh) * 2013-09-12 2015-09-01 Tokyo Electron Ltd 蝕刻方法、蝕刻裝置及記憶媒體

Also Published As

Publication number Publication date
JP6692202B2 (ja) 2020-05-13
US20170294319A1 (en) 2017-10-12
US20190181015A1 (en) 2019-06-13
JP2017188632A (ja) 2017-10-12
KR20170115962A (ko) 2017-10-18
CN107275184A (zh) 2017-10-20
TW201804526A (zh) 2018-02-01
CN107275184B (zh) 2021-03-12
KR102030232B1 (ko) 2019-10-08

Similar Documents

Publication Publication Date Title
TWI727023B (zh) 基板處理方法及基板處理裝置
TWI686843B (zh) 基板處理方法及基板處理裝置
US8991333B2 (en) Substrate processing method and system
US10629446B2 (en) Substrate treatment method and substrate treatment apparatus
JP5881612B2 (ja) 半導体装置の製造方法および製造装置
JP5809144B2 (ja) 基板処理方法および基板処理装置
JP2009094307A (ja) エッチング方法及び記録媒体
KR101725711B1 (ko) 에칭 방법 및 기록 매체
US10622205B2 (en) Substrate processing method and substrate processing apparatus
JP4976002B2 (ja) 基板処理装置，基板処理方法及び記録媒体
WO2024116868A1 (ja) 処理方法及び処理システム
KR101150268B1 (ko) 열처리 장치 및 처리 시스템