KR101379701B1 - 기판 처리 장치 및 기판 처리 방법 - Google Patents

기판 처리 장치 및 기판 처리 방법 Download PDF

Info

Publication number
KR101379701B1
KR101379701B1 KR1020120136023A KR20120136023A KR101379701B1 KR 101379701 B1 KR101379701 B1 KR 101379701B1 KR 1020120136023 A KR1020120136023 A KR 1020120136023A KR 20120136023 A KR20120136023 A KR 20120136023A KR 101379701 B1 KR101379701 B1 KR 101379701B1
Authority
KR
South Korea
Prior art keywords
power
chamber
substrate
electrodes
electrode
Prior art date
Application number
KR1020120136023A
Other languages
English (en)
Inventor
유신재
김정형
김대웅
성대진
신용현
Original Assignee
한국표준과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국표준과학연구원 filed Critical 한국표준과학연구원
Priority to KR1020120136023A priority Critical patent/KR101379701B1/ko
Priority to US14/082,823 priority patent/US20140148014A1/en
Application granted granted Critical
Publication of KR101379701B1 publication Critical patent/KR101379701B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H01L21/02049—Dry cleaning only with gaseous HF

Abstract

본 발명은 기판 처리 장치 및 기판 처리 방법을 제공한다. 이 기판 처리 장치는 챔버, 챔버의 외부에 배치되고 활성화된 암모니아 및 활성화된 불화 수소를 챔버 내부에 제공하는 간접 플라즈마 소소, 및 챔버 내부에 배치된 기판에 이온 에너지를 제공하는 직접 플라즈마 소스를 포함한다. 직접 플라즈마 소스는 기판이 배치되는 평면으로부터 수직하게 이격된 제1 방향과 상기 제1 방향에 수직한 제2 방향으로 정의되는 제1 평면에서 제1 방향으로 나란히 연장되는 복수의 접지 전극들; 및 접지 전극들 사이에 배치되고 제1 방향으로 나란히 연장되고 RF 전원으로 전력을 공급받아 이웃한 접지 전극 사이에 플라즈마를 생성하는 전원 전극들을 포함한다. 활성화된 암모니아 및 활성화된 불화 수소는 전원 전극과 접지 전극 사이의 공간을 통하여 기판 상에 제공된다.

Description

기판 처리 장치 및 기판 처리 방법{Substrate Processing Apparatus and Substrate Processing Method}
본 발명은 기판 처리 장치에 관한 것으로, 더 구체적으로 플라즈마를 이용한 실리콘 산화막의 식각 장치에 관한 것이다.
반도체 공정 중 실리콘 웨이퍼는 미량의 산소에만 노출이 되더라도, 자연 실리콘산화물(Native SiOx)이 실리콘 웨이퍼의 표면에 생성된다.
암모니아 (NH3) 및 불화수소 (HF)는 반응하여 NHxFy를 생성할 수 있다. 상기 암모니아(NH3)와 불화수소(HF)는 반도체 기판 상의 실리콘 산화물과 반응하여 (NH4)2SiF6를 형성한다. 반도체 기판의 (NH4)2SiF6은 어닐링(Annealing) 공정을 통하여, 휘발성인 질소(N2), 물(H2O), SiF4를 생성한다. 이에 따라, (NH4)2SiF6는 열을 흡수하여 증발을 통하여 제거될 수 있다.
실리콘 산화막의 제거 방법으로서, 웨이퍼에 COR (Chemical Oxide Removal) 처리 및 PHT (Post Heat Treatment) 처리를 실시하는 기판 처리 방법이 알려져 있다. COR 처리는, 실리콘 산화막과 가스 분자를 화학반응시켜서 생성물을 생성하는 처리이며, PHT 처리는, COR 처리가 실시된 웨이퍼를 가열하고, COR 처리의 화학반응에 의해 웨이퍼에 생성된 생성물을 열산화(Thermal Oxidation) 및 기화시켜서 해당 웨이퍼로부터 제거하는 처리다. COR 처리 및 PHT 처리로 이루어지는 기판 처리 방법을 실행하는 기판 처리 장치는 화학반응 처리 장치와, 해당 화학반응 처리장치에 접속된 열처리 장치를 구비한다. 화학반응 처리 장치는 챔버를 구비하고, 해당 챔버에 수용된 웨이퍼에 COR 처리를 실시한다. 열처리 장치도 별도의 챔버를 구비하고, 해당 챔버에 수용된 웨이퍼에 PHT 처리를 실시한다.
COR 처리의 경우, 실리콘 산화막을 (NH4)2SiF6로 치환하는 공정 효율이 낮다. 또한, PHT 처리를 위하여, 반도체 기판은 다른 챔버로 이송된다. PHT 처리는 다른 챔버에서 섭씨 200도 내지 섭씨 300도로 상기 반도체 기판은 가열된다. 이에 따라, 반도체 기판 상의 (NH4)2SiF6는 분해되어 증발할 뿐만 아니라 반도체 기판 상의 다른 층(layer)에 영향을 줄 수 있다. 또한, 상기 PHT 처리는 그 공정 시간이 길다는 단점을 가진다. 따라서, 하나의 챔버에서 실리콘 산화막을 제거하는 기판 처리 장치가 요구된다.
본 발명이 이루고자 하는 기술적 과제는 기판 상의 실리콘 산화막을 다른층에 손상을 제공하지 않고 식각하는 장치를 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 간접 플라즈마 소스와 직접 플라즈마 소스를 하나의 시스템으로 구성하면서, 서로의 간섭을 최소화하고, 직접 플라즈마 소스의 이온 충격 에너지를(Ion bombardment energy) 1 전자 볼트(eV) 내지 20 eV인 기판 처리 장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 기판 처리 장치는 챔버; 상기 챔버의 외부에 배치되고 활성화된 암모니아 및 활성화된 불화 수소를 상기 챔버 내부에 제공하는 간접 플라즈마 소소; 및 상기 챔버 내부에 배치된 기판에 이온 에너지를 제공하는 직접 플라즈마 소스를 포함한다. 상기 직접 플라즈마 소스는 상기 기판이 배치되는 평면으로부터 수직하게 이격된 제1 방향과 상기 제1 방향에 수직한 제2 방향으로 정의되는 제1 평면에서 상기 제1 방향으로 나란히 연장되는 복수의 접지 전극들; 및 상기 접지 전극들 사이에 배치되고 상기 제1 방향으로 나란히 연장되고 RF 전원으로 전력을 공급받아 이웃한 접지 전극 사이에 플라즈마를 생성하는 전원 전극들을 포함한다. 상기 활성화된 암모니아 및 활성화된 불화 수소는 상기 전원 전극과 상기 접지 전극 사이의 공간을 통하여 상기 기판 상에 제공된다.
본 발명의 일 실시예에 있어서, 동축 케이블 구조를 가지고 상기 전원 전극들에 전력을 분배하는 전력 분배부; 및 상기 전력 분배부에 전력을 공급하는 RF 전원을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 전력 분배부는 이웃한 서로 다른 층들을 연결하는 층간 배선들 및 동일한 층에 배치된 층간 배선을 연결하는 연결 배선들을 포함할 수 있다. 상기 층간 배선의 층수는 상기 전원 전극들의 개수(N)이고, 상기 연결 배선의 층수는 N-1 개이고, 연결 배선은 바로 아래 층의 층간 배선들을 모두 연결하고, 층간 배선은 상기 층간 배선의 바로 아래의 층간 배선의 개수보다 하나 작은 수로 바로 아래의 연결 배선을 균등 분할한 위치에 배치되고, 상기 층간 배선의 층수는 3 층 이상일 수 있다.
본 발명의 일 실시예에 있어서, 상기 전력 분배부는 동일한 사각형을 밀집하여 계단형으로 적층한 탑 형태일 수 있다.
본 발명의 일 실시예에 있어서, 상기 접지 전극들은 중심축 방향으로 연장되는 홀; 및 상기 홀에 상기 제1 평면 내에서 상기 제2 방향으로 연장되어 상기 홀에 공급되는 가스를 토출하는 노즐들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 접지 전극의 연장되는 방향을 수직하게 자른 단면은 원 형상이고, 상기 전원 전극의 연장되는 방향을 수직하게 자른 단면은 원 형상일 수 있다.
본 발명의 일 실시예에 있어서, 상기 전원 전극의 일단은 상기 전력 분배부에 연결되고, 상기 전원 전극의 타단은 세라믹 재질의 절연체에 결합하여 상기 챔버의 측벽에 고정될 수 있다.
본 발명의 일 실시예에 따른 기판 처리 방법은 챔버 외부에 배치된 간접 플라즈마 소스가 제공하는 활성화된 암모니아 및 활성화된 불화 수소를 챔버 내부에 배치된 기판 상에 형성된 실리콘 산화막에 제공하는 단계; 상기 챔버를 불활성 가스로 퍼지시키는 단계; 불활성 가스, 수소(H2),산소(O2), 및 염소(Cl2) 중에서 적어도 하나를 포함하는 식각 가스를 상기 챔버에 제공하는 하는 단계; 및 상기 식각 가스가 제공된 상태에서 상기 챔버 내부를 나란히 가로지르도록 배치된 접지 전극들 사이에 배치된 전원 전극들에 전력을 공급하여 상기 접지 전극과 상기 전원 전극 사이에 생성된 플라즈마를 상기 기판에 노출시키어 상기 실리콘 산화막을 제거하는 단계를 포함한다.
본 발명의 일 실시예에 따른 기판 처리 장치는 간접 플라즈마 소스와 직접 블라즈마 소스를 순차적으로 실리콘 산화물에 적용하여 공정의 시간 단축 및 효과적인 실리콘 산화물의 제거를 가능하게 한다.
도 1은 본 발명의 일 실시예에 따른 기판 처리 장치의 간접 플라즈마 소스가 챔버에 활성종을 제공하는 공정을 설명하는 도면이다.
도 2는 도 1의 기판 처리 장치의 직접 플라즈마 소스가 동작하는 것을 설명하는 도면이다.
도 3은 도 2의 I-I'선을 따라 자른 단면도이다.
도 4는 도 3의 II-II'선을 따라 자른 단면도이다.
도 5는 도 3의 전력 분배부를 설명하는 도면이다.
도 6 및 도 7은 4층 구조의 전력 분배부 및 5층 구조의 전력 분배부를 각각 설명하는 도면이다.
본 발명의 일 실시예에 따른 기판 처리 장치는 간접 플라즈마 소스와 직접 플라즈마 소스를 포함한다. 실리콘 산화막을 제거하기 위하여 실리콘산화막을 (NH4)2SiF6 으로 치환하는 공정과 치환된 (NH4)2SiF6을 식각하는 공정이 요구된다. 간접 플라즈마 소스(remote plasma source)는 실리콘산화막을 (NH4)2SiF6 으로 치환하기 위하여 사용된다. 또한, 직접 플라즈마 소스(direct plasma source)는 (NH4)2SiF6을 식각하기 위하여 사용된다.
간접 플라즈마 소스는 기판에 직접 플라즈마를 제공하지 않고, 챔버의 외부에서 플라즈마 처리를 통하여 활성종을 발생시키고, 생성된 활성종은 상기 기판에 제공된다. 이에 따라, 상기 활성종은 상기 실리콘 산화막과 화학 반응하여 (NH4)2SiF6을 생성할 수 있다. 상기 활성종과 상기 실리콘 산화막의 화학 반응을 위한 활성화 에너지(activation energy)를 감소시키기 위하여, 간접 플라즈마 소스가 사용된다. 따라서, 간접 플라즈마 소스는 활성화된 암모니아(NH3) 및 활성화도닌 불화수소 (HF) 등의 활성종 (Radical을 만든다. 활성종과 반응한 실리콘 산화물은 (NH4)2SiF6 로 치환된다.
치환된 (NH4)2SiF6 를 분해하여 제거하기 위하여 직접 플라즈마 소스가 사용된다. 직접 플라즈마 소스는 간접 플라즈마 소스가 제공하는 활성종을 균일하게 기판에 제공하면서 1 전자 볼트(eV) 내지 20 eV의 낮은 이온 에너지를 가진 이온을 기판에 제공한다. (NH4)2SiF6은 산소와 같은 공정가스와 화학 반응하기 위하여 열 에너지로부터 활성화 에너지를 얻지 않고 상기 이온 에너지로부터 활성화 에너지를 획득할 수 있다. 이에 따라, (NH4)2SiF6은 산소와 같은 공정가스와 화학 반응하여 휘발성 물질로 분해되어 증발할 수 있다. 따라서, 1 전자 볼트(eV) 내지 20 eV의 낮은 이온 에너지를 가지면서, 상기 간접 플라즈마 소스가 제공한 활성종을 기판에 균일하게 제공할 수 있는 직접 플라즈마 소스가 요구된다.
본 발명의 일 실시예에 따른 직접 플라즈마 소스는 RF 전력을 공급받는 막대 형상의 전원 전극들과 막대 형상의 접지 전극들이 같은 평면에서 서로 나란히 배치되는 구조를 가질 수 있다. 또한, 기판은 상기 배치 평면에서 수직으로 이격되어 배치될 수 있다. 이에 따라, 상기 전원 전극과 상기 접지 전극은 활성종을 투과시킬 수 있다. 20 eV 이상의 높은 에너지를 가지는 이온은 상기 기판에 입사하지 않을 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 구성요소는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 기판 처리 장치의 간접 플라즈마 소스가 챔버에 활성종을 제공하는 공정을 설명하는 도면이다.
도 2는 도 1의 기판 처리 장치의 직접 플라즈마 소스가 동작하는 것을 설명하는 도면이다.
도 3은 도 2의 I-I'선을 따라 자른 단면도이다.
도 1 내지 도 3을 참조하면, 기판 처리 장치(100)는 챔버(110), 상기 챔버(110)의 외부에 배치되고 활성화된 암모니아 및 활성화된 불화 수소를 상기 챔버(110) 내부에 제공하는 간접 플라즈마 소소(120), 및 상기 챔버(110) 내부에 배치된 기판(114)에 이온 에너지를 제공하는 직접 플라즈마 소스(130)를 포함한다. 상기 직접 플라즈마 소스(130)는 상기 기판(114)이 배치되는 평면으로부터 수직하게 이격된 제1 방향(x 방향)과 상기 제1 방향에 수직한 제2 방향(y 방향)으로 정의되는 제1 평면에서 상기 제1 방향(x 방향)으로 나란히 연장되는 복수의 접지 전극들(134), 및 상기 접지 전극들(134) 사이에 배치되고 상기 제1 방향으로 나란히 연장되고 RF 전원(160)으로 전력을 공급받아 이웃한 접지 전극 사이에 플라즈마를 생성하는 전원 전극들(132)을 포함한다. 상기 활성화된 암모니아 및 활성화된 불화 수소는 상기 전원 전극(132)과 상기 접지 전극(134) 사이의 공간을 통하여 상기 기판(114) 상에 제공된다.
챔버(110)의 내부는 원통 구조이고 외부는 사각통 구조일 수 있다. 상기 챔버(110)는 직접 플라즈마 소스(130)가 배치되는 영역을 기준으로 상부 영역(111a)과 하부 영역(111b)으로 분리될 수 있다. 상기 챔버(110)는 도전성 물질로 형성되고, 하부 영역(111b)에는 기판 홀더(112)가 배치될 수 있다. 상기 기판 홀더(114) 상에는 기판(114)이 배치될 수 있다. 상기 기판(114)은 실리콘 산화막을 포함할 수 있다. 상기 챔버(110)는 펌핑 포트(미도시)를 포함하고, 상기 펌핑 포트를 통하여 상기 챔버(110)는 배기될 수 있다.
간접 플라즈마 소스(120)는 암모니아 가스 저장소(123)로부터 불화 수소 가스 저자장소(124)로부터 암모니아 가스 및 불화수소 가스를 제공받아 방전을 수행할 수 있다. 상기 간접 플라즈마 소스(120)는 유도 결합 플라즈마 또는 초고주파 플라즈마를 이용할 수 있다. 상기 간접 플라즈마 소스(120)는 암모니아 (NH3) 및 불화수소 (HF) 이외에 불활성 가스 저장소(125)로부터 불활성 가스를 더 공급받을 수 있다.
상기 간접 플라즈마 소스(120)는 상기 챔버(120)의 외부에 배치되고, 상기 간접 플라즈마 소스(120)가 생성한 활성화된 암모니아 (NH3) 및 활성화된 불화수소 (HF)는 가스 라인(121)을 통하여 상기 챔버(110)의 상부 영역(111a)의 중심에 공급될 수 있다. 상기 챔버(110)의 상부 영역(111a)에는 상기 간접 플라즈마 소스(120)가 제공한 활성종을 공간적으로 분배하는 활성종 가스 분배부(미도시)가 배치될 수 있다. 상기 간접 플라즈마 소스(120)는 NH3 및 HF를 제공받아 방전을 수행하여 활성화된상기 간접 플라즈마 소스(120)에 제공되는 공정 가스는 암모니아 (NH3) 및 불화수소 (HF)을 포함하고, 효과적인 방전을 위하여 10 퍼센트 내지 99 퍼센트 정도의 불활성 가스를 더 포함할 수 있다. 상기 공정 가스 유량은 10 내지 60 sccm 정도일 수 있다. 또한, 상기 간접 플라즈마 소스(120)가 상기 챔버(110)에 활성화된 암모니아 및 활성화된 불화수소를 공급하는 경우, 상기 챔버(110)의 공정 압력은 수 밀리토르(mTorr) 내지 수십 밀리토르(mTorr)로 유지될 수 있다.
상기 챔버(110)에 제공된 상기 활성화된 암모니아 (NH3) 및 활성화된 불화수소 (HF)는 실리콘 산화물과 반응하여 (NH4)2SiF6를 형성할 수 있다. 즉, 실시콘 산화물은 (NH4)2SiF6로 치환된다. 상기 치환 공정이 진행되는 동안, 상기 기판(114)의 온도는 실온일 수 있다.
퍼지 가스 분배링(122)은 상기 챔버(110)의 상부 영역(111a)의 내측면에 배치될 수 있다. 상기 퍼지 가스 분배링(122)은 링 형상이고, 균일한 간격으로 형성된 노즐을 포함할 수 있다.
불활성 가스는 상기 실리콘 산화막의 치환 공정 이후에 상기 퍼지 가스 분배링(122)을 통하여 상기 챔버(110) 내부에 제공되어 퍼지 공정을 수행할 수 있다. 이에 따라, 상기 챔버(110)에 잔류하는 상기 활성화된 암모니아 (NH3) 및 활성화된 불화수소 (HF)는 제거될 수 있다.
직접 플라즈마 소스(130)는 치환된 (NH4)2SiF6 를 분해하여 제거한다. 상기 직접 플라즈마 소스(130)는 건식 식각을 통하여 (NH4)2SiF6 을 휘발성의 기체 (N2, H20, SiF4, CO2, NH3)로 분해하여 제거한다. 이 경우, 상기 기판의 온도는 섭씨 25도 정도의 실온일 수 있다. 한편, 직접 플라즈마 소스를 사용하는 방법은 기존의 열적 방법을 사용하였을 때 (섭씨 200도)에 비하여 기판에 대한 열적 손상을 감소시킬 수 있다.
직접 플라즈마 소스(130)는 건식 식각의 과정에서 (NH4)2SiF6 을 효과적으로 분해하여 제거하고 기판 상의 다른 층(Layer)에 대한 영향을 최소화하기 위하여 대략 1 전자볼트(eV) 내지 20 eV의 이온 에너지를 가지는 플라즈마를 형성할 수 있다.
(NH4)2SiF6의 분해하기 위한 활성화 에너지는 1eV 보다 클 수 있다. 한편, 실리콘 산화물을 물리적 스퍼터링에 의하여 제거하기 위한 활성화 에너지가 대략 20 eV 보다 클 수 있다. 따라서, 본 발명의 일 실시예에 따른 직접 플라즈마 소스는 1 전자볼트 (eV) 내지 20 eV 의 이온 충격 에너지 (ion bombardment energy)를 가지는 플라즈마를 제공할 수 있다. 상기 직접 플라즈마 소스는 접지 전극들 사이에 전원 전극들이 배치된 분할 전극 구조를 가질 수 있다.
통상적으로, 평판형 축전 결합 플라즈마 소스는 전력이 공급되는 상부 전극과 상기 상부 전극에 대향하여 배치된 기판 홀더를 포함한다. 상기 기판 홀더 및 챔버 벽은 접지될 수 있다. 평판형 축전 결합 플라즈마 소스는 20 eV 이상의 높은 이온 에너지를 형성하여, 기판은 손상될 수 있다.
(NH4)2SiF6을 휘발성 물질로 분해하기 위하여, 산소(O2) 플라즈마가 사용될 있다. 산소 플라즈마는 산소 가스를 분해하여 산소 원자 및 산소 분자를 활성화시킬 수 있다. 또한, 플라즈마의 이온 에너지는 상기 (NH4)2SiF6의 화학 반응의 활성화에너지를 추가적으로 공급할 수 있다. 이에 따라, 산소 플라즈마의 도움을 받아 상기 기판의 온도가 실온으로 유지되면서, (NH4)2SiF6는 제거될 수 있다. 한편, 상기 직접 플라즈마 소스가 동작하는 동안, 상기 기판 홀더(114)는 DC 전원(117)을 통하여 소정의 양의 전압으로 변경될 수 있다. 이에 따라, 플라즈마의 플라즈마 포텐셜과 상기 기판 홀더의 전위차를 감소시킬 수 있다. 따라서, 상기 기판에 입사하는 이온의 에너지는 조절되고, 기판 손상은 감소될 수 있다.
상기 직접 플라즈마 소스(130)는 공정 가스(O2, H2, Cl2)와 불활성 가스를 사용하여 방전할 수 있다. 상기 직접 플라즈마 소스가 동작하는 동안, 상기 챔버의 압력은 수십 밀리토르(mTorr) 내지 수백 밀리토르일 수 있다.
상기 직접 플라즈마 소스(130)가 (NH4)2SiF6의 식각 공정을 수행한 후, 상기 챔버(110)는 상기 퍼지 가스 분배링(122)으로부터 공급되는 불활성 가스로 다시 퍼지될 수 있다.
한편, 본 발명의 일 실시예에 있어서, 막대 형상의 복수의 접지 전극들(134) 사이에 전원 전극(132)이 배치된 구조는 이온 에너지를 감소시킬 수 있다. 따라서, 플라즈마에 의한 기판의 손상을 감소시킬 수 있다. 또한, 전원 전극들(132) 주변에서 가속되어 기판(114)에 도달한 이온의 이온 충격 에너지는 1 eV 내지 20 eV의 범위에 있을 수 있다. 특히, 접지 전극과 전원 전극 사이의 전기장의 방향은 제1 평면에 주로 존재한다. 따라서, 가속되는 이온의 방향 및 전자의 방향은 주로 제1 평면에 존재한다. 따라서, 상기 제1 평면에서 수직으로 이격된 기판에 입사하는 이온에너지는 z축 성분을 거의 가지지 않는다. 따라서, 상기 기판에 입사하는 이온의 에너지는 쉬스(sheath)에 의한 전위차에 의하여 주어진다. 한편, 상기 쉬스의 전위차는 상기 DC 전원(117)을 통하여 조절될 수 있다.
상기 직접 플라즈마 소스(130)는 접지 전극들(134) 및 상기 접지 전극들(134) 사이에 배치되는 전원 전극들(132)을 포함한다.
상기 접지 전극(134)은 상기 기판(114)이 배치되는 평면에서 수직으로 이격된 평면에서 제1 방향(x축 방향)으로 연장되도록 배치된다. 이웃한 접지 전극들(134) 사이의 거리는 일정할 수 있다. 상기 접지 전극(134)은 원기둥 형상일 수 있고, 상기 접지 전극(134)은 그 내부에 상기 제1 방향으로 연장되는 홀(135)을 포함할 수 있다. 노즐(136)은 상기 홀(135)과 연결되고 상기 제1 방향에 수직하고 상기 제1 평면에 배치되는 양의 제2 방향 및 음의 제2 방향으로 연장될 수 있다. 상기 노즐(136)은 상기 제1 방향을 따라 주기적으로 배치될 수 있다.
상기 접지 전극들(134)은 중심축 방향으로 연장되는 홀(135), 및 상기 홀(135)에 상기 제1 평면 내에서 상기 제1 방향에 수직한 제2 방향으로 연장되어 상기 홀(135)에 공급되는 가스를 토출하는 노즐들(136)을 포함한다.
상기 접지 전극(134)이 노출되는 길이는 상기 접지 전극(134)의 위치에 따라 변경될 수 있다. 구체적으로, 4 개의 접지 전극(134)은 상기 챔버(110)를 가로지르도록 배치되며, 중심에 배치되는 2 개의 접지 전극(134b,134c)의 길이는 상기 챔버(110)의 내경과 실질적으로 동일할 수 있다. 한편, 가장 자리에 배치되는 접지 전극(134a,134d)의 길이는 상기 중심에 배치되는 2 개의 접지 전극(134b,134c)의 길이보다 작을 수 있다.
접지 전극(134)의 양단은 상기 챔버(110)의 측면에 형성된 홈에 삽입될 수 있다. 상기 접지 전극(134)의 상기 홀(135)에 가스 공급 라인(139)이 연결될 수 있다. 이에 따라, 공급된 식각 가스는 상기 홀(135) 및 노즐(136)을 통하여 상기 전원 전극을 향하여 토출될 수 있다. 상기 접지 전극(134)을 통하여 공급되는 식각 가스는 불활성 가스(Ar, He, Ne, Xe) 및 공정 가스(H2, O2, Cl2)를 포함할 수 있다. 상기 접지 전극(134)의 연장되는 방향을 수직하게 자른 단면은 원 형상일 수 있다.
전원 전극들(132)은 상기 접지 전극들(134) 사이에 배치되고 상기 제1 방향으로 나란히 연장된다. 상기 전원 전극들(132)은 RF 전원(160)으로 전력을 공급받아 이웃한 접지 전극(134) 사이에 플라즈마를 생성할 수 있다. 전원 전극(132)의 길이는 위치에 따라 서로 다를 수 있다. 상기 챔버(110)의 중심을 가로지르는 전원 전극(132b)의 노출된 길이는 상기 챔버(110)의 중심에서 이격되어 상기 챔버(110)를 가로지르는 전원 전극(132a,132c)의 길이보다 클 수 있다. 상기 전원 전극들(132) 사이의 간격은 일정할 수 있다. 이에 따라, 상기 전원 전극(132)과 상기 접지 전극(134) 사이의 수직 거리는 일정할 수 있다.
또한, 상기 전원 전극들(132)은 상기 제1 방향으로 나란히 연장될 수 있다. 상기 전원 전극들(132)은 원기둥 형상일 수 있다. 상기 전원 전극(132)의 일단은 연결 수단(242)을 통하여 상기 전력 분배부(140)에 연결되고, 상기 전원 전극(132)의 타단은 세라믹 재질의 절연체(137)에 결합하여 상기 챔버(110)의 측벽에 고정될 수 있다. 상기 절연체(137)는 상기 챔버(110)의 측면에 형성된 홈에 삽입되어 고정될 수 있다. 상기 절연체(137)와 상기 전원 전극(132)의 타단은 블레이징(brazing) 기술을 통하여 접합될 수 있다. 이에 따라, 상기 전원 전극(132)의 타단과 챔버(110)의 측벽 사이의 방전이 억제될 수 있다. 상기 전원 전극(132)의 연장되는 방향을 수직하게 자른 단면은 원 형상일 수 있다.
상기 절연체(137)는 내부에 관통홀을 포함하고, 냉매는 상기 관통홀을 흐를 수 있다. 세라믹 파이프(138)는 상기 전원 전극(132)의 일단에 삽입될 수 있다. 상기 세라믹 파이프(138)는 상기 챔버(110)에 형성된 홈에 삽입되어 상기 전원 전극(132)과 상기 챔버(110) 측벽 사이의 방전을 억제할 수 있다.
상기 전원 전극(132) 내부에는 제1 방향으로 연장되는 유체 통로를 포함할 수 있다. 상기 유체 통로를 통하여 냉매가 흐를 수 있다. 이웃한 전원 전극들을 흐르는 냉매는 서로 직렬 연결될 수 있다. 상기 전원 전극을 흐르는 냉매는 전원 전극을 차례로 통과하여 상기 챔버(110) 밖으로 배출된다.
RF 전원(160)의 주파수는 수 MHz 내지 수백 MHz일 수 있다. 상기 RF 전원(150)의 출력은 임피던스 매칭 네트워크(150)를 통하여 전력 분배부(140)에 제공된다.
도 4는 도 3의 II-II'선을 따라 자른 단면도이다.
도 5는 도 3의 전력 분배부를 설명하는 도면이다.
도 3 내지 도 5를 참조하면, 전력 분배부(140)는 동축 케이블 구조를 가질 수 있다. 전력 분배부(130)는 내부 도전 라인(145), 상기 내부 도전 라인(145)을 감싸는 유전체층(144), 및 상기 유전체층(144)을 감싸는 외피 도전 라인(13)을 포함할 수 있다. 상기 내부 도전 라인(145)은 원형 파이프 형상일 수 있다. 상기 외피 도전 라인은 사각 파이프 형상일 수 있다.
상기 전력 분배부(139)는 상기 전원 전극들(132)에 전력을 분배할 수 있다. 상기 전원 전극들(132)은 RF 전원(160)에 대하여 병렬 연결될 수 있다. 상기 RF 전원(160)은 상기 전력 분배부(140)에 RF 전력을 공급할 수 있다.
상기 전력 분배부(340)는 이웃한 서로 다른 층들을 연결하는 층간 배선들(341a,342a) 및 동일한 층에 배치된 층간 배선(341a,342a)을 연결하는 연결 배선들(341b, 342b)을 포함할 수 있다. 상기 층간 배선(341a,342a)의 층수는 상기 전원 전극들의 개수(N)이고, 상기 연결 배선(341b, 342b)의 층수는 N-1 개이다. 연결 배선(341b, 342b)은 바로 아래 층의 층간 배선들을 모두 연결한다. 층간 배선(341a,342a)은 상기 층간 배선의 바로 아래의 층간 배선의 개수보다 하나 작은 수로 바로 아래의 연결 배선을 균등 분할한 위치에 배치된다. 상기 층간 배선의 층수는 3 층 이상일 수 있다. 가장 하부의 층간 배선(341a)은 전원 전극들(132)에 각각 연결된다.
이웃한 상기 전원 전극들 사이의 간격(d=λ/(2N))은 상기 RF 전원의 반 파장(λ/2)을 전원 전극의 개수(N)로 나눈 것일 수 있다.
상기 전력 분배부(340)는 이웃한 서로 다른 층들을 연결하는 층간 배선(341a, 342a, 343a) 및 동일한 층에 배치된 층간 배선을 연결하는 연결 배선(341b, 342b)을 포함할 수 있다. 최하부의 층간 배선(341a)은 전원 전극들(132)에 일대일로 연결될 수 있다. 상기 층간 배선은 동일한 방향으로 연장되고, 상기 연결 배선은 상기 층간 배선에 수직한 방향으로 연장될 수 있다.
상기 층간 배선(341a, 342a, 343a)의 층수는 상기 전원 전극들의 개수(N)이고, 상기 연결 배선(341b, 342b)의 층수는 N-1 개일 수 있다. 상기 연결 배선(341b)은 바로 아래의 층간 배선(341a)을 모두 연결할 수 있다. 상기 층간 배선(342a)은 바로 아래의 연결 배선(341b)을 상기 층간 배선(341b) 하부의 층간 배선(341a)의 개수보다 하나 작은 수로 균등 분할된 위치에 배치될 수 있다.
제1 층간 배선(341a)은 상기 전원 전극(132)에 일대일로 동일한 길이를 가지고 연결될 수 있다. 상기 제1 연결 배선(341b)은 상기 제1 층간 배선(341a)을 모두 직선으로 연결할 수 있다. 상기 제2 층간 배선(342a)은 상기 제1 연결 배선(341b)을 2 등분하고, 각 분할된 영역의 중심에 배치될 수 있다. 제2 연결 배선(342b)은 상기 제2 층간 배선(342a)을 직선으로 연결할 수 있다. 제3 층간 배선(343a)은 상기 제2 연결 배선(342b)의 중심에 연결될 수 있다.
상기 전력 분배부(340)는 동일한 사각형을 밀집하여 적층한 계단형 탑 형태일 수 있다. 상기 전력 분배부(340)는 내부 도전 라인과 외부 도전 라인을 포함한다. 상기 전력 분배부(340)의 말단의 외부 도전 라인은 상기 챔버(110)에 연결되고, 상기 전력 분배부(340)의 말단의 상기 내부 도전 라인은 상기 전원 전극(132)에 연결된다. 상기 내부 도전 라인은 파이프 형상을 가질 수 있으며, 상기 내부 도전 라인의 내부에는 냉매가 흐를 수 있다.
상기 전력 분배부(130)를 냉각하기 위하여, 냉매는 최상우 층간 배선을 통하여 공급되고, 냉매는 그 하부의 연결 배선 및 층간 배선을 통하여 전원 전극에 제공될 수 있다. 상기 전원 전극에 공급된 냉매는 순차적으로 모든 전원 전극을 통과하여 외부로 배출될 수 있다. 한편, 일부의 전원 전극을 통과한 냉매는 다시 상기 전력 분배부(130)에 제공되고, 상기 냉매는 상기 전력 분배부(130)의 일부를 통과하여 다른 전원 전극에 공급될 수 있다.
본 발명의 일 실시예에 따른 기판 처리 방법은 챔버 외부에 배치된 간접 플라즈마 소스가 제공하는 활성화된 암모니아 및 활성화된 불화 수소를 챔버 내부에 배치된 기판 상에 형성된 실리콘 산화막에 제공하는 단계; 상기 챔버를 불활성 가스로 퍼지시키는 단계; 불활성 가스, 수소(H2),산소(O2), 및 염소(Cl2) 중에서 적어도 하나를 포함하는 식각 가스를 상기 챔버에 제공하는 하는 단계; 및 상기 식각 가스가 제공된 상태에서 상기 챔버 내부를 나란히 가로지르도록 배치된 접지 전극들 사이에 배치된 전원 전극들에 전력을 공급하여 상기 접지 전극과 상기 전원 전극 사이에 생성된 플라즈마를 상기 기판에 노출시키어 상기 실리콘 산화막을 제거하는 단계를 포함한다.
간접 플라즈마 소스에 의하여 실리콘 산화물이 (NH4)2SiF6 로 치환되는 층의 두께는 유한하다. 따라서, 위의 공정을 반복하는 경우, 실리콘 산화막의 식각 속도는 분당 5 나노미터(nm) 내지 100 nm/min일 수 있다.
도 6 및 도 7은 4층 구조의 전력 분배부 및 5층 구조의 전력 분배부를 각각 설명하는 도면이다.
도 6 및 도 7을 참조하면, 상기 전력 분배부(340)는 이웃한 서로 다른 층들을 연결하는 층간 배선들 및 동일한 층에 배치된 층간 배선을 연결하는 연결 배선들을 포함할 수 있다. 상기 층간 배선의 층수는 상기 전원 전극들의 개수(N)이고, 상기 연결 배선의 층수는 N-1 개이다. 연결 배선은 바로 아래 층의 층간 배선들을 모두 연결한다. 층간 배선은 상기 층간 배선의 바로 아래의 층간 배선의 개수보다 하나 작은 수로 바로 아래의 연결 배선을 균등 분할한 위치에 배치된다. 상기 층간 배선의 층수는 3 층 이상일 수 있다. 가장 하부의 층간 배선은 전원 전극들(132)에 각각 연결된다.
이상에서는 본 발명을 특정의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 이러한 실시예에 한정되지 않으며, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 특허청구범위에서 청구하는 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 실시할 수 있는 다양한 형태의 실시예들을 모두 포함한다.
120: 간접 플라즈마 소스
130: 직접 플라즈마 소스
132: 전원 전극
134: 접지 전극
140: 전력 분배부

Claims (8)

  1. 챔버;
    상기 챔버의 외부에 배치되고 활성화된 암모니아 및 활성화된 불화 수소를 상기 챔버 내부의 기판 상의 실리콘 산화막에 제공하는 간접 플라즈마 소스; 및
    식각 가스를 이온화시켜 상기 챔버 내부에 배치된 기판 상에 상기 실리콘 산화막에 이온 에너지를 제공하는 직접 플라즈마 소스를 포함하고,
    상기 직접 플라즈마 소스는:
    상기 기판이 배치되는 평면으로부터 수직하게 이격된 제1 방향과 상기 제1 방향에 수직한 제2 방향으로 정의되는 제1 평면에서 상기 제1 방향으로 나란히 연장되는 복수의 접지 전극들; 및
    상기 접지 전극들 사이에 배치되고 상기 제1 방향으로 나란히 연장되고 RF 전원으로 전력을 공급받아 이웃한 접지 전극 사이에 플라즈마를 생성하는 전원 전극들을 포함하고,
    상기 활성화된 암모니아 및 활성화된 불화 수소는 상기 전원 전극과 상기 접지 전극 사이의 공간을 통하여 상기 기판 상에 제공되는 것을 특징으로 하는 기판 처리 장치.
  2. 제 1 항에 있어서,
    동축 케이블 구조를 가지고 상기 전원 전극들에 전력을 분배하는 전력 분배부; 및
    상기 전력 분배부에 전력을 공급하는 RF 전원을 더 포함하는 것을 특징으로 하는 기판 처리 장치.
  3. 제 2 항에 있어서,
    상기 전력 분배부는:
    이웃한 서로 다른 층들을 연결하는 층간 배선들 및 동일한 층에 배치된 층간 배선을 연결하는 연결 배선들을 포함하고,
    상기 층간 배선의 층수는 상기 전원 전극들의 개수(N)이고,
    상기 연결 배선의 층수는 N-1 개이고,
    연결 배선은 바로 아래 층의 층간 배선들을 모두 연결하고,
    층간 배선은 상기 층간 배선의 바로 아래의 층간 배선의 개수보다 하나 작은 수로 바로 아래의 연결 배선을 균등 분할한 위치에 배치되고,
    상기 층간 배선의 층수는 3 층 이상인 것을 특징으로 하는 기판 처리 장치.
  4. 제 2 항에 있어서,
    상기 전력 분배부는 동일한 사각형을 밀집하여 계단형으로 적층한 탑 형태인 것을 특징으로 하는 기판 처리 장치.
  5. 제1 항에 있어서,
    상기 접지 전극들은:
    중심축 방향으로 연장되는 홀; 및
    상기 홀에 상기 제1 평면 내에서 상기 제2 방향으로 연장되어 상기 홀에 공급되는 가스를 토출하는 노즐들을 포함하는 것을 특징으로 하는 기판 처리 장치.
  6. 제1 항에 있어서,
    상기 접지 전극의 연장되는 방향을 수직하게 자른 단면은 원 형상이고,
    상기 전원 전극의 연장되는 방향을 수직하게 자른 단면은 원 형상인 것을 특징으로 하는 기판 처리 장치.
  7. 제1 항에 있어서,
    상기 전원 전극의 일단은 상기 전력 분배부에 연결되고,
    상기 전원 전극의 타단은 세라믹 재질의 절연체에 결합하여 상기 챔버의 측벽에 고정되는 것을 특징으로 하는 기판 처리 장치.
  8. 챔버 외부에 배치된 간접 플라즈마 소스가 제공하는 활성화된 암모니아 및 활성화된 불화 수소를 챔버 내부에 배치된 기판 상에 형성된 실리콘 산화막에 제공하여 (NH4)2SiF6를 생성하는 단계;
    상기 챔버를 불활성 가스로 퍼지시키는 단계;
    불활성 가스, 수소(H2),산소(O2), 및 염소(Cl2) 중에서 적어도 하나를 포함하는 식각 가스를 상기 챔버에 제공하는 하는 단계; 및
    상기 식각 가스가 제공된 상태에서 상기 챔버 내부를 나란히 가로지르도록 배치된 접지 전극들 사이에 배치된 전원 전극들에 전력을 공급하여 상기 접지 전극과 상기 전원 전극 사이에 생성된 플라즈마를 상기 기판에 노출시키어 상기 (NH4)2SiF6을 제거하는 단계를 포함하는 것을 특징으로 하는 기판 처리 방법.


KR1020120136023A 2012-11-28 2012-11-28 기판 처리 장치 및 기판 처리 방법 KR101379701B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120136023A KR101379701B1 (ko) 2012-11-28 2012-11-28 기판 처리 장치 및 기판 처리 방법
US14/082,823 US20140148014A1 (en) 2012-11-28 2013-11-18 Substrate processing apparatus and substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120136023A KR101379701B1 (ko) 2012-11-28 2012-11-28 기판 처리 장치 및 기판 처리 방법

Publications (1)

Publication Number Publication Date
KR101379701B1 true KR101379701B1 (ko) 2014-04-01

Family

ID=50656136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120136023A KR101379701B1 (ko) 2012-11-28 2012-11-28 기판 처리 장치 및 기판 처리 방법

Country Status (2)

Country Link
US (1) US20140148014A1 (ko)
KR (1) KR101379701B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101577272B1 (ko) 2014-12-31 2015-12-14 (주)젠 롤투롤 공정을 위한 플라즈마 처리장치
KR20160018152A (ko) * 2014-08-08 2016-02-17 엘아이지인베니아 주식회사 플라즈마 처리장치용 플라즈마 발생모듈

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5648349B2 (ja) * 2009-09-17 2015-01-07 東京エレクトロン株式会社 成膜装置
US9870921B2 (en) * 2015-09-22 2018-01-16 Applied Materials, Inc. Cleaning method
JP6692202B2 (ja) * 2016-04-08 2020-05-13 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR101850895B1 (ko) * 2017-01-03 2018-04-20 한국표준과학연구원 플라즈마 발생 장치
JP2023503578A (ja) 2019-11-27 2023-01-31 アプライド マテリアルズ インコーポレイテッド 複数のプラズマユニットを有する処理チャンバ
CN115004329A (zh) 2019-11-27 2022-09-02 应用材料公司 用于选择性间隙填充的双等离子体预清洁

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110046295A (ko) * 2009-10-28 2011-05-04 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치
KR20120034341A (ko) * 2010-10-01 2012-04-12 주식회사 원익아이피에스 기판처리장치의 세정방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3844274B2 (ja) * 1998-06-25 2006-11-08 独立行政法人産業技術総合研究所 プラズマｃｖｄ装置及びプラズマｃｖｄ方法
JP4120546B2 (ja) * 2002-10-04 2008-07-16 株式会社Ｉｈｉ 薄膜形成方法及び装置並びに太陽電池の製造方法及び装置並びに太陽電池
WO2004107394A2 (ja) * 2003-05-27 2004-12-09 Matsushita Electric Works, Ltd. プラズマ処理装置、プラズマ生成用の反応器の製造方法、及びプラズマ処理方法
JP4324205B2 (ja) * 2007-03-30 2009-09-02 三井造船株式会社 プラズマ生成装置およびプラズマ成膜装置
CN102150237A (zh) * 2008-07-14 2011-08-10 联合太阳能奥沃尼克有限责任公司 用于提高在基底上所加工材料均匀性的沉积装置和使用该装置的方法
KR100938782B1 (ko) * 2009-07-06 2010-01-27 주식회사 테스 플라즈마 발생용 전극 및 플라즈마 발생장치
KR20120002795A (ko) * 2010-07-01 2012-01-09 주성엔지니어링(주) 피딩라인의 차폐수단을 가지는 전원공급수단 및 이를 포함한 기판처리장치
US20120180954A1 (en) * 2011-01-18 2012-07-19 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US20120279943A1 (en) * 2011-05-03 2012-11-08 Applied Materials, Inc. Processing chamber with cooled gas delivery line

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110046295A (ko) * 2009-10-28 2011-05-04 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치
KR20120034341A (ko) * 2010-10-01 2012-04-12 주식회사 원익아이피에스 기판처리장치의 세정방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160018152A (ko) * 2014-08-08 2016-02-17 엘아이지인베니아 주식회사 플라즈마 처리장치용 플라즈마 발생모듈
KR101640094B1 (ko) * 2014-08-08 2016-07-18 인베니아 주식회사 플라즈마 처리장치용 플라즈마 발생모듈
KR101577272B1 (ko) 2014-12-31 2015-12-14 (주)젠 롤투롤 공정을 위한 플라즈마 처리장치

Also Published As

Publication number Publication date
US20140148014A1 (en) 2014-05-29

Similar Documents

Publication Publication Date Title
KR101379701B1 (ko) 기판 처리 장치 및 기판 처리 방법
US11024486B2 (en) Semiconductor processing systems having multiple plasma configurations
KR102114002B1 (ko) 다수의 유동 경로들을 사용한 라디칼 케미스트리 조절 및 제어
US10424485B2 (en) Enhanced etching processes using remote plasma sources
US10192751B2 (en) Systems and methods for ultrahigh selective nitride etch
KR102586618B1 (ko) 고 종횡비 비아들의 세정
US9165786B1 (en) Integrated oxide and nitride recess for better channel contact in 3D architectures
US8921234B2 (en) Selective titanium nitride etching
US9412608B2 (en) Dry-etch for selective tungsten removal
TWI618144B (zh) 氮化鈦之選擇性移除
WO2014113177A1 (en) Dry-etch for selective tungsten removal
TW201919127A (zh) 改良之金屬接觸定位結構
US9779954B2 (en) Method for etching silicon layer and plasma processing apparatus
TW202125627A (zh) 形成氣隙的系統及方法
JP6662249B2 (ja) 基板処理装置及び基板処理方法
JP2005260186A (ja) プラズマプロセス装置
KR20240027794A (ko) 반도체 처리 챔버 어댑터
ITMI20000065A1 (it) Processo di attacco a bassa velocita' di rimozione nella fabbricazione di dispositivi integrati a semiconduttore utilizzante una camera atta

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170206

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 6