TW201533796A - 蝕刻方法、蝕刻裝置及記憶媒體 - Google Patents

蝕刻方法、蝕刻裝置及記憶媒體 Download PDF

Info

Publication number
TW201533796A
TW201533796A TW103130573A TW103130573A TW201533796A TW 201533796 A TW201533796 A TW 201533796A TW 103130573 A TW103130573 A TW 103130573A TW 103130573 A TW103130573 A TW 103130573A TW 201533796 A TW201533796 A TW 201533796A
Authority
TW
Taiwan
Prior art keywords
gas
reaction product
chamber
wafer
heating
Prior art date
Application number
TW103130573A
Other languages
English (en)
Inventor
Yusuke Muraki
Shigeru Kasai
Tomohiro Suzuki
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201533796A publication Critical patent/TW201533796A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)

Abstract

在同一腔室內進行變質工程和加熱工程之氧化矽膜之蝕刻處理中，提升處理量。 一種氧化矽膜之蝕刻方法，具有：對氧化矽膜之表面供給含鹵元素之氣體及含鹼性氣體之混合氣體，並使氧化矽膜變質而生成反應生成物之變質工程；和加熱反應生成物而予以除去的加熱工程，其中，在同一腔室內進行變質工程和加熱工程，在加熱工程中，藉由選擇性加熱反應生成物之加熱手段，加熱反應生成物。

Description

蝕刻方法、蝕刻裝置及記憶媒體
本發明係關於對氧化矽膜進行乾蝕刻之蝕刻方法、蝕刻裝置及記憶媒體。
在半導體裝置之製造過程中，所知的有不使用電漿對存在於半導體晶圓(以下，稱為「晶圓」)之表面的氧化矽膜進行乾蝕刻的方法(參照專利文獻1)。如此之乾蝕刻方法具有使氧化矽膜變質而生成反應生成物之變質工程，和加熱該反應生成物而使氣化(昇華)之加熱工程，藉由順序進行該些工程，蝕刻氧化矽膜。
具體而言，首先使收納有晶圓之變質工程用腔室之內部成為接近於真空狀態之低壓狀態，並一面將晶圓調溫至特定溫度，一面對腔室內供給例如含氟化氫氣體(HF氣體)和氨氣(NH3氣體)之混合氣體而使氧化矽膜變質成反應生成物。之後，將晶圓從變質工程用腔室搬運至加熱工程用腔室，並藉由加熱被形成在氧化矽膜之反應生成物而使昇華，蝕刻氧化矽膜。
當氧化膜之變質(反應生成物之生成)從氧 化膜之表面進行至某程度之深度時，成為飽和狀態(Saturation)，具有不會進行更深的性質。即是，藉由一次之變質工程及加熱工程可以蝕刻之蝕刻量有一定限度，為了取得期待之蝕刻量，必須重覆進行複數變質工程和加熱工程。
因此，在以往之方法中，在變質工程用腔室和加熱工程用腔室之間，必須重覆搬運晶圓，僅晶圓之搬運時間之部分就降低了處理量。
為了減少重覆進行變質工程和加熱工程之次數，如專利文獻1所記載般之蝕刻方法般，也有在變質工程中調節因應氧化矽膜之種類的調溫或導入至腔室內之氟化氫氣體之分壓的方法。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2007-180418號公報
但是，即使在專利文獻1所記載之蝕刻方法中，在不同之腔室進行變質工程和加熱工程之情形並不改變，依然會有因晶圓之搬運時間而引起處理量下降。
另外，在同一腔室進行變質工程和加熱工程之時，由於變質工程和加熱工程之處理溫度不同，晶圓調 溫耗時，蝕刻處理全體所需之時間變長。尤其，由於加熱工程後之晶圓處於高溫度狀態(200℃左右)，故於加熱工程後再次進行變質工程之時，晶圓之冷卻耗時。因此，至氧化矽膜之變質處理開始為止之時間變長，其結果，處理量下降。
本發明係鑒於上述情形而創作出，以在同一腔室內進行變質工程和加熱工程之氧化矽膜之蝕刻處理中，提升處理量為目的。
為了解決上述課題，本發明係一種氧化矽膜之蝕刻方法，具有：對氧化矽膜之表面供給含鹵元素之氣體及含鹼性氣體之混合氣體，並使上述氧化矽膜變質而生成反應生成物之變質工程；和加熱上述反應生成物而予以除去的加熱工程，其特徵在於：在同一腔室內進行上述變質工程和上述加熱工程，在上述加熱工程中，藉由選擇性加熱上述反應生成物之加熱手段，加熱上述反應生成物。
若藉由本發明時，在加熱工程中，可以不使基板溫度上升而選擇性地加熱反應生成物。
在此，使存在於基板之表面的氧化矽膜變質而生成反應生成物之處理，係例如COR(Chemical Oxide Removal)處理(化學性氧化物除去處理)。COR處理係藉由對基板供給含鹵元素之氣體和鹼性氣體當作處理氣體，使基板上之氧化矽膜和處理氣體化學反應，生成反應 生成物。含鹵元素之氣體為例如HF氣體、F2氣體、NF3氣體、CH3F氣體、SF6氣體、ClF3氣體，鹼性氣體為例如NH3氣體，此時主要生成含氟矽酸銨((NH4)2SiF6)或水分(H2O)之反應生成物。再者，加熱除去反應生成物之處理係例如PHT(Post Heat Treatment)處理。PHT處理係加熱施予COR處理之後的反應生成物，而使氟矽酸銨等之反應生成物氣化(昇華)之處理。
再者，藉由本發明之另外觀點係一種氧化矽膜之蝕刻裝置，具備：被構成可減壓之腔室，和在上述腔室內載置基板之載置台，和對上述腔室內供給含鹵元素之氣體及含鹼性氣體之混合氣體的混合供給路，其特徵在於：在使上述氧化矽膜變質而生成反應生成物之上述腔室內，設置選擇性加熱上述反應生成物的加熱裝置
並且，若藉由本發明時，提供記憶媒體，為記錄有可藉由處理系統之控制電腦而實行之程式的記憶媒體，上述程式藉由上述控制電腦被實行，使上述處理系統進行上述中之任一的蝕刻方法。
若藉由本發明時，藉由在同一腔室內進行變質工程和加熱工程，可以省略以往所需之變質工程用腔室和加熱工程用腔室之間的晶圓之搬運動作。再者，因在加熱工程中，可以不使基板溫度上升而加熱反應生成物，故可以縮短於加熱工程後再次進行變質工程之時的調溫時 間。其結果，可以提升處理量。
W‧‧‧晶圓
1‧‧‧處理系統
3‧‧‧裝載鎖定室
5‧‧‧蝕刻裝置
8‧‧‧控制電腦
40‧‧‧腔室
41‧‧‧處理室
42‧‧‧載置台
43‧‧‧氣體供給機構
44‧‧‧排氣機構
52‧‧‧噴淋頭
53‧‧‧搬入搬出口
54‧‧‧閘閥
55‧‧‧溫度調節器
61‧‧‧氟化氫氣體供給路
62‧‧‧氨氣供給路
63‧‧‧氬氣供給路
64‧‧‧氮氣供給路
71‧‧‧氟化氫氣體供給源
72‧‧‧流量調整閥
73‧‧‧氨氣供給源
74‧‧‧流量調整閥
75‧‧‧氬氣供給源
76‧‧‧流量調整閥
77‧‧‧氮氣供給源
78‧‧‧流量調整閥
82‧‧‧開關閥
83‧‧‧排氣泵
85‧‧‧排氣路
100‧‧‧遠端電漿生成裝置
101‧‧‧導波管
102‧‧‧微波產生裝置
103‧‧‧電漿導入路
104‧‧‧氣體供給噴嘴
110‧‧‧混合氣體供給噴嘴
111‧‧‧透過窗
112‧‧‧紅外線鹵素燈
113‧‧‧電源
114‧‧‧升降銷
圖1為表示進行BPSG膜之蝕刻之前的晶圓表面之構造的概略縱剖面圖。
圖2為處理系統之概略俯視圖。
圖3為表示蝕刻裝置之構成的概略圖。
圖4表示COR處理後之晶圓之狀態的概略縱剖面圖。
圖5表示PHT處理後之晶圓之狀態的概略縱剖面圖。
圖6為表示與另外之實施型態有關之蝕刻裝置之構成的概略圖。
圖7為表示氟矽酸銨之紅外線吸收光譜之圖示。
圖8為表示與另外之實施型態有關之蝕刻裝置之構成的概略圖。
圖9為與另外的實施型態有關之處理系統之概略俯視圖。
以下，說明本發明之最佳實施型態。首先，針對與本實施型態有關之蝕刻方法而被處理之基板之一例的半導體晶圓之構造進行說明。圖1為形成當作半導體裝 置之DRAM(Dynamic Random Access Memory)之途中的晶圓W之概略剖面圖，表示晶圓W之表面(裝置形成面)之一部分。晶圓W為構成被形成在例如略圓盤形之薄板狀之矽晶圓，在Si(矽)層之表面上，形成屬於絕緣膜之BPSG(Boron-Doped Phospho Silicate Glass)膜。BPSG為加入有硼(B)和磷(P)之氧化矽膜(二氧化矽(SiO2))。該BPSG膜係在CVD(Chemical Vapor Deposition)裝置等中藉由熱CVD法被形成在晶圓W之表面上的CVD系的氧化矽膜。
在BPSG膜之上面兩個並列地設置有具有閘極電極之閘極部G。各閘極部G具備有閘極電極、硬遮罩(HM)層及側壁部(side wall)。閘極電極例如為Poly-Si(多晶矽)層，在BPSG膜之上面排列而形成。在各Poly-Si層之上面，形成例如WSi(鎢矽化物)層。HM層係由例如SiN(氮化矽)等之絕緣體所構成，分別形成在各WSi層之上面。側壁部例如為SiN膜等之絕緣體，被形成分別覆蓋各Poly-Si層、WSi層及HM層之兩側面。該SiN膜之下端部被形成至與BPSG膜之上面接觸之位置。
並且，在BPSG膜之上方，以覆蓋BPSG膜及兩個閘極部G全體之方式，形成例如HDP-SiO2(氧化矽膜)。該HDP-SiO2膜為使用偏壓高密度電漿CVD法(HDP-CVD法)而被形成之CVD系之氧化矽膜(電漿CVD氧化膜)，當作層間絕緣膜被使用。並且，HDP- SiO2膜和BPSG膜皆為CVD系氧化膜，HDP-SiO2膜比起BPSG膜，為密度較高，較硬的材料。在HDP-SiO2膜之表面未形成膜，成為露出之狀態。
在HDP-SiO2膜中，於兩個閘極部G彼此之間(被形成在各閘極部G之SiN膜彼此之間)，形成有觸孔H。觸孔H被形成從HDP-SiO2膜之表面貫通至BPSG膜之表面。在觸孔H之內部側方，使各閘極部G之HM層之上面之一部分，及被設置成互相相向之SiN膜分別露出，在觸孔H之底部，使BPSG膜之表面露出。再者，觸孔H藉由例如電漿蝕刻等，對閘極部G之SiN膜及HM層選擇(各向異性)蝕刻HDP-SiO2膜而形成。
接著，針對對上述晶圓W進行被露出於觸孔H之底部的BPSG膜之蝕刻處理的處理系統予以說明。圖2所示之處理系統1具有使晶圓W對處理系統1搬入搬出之搬入搬出部2、與搬入搬出部2鄰接而設置之兩個裝載鎖定室3、分別與各裝載鎖定室3鄰接設置，進行當作變質工程之COR(Chemical Oxide Removal)處理工程及當作加熱工程之PHT(Post Heat Treatment)處理工程之蝕刻裝置5、對處理系統1之各部供給控制命令的控制電腦8。
搬入搬出部2具有搬運室12，其在內部設置搬運構成例如略圓盤形狀之晶圓W之第1晶圓搬運機構11。晶圓搬運機構11具有略水平地保持晶圓W之兩個搬運臂11a、11b。在搬運室12之側方具備有例如3個複數 片排列晶圓W而載置可收容之載體13a的載置台13。再者，配置有使晶圓W旋轉而光學性地求出偏心量而進行定位之定位器14。
在如此之搬入搬出部2中，晶圓W藉由搬運臂11a、11b而被保持，藉由晶圓搬運裝置11之驅動而在略水平面內旋轉及直行移動或升降，藉此被搬運至期待位置。然後，藉由搬運臂11a、11b分別對載置台10上之載體13a、定位器14、裝載鎖定室3進退，而被搬入搬出。
各裝載鎖定室3在與搬運室12之間分別具有閘閥16之狀態下，分別與搬運室12連結。在各裝載鎖定室3內，設置有搬運晶圓W之第2晶圓搬運機構17。晶圓搬運機構17具有略水平地保持晶圓W之搬運臂17a。再者，裝載鎖定室3可抽真空。
在如此之裝載鎖定室3中，晶圓W藉由搬運臂17a而被保持，藉由晶圓搬運機構17之驅動而在略水平面內旋轉及直行移動或升降，藉此被搬運。然後，藉由搬運臂17a對縱列連結於各裝載鎖定室3之蝕刻裝置5做進退，藉此使晶圓W相對於蝕刻裝置5被搬入搬出。
如圖3所示般，蝕刻裝置5具備密閉構造之腔室40，腔室40之內部成為收納晶圓W之處理室(處理空間)41。在腔室40之內部設置有在使晶圓W成為略水平之狀態下予以載置的載置台42。再者，在蝕刻裝置5，設置有對處理室41供給氣體之氣體供給機構43、使處理室41內予以排氣之排氣機構44。
在腔室40之側壁部設置有用以使晶圓W搬入搬出至處理室41內之搬入搬出口53，設置有使該搬入搬出口53開關之閘閥54。處理室41在與裝載鎖定室3之間分別具有閘閥54之狀態下，被連結於裝載鎖定室3。
在腔室40之上部設置有生成被供給之氣體之電漿的遠端電漿生成裝置100。遠端電漿生成裝置100連接有傳播微波之導波管101，導波管101連接有使微波產生之微波產生裝置102。在遠端電漿生成裝置100和腔室40之間設置有電漿導入路103。並且，微波之產生方式並不特別限定，使用磁控管或激勵器等。
載置台42在俯視觀看下構成略圓形，被固定在腔室40之底部。在載置台42之內部，設置有調節載置台42之溫度的溫度調節器55。溫度調節器55具備使例如調溫用之液體(例如水等)循環之管路，藉由與在如此之管路內流通之液體進行熱交換，調節載置台42之上面之溫度，並且，藉由在載置台42和載置台42上之晶圓W之間進行熱交換，調節晶圓W之溫度。並且，溫度調節器55並不限定於此，即使例如利用電阻熱而加熱載置台42及晶圓W之電加熱器等亦可。
氣體供給機構43具備有供給氟化氫氣(HF)之氟化氫氣體供給路61、供給氨氣(NH3)之氨氣供給路62、供給惰性氣體的氬氣(Ar)之氬氣供給路63、供給惰性氣體的氮氣(N2)之氮氣供給路64。氟化氫氣體供給部61連接於被設置成貫通腔室40之頂棚部之氣體供給 噴嘴104，氟化氫氣體經氣體供給噴嘴104而被導入至處理室41。氨氣供給路62、氬氣供給路63、氮氣供給路64被連接於遠端電漿生成裝置100。
氟化氫氣體供給路61被連接於氟化氫氣體之供給源71。再者，在氟化氫氣體供給路61中設置可進行氟化氫氣體供給路61之開關動作及氟化氫氣體之供給流量之調節的流量調整閥72。氨氣供給路62被連接於氨氣之供給源73。再者，在氨氣供給路62中設置有可進行氨氣供給路62之開關動作及氨氣之供給流量之調節的流量調整閥74。氬氣供給路63被連接於氬氣之供給源75。再者，在氬氣供給路63中設置有可進行氬氣供給路63之開關動作及氬氣之供給流量之調節的流量調整閥76。氮氣供給路64被連接於氮氣之供給源77。再者，在氮氣供給路64中設置有可進行氮氣供給路64之開關動作及氮氣之供給流量之調節的流量調整閥78。
排氣機構44具備將開關閥82、用以進行強制排氣之排氣泵83設置於其中的排氣路85。排氣路85之端部開口被開口在腔室40之底部。
並且，蝕刻裝置5之閘閥54、溫度調節器55、流量調整閥72、74、76、78、開關閥82、排氣泵83等之各部之動作藉由控制電腦8之控制命令分別被控制。即是，氣體供給機構43之氟化氫氣體、氨氣、氬氣、氮氣之供給、排氣機構44之排氣、溫度調節器55之溫度調節等係藉由控制電腦8被控制。
處理系統1之各功能要素係經訊號線被連接於對處理系統1全體之動作的控制電腦8。在此，功能要素係指為了實現例如上述晶圓搬運機構11、晶圓搬運機構17、流量調整閥31、排氣泵33、蝕刻裝置5之閘閥54、溫度調節器55、流量調整閥72、74、76、78、開關閥82、排氣泵83、微波產生裝置102等之特定製程條件而進行動作的所有要素。控制電腦8典型上為依存於實行之軟體而可以實現任意之功能的泛用電腦。
如圖2所示般，控制電腦8具有具備CPU(中央運算裝置)之運算部8a，和被連接於運算部8a之輸入輸出部8b，和被插裝於輸入輸出部8b且儲存有控制軟體之記憶媒體8c。在該記憶媒體8c記錄有藉由被控制電腦8實行而使處理系統1進行後述之特定之晶圓處理方法的控制軟體(程式)。控制電腦8係藉由實行該控制軟體，以實現藉由特定之製程配方所定義之各種製程條件(例如，處理室41之壓力等)之方式控制處理系統1之各功能要素。即是，如後面詳細說明般，給予控制命令，該控制命令係實現依序進行蝕刻裝置5中之COR處理工程和PHT處理工程的蝕刻方法。
記憶媒體8c係被固定地設置在控制電腦8，或是即使為裝卸自如地被安裝於設置在控制電腦8之無圖示之讀取裝置而可藉由該讀取裝置而進行讀取者亦可。在最典型的實施型態中，記憶媒體8c係藉由處理系統1之廠商的修護人員安裝控制軟體的硬碟驅動器。在其他之實 施型態中，記憶媒體8c為寫入控制軟體之CD-ROM或DVD-ROM般之抽取式磁碟。如此之抽取式磁碟係藉由被設置在控制電腦8之無圖示之光學性讀取裝置而被讀取。再者，記憶媒體8c即使為RAM(random access memory)或ROM(read only memory)中之任一形式亦可。並且，記憶媒體8c即使為匣盒式之ROM般者亦可。即是，可將電腦之技術領域中眾知的任意者當作記憶媒體8c使用。並且，在配置有複數處理系統1之工場中，即使在統籌地控制各處理系統1之控制電腦8之管理電腦，儲存控制軟體亦可。此時，各處理系統1係經通訊電線而被管理電腦操作，實行特定之製程。
接著，針對如上述般構成之處理系統1中之晶圓W之蝕刻處理方法予以說明。
首先，如圖1所示般，在HDP-SiO2膜形成有觸孔H之晶圓W被收納於載體13a內，被搬運至處理系統1。在處理系統1中，如圖2所示般，收納複數片之晶圓W的載體13a被載置在載置台13上，藉由晶圓搬運機構11從載體13a取出一片晶圓W，被搬入至載置鎖定室3。當晶圓W被搬入至裝載鎖定室3時，裝載鎖定室3被密閉，被減壓。之後，閘閥54被打開，晶圓W藉由晶圓搬運機構17從裝載鎖定室3被搬出，通過蝕刻裝置5之搬入搬出口53而被搬入至處理室41。
在處理室41中，晶圓W係在以裝置形成面當作上面之狀態下，從晶圓搬運機構17之搬運臂17a被轉 交至載置台42。當搬入晶圓W時，搬運臂17a從處理室41退出，搬入搬出口53被關閉。處理室41密閉。然後，開始COR處理工程。
於處理室41被密閉之後，分別從氨氣供給路62、氬氣供給部63、氮氣供給部64供給氨氣、氬氣、氮氣至遠端電漿生成裝置100。接著，在微波產生裝置102中，振盪例如2.45GHz之微波，微波經導波管101被導入至遠端電漿生成裝置100。依此，生成氨氣、氬氣、氮氣之電漿，各氣體之電漿經電漿導入路103被導入至處理室41。並且，載置台42上之晶圓W之溫度係藉由溫度調節器55被調節成特定之目標值(例如，約35℃左右)，處理氛圍之壓力成為較大氣壓減壓之狀態。
之後，氟化氫氣體從氟化氫氣體供給路61經氣體供給噴嘴104被供給至處理室41。此時，藉由事先被導入至處理室41之氨氣、氬氣、氮氣之電漿，氟化氫氣體也被電漿化。如此一來，處理室41之氛圍成為含氟化氫氣體和氨氣之混合氣體之電漿處理氛圍，位於處理室41內之晶圓W之表面被供給混合氣體之電漿。
然後，存在於晶圓表面之觸孔H之底部的BPSG膜與氟化氫氣體之電漿及氨氣之電漿引起化學反應，變質成反應生成物(參照圖4)。生成氟矽酸銨((NH4)2SiF6)或水分(H2O)等作為反應生成物。並且，因該化學反應均向性地進行，故從觸孔H之底部進行至Si層之上面，並且在Si層之上方，從觸孔H之正下方 也在橫向進行。
再者，COR處理中，藉由調節各處理氣體之供給流量、惰性氣體之供給流量、排氣流量等，被調節成維持在處理氛圍較大氣壓被減壓之一定壓力(例如，約80mTorr(約10.7Pa左右))。並且，反應生成物中之氟矽酸銨之昇華點約100℃，當將晶圓W之溫度設為100℃以上時，有無法良好地進行生成反應生成物之虞。因此，晶圓W之溫度以設為約100℃以下為佳。再者，因應氧化矽膜之種類，藉由調節氧化矽膜之溫度及混合氣體中之氟化氫氣體之混合比等，可以促進化學反應，可以控制反應生成物之生成量等。依此，可以控制之後說明的PHT處理後之蝕刻量。
但是，在COR處理中，即使被形成在BPSG膜上方之HDP-SiO2膜中，因可與混合氣體電漿產生化學反應，故有HDP-SiO2膜變質之虞。為了抑制該HDP-SiO2膜之變質，若將混合氣體中之氨氣之混合比設為小於氟化氫氣體之混合比即可。即使，將氨氣之供給流量設為小於氟化氫氣體之供給流量即可。如此一來，化學反應在BPSG膜活躍進行之期間，在HDP-SiO2膜中，可以防止化學反應進行。
於藉由上述化學反應充分形成反應生成物之層之後，停止微波之供給，也停止氟化氫氣體、氨氣、氬氣之供給。再者，處理室41內在特定時間被強制排氣，從處理室41被強制排氣氟化氫氣體及氨氣。依此，結束 COR處理工程。接著，開始PHT處理工程。
PHT處理工程中之處理室內之氛圍藉由從COR處理工程持續被供給之氮氣，成為氮氛圍。此時之氛圍壓力係於後述微波供給時在遠端電漿生成裝置100及處理室41中，以不生成氮氣之電漿之方式，被調節成特定壓力(例如，500Pa以上)。再者，晶圓之溫度被調溫成與COR處理工程中之晶圓溫度相等之溫度。
接著，將微波供給至遠端電漿生成裝置100。微波之功率以100~1000W為佳。如上述般，遠端電漿生成裝置100因處於不生成電漿之條件下，故被供給至遠端電漿生成裝置100之微波，不會生成氮氣之電漿，經電漿導入路103被導入至處理室41。
被導入至處理室41之微波被照射至在COR處理工程中被生成之反應生成物。此時，反應生成物之一部分的水分(H2O)也被照射微波。因水分具有藉由微波容易加熱之性質，故藉由反應生成物被照射微波，反應生成物中之水分的溫度在短時間上升。即是，反應生成物全體之溫度也上升。另外，矽晶圓W因具有藉由微波難以加熱之性質，故即使接受被導入至處理室41之微波之照射，晶圓溫度也幾乎不會上升。即是，在PHT處理工程中，在反應生成物選擇性被加熱之狀態下，進行反應生成物的昇華反應。依此，不會使晶圓溫度上升，可以從BPSG膜內除去反應生成物。
在COR處理工程中被生成之反應生成物充分 被除去之時點，結束PHT處理工程。
上述般之COR處理工程及PHT處理工程重覆進行至取得期待之蝕刻量為止。此時，於PHT處理工程之後，再次進行COR處理工程之時，在PHT處理工程中，由於晶圓W不會被加熱，故晶圓溫度大概成為適合COR處理之溫度。因此，COR處理前之晶圓W之調溫花費較長時間，可以開始上述COR處理。
藉由重覆進行COR處理工程和PHT處理工程至取得期待之蝕刻量為止，如圖5所示般，在Si層之上方形成與觸孔H之底部連通之空間H’，使BPSG膜之新的表面露出。
之後，處理室41內被強制排氣而被減壓。當強制排氣結束時，搬入搬出口53開口，晶圓W藉由晶圓搬運機構17從處理室41被搬出，晶圓W被搬入至裝載鎖定室3。
然後，裝載鎖定室3被密閉之後，裝載鎖定室3和搬運室12被連通。接著，藉由晶圓搬運機構11，晶圓W從裝載鎖定室3被搬出，返回至載置台13上之載體13a。如上所述般，結束處理系統1中之一連串的蝕刻處理工程。
若藉由與本實施型態有關之蝕刻方法時，藉由在同一腔室內進行COR處理工程和PHT處理工程，可以省略以往所需之COR處理工程用腔室和PHT處理工程用腔室之間的晶圓之搬運動作。再者，在PHT處理工程 中，因不使晶圓溫度上升，可以加熱反應生成物，故於PHT處理工程後，可以縮短再次進行COR處理工程之時之調溫時間。其結果，可以提升處理量。
再者，在PHT處理工程中，可以在COR處理工程中，直接利用當作電漿生成用被供給之微波。因此，PHT處理工程用不需要設置新的熱源等，可以抑制裝置之製造成本。
以上，雖然針對本發明之最佳實施型態予以予說明，但是本發明並不限定於如此之例。若為該領域技術者顯然可以在申請專利範圍中所記載之技術性思想之範疇內，想到各種變更例或修正例，即使針對該些當然也屬於本發明之技術範圍內。
例如，在COR處理工程中被供給之氣體的種類並不限定於上述實施型態所示者。即使使用F2氣體、NF3氣體、CH3F氣體、SF6氣體、ClF3氣體中之任一者取代HF氣體亦可，即使混合兩種類以上亦可。即是，在COR處理工程中被供給之氣體若為含鹵素氣體和含鹼性氣體之混合氣體即可。
再者，並非限定惰性氣體之種類即，例如即使為氦氣(He)、氙氣(Xe)中之任一者亦可，再者即使為混合氬氣、氮氣、氦氣、氙氣中之兩種類以上之氣體者亦可。但是，在PHT處理工程中被供給之惰性氣體，以具有難以生成電漿之性質的氣體為佳。
再者，在上述實施型態中，就以具有氧化矽 膜之基板而言，雖然例示有半導體晶圓之矽晶圓W，但是基板並不限定於此，即使為其他種類，例如LCD基板用玻璃、CD基板、印刷基板、陶瓷基板等亦可。
再者，在處理系統1中被處理之基板之構造，並不限定於在上述實施型態中所說明者。並且，在處理系統1中被實施之蝕刻並不限定於實施型態所示般用以在電容器C之形成前對觸孔H之底部進行者，本發明可以適用於各種部分的蝕刻方法。
成為在處理系統1中施予蝕刻之對象物的氧化矽膜也不限定於BPSG膜，例如即使為HDP-SiO2膜等，其他之種類之氧化矽膜亦可。
再者，針對被形成在基板之CVD系氧化膜，其CVD系氧化膜之成膜所使用之CVD法之種類並不特別限定。例如，即使為熱CVD法、常壓CVD法、減壓CVD法、電漿CVD法等亦可。再者，本發明除CVD系氧化膜以外之氧化矽膜，亦可以適用於例如自然氧化膜、藉由光阻除去工程等中之藥液處理所產生之化學氧化膜、藉由熱氧化法所形成之熱氧化膜等之氧化矽膜的蝕刻。
再者，在上述實施型態中，雖然以在COR處理工程中使用微波生成遠端電漿之方式，構成蝕刻裝置5，但是即使以在處理室41內生成電漿之方式，構成蝕刻裝置5亦可。再者，電漿之生成方法並不限定於使用微波者。即是，即使在PHT處理工程用設置微波產生裝置102，設置有另外之高頻電源等當作COR處理工程中之電 漿生成用，藉由周知之電漿生成方法，生成電漿亦可。但是，如上述實施型態般，即使在PHT處理工程中亦可使用在COR處理工程中被使用之電漿生成用之微波的裝置構成比較可以使蝕刻裝置成為簡易。並且，電漿生成條件(腔室壓或腔室內溫度、微波之功率等)根據電漿生成方法或裝置構成可適當變更。即是，為了享受在上述實施型態中說明的作用效果，若設定成在COR處理工程中生成電漿，在PHT處理工程中不生成電漿之條件即可。
再者，即使設成在COR處理工程中不生成電漿亦可。此時，蝕刻裝置5如圖6所示般，在腔室40之頂棚部設置具有吐出氣體之複數吐出口之噴淋頭52，構成噴淋頭52連接氟化氫氣體供給路61、氨氣供給路62、氬氣供給路63、氮氣供給路64。在該蝕刻裝置5中，被連接於微波產生裝置102之導波管101被連接於腔室40之側壁，成為微波可以導入處理室41。
在使用如此之蝕刻裝置5之COR處理工程中，例如含氟化氫氣體和氨氣之混合氣體經噴淋頭52直接被導入至處理室41而生成反應生成物。此時，微波不被供給。之後，在PHT處理工程中對處理室41導入微波而加熱、除去反應生成物。即是，即使在如此之裝置構成中，在PHT處理工程中亦可不使晶圓溫度上升而加熱反應生成物。
如上述般，於反應生成物之加熱使用微波之時，與COR處理工程中之COR處理之態樣無關，若設置 有在PHT處理工程中將微波導入至腔室內之微波導入機構即可。依此，可以享受如可以在PHT處理工程中不使晶圓溫度上升而加熱反應生成物之上述實施型態中所說明之作用效果。
至此的說明，雖然設為PHT處理工程中反應生成物之加熱使用微波，但是反應生成物之加熱手段並非限定於微波之照射，若為可選擇性地加熱反應生成物之加熱手段，即使使用其他加熱手段亦可。
(紅外光之照射)
例如，即使藉由對反應生成物照射具有特定波長之紅外光(紅外線)，選擇性地加熱反應生成物亦可。因矽若在300℃左右之溫度時，具有使特定波長之紅外光透過之性質，故在PHT處理工程中之矽晶圓W之溫度(在上述實施型態中，與COR處理工程相同之溫度)時，晶圓W使紅外光透過。另外，屬於反應生成物之氟矽酸銨具有吸收紅外光之性質。即是，當對反應生成物照射紅外光時，晶圓W不會被加熱，反應生成物被選擇性地加熱。但是，於紅外光之波長過長時，紅外光被矽吸收。即是，上述「特定波長」為紅外光可透過生成有反應生成物之基板的波長。
在此，圖7表示本案發明者所測量到的作為反應生成物而被生成的氟矽酸銨之紅外線吸收光譜。如圖7所示般，雖然氟矽酸銨之吸光度(Absorbance)之峰值 豎立數條，但是作為透過矽晶圓W，並且氟矽酸銨吸收的波長，紅外光之波長以包含最初峰值的2.5~4.0μm為佳。更佳為氟矽酸銨之吸光度變高的2.9~3.2μm。
接著，針對對反應生成物照射紅外光之時的蝕刻裝置5之構成之一例進行說明。蝕刻裝置5如圖8所示般，於腔室40之側壁設置混合氣體供給噴嘴110，混合氣體供給噴嘴110連接有氟化氫氣體供給路61、氨氣供給路62、氬氣供給路63、氮氣供給路64。在腔室40之頂棚部，設置有紅外光透過之透過窗111，在腔室40之上方，設置複數紅外線鹵素燈112以當作產生紅外光之光源。各紅外線鹵素燈112被連接於電源113。再者，在載置台42之內部，設置可支撐晶圓W之下面的升降銷114，升降銷114被構成可在垂直方向移動。即是，藉由使升降銷114上下移動，可以使晶圓W升降。並且，圖8並無圖示溫度調節器55。
於使用如此之蝕刻裝置5之時，在COR處理工程中，藉由從含氟化氫氣體和氨氣之混合氣體的混合氣體供給噴嘴110，導入至處理室41而生成反應生成物。在之後的PHT處理工程中，藉由上推升降銷114使晶圓W接近透過窗111之後，放入紅外線鹵素燈112而對晶圓W照射紅外光。
然後，藉由紅外光被反應生成物吸收，反應生成物之溫度上升，反應生成物昇華。另外，因紅外光透過晶圓W，故晶圓W之溫度不上升。即是，可以不使晶 圓溫度上升而除去反應生成物。並且，在本實施型態中，因使晶圓W上升而接近於光源，故比起在載置台42載置晶圓W之狀態，反應生成物容易被加熱。
並且，產生紅外光之光源，並不被限定於紅外線鹵素燈112，即使為其他之紅外線燈或紅外線LED、紅外線雷射亦可。再者，光源之數量並不特別限定，可因應各光源之照射範圍、晶圓W之尺寸等而適當變更。再者，光源之設置位置並不限定於腔室之上部，若對反應生成物照射紅外光之位置即可。再者，晶圓W之升降機構並不限定於使用升降銷114之升降機構。
再者，處理系統1之構造並不限定於上述實施型態所示者。例如，除蝕刻裝置之外，即使為具備有成膜裝置之處理系統亦可。例如，即使如圖9所示之處理系統90般，成為使具備有晶圓搬運機構91之共同搬運室92經裝載鎖定室93而對搬運室12做連結，並在該共同搬運室92之周圍，配設蝕刻裝置95、例如CVD裝置等之成膜裝置97之構成亦可。在該處理系統90中，藉由晶圓搬運機構91，使晶圓W分別對裝載鎖定室92、蝕刻裝置95、成膜裝置97，做搬入搬出之動作。共同搬運室92內可抽真空。即使，藉由使共同搬運室92內成為真空狀態，可以使從蝕刻裝置95被搬出之晶圓W不會接觸到大氣中之氧，而搬入至成膜裝置97。因此，可以防止在PHT處理後之晶圓W附著自然氧化膜，並可以較佳地進行成膜(電容器C之形成)。
[產業上之利用可能性]
本發明可以適用於形成在矽晶圓表面之氧化矽膜之蝕刻。
W‧‧‧晶圓
3‧‧‧裝載鎖定室
5‧‧‧蝕刻裝置
8‧‧‧控制電腦
40‧‧‧腔室
41‧‧‧處理室
42‧‧‧載置台
43‧‧‧氣體供給機構
44‧‧‧排氣機構
53‧‧‧搬入搬出口
54‧‧‧閘閥
55‧‧‧溫度調節器
61‧‧‧氟化氫氣體供給路
62‧‧‧氨氣供給路
63‧‧‧氬氣供給路
64‧‧‧氮氣供給路
71‧‧‧氟化氫氣體供給源
72‧‧‧流量調整閥
73‧‧‧氨氣供給源
74‧‧‧流量調整閥
75‧‧‧氬氣供給源
76‧‧‧流量調整閥
77‧‧‧氮氣供給源
78‧‧‧流量調整閥
82‧‧‧開關閥
83‧‧‧排氣泵
85‧‧‧排氣路
100‧‧‧遠端電漿生成裝置
101‧‧‧導波管
102‧‧‧微波產生裝置
103‧‧‧電漿導入路
104‧‧‧氣體供給噴嘴

Claims (16)

  1. 一種蝕刻方法，具有：對氧化矽膜之表面供給含鹵元素之氣體及含鹼性氣體之混合氣體，使上述氧化矽膜變質而生成反應生成物之變質工程；和加熱上述反應生成物而予以除去之加熱工程，其特徵在於：在同一腔室內進行上述變質工程和上述加熱工程，在上述加熱工程中，藉由選擇性加熱上述反應生成物的加熱手段，加熱上述反應生成物。
  2. 如請求項1所記載之蝕刻方法，其中上述加熱手段對上述反應生成物照射微波。
  3. 如請求項2所記載之蝕刻方法，其中在上述變質工程中，藉由微波生成上述混合氣體之電漿。
  4. 如請求項3所記載之蝕刻方法，其中上述電漿為遠端電漿。
  5. 如請求項1所記載之蝕刻方法，其中上述加熱手段對上述反應生成物照射具有特定波長的紅外光。
  6. 如請求項5所記載之蝕刻方法，其中上述紅外光之波長為2.5~4.0μm。
  7. 如請求項5或6所記載之蝕刻方法，其中在上述加熱工程中，使具有上述氧化矽膜之基板接近於產生上述紅外光之光源。
  8. 如請求項1至6中之任一項所記載之蝕刻方法，其中上述含鹵元素之氣體為HF氣體、F2氣體、NF3氣體、CH3F氣體、SF6氣體、ClF3氣體中之至少一種，上述鹼性氣體為NH3氣體。
  9. 一種蝕刻裝置，具備：被構成可減壓之腔室，和在上述腔室內載置基板之載置台，和對上述腔室內供給含鹵元素之氣體及含鹼性氣體之混合氣體的混合氣體供給路，其特徵在於：在使上述氧化矽膜變質而生成反應生成物之上述腔室內，設置選擇性加熱上述反應生成物的加熱裝置。
  10. 如請求項9所記載之蝕刻裝置，其中上述加熱裝置具備：使產生微波之微波產生裝置；和將微波導入至上述腔室內之微波導入機構。
  11. 如請求項10所記載之蝕刻裝置，其中具備連接上述混合氣體供給路之遠端電漿生成裝置。
  12. 如請求項9所記載之蝕刻裝置，其中上述加熱裝置具備使產生特定波長之紅外光的光源。
  13. 如請求項12所記載之蝕刻裝置，其中上述紅外光之波長為2.5~4.0μm。
  14. 如請求項12或13所記載之蝕刻裝置，其中設置有使被載置於上述載置台之基板升降的升降機構。
  15. 如請求項10至13中之任一項所記載之蝕刻裝置，其中上述含鹵元素之氣體為HF氣體、F2氣體、NF3氣體、CH3F氣體、SF6氣體、ClF3氣體中之至少一種，上述鹼性氣體為NH3氣體。
  16. 一種記憶媒體，記錄有可藉由處理系統之控制電腦而實行的程式，其特徵在於：上述程式係藉由上述控制電腦而被實行，依此使上述處理系統進行如請求項1至8中之任一項所記載之蝕刻方法。
TW103130573A 2013-09-12 2014-09-04 蝕刻方法、蝕刻裝置及記憶媒體 TW201533796A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013189224A JP2015056519A (ja) 2013-09-12 2013-09-12 エッチング方法、エッチング装置及び記憶媒体

Publications (1)

Publication Number Publication Date
TW201533796A true TW201533796A (zh) 2015-09-01

Family

ID=52626021

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103130573A TW201533796A (zh) 2013-09-12 2014-09-04 蝕刻方法、蝕刻裝置及記憶媒體

Country Status (4)

Country Link
US (1) US9362149B2 (zh)
JP (1) JP2015056519A (zh)
KR (1) KR20150030607A (zh)
TW (1) TW201533796A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666213A (zh) * 2017-03-28 2018-10-16 东京毅力科创株式会社 蚀刻方法以及记录介质
US10418254B2 (en) 2017-08-23 2019-09-17 Hitachi High-Technologies Corporation Etching method and etching apparatus
TWI727023B (zh) * 2016-04-08 2021-05-11 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置
US11217454B2 (en) 2019-04-22 2022-01-04 Hitachi High-Tech Corporation Plasma processing method and etching apparatus
US11875978B2 (en) 2020-06-16 2024-01-16 Hitachi High-Tech Corporation Plasma processing apparatus and plasma processing method

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017136093A1 (en) * 2016-02-05 2017-08-10 Applied Materials, Inc. Integrated layer etch system with multiple type chambers
KR101874822B1 (ko) * 2016-04-01 2018-07-06 주식회사 테스 실리콘산화막의 선택적 식각 방법
US11164737B2 (en) * 2017-08-30 2021-11-02 Applied Materials, Inc. Integrated epitaxy and preclean system
WO2019083735A1 (en) * 2017-10-23 2019-05-02 Lam Research Ag SYSTEMS AND METHODS FOR PREVENTING THE STATIC FRICTION OF HIGH-SHAPE RATIO STRUCTURES AND / OR REPAIRING HIGH-SHAPE RATIO STRUCTURES
DE102017219312A1 (de) * 2017-10-27 2019-05-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 2-stufiger Trockenätzprozess zur Texturierung kristalliner Siliziumscheiben
KR102049806B1 (ko) * 2018-04-25 2020-01-22 한국과학기술연구원 특정 파장의 광원 및 반응성 가스를 이용하여 대상물의 표면을 평탄화하는 방법 및 장치
JP2020123672A (ja) * 2019-01-30 2020-08-13 東京エレクトロン株式会社 基板処理装置の制御方法、基板処理装置及びクラスタシステム
JP7348019B2 (ja) * 2019-10-09 2023-09-20 株式会社アルバック エッチング方法、および、エッチング装置
JP7450373B2 (ja) 2019-11-26 2024-03-15 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP2021180281A (ja) * 2020-05-15 2021-11-18 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5871811A (en) * 1986-12-19 1999-02-16 Applied Materials, Inc. Method for protecting against deposition on a selected region of a substrate
JP3088250B2 (ja) * 1994-10-28 2000-09-18 日本電気株式会社 乾燥装置
JPH1041279A (ja) * 1996-07-26 1998-02-13 Hitachi Ltd プラズマエッチング処理方法および装置
US6372657B1 (en) * 2000-08-31 2002-04-16 Micron Technology, Inc. Method for selective etching of oxides
JP4890025B2 (ja) 2005-12-28 2012-03-07 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP4949091B2 (ja) * 2007-03-16 2012-06-06 東京エレクトロン株式会社 基板処理装置、基板処理方法および記録媒体
JP2010109335A (ja) * 2008-09-30 2010-05-13 Tokyo Electron Ltd シリコン酸化膜の除去方法及び処理装置
US20110061812A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
JP2012119539A (ja) * 2010-12-01 2012-06-21 Ulvac Japan Ltd ラジカルクリーニング方法及びラジカルクリーニング装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI727023B (zh) * 2016-04-08 2021-05-11 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置
CN108666213A (zh) * 2017-03-28 2018-10-16 东京毅力科创株式会社 蚀刻方法以及记录介质
US10418254B2 (en) 2017-08-23 2019-09-17 Hitachi High-Technologies Corporation Etching method and etching apparatus
US11217454B2 (en) 2019-04-22 2022-01-04 Hitachi High-Tech Corporation Plasma processing method and etching apparatus
US11875978B2 (en) 2020-06-16 2024-01-16 Hitachi High-Tech Corporation Plasma processing apparatus and plasma processing method

Also Published As

Publication number Publication date
KR20150030607A (ko) 2015-03-20
US20150072533A1 (en) 2015-03-12
US9362149B2 (en) 2016-06-07
JP2015056519A (ja) 2015-03-23

Similar Documents

Publication Publication Date Title
TW201533796A (zh) 蝕刻方法、蝕刻裝置及記憶媒體
JP4890025B2 (ja) エッチング方法及び記録媒体
JP5352103B2 (ja) 熱処理装置および処理システム
KR101165970B1 (ko) 기판의 에칭 방법 및 시스템
JP5921448B2 (ja) 周期的な酸化およびエッチングのための装置と方法
JP5922041B2 (ja) 周期的な酸化およびエッチングのための装置と方法
TWI760461B (zh) 蝕刻方法及記錄媒體
JP5809144B2 (ja) 基板処理方法および基板処理装置
US10804110B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transistory computer-readable recording medium
JP2009094307A (ja) エッチング方法及び記録媒体
JP5881612B2 (ja) 半導体装置の製造方法および製造装置
KR101725711B1 (ko) 에칭 방법 및 기록 매체
TWI793744B (zh) 基板處理裝置、半導體裝置之製造方法及程式
JP7209567B2 (ja) エッチング方法およびエッチング装置
KR101150268B1 (ko) 열처리 장치 및 처리 시스템