TW202338975A - 使用類金屬或金屬之基於氟碳化合物之沉積的選擇性蝕刻 - Google Patents

使用類金屬或金屬之基於氟碳化合物之沉積的選擇性蝕刻 Download PDF

Info

Publication number
TW202338975A
TW202338975A TW111145606A TW111145606A TW202338975A TW 202338975 A TW202338975 A TW 202338975A TW 111145606 A TW111145606 A TW 111145606A TW 111145606 A TW111145606 A TW 111145606A TW 202338975 A TW202338975 A TW 202338975A
Authority
TW
Taiwan
Prior art keywords
silicon oxide
feature
region
etching
metal
Prior art date
Application number
TW111145606A
Other languages
English (en)
Inventor
艾瑞克 哈得森
普拉巴特 庫馬
Original Assignee
美商蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘭姆研究公司 filed Critical 美商蘭姆研究公司
Publication of TW202338975A publication Critical patent/TW202338975A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

提供相對於較低含氧區域而選擇性蝕刻矽氧化物區域中之至少一特徵部的方法。提供包含氟碳化合物氣體及類金屬鹵化物氣體或金屬鹵化物氣體其中至少一者的蝕刻氣體。使該蝕刻氣體形成為電漿。矽氧化物區域中之至少一特徵部係相對於較低含氧區域而被選擇性蝕刻，同時在較低含氧區域上方同形成含類金屬或金屬硬遮罩。

Description

使用類金屬或金屬之基於氟碳化合物之沉積的選擇性蝕刻
本揭示內容係關於在半導體晶圓上形成半導體裝置的方法。更具體而言，本揭示內容係關於矽氧化物(SiO 2)相對其他材料的選擇性蝕刻。 [相關申請案的交互參照]
本申請案主張2021年12月1日提出申請之美國申請案第63/283,877號之優先權，該申請案係為了所有目的而藉由參照併入本文。
此處提供的先前技術描述係為了大體上呈現本揭示內容的脈絡。本先前技術章節中所描述之資訊、以及申請時不適格作為先前技術的描述態樣皆以不明示性或暗示性地承認為相對本揭示內容的先前技術。
本揭示內容係關於在半導體晶圓上形成半導體裝置的方法。更具體而言，本揭示內容係關於矽氧化物(SiO 2)相對其他材料的選擇性蝕刻。在說明書及專利申請範圍中，SiO 2的蝕刻包含基於SiO 2之材料(例如硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)，硼與磷摻雜的矽氧化物玻璃)或碳摻雜矽氧化物(例如SiCOH或其他低k基於矽氧化物的材料)的蝕刻。如此基於SiO 2之材料可為其他類型的摻雜SiO 2。
半導體裝置的最小特徵部尺寸不斷地縮小以遵循摩爾定律(Moore’s law)。這些特徵部其中一者為第一金屬層與具有閘極及源極/汲極(source/drain，S/D)的矽層之間的接觸點。如此特徵部通常由稱為自對準接觸(self-aligned contact，SAC)的製程所製備。在SAC蝕刻中，蝕刻SiO 2以形成孔洞或溝槽。隨後，使用接觸金屬填充孔洞或溝槽。將選擇性SiO 2蝕刻用於相對於間隔物材料而選擇性蝕刻SiO 2。間隔物材料通常為例如矽氮化物、矽氮氧化物、或矽氧碳氮化物之較低含氧矽材料。許多選擇性蝕刻製程沒有足夠的選擇性。因此，可能蝕刻過多的間隔物材料或間隔物材料的邊角，從而增加漏電及裝置故障率。
為了實現上述目的並根據本揭露內容之目的，提供相對於較低含氧區域而選擇性蝕刻矽氧化物區域其中之至少一特徵部的方法。提供包含氟碳化合物氣體及類金屬鹵化物氣體或金屬鹵化物氣體其中至少一者的蝕刻氣體。使蝕刻氣體形成為電漿。矽氧化物區域中之至少一特徵部係相對於較低含氧區域而被選擇性蝕刻，同時在較低含氧區域上方形成含類金屬或金屬硬遮罩。
本揭示內容的這些及其他特徵將在以下實施方式並結合下列圖式進行更詳細地描述。
現在將參照如隨附圖式所顯示的一些例示性實施例詳細描述本揭示內容。在以下描述中，闡述許多具體細節以提供對本揭示內容的透徹理解。然而，對於本領域之技術人員將顯而易見的是，本揭示內容可在不具有這些具體細節其中一些或全部者的情況下實施。在其他情形中，為人熟知的製程步驟及/或結構並未詳加說明，以避免不必要地使本揭示內容模糊不清。
接觸點的孔洞或溝槽需要非常精準地相關於下方的閘極及S/D而放置。目前的光微影術工具僅可部分滿足接觸點的放置要求。因此，接觸點蝕刻可能暴露閘極周圍的間隔物。如此暴露經常引起間隔物材料的邊角損耗，從而導致漏電。
選擇性SiO 2蝕刻可藉由在間隔物材料上使用碳基聚合物的選擇性沉積而保護間隔物免受蝕刻影響來實現。然而，5奈米(nm)節點及更低者中孔洞及溝槽的橫向尺寸可能小於10 nm。更典型的是，如此特徵部可在5-15 nm的範圍內。深寬比可大於6:1。在一些實施例中，深寬比的範圍可從6:1至12:1。此外，碳基聚合物遮罩的使用具有有限的蝕刻抗性。有限的蝕刻抗性需要厚遮罩的沉積，以在SiO 2蝕刻期間保護間隔物。將厚聚合物材料放置在間隔物上可能堵塞及/或夾止接觸點，並阻擋任何進一步的蝕刻。此受阻擋蝕刻將導致電性斷開接點，從而造成裝置故障。此外，取決於特徵部的局部遮蔽，厚聚合物材料傾向在圖案佈局之不同部分中具有不同數量的沉積物。此效應(其可描述為圖案負載)導致蝕刻之最終結果(包含溝槽或孔洞的臨界尺寸(critical dimension，CD))的非期望變化。
本揭示內容之製程及設備實現在蝕刻製程期間於間隔物材料上之含類金屬或金屬遮罩(例如金屬碳化物)的選擇性沉積。此遮罩並非由初始的光微影術所形成，而是在蝕刻製程期間原位形成。與傳統的碳基聚合物遮罩相比，由於含類金屬或金屬遮罩之蝕刻選擇性更高，因此較薄、小於5 nm的硬遮罩係足夠的。此含類金屬或金屬硬遮罩可防止間隔物的邊角損耗，同時避免傳統聚合物材料的夾止問題。此含薄類金屬或金屬硬遮罩亦可從圖案負載引入低變異性。
為了便於理解，圖1為一實施例的高階流程圖。提供具有矽氧化物區域的結構(步驟104)。圖2A為具有矽氧化物區域204之結構200之一部分的示意性剖面圖。在此範例中，結構200亦具有矽氧碳氮化物(SiOCN)區域208、及矽(Si)區域212。矽區域212可為結晶或多晶、或非晶矽。SiOCN材料可包含矽氧氮化物(SiON)、矽氧碳化物(SiOC)、矽碳氮化物(SiCN)、有機矽氧化物(SiOCHx) (後段製程(back end of line，BEOL)低k)、矽氮化物(SiN)、或矽碳化物(SiC)。SiOCN區域208及Si區域212係指定為較低含氧區域，因為其具有比矽氧化物區域204更低的氧氣濃度。在此實施例中，當SiOCN區域208及矽區域212暴露於空氣時，原生矽氧化物層216係自然地形成在SiOCN區域208及矽區域212上方。在替代實施例中，層216為沉積的矽氧化物層，其在填充矽氧化物區域204之後覆蓋SiOCN區域208及矽區域212。如圖所示，圖案化光阻之光微影遮罩220係形成在結構200上方。在替代實施例中，遮罩220可為先前微影及蝕刻製程所製備的硬遮罩。遮罩220可為旋塗碳材料、矽、矽氮化物或可為允許矽氧化物受到選擇性蝕刻的其他材料。
在提供該結構之後，便提供選擇性蝕刻未被光微影遮罩220覆蓋的矽氧化物區域204及原生矽氧化物層216之選擇性預蝕刻(步驟108)。在此實施例中，矽氧化物區域204使用原子層蝕刻(ALE)進行選擇性蝕刻。在此實施例中，ALE提供六氟-1,3-丁二烯(C 4F 6)的反應物氣體。該C 4F 6在矽氧化物區域204及原生矽氧化物層216上方形成聚合物沉積層。將反應物氣體驅淨，並提供氬(Ar)的活化氣體。Ar活化沉積層而導致沉積的氟選擇性蝕刻矽氧化物區域204以及原生矽氧化物層216。具有選擇性沉積及選擇性蝕刻步驟的ALE製程可重複複數個循環。圖2B為結構200完成選擇性預蝕刻(步驟108)之後的剖面圖。在此範例中，未被光微影遮罩220覆蓋的矽氧化物區域204係部分受蝕刻，而未被光微影遮罩220覆蓋的原生矽氧化物層216則已經被蝕刻掉。可重複進行聚合物之選擇性沉積及選擇性蝕刻矽氧化物區域204，直到矽氧化物區域204被充分蝕刻，且原生矽氧化物化層216被移除。如此蝕刻製程選擇性蝕刻矽氧化物區域204。然而，選擇性不夠高。SiOCN區域208及Si區域212其中一些者亦可能被蝕刻掉。因此，此蝕刻僅用於此實施例中的預蝕刻製程。在一些實施例中，並未使用預蝕刻製程。
在完成選擇性預蝕刻(步驟108)之後，提供矽氧化物區域204之選擇性蝕刻，同時沉積含類金屬或金屬硬遮罩(步驟112)。圖3為沉積含類金屬或金屬硬遮罩時矽氧化物區域204之選擇性蝕刻(步驟112)之更詳細的流程圖。在如此實施例中，提供包含氟碳化合物氣體及類金屬鹵化物氣體或金屬鹵化物氣體其中至少一者的蝕刻氣體(步驟304)。在此實施例中，蝕刻氣體包含六氟丁二烯(C 4F 6)、六氟化鎢(WF 6)、氧氣(O 2) 、及氬(Ar)。在此實施例中，蝕刻氣體不含氫。藉由使蝕刻氣體流入電漿處理腔室中而提供蝕刻氣體(步驟304)。當蝕刻氣體流入電漿處理腔室時，提供射頻功率以將蝕刻氣體轉變為電漿(步驟308)。在一範例中，提供1-500 mTorr的腔室壓力。蝕刻氣體包含0.5-60 sccm之C 4F 6、0.5-60 sccm之WF 6、0.5-60 sccm之氧、及50-2000 sccm之Ar。在一實施例中，提供30°C至150°C之範圍內的基板或卡盤溫度。在其他實施例中，提供30°C至210°C之範圍內的基板或卡盤溫度。在其他實施例中，基板或卡盤係維持在不超過約210°C的溫度。在其他實施例中，基板或卡盤係維持在不超過約300°C的溫度。為了使蝕刻氣體形成為電漿並提供偏壓，而在例如13.56百萬赫(megahertz，MHz)、60 MHz、27 MHz、2 MHz、1 MHz、400千赫(kilohertz，kHz)、或其組合中之一或更多者的射頻下提供20-1000W(電容耦合電漿(capacitively coupled plasma，CCP)及偏壓)。電漿同時相對於較低含氧區域而選擇性蝕刻矽氧化物區域204、及在較低含氧區域上方形成含類金屬或金屬硬遮罩(步驟312)。選擇性蝕刻亦相對於光微影遮罩220而高度選擇性蝕刻矽氧化物區域204。在此實施例中，選擇性蝕刻為無氫選擇性蝕刻。
圖2C為矽氧化物區域204在沉積含類金屬或金屬硬遮罩時選擇性蝕刻部分蝕刻矽氧化物區域204中的特徵部228之後的結構200之剖面圖(步驟112)。電漿中的氟與碳蝕刻矽氧化物區域204。電漿中的碳與金屬在SiOCN區域208及Si區域212上選擇性沉積含類金屬或金屬硬遮罩224。電漿條件可還原含類金屬或金屬前驅物或其電漿片段，以將含類金屬或金屬硬遮罩224選擇性沉積在SiOCN區域208及Si區域212上。或者，電漿中的碳與含類金屬或金屬前驅物或其電漿片段反應，以在SiOCN區域208及Si區域212上形成含類金屬或金屬硬遮罩224。矽氧化物區域204中的含氧成份藉由防止或最小化矽氧化物區域204上之含碳層及/或含類金屬或金屬硬遮罩224的沉積而維持矽氧化物區域204的蝕刻。在此實施例中，含類金屬或金屬硬遮罩224為鎢碳化物硬遮罩。蝕刻矽氧化物區域204時，含類金屬或金屬硬遮罩224防止或最小化較低含氧區域的蝕刻。因此，蝕刻選擇性可接近無窮大。
圖2D為矽氧化物區域204之選擇性蝕刻經充分蝕刻之後的結構200之剖面圖。由於含類金屬或金屬硬遮罩224在矽氧化物區域204之蝕刻期間持續地沉積，且由於含類金屬或金屬硬遮罩224為抗蝕刻性，因此較低含氧區域未被蝕刻或僅少量或可容許量被蝕刻。在此實施例中，當完成矽氧化物區域204的蝕刻時，含類金屬或金屬硬遮罩224留下。
在完成矽氧化物區域204的蝕刻之後，將含類金屬或金屬硬遮罩224移除。在此實施例中，將濕式清洗用於移除含類金屬或金屬硬遮罩224。在實施例中，將氨(NH 3)及過氧化氫(H 2O 2)的水溶液用於相對矽氧化物區域204而選擇性移除含類金屬或金屬硬遮罩224。圖2E為已移除含類金屬或金屬硬遮罩224之後的結構200之剖面圖。
此實施例提供矽氧化物相對較低含氧區域的高度選擇性蝕刻。在諸多實施例中，在矽氧化物區域204中蝕刻之特徵部228的深度對寬度之深寬比至少為6:1。舉例而言，特徵部228具有在6:1與12:1之間的深度對寬度之深寬比。在此範例中，特徵部228具有小於10 nm的寬度。在諸多實施例中，特徵部具有6至15 nm之間的寬度。含類金屬或金屬硬遮罩224之使用防止或降低SiOCN區域208的蝕刻，使得SiOCN區域208的邊角損耗受到防止或減少。此外，由於使含類金屬或金屬硬遮罩224保持薄，因此防止特徵部228的堵塞及夾止。在一些實施例中，預蝕刻步驟之部分蝕刻(步驟108)提供其中矽氧化物區域204凹入的幾何形狀。在一些實施例中，矽氧化物區域204的凹入式初始幾何形狀容許含類金屬或金屬硬遮罩224更具選擇性沉積及矽氧化物區域204更具選擇性蝕刻。
含類金屬或金屬硬遮罩224之蝕刻抗性高，因為含類金屬或金屬材料(例如金屬碳化物)具有非常高的熔點及沸點。在其他實施例中，只要含類金屬或金屬硬遮罩具有高蝕刻抗性，就可使用由金屬氮化物、金屬硼化物、或金屬矽化物製成的其他含類金屬或金屬硬遮罩取代金屬碳化物或與金屬碳化物一起使用。由於此實施例提供具有高蝕刻抗性的含類金屬或金屬硬遮罩224，遮罩厚度可小於5 nm。此薄硬遮罩藉由避免堵塞的風險而實現＜15 nm之非常窄特徵部的蝕刻。
在替代實施例中，在矽氧化物區域204之蝕刻接近結束時，減少或停止含類金屬或金屬前驅物的流動，使得含類金屬或金屬硬遮罩224的沉積減少或停止。在一實施例中，在矽氧化物區域204的蝕刻結束時將含類金屬或金屬硬遮罩224蝕刻掉，以至於不需要移除含類金屬或金屬硬遮罩(步驟116)。在另一實施例中，將乾式蝕刻用於相對於矽氧化物區域204而選擇性移除含類金屬或金屬硬遮罩(步驟116)。
在另一實施例中，含類金屬或金屬前驅物及含鹵素成份為六氟化鉬(molybdenum hexafluoride，MoF 6)。在一些實施例中，含類金屬或金屬前驅物可為其他類金屬鹵化物或金屬鹵化物。在如此實施例中，若存在類金屬或金屬鹵化物，則可使用例如硼(B)、矽(Si)、鍺(Ge)、銻(Sb)之類金屬、或例如錫(Sn)、鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鈮 (Nb)、鉭(Ta)、鋁(Al)、 鎵(Ga)、銦(In)、鐵(Fe)、釕(Ru)、錸(Re)、鎢(W)、 鉬(Mo)、及鉍(Bi)之金屬，以允許類金屬或金屬鹵化物作為氣體或蒸氣流動。在一些實施例中，可加熱液態金屬鹵化物以形成金屬鹵化物蒸氣。在一些實施例中，可將固態金屬鹵化物加熱至昇華以形成金屬鹵化物蒸氣。在其他實施例中，可使用類金屬或金屬溴化物。在其他實施例中，前驅物可為類金屬或金屬鹵氧化物。
在其他實施例中，可使用其他較低含氧區域取代較低含氧區域。舉例而言，矽鍺(SiGe)、鍺(Ge)、元素金屬或金屬氮化物可形成較低含氧區域且可受到保護，使得SiO 2可相對這些材料而受選擇性蝕刻。
在一些實施例中，蝕刻氣體更包括含氧成份。在一些實施例中，含氧成份包含下列其中至少一者：氧(O 2)、臭氧(O 3)、二氧化碳(CO 2)、一氧化碳(CO)、一氧化氮(NO)、二氧化氮(NO 2)、氧化亞氮(N 2O)、二氧化硫(SO 2)、三氧化硫(SO 3)、及羰基硫化物(COS)。在諸多實施例中，蝕刻氣體更包含惰性氣體。在一些實施例中，惰性氣體係選自由下列者組成的群組：氮、氦、 氬、氪、氙、及氖。 在諸多實施例中，電漿係在1-500毫托的壓力下且在例如下列之一或更多者的射頻下以20-1000瓦特的功率形成：13.56百萬赫(MHz)、60 MHz、27 MHz、2 MHz、1 MHz、400千赫(kHz)、或其組合。
在諸多實施例中，選擇性預蝕刻(步驟108)允許移除任何原生矽氧化物層216。若較低含氧區域並未形成原生氧化物層，則可能不需要選擇性預蝕刻(步驟108)。硬遮罩可在不具有選擇性預蝕刻(步驟108)的情況下進行選擇性沉積。
另一實施例係由示於圖4中之流程圖所示。在如此實施例中，提供具有矽氧化物區域的結構(步驟404)。提供矽氧化物區域之選擇性蝕刻，同時沉積含類金屬或金屬硬遮罩(步驟412)。
在此實施例中，矽氧化物區域經部分蝕刻而留下含類金屬或金屬硬遮罩之後，矽氧化物區域係藉由利用含類金屬或金屬硬遮罩之原子層蝕刻(ALE)製程進一步或額外受蝕刻(步驟416)。在此實施例中，ALE提供C 4F 6的反應物氣體。C 4F 6在矽氧化物區域及含類金屬或金屬硬遮罩上方形成聚合物沉積層。將反應氣體驅淨，並提供Ar的活化氣體。Ar活化沉積層而導致沉積的氟相對含類金屬或金屬硬遮罩而選擇性蝕刻矽氧化物區域。具有選擇性沉積及選擇性蝕刻步驟的ALE製程可重複複數個循環。
由於ALE製程並不沉積含類金屬或金屬硬遮罩，可在ALE製程期間消耗含類金屬或金屬硬遮罩。若在完成矽氧化物區域的蝕刻之前將含類金屬或金屬硬遮罩充分地消耗掉，則可停止ALE製程(步驟416)且可重複(步驟420)矽氧化物區域的選擇性蝕刻，同時沉積含類金屬或金屬硬遮罩(步驟412)，以補充含類金屬或金屬硬遮罩。含類金屬或金屬硬遮罩經補充之後，將矽氧化物區域的選擇性蝕刻、同時沉積含類金屬或金屬硬遮罩(步驟412) 停止。ALE製程可用於進一步蝕刻矽氧化物區域(步驟416)。可循環地重複選擇性蝕刻矽氧化物區域、同時沉積含類金屬或金屬硬遮罩(步驟412)及使用含類金屬或金屬硬遮罩之ALE(步驟416)，直到將矽氧化物區域之特徵部充分地蝕刻。一旦將矽氧化物區域之特徵部充分地蝕刻，便可停止循環製程。由於ALE製程(步驟416)消耗類金屬或金屬硬遮罩，因此在此實施例中不需要單獨的金屬或類金屬硬遮罩移除步驟。
在一些實施例中，硬遮罩的沉積與蝕刻可按不同的順序步驟進行。然而，在單一的連續步驟中同時沉積硬遮罩與蝕刻可提供更快的製程。
已出人意料地發現在沉積含類金屬或金屬硬遮罩時提供矽氧化物區域的無氫選擇性蝕刻使圖案負載降低，同時在具有較低氧氣濃度之區域的邊角提供充分保護。防止圖案負載對單一晶粒內不同形狀特徵部範圍提供達到具有相似最終頂部CD的能力。實際上，通常在更為暴露的特徵部中具有更小CD，且在例如藉由切割遮罩局部遮蔽的特徵部中具有更大的CD。提供無氫選擇性蝕刻提供更不相依於遮蔽的CD。更高深寬比的特徵部通常具有更多遮蔽。因此，提供CD更不相依於遮蔽之製程為更高深寬比的特徵部提供改良製程。在不希望受理論約束的情況下，提出在一或更多氣體中包含氫元素的製程氣體趨向於產生具有更高黏著係數的含碳聚合物前驅物。出自這些前驅物之中性沉積趨向於具有更多特徵部相依及深寬比相依效應。反之，無氫製程係趨向於具有更低黏著係數的含碳前驅物，而產生更少的負載效應。使用氟碳化合物取代氫氟碳化合物或氫碳化合物有助於提供無氫製程。在其他實施例中，可使用其他氟碳化合物(C xF y)，例如C 4F 6、八氟環丁烷(c-C 4F 8)、八氟環戊烯(c-C 5F 8)、四氟乙烯(C 2F 4)、四氟化碳(CF 4)、八氟丙烷(C 3F 8)、及六氟乙烷(C 2F 6)。一些實施例考慮到更薄的鈍化層，其有助於在更多暴露特徵部中控制麵包塊化(breadloafing)的問題。在一些實施例中，可蝕刻59 nm之SiO，並蝕刻小於3 nm之SiN。
圖5為可於一實施例中使用之蝕刻反應器系統500的示意圖。在一或更多實施例中，蝕刻反應器系統500在由腔室壁552所包圍的蝕刻腔室509內包含提供氣體入口的氣體分配板506及靜電卡盤(ESC)508。在蝕刻腔室509內，結構200係設置在ESC 508上方。ESC 508可提供來自ESC源548的偏壓。蝕刻氣體源510係經由氣體分配板506連接至蝕刻腔室509。ESC溫度控制器550係連接至ESC 508。射頻(RF)源530將RF功率提供至下部電極及/或上部電極，該下部電極及上部電極在此實施例中分別為ESC 508及氣體分配板506。在例示性實施例中，60百萬赫(MHz)及可選用之2 MHz、27 MHz電源組成RF源530及ESC源548。在此實施例中，將上部電極接地。在此實施例中，為各頻率提供一產生器。在其他實施例中，產生器可位於不同的RF源中，或不同的RF產生器可連接至不同的電極。舉例而言，上部電極可具有連接至不同的RF源之內部及外部電極。其他實施例中，可使用RF源與電極的其他配置。控制器535係可控地連接至RF源530、ESC源548、排氣泵520、及蝕刻氣體源510。如此蝕刻腔室的範例為Fremont, CA之Lam Research Corporation所製造的Flex TM蝕刻系統。在諸多實施例中，處理腔室可為CCP(電容耦合電漿)反應器或ICP(感應耦合電漿)反應器。
為了提供一實施例中之控制器535的範例，圖6為顯示電腦系統600之高階方塊圖，該電腦系統600適用於實施用於實施例中的控制器535。電腦系統可具有許多實體形式，範圍從積體電路、印刷電路板、及小型手持裝置到大型超級電腦。電腦系統600包含一或更多處理器602，且更可包含電子顯示裝置604(用於顯示圖像、文字及其他數據)、主記憶體606(例如，隨機存取記憶體(RAM))、儲存裝置608(例如，硬碟機)、可移除式儲存裝置610(例如，光碟機)、使用者介面裝置612(例如，鍵盤、觸控式螢幕、輔助鍵盤、滑鼠或其他指向裝置等)、及通訊介面614(例如，無線網路介面)。通訊介面614允許軟體及數據經由連線而在電腦系統600與外部裝置之間傳遞。該系統亦可包含連接至上述裝置/模組的通訊基礎結構616(例如，通訊匯流排、縱橫條(cross-over bar)、或網路)。
經由通訊介面614傳遞之資訊可為訊號的形式(例如電子、電磁、光學、或能夠經由攜帶訊號之通訊連結而被通訊介面614所接收的其他訊號)，且可使用電線或纜線、光纖、電話線、行動電話連結、射頻連結、及/或其他通訊通道加以實施。利用如此通訊介面，預期一或更多處理器602在執行上述方法步驟的過程中可從網路接收資訊或可將資訊輸出到網路。此外，方法實施例可僅在處理器上執行或可透過網路(例如網際網路)與分擔處理之一部分的遠端處理器一起執行。
術語「非暫時性電腦可讀取媒體(non-transient computer readable medium)」通常用於表示例如主記憶體、輔助記憶體、可移除式儲存器、及儲存裝置(例如硬碟、快閃記憶體、磁碟機、CD-ROM、及持久記憶體之其他形式)的媒體，且不應理解為涵蓋例如載波或訊號的暫時性標的。電腦碼的範例包含機器碼(例如由編譯器產生者)及由電腦利用直譯器所執行之含有高階編碼的檔案。電腦可讀取媒體亦可為由包含在載波中之電腦資料訊號傳遞的電腦碼，且代表由處理器所執行的指令序列。
雖然已根據若干例示性實施例描述本揭示內容，但是存在落入本揭示內容範圍內的變更、修改、置換、及諸多替代等效物。亦應注意實現本揭示內容之方法及設備的許多替代方法。因此，欲使以下所附申請專利範圍解釋為包含落入本揭示內容之真實精神及範圍內所有此類變更、修改、置換、及諸多替代等效物。如本文所使用，詞語A、B、及C其中至少一者應解讀為意指使用非排他性邏輯OR的邏輯(A OR B OR C)，且不應解讀為意指「A之至少一者、B之至少一者、及C之至少一者」。在製程內的各步驟可為選用性步驟且為非必需的。不同的實施例可移除一或更多步驟或可以不同順序提供步驟。此外，諸多實施例可同時提供不同的步驟來取代序列式提供。
104:步驟 108:步驟 112:步驟 116:步驟 200:結構 204:矽氧化物區域 208:矽氧碳氮化物區域 212:矽區域 216:層 220:遮罩 224:含類金屬或金屬硬遮罩 228:特徵部 304:步驟 308:步驟 312:步驟 404:步驟 412:步驟 416:步驟 420:步驟 500:蝕刻反應器系統 506:氣體分配板 508:靜電卡盤、ESC 509:蝕刻腔室 510:蝕刻氣體源 520:排氣泵 530:射頻源 535:控制器 548:ESC源 550:ESC溫度控制器 552:腔室壁 600:電腦系統 602:處理器 604:顯示裝置 606:主記憶體 608:儲存裝置 610:可移除式儲存裝置 612:使用者介面裝置 614:通訊介面 616:通訊基礎結構
本揭示內容係由範例而非限制性的方式在隨附圖式之圖中顯示，且其中相似的參考編號表示相似的元件，且其中：
圖1為一實施例的高階流程圖。
圖2A-2E為根據一實施例處理之結構的示意性剖面圖。
圖3為沉積含類金屬或金屬硬遮罩時矽氧化物區域之選擇性蝕刻之更詳細的流程圖。
圖4為另一實施例的高階流程圖。
圖5為可用於一實施例中之蝕刻腔室的示意圖。
圖6為可用於執行一實施例之電腦系統的示意圖。
104、108、112、116:步驟

Claims (16)

  1. 一種相對於較低含氧區域而選擇性蝕刻矽氧化物區域中之至少一特徵部的方法，包括： 提供蝕刻氣體，該蝕刻氣體包含氟碳化合物氣體、及類金屬鹵化物氣體或金屬鹵化物氣體其中至少一者； 使該蝕刻氣體形成為電漿；以及 相對於該較低含氧區域而選擇性蝕刻該矽氧化物區域中之至少一特徵部，並同時在該較低含氧區域上方形成含類金屬或金屬硬遮罩。
  2. 如請求項1之相對於較低含氧區域而選擇性蝕刻矽氧化物區域中之至少一特徵部的方法，其中該蝕刻氣體不含氫。
  3. 如請求項1之相對於較低含氧區域而選擇性蝕刻矽氧化物區域中之至少一特徵部的方法，其中該氟碳化合物氣體包含C xF y。
  4. 如請求項1之相對於較低含氧區域而選擇性蝕刻矽氧化物區域中之至少一特徵部的方法，其中該氟碳化合物氣體包含C 4F 6、c-C 4F 8、c-C 5F 8、C 2F 4、CF 4、C 4F 8、C 3F 8、及C 2F 6其中至少一者。
  5. 如請求項1之相對於較低含氧區域而選擇性蝕刻矽氧化物區域中之至少一特徵部的方法，其中該蝕刻氣體更包括含氧成份，該含氧成份包含O 2、O 3、CO 2、CO、 NO、NO 2、N 2O、SO 2、SO 3、及COS其中至少一者。
  6. 如請求項1之相對於較低含氧區域而選擇性蝕刻矽氧化物區域中之至少一特徵部的方法，其中該蝕刻氣體更包含來自由氮、氦、氬、氪、氙、及氖組成之群組的惰性氣體。
  7. 如請求項1之相對於較低含氧區域而選擇性蝕刻矽氧化物區域中之至少一特徵部的方法，更包含在提供該蝕刻氣體之前提供選擇性預蝕刻，其中在不形成含類金屬或金屬硬遮罩的情況下，該選擇性預蝕刻相對於該較低含氧區域而選擇性或部分地蝕刻該矽氧化物中之該至少一特徵部。
  8. 如請求項1之相對於較低含氧區域而選擇性蝕刻矽氧化物區域中之至少一特徵部的方法，其中該類金屬鹵化物氣體或金屬鹵化物氣體包含WF 6及MoF 6氣體其中至少一者。
  9. 如請求項1之相對於較低含氧區域而選擇性蝕刻矽氧化物區域中之至少一特徵部的方法，其中類金屬鹵化物氣體或金屬鹵化物氣體包含矽(Si)、鍺(Ge)、錫(Sn)、鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鈮 (Nb)、鉭(Ta)、硼(B)、鋁(Al)、 鎵(Ga)、銦(In)、鐵(Fe)、釕(Ru)、錸(Re)、銻(Sb)、鎢(W)、 鉬(Mo)、或鉍(Bi)其中至少一者。
  10. 如請求項1之相對於較低含氧區域而選擇性蝕刻矽氧化物區域中之至少一特徵部的方法，其中該電漿係在1-500毫托的壓力下以20-1000瓦特的功率形成。
  11. 如請求項1之相對於較低含氧區域而選擇性蝕刻矽氧化物區域中之至少一特徵部的方法，更包含在相對於該較低含氧區域而該選擇性蝕刻該矽氧化物區域中之該至少一特徵部之後，提供該矽氧化物區域中之該至少一特徵部的原子層蝕刻，其中該原子層蝕刻將該含類金屬或金屬硬遮罩用於減少該較低含氧區域的蝕刻。
  12. 如請求項1之相對於較低含氧區域而選擇性蝕刻矽氧化物區域中之至少一特徵部的方法，其中該至少一特徵部具有小於15 nm的寬度及至少為6:1的深度對寬度之深寬比。
  13. 如請求項1之相對於較低含氧區域而選擇性蝕刻矽氧化物區域中之至少一特徵部的方法，更包含在相對於該較低含氧區域而該選擇性蝕刻該矽氧化物區域中之該至少一特徵部之後，提供該矽氧化物區域中之該至少一特徵部的額外蝕刻，其中該額外蝕刻將該含類金屬或金屬硬遮罩用作遮罩而不進一步沉積該含類金屬或金屬硬遮罩。
  14. 如請求項13之相對於較低含氧區域而選擇性蝕刻矽氧化物區域中之至少一特徵部的方法，更包含在該至少一特徵部的該額外蝕刻之後移除該含類金屬或金屬硬遮罩。
  15. 如請求項14之相對於較低含氧區域而選擇性蝕刻矽氧化物區域中之至少一特徵部的方法，其中該移除該含類金屬或金屬硬遮罩包含濕式清洗。
  16. 如請求項1之相對於較低含氧區域而選擇性蝕刻矽氧化物區域中之至少一特徵部的方法，更包含提供不超過300°C的溫度。
TW111145606A 2021-12-01 2022-11-29 使用類金屬或金屬之基於氟碳化合物之沉積的選擇性蝕刻 TW202338975A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163284877P 2021-12-01 2021-12-01
US63/284,877 2021-12-01

Publications (1)

Publication Number Publication Date
TW202338975A true TW202338975A (zh) 2023-10-01

Family

ID=86612938

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111145606A TW202338975A (zh) 2021-12-01 2022-11-29 使用類金屬或金屬之基於氟碳化合物之沉積的選擇性蝕刻

Country Status (2)

Country Link
TW (1) TW202338975A (zh)
WO (1) WO2023101915A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
JP6587580B2 (ja) * 2016-06-10 2019-10-09 東京エレクトロン株式会社 エッチング処理方法
KR20200123481A (ko) * 2018-03-16 2020-10-29 램 리써치 코포레이션 유전체들의 고 종횡비 피처들의 플라즈마 에칭 화학물질들
WO2021202411A1 (en) * 2020-04-01 2021-10-07 Lam Research Corporation Selective precision etching of semiconductor materials
CN115380364A (zh) * 2020-04-08 2022-11-22 朗姆研究公司 使用类金属或者含金属硬掩模的沉积的选择性蚀刻

Also Published As

Publication number Publication date
WO2023101915A1 (en) 2023-06-08

Similar Documents

Publication Publication Date Title
JP7267926B2 (ja) 半導体デバイス製造における酸化スズ膜
KR100892797B1 (ko) 고종횡비 분야용 이방성 피쳐를 형성하는 에칭 방법
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
KR101231019B1 (ko) 집적회로장치 제조방법
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
US9263331B2 (en) Method for forming self-aligned contacts/vias with high corner selectivity
JP7320085B2 (ja) 交互のエッチングプロセスおよび不動態化プロセス
TWI774790B (zh) 氧化物-金屬-氧化物-金屬堆疊之高深寬比蝕刻
JP2013030778A (ja) 二層レジストプラズマエッチングの方法
TW202205364A (zh) 使用類金屬或含金屬硬遮罩的沉積之選擇性蝕刻
US11094543B1 (en) Defect correction on metal resists
JP2019204815A (ja) 基板処理方法及び基板処理装置
KR101276043B1 (ko) 아산화질소를 사용하는 에치백 프로세스
TW202338975A (zh) 使用類金屬或金屬之基於氟碳化合物之沉積的選擇性蝕刻
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
KR100777925B1 (ko) 금속 배선 형성 방법
US20240162043A1 (en) Sidewall Inorganic Passivation for Dielectric Etching Via Surface Modification
JP3902726B2 (ja) 未ドープ二酸化ケイ素に対して選択的に高密度プラズマエッチング器でドープ二酸化ケイ素をエッチングする方法
KR20230039559A (ko) 리세스된 금속 에칭 방법들
KR20230021741A (ko) 챔버를 세정하는 방법
TW200807619A (en) Method of fabricating dual damascene structure