CN101197258A - 用于多层抗蚀剂等离子体蚀刻的方法 - Google Patents

用于多层抗蚀剂等离子体蚀刻的方法 Download PDF

Info

Publication number
CN101197258A
CN101197258A CNA2007101875123A CN200710187512A CN101197258A CN 101197258 A CN101197258 A CN 101197258A CN A2007101875123 A CNA2007101875123 A CN A2007101875123A CN 200710187512 A CN200710187512 A CN 200710187512A CN 101197258 A CN101197258 A CN 101197258A
Authority
CN
China
Prior art keywords
chamber
etching
gas
layer
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101875123A
Other languages
English (en)
Inventor
山口阳子
克里斯·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN101197258A publication Critical patent/CN101197258A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种用于在等离子体蚀刻室中蚀刻限定在基片上的多层抗蚀剂的方法。该方法从引入基片到蚀刻室中开始，该基片具有限定于多层抗蚀剂的第一层上的图案。SO2气体流入蚀刻室，并且当流入SO2气体时，在该蚀刻室中激发等离子体。然后蚀刻多层抗蚀剂。

Description

用于多层抗蚀剂等离子体蚀刻的方法
技术领域
本发明涉及一种用于在半导体器件的制造中等离子体蚀刻多层抗蚀剂的改进的方法。
背景技术
如今集成电路芯片的性能与集成电路内晶体管和线路互连(wiring interconnect)的尺度有关。由于晶体管和线路互连的尺度持续缩小，使用光刻技术以图案化更小特征的能力已成为促使集成电路产业成功的主要因素。
光刻处理包括使用光刻成像工具和光刻胶材料。使用光刻成像可达到的最小分辨率由曝光波长的最小分辨率以及该光刻成像工具所使用的透镜系统的分辨能力或数值孔径所约束。用于较大数值孔径的较短的曝光波长通常得到高分辨率，以在抗蚀剂膜中印刷更小的图案。然而，减少波长或者增加数值孔径通常会导致焦深(DOF)的减小，因此要求减少该光刻胶膜的厚度。
直到一个确定的点，简单地减少抗蚀剂膜的厚度以增加分辨率是有效的。当该抗蚀剂变得太薄而不能耐受随后的蚀刻处理时，就达到这个点，该蚀刻处理将抗蚀剂图案传送至该抗蚀剂膜之下的一层或多层。为了克服这些问题，开发出双层抗蚀剂以扩展光刻技术。双层抗蚀剂膜典型地包括：相对较厚的下部抗蚀剂层(也称为掩模层或平面化层)，其设置在晶片或基片上；以及相对薄的上部抗蚀剂层，或成像层，其设置在该下部抗蚀剂层的顶部。该上部抗蚀剂层通过光线曝光和随后的显影而图案化。所产生的上部层图案用作蚀刻下部抗蚀剂层的掩模。通过该方法，可在该双层抗蚀剂膜中形成高纵横比的抗蚀剂图案。
当该双层抗蚀剂进行下部抗蚀剂层蚀刻处理时，为了为该上部抗蚀剂层提供足够的蚀刻抗性(resistance)，通常在上部抗蚀剂层结合入硅。由于下部抗蚀剂层通常由有机聚合物制成，通常氧基等离子体用于蚀刻下部抗蚀剂层，而使用图案化的顶部抗蚀剂层作为掩模。因此，当在氧基等离子体中蚀刻下部抗蚀剂层时，在上部抗蚀剂层中的硅前体(silicon precursors)在蚀刻处理过程中被氧化而形成耐高温氧化物。耐高温氧化物作为蚀刻阻隔物(barrier)，导致上部抗蚀剂层的增强的蚀刻抗性。然而，已发现以这种方式实现的增强在很多应用中是不够的。
下部抗蚀剂蚀刻处理不仅要求该上部抗蚀剂层和该下部抗蚀剂层之间良好的蚀刻对比度，而且需要各向异性以实现良好的临界尺寸(CD)控制。然而，使用纯氧等离子体，只有在蚀刻处理过程中抗蚀剂层温度保持在或低于大约-100℃时才能实现各向异性蚀刻。否则，通常会观测到横向的蚀刻或钻蚀(undercutting)，其表示CD损失。包括两层以上的多层抗蚀剂是可用的，并且普遍存在一些上述提及的问题。
鉴于以上所述，需要一种方法和装置，以在蚀刻多层抗蚀剂时提供可选的各向异性蚀刻条件。
发明内容
概括地说，通过引入用于为蚀刻多层抗蚀剂提供各向异性蚀刻条件的方案，本发明满足了这些需求。应当理解的是，本发明可以许多方式实施，包括作为一种处理，或一种方法。以下将描述本发明的多个创新的实施例。
提供了一种用于在等离子体蚀刻室中蚀刻限定在基片上的多层抗蚀剂的方法。该方法从引入基片到蚀刻室中开始，基片具有限定于多层抗蚀剂的第一层上的图案。SO2气体流入蚀刻室，并且当流入SO2气体时，等离子体在蚀刻室中被激发(struck)。然后多层抗蚀剂被蚀刻。
提供了一种用于在蚀刻室中多层抗蚀剂蚀刻期间控制临界尺寸偏差的方法。该方法从当SO2气体流入室时，在室中激发氧基等离子体开始。等离子体密度保持在约1×109/cm3至约1×1012/cm3之间。然后多层抗蚀剂的每一层被蚀刻。
可以理解的是，前面的概述和接下来的详细描述对所请求保护的本发明仅是示例性的及解释性的，而不是限制性的。
附图说明
这些附图，其并入并且构成该说明书的一部分，示出了本发明的示例性的实施例，并且与描述一起用于解释本发明的原理。
图1是在形成浅沟槽隔离特征之前，硅基片上堆叠层的示意图。
图2是浅沟槽蚀刻处理的示意图，其中光刻胶和BARC层已经被去除并且氮化硅和衬垫(pad)氧化物层已经被蚀刻透。
图3是蚀刻入硅基片中的浅沟槽隔离特征的示意图。
图4是具有弯曲形貌和亚沟槽化(subtrenched)底部的浅沟槽隔离特征的显微照片。
图5是用含硅气体蚀刻的浅沟槽隔离特征的显微照片。
图6是包括顶部和底部圆化(rounding)的浅沟槽隔离特征的显微照片。
图7是在执行栅蚀刻之前，其上具有堆叠层的硅基片的示意图。
图8是硅基片的示意图，该硅基片具有氮化硅和多晶硅层，其被蚀刻透至栅氧化层。
图9A是一个蚀刻形貌的简化示意图，在过蚀刻(over etch)步骤过程中，在蚀刻气体混合物中不使用含硅气体。
图9B是具有CD控制的经蚀刻栅特征的显微照片。
图10是示出双掺杂栅结构的简化的横截面示意图，该双掺杂栅结构已经用含硅气体蚀刻，该含硅气体用于减轻由不同的掺杂区域导致的蚀刻率差异。
图11是蚀刻室的简化的示意图，蚀刻室被配置为在过蚀刻处理中提供含硅气体。
图12是示出设置在基片上双层抗蚀剂的多个层的简化的示意图。
图13A示出了在蚀刻操作过程中作为使用二氧化硅的结果而在下部光刻胶层发生的刻痕(notching)和钻蚀。
图13B示出了根据本发明的一个实施例，在蚀刻操作过程中利用引入的SiCl4气体消除钻蚀和刻痕。
图14A和14B示出根据本发明的一个实施例，与图13A和13B相对应的显微照片，以示出使用SiCl4气体与SO2对比的效果。
图15是一个流程图，其示出根据本发明一个实施例的用于蚀刻限定于等离子体蚀刻室中基片上的双层抗蚀剂的方法。
图16A是示出了根据本发明的一个实施例，经受多层光刻胶蚀刻的基片的多个层的简化示意图。
图16B是示出图16A的被蚀刻的层的简化示意图。
图17A是示出根据本发明的一个实施例，图16A的多层光刻胶的可选层的简化示意图。
图17B是示出图17A的被蚀刻的层的简化示意图。
图18是示出根据本发明的一个实施例，用于蚀刻具有多层光刻胶的基片的方法操作的流程图。
具体实施方式
现在参照附图详细描述本发明的多个示例性的实施例。在下面的描述中，阐述了多个具体的细节以提供对本发明的彻底理解。然而，可以理解的是，对于本领域的技术人员，可以在缺少这些具体细节中的一些或全部的情况下实施本发明。在其它的例子中，没有详细地描述公知的处理操作，以避免不必要地使本发明模糊不清。图1-11论述了用于浅沟槽隔离蚀刻应用和栅蚀刻应用的硅的使用。图12-15论述了集中于用于蚀刻双层光刻胶的SiCl4的使用的一些实施例，而图16A-18描述了集中于用于蚀刻多层抗蚀剂(即，两个或多个抗蚀剂层)的SiCl4和SO2的使用的一些实施例。
很多等离子体蚀刻应用依赖于钝化层的生成，以获得需要的特征形貌(feature profile)。形貌控制的主要机制包括蚀刻和沉积反应的平衡。蚀刻反应一般由反应室参数直接控制，如输入功率，压力和气流。在硅晶片的等离子体蚀刻中，蚀刻反应产物是主要的沉积源，其结果是沉积机制被间接控制。
对于浅沟槽和栅应用，使用多种蚀刻气体化学成分。例如，当使用HBr-O2蚀刻气体化学成分时，钝化层主要由SixBryOz组成。对于Cl2-O2蚀刻气体化学成分，钝化层主要由SixClyOz组成。钝化层的其它成分可包括N、C、H和F。而且，作为蚀刻硅晶片和/或室材料(如石英成分)的结果，挥发性硅蚀刻副产物被结合入钝化层。
如上所说明的，由于硅源(如硅晶片)和/或室材料的蚀刻，硅可被结合入钝化层。这些硅源是次级产物，其并不是由该蚀刻气体化学成分直接控制的。而且，由于挥发性硅蚀刻副产物从晶片表面向真空排出口输送，存在含硅副产物沉积在晶片表面的有限的可能性。这可导致不均匀的硅副产物浓度跨越整个晶片以及导致蚀刻的特征形貌和临界尺寸的不均匀。
等离子体可以在多种类型的等离子体反应器中产生。这种等离子体反应器通常具有使用RF能量、微波能量、磁场等的能量源，以产生中等密度至高密度的等离子体。例如，高密度等离子体可在变压器耦合等离子体(TCPTM)(可从Lam Research Corporation获得，其也被称作感应耦合等离子体反应器)、电子回旋加速器共振(ECR)等离子体反应器、螺旋波(helicon)等离子体反应器等中产生。可提供高密度等离子体的高流速等离子体反应器的一个示例，公开在共有的美国专利No.5,820,261中。等离子体也可以在平行板蚀刻反应器中产生，如在共有美国专利No.6,090,304中描述的双频等离子体蚀刻反应器。
可在一个感应耦合等离子体反应器中执行处理，该感应耦合等离子体反应器通过一个连接至在反应器壁上的一个出口的真空泵保持需要的真空压力。通过从气体供应(gas supply)向围绕介电窗下侧延伸的高压间(plenum)提供气体，可将蚀刻气体提供至喷头(showerhead)或喷射器装置。通过从RF源向外部RF天线(如在该反应器顶部介电窗外部具有一圈或多圈的平面螺旋线圈)提供RF能量，可在该反应器中生成高密度等离子体。等离子体生成源可以是模块化安装装置的一部分，该模块化安装装置以真空密封方式可移动地安装在该反应器的上端。
一个晶片可在该反应器内支撑在基片支撑件上，例如悬臂卡盘装置，该装置可移动地由来自于该反应器侧壁的模块化安装装置支撑。此种基片支撑件位于以悬臂方式安装的支撑臂的一端，使得整个基片支撑/支撑臂组件可以通过将该组件穿过该反应器侧壁上的开口而从该反应器移除。基片支撑件可包括一个卡盘装置，如静电卡盘(ESC)，并且基片可以被介电聚焦环环绕。卡盘可包括RF偏置电极，用于在蚀刻处理期间将RF偏压施加到基片。由气体供应提供的蚀刻气体可流过窗口和下层气体分布板(GDP)之间的通道，并且穿过GDP中的气体出口进入室内部。反应器也可包括从GDP延伸出的加热衬板。
处理也可在包括内部结构的平行板等离子体反应器中执行，该内部结构通过连接在该反应器壁上出口的真空泵维持在所需的真空压力。可通过从气体供应提供气体而将蚀刻气体供至喷头电极，并且，通过从一个或多个RF源提供RF能量到喷头电极和/或底部电极，可产生中等密度的等离子体。可选地，该喷头电极可电接地，并且可以向该底部电极提供两种不同频率的RF能量。
对于本领域技术人员来说，显而易见的是各种气体的流速依赖多种因素，如等离子体反应器的类型、电源设置(power setting)、反应器中的真空压力、等离子体源的离解率等等。
反应器压力优选地保持在适于在反应器中维持(sustain)等离子体的水平。通常，过低的反应器压力会导致等离子体熄灭，然而，在高密度蚀刻反应器中，过高的反应器压力可导致蚀刻停止的问题。对于高密度等离子体反应器，反应器压力优选地低于100毫托。
支撑正在经受蚀刻的半导体基片的基片支撑件优选地充分冷却基片以防止有害的副反应，如基片上任何光刻胶的燃烧以及不需要的反应气体基团的形成。在高密度和中高密度等离子体反应器中，将基片支撑件冷却到-10到+80℃的温度是足够的。基片支撑件可包括用于在该基片处理过程中向基片提供RF偏压的底部电极以及用于夹紧基片的ESC。例如，基片可包括硅晶片，其被静电夹紧且通过在晶片和ESC的顶面之间以需要的压力提供氦(He)而冷却。为了将晶片维持在所需的温度，在该晶片和该卡盘之间的空间内，He的压力可维持在10到30托(Torr)。
图1-3示出了可如何将浅沟槽蚀刻在硅层中的示意图。如图1所示，硅基片10包括其上的堆叠层，该堆叠层包括100的衬垫氧化物12，1500厚的氮化硅层14，600厚的底部抗反射涂层(BARC)16，和一个3200厚的光刻胶层18，该光刻胶层18已预先被图案化以提供开口20。在硅晶片上蚀刻浅沟槽的过程中，该光刻胶18将包括很多与所需的沟槽位置相对应的开口20。该氮化硅层14在开口20的位置开口，以形成图案化的硬掩模。
在开口该硬掩模14中，使用等离子体蚀刻来开口BARC层16。在一个示例性的BARC开口步骤中，室可处于5毫托的真空压力并且该用于将射频能量感应地耦合入该室的天线可被设为350瓦特。基片支撑件可包括一个电极，其通过向该电极供88瓦特的功率而提供RF偏压。可使用50sccm CF4等离子体蚀刻60秒而开口BARC，同时保持该晶片的温度在大约60℃。接下来，该室设置为同样的压力，但提高天线功率至1000瓦特，氮化硅层14和衬垫氧化物层12被开口，以形成开口22。可利用70sccm的CHF3和300sccm的Ar蚀刻氮化硅层44秒，同时保持该晶片温度在大约60℃。然后，使用10毫托的室压力和向该天线提供1000瓦特功率来剥除该光刻胶和BARC。可以使用200sccm O2持续45秒而剥除光刻胶。
作为剥离步骤的结果，BARC和光刻胶层已被去除并且暴露的硅的区域已被O2等离子体氧化。在一个示例性的处理中，室设在5毫托并且向天线提供350瓦特功率。使用50sccm CF4蚀刻被氧化的硅持续7秒，同时保持晶片温度在大约60℃。接下来，可将室压力设在50毫托以及向该天线提供1000瓦特功率来蚀刻硅基片。可向底部电极提供大约220瓦特功率，并且蚀刻气体可包括125sccmCl2，14sccm O2和14sccm N2，同时保持该晶片温度在大约60℃。为了提供所需的圆化和/或形貌和/或CD控制，可在该蚀刻气体中加入含硅气体如SiCl4。在形成如图3所示的沟槽结构24之后，可使用HF浸泡2分钟，然后利用去离子水旋转冲洗以清洗该晶片。
图4是使用125sccm Cl2并且没有在该蚀刻气体中加入SiCl4所形成的沟槽结构的显微照片。如图4所示，这些沟槽具有弯曲形貌和亚沟槽化底部。改进的临界尺寸(CD)和形貌控制可通过向蚀刻气体增加含硅气体而获得。图5是在浅沟槽蚀刻过程中使用含硅气体时所形成的沟槽结构的显微照片。使用75sccm Cl2和25sccmSiCl4蚀刻图5所示的沟槽结构。图6是由于在该浅沟槽蚀刻过程中使用含硅气体而具有圆化顶部和底部的锥形沟槽的显微照片。
图7和8是栅蚀刻的示意图。如图7所示，硅晶片30包括其上的堆叠层，该堆叠层包括15厚的氧化物层32，1500厚的多晶硅层34，200厚的氮化硅层36，和2000厚的光刻胶层38，该光刻胶层38已经被图案化，以在其中包括与该栅蚀刻位置相对应的开口40。应当理解的是，阻挡层不限于氮化硅。例如，本领域的技术人员可以理解栅应用中的硬掩模为二氧化硅(SiO2)或氮氧化硅(SiOXNY)。另外，阻挡层的厚度可为300，或任何其它适合的厚度。尽管在图7中只示出单个开口40，然而在晶片上蚀刻栅结构中将有许多与需要的栅位置对应的开口40。
一个示例性的栅蚀刻的处理如下。最初，执行一个修整(trimming)步骤，该室压力设置在15毫托以及天线功率设置在400瓦特。用于该修整步骤的蚀刻气体可包括30sccm HBr和10sccm O2。然后，通过将室设在10sccm CF4来蚀刻该氮化硅层36，以在该氮化硅层36中提供与该开口40对应的开口。然后，分四步蚀刻多晶硅，包括穿透(breakthrough)步骤，第一主蚀刻，第二主蚀刻和过蚀刻。在该穿透步骤中，存在于硅表面的本征氧化物被蚀刻，因为一些化学成分(例如，HBr)不能容易或均一地蚀刻SiO2。本领域的技术人员可以理解的是在该化学成分包含CF4的情况下，使用该穿透步骤不是必需的。在该第一主蚀刻中，该室设在10毫托以及天线设在800瓦特功率。蚀刻气体包括50sccm Cl2，175sccmHBr，60sccm CF4和5sccm O2。在该第二主蚀刻中，该室设在30毫托以及该天线设在350瓦特。用于该第二主蚀刻的蚀刻气体包括300sccm HBr和3sccm O2。在该过蚀刻步骤中，该室设在80毫托以及向该天线提供500瓦特功率。在该过蚀刻中的蚀刻气体包括130sccm HBr，4sccm O2和大约270sccm He。含硅气体(如SiCl4)可加入该第一或第二主蚀刻和/或该过蚀刻中，以改进栅形貌控制和晶片内CD控制。在该多晶硅蚀刻之后，开口42延伸至栅氧化层32，如图8所示。
图9A是在过蚀刻步骤期间没有在蚀刻气体混合物中使用含硅气体的蚀刻形貌的简化示意图。经蚀刻的栅特征102a至102c包括在每个经蚀刻的栅特征基底的刻痕(notch)100。在蚀刻处理末尾，当去除多晶硅纵梁(stringer)时(即在该过蚀刻步骤过程中)，为保持栅完整性，当执行过蚀刻步骤时需要维持对氧化物的高选择性。如通常所知，栅氧化层点蚀是一种现象，由该现象在小的局部区域有选择地蚀刻栅氧化层、或栅材料，导致在下面的硅的蚀刻，因此产生点蚀。
图9B是根据本发明一个实施例的、通过在该过蚀刻处理中加入含硅气体而得到带有临界尺寸控制的经蚀刻的栅特征的示例性的显微照片。在硅蚀刻气体混合物中的含硅气体增加侧壁钝化的量以缓和任何刻痕。因此，由于添加的硅蚀刻气体提供的侧壁钝化，栅特征102a至102c显示为具有无刻痕基体。在一个实施例中，关于硬掩模栅应用，该侧壁钝化主要由Si、O、X基材料组成，X为卤素或卤素混合物，例如，溴、氯、氟等。本领域的技术人员可以理解的是卤素依赖于蚀刻化学成分。这里，该前两个蚀刻步骤经过包含蚀刻副产物的反应将硅从该基片结合入钝化层。然而，在该多晶硅蚀刻的末尾，在过蚀刻步骤期间，硅基副产物由于待蚀刻的硅材料的消耗而消耗。同时，蚀刻物质(species)浓度增加。结果，在过蚀刻步骤期间很少产生钝化，并且在线(line)的基底(base)存在的钝化可以被蚀刻物质腐蚀，导致多晶硅线的刻痕。然而，在过蚀刻步骤期间增加的硅将取代先前由被蚀刻的硅材料提供的所消耗的硅。
图10为示出经蚀刻的双掺杂栅结构的简化的横截面示意图。这里，栅110由N-掺杂多晶硅组成，而栅112由P-掺杂多晶硅组成。应当理解的是在整个蚀刻处理中加入含硅气体会增强钝化层的形成，从而减轻由该基片上的不同掺杂栅结构导致的差别。当蚀刻化学成分对于栅氧化层更加具有选择性时，在栅蚀刻处理的最后步骤中，横向的腐蚀量也可以随掺杂类型而变化。因此，在该硅蚀刻的第一步骤中限定的形貌可在该最终的步骤中改变，导致在不同的掺杂区域之间形貌和临界尺寸的差别(即，也称为N/P形貌负载(profile loading))。因此，在另一个实施例中，在蚀刻最后步骤中(如该过蚀刻步骤)气体混合物中硅源的增加，减少了不同类型掺杂硅之间的蚀刻率微负载(micro-loading)。另外，该硅气体向这些线增加更多钝化，因此降低了在形貌轮廓上不同类型掺杂硅之间横向蚀刻差别的影响。
因此，在硅蚀刻过程中在蚀刻气体混合物中加入含硅气体将消除在这些特征底部的刻痕。此外，在过蚀刻步骤过程中的该蚀刻气体混合物中的含硅气体将增加对氧化物的可选择性。此外，硅蚀刻过程中蚀刻气体混合物中的含硅气体将降低存在于同一基片上的不同类型掺杂硅之间的形貌差别。也就是说，在硅蚀刻过程中在蚀刻气体混合物中加入含硅气体将降低N-掺杂、P-掺杂或非掺杂线之间的临界尺寸偏差。
图11是配置为在一个过蚀刻处理过程中提供含硅气体的蚀刻室的简化示意图。蚀刻室120包括气体入口122，顶部电极124，支撑晶片或半导体基片126的静电卡盘128。蚀刻室120还包括出口130，其可与一个泵流动连通，以抽空该蚀刻室。处理气体供应132与气体入口122流动连通。应当理解的是，钝化增强气体(例如，上面提及的含硅气体)可以通过气体入口122提供至该室。与室120和处理气体供应132连通的控制器134可配置为检测钝化饥饿(starved)状态(即，过蚀刻处理)。响应于检测钝化饥饿状态，控制器可以触发处理气体供应134，以向室120提供含硅气体。应当理解的是，该控制器134可通过任何适合的端点检测而检测该钝化饥饿状态，或者过蚀刻处理的开始可触发该含硅气体的供应。另外，在一个实施例中，控制器134为通用计算机。
与引入该含硅气体例如SiCl4有关的参数，总结于表1中。
表1
压力 0.5-200毫托
功率 10-5000W
SiCl4流速 0.1-300sccm
温度 -77℃至200℃
应当理解的是，表1是示例性的而不是为了限定。也就是说，可以使用任何适合的含硅气体。另外，依赖于该室的构造，这些参数的范围可以变化。
在一个实施例中，当在过蚀刻步骤中将SiCl4或其它适合的含Si气体加入该气体混合物中时，多晶硅仍然被蚀刻，然而，在栅氧化层上发生保护性沉积。也就是说，在该栅氧化层或氮化栅氧化层上可沉积有SiOx薄层，其可以结合入Br或Cl或存在于室中的任何适合的元素。应当理解的是也可以提供氧源以形成该SiOX层。用于薄层的氧源可由引入含氧气体得到或者由容器中的含氧成分(如石英、氧化铝、正被蚀刻的基片的含氧成分，等等)的存在而产生。可以理解的是，在多晶硅和氧化物之间的蚀刻速率选择性变得无穷大，即，作为薄的含硅氧化层沉积的结果，栅氧化层没有被蚀刻。因此，其导致改进的栅完整性，即，最低限度氧损耗(如果有的话)、更少的硅凹口(recess)和显著地降低点蚀的可能性。另外，由于处理可以在如果没有改进的选择性的情况下将会发生点蚀的区域进行，因此增加的蚀刻率选择性展宽了处理窗口。
在另一个实施例中，硅固体源可以包含在该室中，以便为钝化层提供硅。也就是说，在过蚀刻处理过程中，其中被蚀刻的硅基本上耗尽，硅固体源提供钝化层所需的硅以防止出现刻痕。例如，蚀刻室的顶部电极可包括固体硅源，其可在过蚀刻步骤中通过向该顶部电极施加射频(RF)偏压而被触发。
表2示出了与蚀刻室有关的处理参数，以便实现此处根据用于蚀刻双层抗蚀剂的各向异性蚀刻条件而描述的实施例。可以理解的是，表2是示例性的而并非限制性的。可在Versys2300蚀刻机器(该机器可以从受让人得到)的使用中应用表2中列出的参数。当然，表2中列出的范围可以根据执行蚀刻操作的机器的类型而变化。
表2
压力 0.5-200毫托
顶部功率 10-5000W
底部功率 200-300Vpk
温度 20℃至70℃
SiCl4流速 0.1-6sccm
O2流速 100-200sccm
N2流速 50-200sccm
Cl2流速 10-50sccm
HBr流速 50-100sccm
关于在该双层抗蚀剂蚀刻过程中使用的气体，一个合适的组合包括使用氧(O2)、氮(N2)、SiCl4、溴化氢(HBr)和氯(Cl2)。氧的流速范围为大约100-200标准立方厘米每分钟(sccm)。此处，使用氧作为蚀刻剂。在处理过程中氮的流速在大约50至200sccm之间。应当理解的是，氮帮助保持整个基片表面的一致性。一个示例性的溴化氢的流速在大约50至100sccm之间。溴化氢用于侧壁钝化。氯的流速在大约10至50sccm之间。在一个实施例中，氯的流速大约是氧流速的10％。也就是说，氧的流速与氯的流速的比为10∶1。使用氯来帮助去除挥发性气体。SiCl4的流速在0.1至6sccm之间。SiCl4气体用来帮助保持根据此处所描述的实施例的CD。
在双层抗蚀剂蚀刻过程中使用的其它设置包括在大约3至15毫托(毫托)的压力范围。顶部电极的功率在大约300至1000瓦特之间，而底部电极可得到的峰值功率在大约200至300伏特。该室的温度在大约20至70摄氏度之间，如表2所示。在一个实施例中，等离子体密度保持在1×109每立方厘米至1×1012每立方厘米之间。表2所述的压力和顶部功率的设置限定该等离子体密度。离子能量维持在大约150至大约400伏特之间，此处，离子能量是提供至该底部电极的RF峰值功率的函数。
图12是示出了设置在基片上的双层抗蚀剂的各个层的简化示意图。这里，晶片150包括多晶硅层152、底部光刻胶层154和顶部光刻胶层156。顶部光刻胶层156随后被图案化和显影。其后，由第一光刻胶层154和第二光刻胶层156组成的双层光刻胶被蚀刻以限定图案。典型地，顶部光刻胶层156包括硅，而底部光刻胶层是有机光刻胶。
图13A和13B示出了分别使用标准多晶硅化学成分和SiCl4气体蚀刻双层光刻胶所限定的图案。图13A示出了因在该蚀刻操作过程中使用传统化学成分，而发生在该底部光刻胶层154中的刻痕和钻蚀。如图13A所示，由于该刻痕和钻蚀，存在限定在被蚀刻的底部光刻胶层154之间的临界尺寸的损失，其转而将影响随后多晶硅层152的蚀刻。然而，图13B示出了通过使用在蚀刻操作过程中引入的SiCl4气体消除该钻蚀和刻痕。这里，底部光刻胶层154和顶部光刻胶层156的蚀刻导致不损失CD的蚀刻操作。
图14A和14B示出了与图13A和图13B相对应的实际显微照片，示出了根据本发明一个实施例使用SiCl4气体的效果。如图14B所示，相比图14A，CD的损失是极小的。图14A是在蚀刻操作过程中使用标准多晶硅化学成分(HBr，O2，N2)的结果。图14B将Cl2，HBr，O2，N2和SiCl4用于蚀刻操作。可以理解的是，在蚀刻操作的过程中SiCl4与O2生成SiO2，以最小化CD的损失。
图15为示出根据本发明的一个实施例，用于在等离子体蚀刻室中蚀刻限定在基片上的双层抗蚀剂的方法的流程图。该方法从操作160起始，其中，引入基片到蚀刻室中，该基片具有限定在双层光刻胶的第一层上的图案。然后，该方法进行至操作162，其中，SiCl4气体与表2中列出的气体混合物一起流入该蚀刻室。如根据表2所描述的，在一个实施例中，该SiCl4气体的流速率为0.1至6SCCM之间。然后，该方法进行操作164，其中，当该SiCl4气体流入该室时，氧基等离子体在该蚀刻室中被激发。此处，表2列出的气体与该SiCl4气体一起流入该室。在一个实施例中，在蚀刻室中保持在大约1×109每立方厘米至1×1012每立方厘米之间的等离子体密度。在另一个实施例中，在蚀刻室中，保持在大约150伏特至大约400伏特之间的离子能量。然后，该方法转移至操作166，其中，依照此处所描述的条件蚀刻该双层抗蚀剂。
图16A是示出根据本发明一个实施例，经受多层光刻胶蚀刻的基片的各种层的简化的示意图。光刻胶层200设置在底部抗反射涂层202上。在这个实施例中，可通过已知技术显影光刻胶层200。底部抗反射涂层(BARC)202设置在帽介电层(cap dielectric layer)204上，该帽介电层204设置在下层光刻胶(ULPR)206上，而下层光刻胶206又设置在层208上。在一个实施例中，光刻胶层200的厚度在大约1200-2000埃之间。底部抗反射涂层(BARC)202的厚度在大约600-1000埃之间。在一个实施例中，帽介电层204的厚度在大约200-400埃之间，以及ULPR 206的厚度在大约2000-3000埃之间。在另一个实施例中，其中，ULPR 206由无定形碳组成，如，高级图案化膜(APF)(可从APPLIED MATERIALS得到)或者可灰化硬掩模(AHM)(可以从NOVELLUS得到)。ULPR层206的厚度在大约600-1200埃之间。本领域的技术人员可以理解光刻胶层200可以是任何合适的光刻胶层，如193纳米的光刻胶。如通常所知，BARC层202用于通过抑制标准波效应和由薄膜干涉引起的反射刻痕，来增强临界尺寸的控制。需要注意的是，BARC层202是可选的，因此，取决于该帽介电层204的组成和/或对控制该蚀刻处理的实体的偏好，可以包括或者不包括该BARC层202。在一个示例性实施例中，帽介电层204可以是氮氧化硅层，如SiON。可选地，帽介电层204可为氧化硅层，化学式为SiOx，其中x是大于或等于1的整数。
图16B是示出图16A的经蚀刻的层的简化的示意图。在一个实施例中，应用使用表3的处理参数的方法以获得图16B所述的结果。如所示出的，已经从蚀刻操作中去除了图16A中的层200和202。用于图16A和16B的实施例的蚀刻剂材料可以是任何常用的氟基蚀刻剂，如CF4、CHF3或CH2F2。另外，用于图16A和16B的实施例的等离子体可以是氧基等离子体。因此，相同的蚀刻剂和等离子体可以用于蚀刻图16A和16B所示的层。本领域的技术人员可以理解的是，无定形碳晶片通常包括帽电介质，然而，不同于无定形碳的ULPR通常包括含硅BARC。因此，SiCl4或SO2可用在如下论述的整个蚀刻操作的这些情形中。表3提供一个示例性配方的进一步的细节以及相应的组成和设置。如上参照图16A所提到的，BARC层202在一个实施例中是可选的。
图17A是示出根据本发明一个实施例，用于图16A的多层光刻胶的可选层的简化的示意图。在图17A中，光刻胶200在含硅的BARC层210上显影。含硅的BARC层210设置在ULPR层206上。本领域的技术人员可以理解，含硅的BARC层210可由硅、氧和碳元素的组合形成。应该注意的是，图16A和图17A之间共同层的厚度是类似的。在一个实施例中，含硅的BARC层210的厚度在大约600-900埃之间。应当进一步理解，为了实现图17B所描述的蚀刻形貌而执行图17A的蚀刻，可使用与上述关于图16A论述的蚀刻的些许不同的配方(recipe)。在图17A中，用于顶部光刻胶层200的蚀刻剂可与如关于图16A所描述的蚀刻剂类似，即氟基蚀刻剂。然而，关于图17A的其余层，氯化硅(也称为四氯化硅(SiCl4))/氧基蚀刻剂可以在以后使用。例如，一种这样的蚀刻剂配方可包括SiCl4/O2/He/HBr/Cl2。在一个可选的实施例中，二氧化硫(SO2)可用来取代SiCl4。使用氯化硅或二氧化硫帮助钝化该含硅BARC层210和该ULPR层206，以确保正确的蚀刻。当然，此处所描述的SiCl4或SO2蚀刻剂可用于关于图16A和16B论述的层，以取代氟基蚀刻剂。
图18是示出根据本发明一个实施例，用于蚀刻具有多层光刻胶的基片的操作方法的流程图。该方法从操作220起始，该操作中将基片引入蚀刻室，该基片具有限定在多层抗蚀剂的第一层上的图案。该方法前进到操作222，该操作中执行修整操作。如上所提及的，该修整操作可依照表3中的设置横向蚀刻多层抗蚀剂顶层的一部分。在一个实施例中，该修整操作可在BARC层被开口后进行。在另一个实施例中，也执行硬掩模修整(即，其是修整硬掩模的光刻胶修整)。然后，该方法进行操作224，该操作中，SiCl4气体或SO2气体被引入到蚀刻室中。产生等离子体，并且穿过该基片的BARC层进行蚀刻，其中SiCl4和SO2用于该BARC蚀刻。当然，氟基蚀刻剂也可用于该BARC蚀刻。在一个实施例中，该等离子体是氧基等离子体。然后，该方法进行操作226，该操作中可引入额外的元素/气体，即，氦气、溴化氢、氯气、氮气和/或氩气等等，以穿过图16A-17B所示的各个层执行该蚀刻。可以理解的是，当使用SO2气体时，具有CxSy(其中x和y是非零整数)组分的钝化层在被蚀刻特征的侧壁上聚集。当使用SiCl4气体时，可在经蚀刻的特征的侧壁上形成SiOx或SiOxCl2(或SiOxBry)钝化层(其中x和y是非零整数)，以防止发生横向蚀刻。在一个实施例中，当多层光刻胶包括帽介电层时(如图16A和16B的实施例)，可使用SiCl4气体作为蚀刻剂。在另一个实施例中，SO2气体可与具有或不具有帽介电层的多层光刻胶一起使用，例如图16A-17B中任一个所示的实施例。
表3提供了用于关于图16A-17B提及的蚀刻处理的示例性处理设置。本领域的技术人员可以理解的是，这些设置可以根据所采用的蚀刻室而变化，并且表3中提供的设置是示例性的，并不是为了限定。应该注意的是，这些示例性的范围和组成可应用于所论述的关于图18所述的方法。另外，除非明确描述不可能的情况，这些设置和组成的各种组合也是可能的。
在表3的第3-9栏中详细说明了该处理/对应的层，而第1栏提供该组成/设置，并且第2栏提供用于对应组成/设置的测量的单位。如表3所示出的，修整处理可在一开始执行，或者在开始之外的某个时间执行。执行该修整处理以“修整”该光刻胶的宽度，并且在第3栏提供这些设置。例如，由于光刻的限制，可以比所需的厚度稍大的厚度显影光刻胶。该修整操作将进一步降低掩模的厚度。在一个实施例中，降低或消除偏置功率以及增加氧(O2)流速将导致更多的横向腐蚀，以执行该修整操作。在第4栏，提供用于底部抗反射涂层(BARC)的蚀刻操作的设置。这里，SO2气体带有或者不带有HBr、Cl2和氦气。在一个实施例中，可使用SiCl4替代SO2。对于含硅的BARC，在第5栏提供设置。这里，以相应的流速提供SO2，而其它气体在这个实施例中可被可选地提供。用于帽电介质(如SiON)蚀刻的设置在第6栏提供，其中使用氟基蚀刻剂。在第7和8栏，提供用于蚀刻下层光刻胶(ULPR)的不同实施例的示例性设置。在第7栏，这些设置包括使用SO2，而SiCl4用于第8栏中的示例性设置。在一个实施例中，其中ULPR是无定形碳材料，在第9栏提供这些设置。如前所述，在表3中提供的设置是示例性的，并且依赖于设备。然而，各种气体和设置的组合提供了用于此处所述的多层蚀刻的期望的结果。在一个实施例中，该多层抗蚀剂蚀刻包括最少三个抗蚀剂层，如图16A-17B所示。
表3
 单位 a.Trim  b.BARC  c.Si-BARC  d.DARC e.ULPR(A)  ULPR(B)  f.A:C
压力  mT 2-15  2-15  2-20  2-15 2-15  2-10  2-10
TCP功率 W 200-600  200-600 200-400 150-400 300-1000 300-1000 300-600
偏压  V 0  50-350  100-350  100-400 100-400  100-400  100-300
HBr  sccm 0-60  0-60  0-20  0-20  20-50  50-200
Cl2  sccm 0-40  0-20  0-20  20-50
O2  sccm 2-40  2-20  0-5  0-10 50-150  80-120  0-30
He sccm 0-100 0-60 0-60 0-100
SO2 sccm 0-200 20-200 20-200 50-200
SiCl4  sccm 0-6  0-4  0-4  0-5
CF4 sccm 25-100 25-100 0-100
CH2F2  sccm 0-10  0-20
CHF3  sccm 0-10
N2  sccm  0-50
NF3  sccm  0-20
前面所述描述了本发明的原理、优选实施例和操作的方法。然而，本发明不应当解释为限定于所论述的特定的实施例。因此，上述实施例应当认为是示例性的而不是限制性的，并且应当理解，本领域的技术人员可以在不脱离所附的权利要求限定的本发明的范围的情况下，对这些实施例中做出改变。
此处，根据多个示例性的实施例描述了本发明。通过考虑本发明的具体说明和实现，本发明的其它实施例对于本领域技术人员来说是显而易见的。上述的实施例和优选的特征应当认为是示例性的，而本发明由所附权利要求限定。

Claims (22)

1.一种用于在等离子体蚀刻室中蚀刻限定在基片上的多层抗蚀剂的方法，包括以下方法操作：
将所述基片引入到所述蚀刻室中，所述基片具有限定在所述多层抗蚀剂的第一层上的图案；
使SO2气体流入所述蚀刻室中；
在流入所述SO2气体的同时，在所述蚀刻室中激发等离子体；以及
蚀刻所述多层抗蚀剂。
2.根据权利要求1所述的方法，其中，所述使SO2气体流入所述蚀刻室中的方法操作包括：
以大约0.1标准立方厘米每分钟(sccm)和200sccm之间的流速流入所述SO2气体。
3.根据权利要求1所述的方法，进一步包括：
使氯气流入所述蚀刻室中；
使溴化氢气体流入所述室中；以及
使惰性气体流入所述室中。
4.根据权利要求3所述的方法，其中，所述惰性气体为氮，并且所述多层抗蚀剂包括至少三个抗蚀剂层。
5.根据权利要求1所述的方法，其中，所述在流入所述SO2气体的同时在所述蚀刻室中激发等离子体的方法操作包括：
生成氧基等离子体。
6.根据权利要求1所述的方法，其中，所述在流入所述SO2气体的同时在所述蚀刻室中激发等离子体的方法操作包括：将等离子体密度保持在大约1×109/cm3和大约1×1012/cm3之间。
7.根据权利要求1所述的方法，其中，所述在流入所述SO2气体的同时在所述蚀刻室中激发等离子体的方法操作包括：将离子能量保持在大约150伏特和大约400伏特之间。
8.根据权利要求6所述的方法，其中，所述将等离子体密度保持在大约1×109/cm3和大约1×1012/cm3之间的方法操作包括：
建立在大约2毫托和大约20毫托之间的室压；以及
将所述蚀刻室的顶部电极的功率级设置在大约200瓦特和大约1000瓦特之间。
9.根据权利要求7所述的方法，其中，所述将离子能量保持在大约150伏特和大约400伏特之间的方法操作包括：
将底部电极的射频(RF)峰值电压建立在大约200伏特和300伏特之间。
10.根据权利要求1所述的方法，其中，所述在流入所述SO2气体的同时在所述蚀刻室中激发等离子体的方法操作包括：
将室温度保持在大约20摄氏度和大约70摄氏度之间。
11.一种用于在蚀刻室中在多层抗蚀剂蚀刻期间控制临界尺寸偏差的方法，包括如下方法操作：
在使SO2气体流入所述室中的同时，在所述室中激发氧基等离子体；
将等离子体密度保持在大约1×109/cm3和大约1×1012/cm3之间；以及
蚀刻所述多层抗蚀剂的每一层。
12.根据权利要求11所述的方法，其中，所述在使SO2气体流入所述室中的同时在所述室中激发氧基等离子体的方法操作包括：
使氯气流入所述蚀刻室中；
使溴化氢(HBr)气体流入所述室中；以及
使惰性气体流入所述室中。
13.根据权利要求11所述的方法，其中，所述在使SO2气体流入所述室中的同时在所述室中激发氧基等离子体的方法操作包括：
以大约0.1标准立方厘米每分钟(sccm)和200sccm之间的流速使所述SO2气体流入所述室中。
14.根据权利要求11所述的方法，进一步包括：
将离子能量保持在大约150伏特和大约400伏特之间。
15.根据权利要求14所述的方法，其中，所述将离子能量保持在大约150伏特和大约400伏特之间的方法操作包括：
将底部电极的射频(RF)峰值电压建立在大约200伏特和300伏特之间。
16.根据权利要求11所述的方法，其中，所述将等离子体密度保持在大约1×109/cm3和大约1×1012/cm3之间的方法操作包括：
将与顶部电极相关的功率级保持在大约300瓦特和大约1000瓦特之间。
17.根据权利要求12所述的方法，进一步包括：
将进入所述室的氧气的流速与进入所述室的氯气的流速的比保持在大约10∶1。
18.根据权利要求12所述的方法，其中，所述惰性气体的流速在大约50sccm和大约200sccm之间，所述HBr气体的流速在大约50sccm和大约100sccm之间，以及所述氯气的流速在大约10sccm和大约50sccm之间。
19.根据权利要求11所述的方法，其中，所述多层抗蚀剂包括设置在第二层上的第一层，所述第一层是有机光刻胶，所述第二层是含硅的底部抗反射涂层(BARC)，所述第二层设置在第三层上，其中，所述第三层是下层光刻胶(ULPR)。
20.一种用于在等离子体蚀刻室中蚀刻限定在基片上的多层抗蚀剂的方法，包括以下方法操作：
将所述基片引入到所述蚀刻室中，所述基片具有限定在所述多层抗蚀剂的第一层上的图案；
使SiCl4或SO2气体中的一种流入所述蚀刻室中；
在流入所述SiCl4或SO2气体的同时，在所述蚀刻室中激发等离子体；以及
蚀刻所述多层抗蚀剂。
21.根据权利要求20所述的方法，其中，所述使SiCl4或SO2气体流入所述蚀刻室中的方法操作包括：
当SO2气体被引入到所述蚀刻室中时，以大约0.1标准立方厘米每分钟(sccm)和200sccm之间的流速流入所述SO2气体；以及
当SiCl4气体被引入到所述蚀刻室中时，以大约0.1标准立方厘米每分钟(sccm)和200sccm之间的流速流入所述SiCl4气体。
22.根据权利要求20的方法，进一步包括：
使氯气流入所述蚀刻室中；
使溴化氢气体流入所述室中；以及使惰性气体流入所述室中。
CNA2007101875123A 2006-11-22 2007-11-21 用于多层抗蚀剂等离子体蚀刻的方法 Pending CN101197258A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/562,929 2006-11-22
US11/562,929 US7361607B2 (en) 2003-06-27 2006-11-22 Method for multi-layer resist plasma etch

Publications (1)

Publication Number Publication Date
CN101197258A true CN101197258A (zh) 2008-06-11

Family

ID=39547559

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101875123A Pending CN101197258A (zh) 2006-11-22 2007-11-21 用于多层抗蚀剂等离子体蚀刻的方法

Country Status (4)

Country Link
US (1) US7361607B2 (zh)
KR (1) KR101476435B1 (zh)
CN (1) CN101197258A (zh)
TW (1) TWI375991B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142385A (zh) * 2009-12-15 2011-08-03 朗姆研究公司 蚀刻工具工艺指标方法和装置
CN102866581A (zh) * 2012-09-27 2013-01-09 无锡华润上华科技有限公司 一种解决曝光不足引起的曝光区域缺陷的方法
CN104425354A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN107690694A (zh) * 2015-04-02 2018-02-13 东京毅力科创株式会社 通过溢料添加进行部分蚀刻记忆
CN111834289A (zh) * 2019-04-16 2020-10-27 中电海康集团有限公司 一种金属铝的刻蚀方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8206996B2 (en) 2006-03-28 2012-06-26 Lam Research Corporation Etch tool process indicator method and apparatus
US7592265B2 (en) * 2007-01-04 2009-09-22 United Microelectronics Corp. Method of trimming a hard mask layer, method for fabricating a gate in a MOS transistor, and a stack for fabricating a gate in a MOS transistor
KR100898590B1 (ko) * 2007-08-13 2009-05-20 주식회사 하이닉스반도체 반도체 소자 제조 방법
US8581523B2 (en) * 2007-11-30 2013-11-12 Mevion Medical Systems, Inc. Interrupted particle source
KR20090069122A (ko) * 2007-12-24 2009-06-29 주식회사 하이닉스반도체 반도체 장치의 제조방법
JP5123349B2 (ja) * 2010-04-19 2013-01-23 Ｈｏｙａ株式会社 多階調マスクの製造方法
JP2012015343A (ja) * 2010-07-01 2012-01-19 Hitachi High-Technologies Corp プラズマエッチング方法
US8314033B2 (en) * 2010-09-24 2012-11-20 Applied Materials, Inc. Method of patterning a low-k dielectric film
KR101987688B1 (ko) * 2011-12-13 2019-06-12 엘지디스플레이 주식회사 어레이 기판의 제조방법
JP6050944B2 (ja) * 2012-04-05 2016-12-21 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマ処理装置
DE102012103938A1 (de) * 2012-05-04 2013-11-07 Reinhausen Plasma Gmbh Plasmamodul für eine Plasmaerzeugungsvorrichtung und Plasmaerzeugungsvorrichtung
US9105587B2 (en) * 2012-11-08 2015-08-11 Micron Technology, Inc. Methods of forming semiconductor structures with sulfur dioxide etch chemistries
US8668835B1 (en) 2013-01-23 2014-03-11 Lam Research Corporation Method of etching self-aligned vias and trenches in a multi-layer film stack
US8906810B2 (en) 2013-05-07 2014-12-09 Lam Research Corporation Pulsed dielectric etch process for in-situ metal hard mask shape control to enable void-free metallization
US20220334482A1 (en) * 2021-04-15 2022-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Photoresist top coating material for etching rate control

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5145554A (en) * 1989-02-23 1992-09-08 Seiko Epson Corporation Method of anisotropic dry etching of thin film semiconductors
US5750441A (en) * 1996-05-20 1998-05-12 Micron Technology, Inc. Mask having a tapered profile used during the formation of a semiconductor device
US20020003126A1 (en) * 1999-04-13 2002-01-10 Ajay Kumar Method of etching silicon nitride
US6255022B1 (en) * 1999-06-17 2001-07-03 Taiwan Semiconductor Manufacturing Company Dry development process for a bi-layer resist system utilized to reduce microloading
US7105361B2 (en) * 2003-01-06 2006-09-12 Applied Materials, Inc. Method of etching a magnetic material
US7141505B2 (en) * 2003-06-27 2006-11-28 Lam Research Corporation Method for bilayer resist plasma etch

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142385A (zh) * 2009-12-15 2011-08-03 朗姆研究公司 蚀刻工具工艺指标方法和装置
CN102142385B (zh) * 2009-12-15 2013-11-20 朗姆研究公司 蚀刻工具工艺指标方法和装置
CN103531428A (zh) * 2009-12-15 2014-01-22 朗姆研究公司 蚀刻工具工艺指标方法和装置
CN103531428B (zh) * 2009-12-15 2016-06-08 朗姆研究公司 蚀刻工具工艺指标方法
CN102866581A (zh) * 2012-09-27 2013-01-09 无锡华润上华科技有限公司 一种解决曝光不足引起的曝光区域缺陷的方法
CN104425354A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN107690694A (zh) * 2015-04-02 2018-02-13 东京毅力科创株式会社 通过溢料添加进行部分蚀刻记忆
CN111834289A (zh) * 2019-04-16 2020-10-27 中电海康集团有限公司 一种金属铝的刻蚀方法
CN111834289B (zh) * 2019-04-16 2022-10-28 中电海康集团有限公司 一种金属铝的刻蚀方法

Also Published As

Publication number Publication date
TW200834714A (en) 2008-08-16
KR20080046608A (ko) 2008-05-27
US20080038927A1 (en) 2008-02-14
TWI375991B (en) 2012-11-01
US7361607B2 (en) 2008-04-22
KR101476435B1 (ko) 2014-12-24

Similar Documents

Publication Publication Date Title
CN101197258A (zh) 用于多层抗蚀剂等离子体蚀刻的方法
CN1985335B (zh) 双层抗蚀剂等离子体蚀刻方法
CN100405551C (zh) 在双掺杂栅应用中改进轮廓控制和提高n/p负载的方法
CN101064244B (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
CN100365777C (zh) 具有改进型抗蚀剂及/或蚀刻轮廓特征的介电膜用蚀刻方法
US10643854B2 (en) Silicon dioxide-polysilicon multi-layered stack etching with plasma etch chamber employing non-corrosive etchants
US8778207B2 (en) Plasma etch processes for boron-doped carbonaceous mask layers
EP3038142A1 (en) Selective nitride etch
KR100744683B1 (ko) 반도체 소자 제조 방법
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
KR20040066170A (ko) 질화물 숄더에 대해 높은 민감도를 갖는 자기 정렬 콘택에칭
US20070119545A1 (en) Method to improve profile control and n/p loading in dual doped gate applications
KR20060063714A (ko) 높은 소스 및 낮은 충격 플라즈마를 이용하여 고에칭율을제공하는 유전체 에칭 방법
JP2005045053A (ja) 半導体装置の製造方法
US6955964B2 (en) Formation of a double gate structure
US7226867B2 (en) Method of etching a metal layer using a mask, a metallization method for a semiconductor device, a method of etching a metal layer, and an etching gas
JP3760843B2 (ja) 半導体装置の製造方法
JP2005136097A (ja) 半導体装置の製造方法
TW201331985A (zh) 有機物層刻蝕方法
JP2013089827A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20080611