CN107690694A - 通过溢料添加进行部分蚀刻记忆 - Google Patents

通过溢料添加进行部分蚀刻记忆 Download PDF

Info

Publication number
CN107690694A
CN107690694A CN201680032260.4A CN201680032260A CN107690694A CN 107690694 A CN107690694 A CN 107690694A CN 201680032260 A CN201680032260 A CN 201680032260A CN 107690694 A CN107690694 A CN 107690694A
Authority
CN
China
Prior art keywords
plasma
etch process
etch
side wall
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680032260.4A
Other languages
English (en)
Other versions
CN107690694B (zh
Inventor
埃利奥特·弗兰克
维纳亚克·罗斯托吉
阿基特若·高
伊藤清人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN107690694A publication Critical patent/CN107690694A/zh
Application granted granted Critical
Publication of CN107690694B publication Critical patent/CN107690694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供了一种利用刻面化和钝化层在衬底上创建结构轮廓的方法。执行第一等离子体蚀刻工艺，该第一等离子体蚀刻工艺产生刻面化侧壁和期望拐点；使用氧等离子体、氮等离子体或组合的氧等离子体和氮等离子体的来执行第二等离子体蚀刻工艺，从而产生钝化层；以及执行第三等离子体蚀刻工艺，该第三等离子体蚀刻工艺利用刻面化侧壁和钝化层上的蚀刻化学物质的操作变量引起差异蚀刻速率，以在结构的近水平表面上实现突破，其中，所使用的第三等离子体蚀刻被配置成在衬底上产生下至底部停止层的目标侧壁轮廓。在执行第一等离子体蚀刻工艺、第二等离子体蚀刻工艺和/或第三等离子体蚀刻工艺的过程中，控制所选择的两个或更多个等离子体蚀刻变量，以便实现目标侧壁轮廓目的。

Description

通过溢料添加进行部分蚀刻记忆
技术领域
本发明涉及用于衬底处理的方法和系统，更具体地，涉及用于利用侧壁刻面化(faceting)和溢料(flash)添加或钝化生长来对侧壁形状进行图案化的方法和系统。
背景技术
随着特征定标继续主导微电子发展，创建特定结构会是一个昂贵而复杂的过程。通常，这些过程会难以控制。以下是简单创建具有许多未来应用的独特结构轮廓的方法。
本发明涉及利用众所周知的侧壁刻面化的蚀刻特性和钝化层的生长来产生新的、独特的且新颖的硅轮廓(profile)的干式等离子体处理。由于刻面化表面而采用辅助原位生长的硬掩模的相对蚀刻速率实现了成功的图案转移。需要可以控制以产生用于特定应用的结构的目标侧壁轮廓的一组工艺。
发明内容
提供了一种利用刻面化和钝化层在衬底上创建结构轮廓的方法。执行第一等离子体蚀刻工艺，从而产生刻面化侧壁和期望拐点；使用氧等离子体、氮等离子体或组合的氧等离子体和氮等离子体来执行第二等离子体蚀刻工艺，从而产生钝化层；以及执行第三等离子体蚀刻工艺，该第三等离子体蚀刻工艺利用刻面化侧壁和钝化层上的蚀刻化学物质的操作变量引起差异蚀刻速率(differential etchrate)，以在结构的近水平表面上实现突破(breakthrough)，其中，所使用的第三等离子体蚀刻被配置成在衬底上产生下至底部停止层的目标侧壁轮廓。在执行第一等离子体蚀刻工艺、第二等离子体蚀刻工艺和/或第三等离子体蚀刻工艺的过程中，控制所选择的两个或更多个等离子体蚀刻变量，以便实现目标侧壁轮廓目的。
还提供了一种用于处理衬底以便实现目标侧壁目标轮廓的系统，该系统包括：蚀刻系统，其包括耦合至等离子体发生器的处理室、蚀刻剂气体输送系统、控制器、电源和真空系统，其中，该蚀刻系统被配置成执行第一等离子体蚀刻工艺，该第一等离子体蚀刻工艺在所述衬底上产生刻面化侧壁，该蚀刻工艺围绕图案化硬掩模向下蚀刻到期望拐点；使用氧等离子体、氮等离子体或组合的氧等离子体和氮等离子体来执行第二等离子体蚀刻工艺，该第二等离子体蚀刻工艺产生钝化层；以及执行第三等离子体蚀刻工艺，该第三等离子体蚀刻工艺利用刻面化侧壁和钝化层上的蚀刻化学物质的操作变量引起差异蚀刻速率，以在结构的近水平表面上实现突破，其中，所使用的第三等离子体蚀刻被配置成在衬底上产生下至底面停止层的目标侧壁轮廓；其中，组合使用刻面化技术和钝化层以实现针对该结构的目标侧壁轮廓目的。
附图说明
并入本说明书中并构成本说明书的一部分的附图示出了本发明的实施方式，并且连同上面给出的对本发明的一般描述以及下面给出的详细描述一起用来描述本发明：
图1A描绘了在本发明的实施方式中的集成方案的引入的膜堆(film stack)的示例性结构轮廓示意图。
图1B描绘了在本发明的实施方式中的集成方案的在第一等离子体蚀刻之后的示例性结构轮廓示意图。
图1C描绘了在本发明的实施方式中的集成方案的在第二等离子体蚀刻之后的示例性结构轮廓示意图。
图1D描绘了在本发明的实施方式中的集成方案的在第三等离子体蚀刻之后的示例性结构轮廓示意图。
图2A描绘了在本发明的实施方式中的集成方案的在第一等离子体蚀刻之后的示例性结构图像。
图2B描绘了在本发明的实施方式中的集成方案的在第二等离子体蚀刻之后的示例性结构图像。
图2C描绘了在本发明的实施方式中的集成方案的在第三等离子体蚀刻之后的示例性结构图像。
图3A是突出显示近水平表面上的差异蚀刻速率的、结构的示例性简化轮廓示意图。
图3B是突出显示近垂直表面上的保护率的、结构的示例性简化轮廓示意图。
图4A是在本发明的实施方式中的结构和由钝化层提供的保护的示例性图像。
图4B是在本发明的另一实施方式中的结构和由钝化层提供的保护的示例性图像。
图5是本发明的实施方式中的目标结构的示例性简化轮廓示意图。
图6是突出显示目标轮廓关键尺寸(critical dimension)和拐点的、在等离子体蚀刻工艺之后的结构的示例性图像。
图7A描绘了六边形结构的目标轮廓，其中，各边基本上是直线，并且其中，拐点在结构高度的中间点之上。
图7B描绘了六边形结构的目标轮廓，其中，各边基本上是直线，并且其中，拐点在结构高度的中间点之下。
图7C描绘了六边形结构的目标轮廓，其中，在拐点之下的边是曲线。
图7D描绘了六边形结构的目标轮廓，其中，在拐点之下的边是钻蚀(undercut)线。
图7E描绘了十边形结构的目标轮廓，其中，各边基本上是直线，并且其中，沿着结构高度存在两个或更多个拐点。
图8是使用溢料添加或钝化层来进行部分蚀刻记忆的方法的示例性工艺流程图。
图9是用于执行在本发明的一个实施方式中的使用溢料添加或钝化层来进行部分蚀刻记忆的方法的示例性系统图。
具体实施方式
呈现了用于图案化侧壁形状的方法和系统。然而，相关领域的技术人员将认识到，可以在没有一个或多个特定细节的情况下或者用其他替换物和/或另外的方法、材料或部件来实践各种实施方式。在其他情况下，未详细示出或描述公知的结构、材料或操作以避免模糊本发明的各种实施方式的方面。
类似地，为了说明的目的，阐述了具体的数字、材料和配置，以便提供对本发明的透彻理解。然而，可以在没有具体细节的情况下实践本发明。此外，应当理解，在附图中所示的各种实施方式是说明性表示，而并不一定按比例绘制。在参照附图时，相同的附图标记始终表示相同的部分。
在整个说明书中对“一个实施方式”或“实施方式”或其变体的引用意味着，结合该实施方式描述的特定特征、结构、材料或特性包括在本发明的至少一个实施方式中，但是不表示它们存在于每个实施方式中。因此，在整个说明书中诸如“在一个实施方式中”或“在实施方式中”的短语在各个地方的出现不一定指的是本发明的相同实施方式。此外，在一个或多个实施方式中，特定特征、结构、材料或特性可以以任意适当方式组合。在其他实施方式中，可以包括各种另外的层和/或结构和/或可以省略所描述的特征。
另外，应当理解，除非另外明确说明，否则单数形式(“a”或“an”)可以是指“一个或多个”。
将以对于理解本发明最有益的方式将各种操作依次描述为多个离散操作。然而，描述的顺序不应被解释为暗示这些操作一定是依赖于顺序的。具体地，这些操作不需要按照呈现的顺序执行。所描述的操作可以以与所描述的实施方式不同的顺序执行。可以在其他实施方式中执行各种附加的操作和/或可以省略所描述的操作。
如本文所使用的，术语“衬底”是指并且包括在其上形成有材料的基材或结构。应当理解，衬底可以包括单一材料、多个不同材料层、其中具有不同材料或不同结构的区域的一个或多个层等。这些材料可以包括半导体、绝缘体、导体或其组合。例如，衬底可以是半导体衬底、支撑结构上的基础半导体层、金属电极或者其上形成有一个或多个层、结构或区域的半导体衬底。衬底可以是常规的硅衬底或包括半导体材料层的其他体衬底。如本文所使用的，术语“体衬底”是指并且包括不仅硅晶片，而且包括绝缘体上硅(“SOI”)衬底(诸如蓝宝石上硅(“SOS”)衬底和玻璃上硅(“SOG”)衬底)、基础半导体基底上的硅外延层以及其他半导体或光电子材料(诸如硅锗、锗、砷化镓、氮化镓和磷化铟)。衬底可以是掺杂的或未掺杂的。
现在参照附图，其中贯穿几幅视图，相同的附图标记表示相同或相应的部分。
图1A描绘了在本发明的实施方式中的集成方案中的衬底120的膜堆116的示例性结构轮廓示意图100。膜堆116包括具有第一关键尺寸(CD1)的图案化硬掩模118和底部停止层112。
图1B描绘了在本发明的实施方式中的集成方案中在第一等离子体蚀刻之后的示例性结构轮廓示意图140。第一等离子体蚀刻工艺围绕图案化硬掩模164向下蚀刻到离开衬底146的高度H1的拐点152。
图1C描绘了在本发明的实施方式中的集成方案的在第二等离子体蚀刻之后的示例性结构轮廓示意图150。第二等离子体蚀刻在衬底160的刻面158之上施加溢料添加或钝化层156。
图1D描绘了在本发明的实施方式中的集成方案的在第三等离子体蚀刻之后的示例性结构轮廓示意图170。在刻面化侧壁186和钝化层188上利用蚀刻化学物质的操作变量引起差异蚀刻速率，以在结构的近水平表面上实现突破，其中，所使用的第三等离子体蚀刻被配置成在衬底190上产生下至底部停止层192的目标侧壁轮廓。这一系列的等离子体蚀刻工艺被配置成实现衬底190的CD1、第二关键尺寸CD2和结构高度H1的目标。
图2A描绘了在本发明的实施方式中的集成方案的在第一等离子体蚀刻之后的示例性结构图像200。硬掩模204在底部停止层216上方的衬底212的顶部上。对衬底212的蚀刻将衬底212的未被硬掩模204保护的部分去除至由侧壁中的刻面208所示的水平。
图2B描绘了在本发明的实施方式中的集成方案的在第二等离子体蚀刻之后的示例性结构图像230。溢料添加或钝化层236是将氧溢料、氮溢料或组合的氧溢料和氮溢料添加到刻面238的表面的第二等离子体蚀刻的结果。
图2C描绘了在本发明的实施方式中的集成方案的在第三等离子体蚀刻之后的示例性结构图像260。如上所述，使用刻面化侧壁266和钝化层268上的蚀刻化学物质的操作变量引起差异蚀刻速率，以在结构272的近水平表面上实现突破，其中，所使用的第三等离子体蚀刻被配置成保持硬掩模264，并且在衬底276上产生下至底部停止层278的目标侧壁轮廓268。
图3A是突出显示近水平表面上的差异蚀刻速率的结构的示例性简化轮廓示意图300。硬掩模304保护结构的顶部免受蚀刻工艺的影响。溢料添加或钝化层316还保护近垂直表面308而不太保护底部停止层354上方的衬底320的近水平表面312。如上所述，诸如近垂直表面308上的蚀刻速率1(ER1)与蚀刻速率2(ER2)的差异蚀刻速率用于实现结构的近水平表面316上的突破，其中，所使用的第三等离子体蚀刻被配置成保持硬掩模304并在衬底320上产生下至底部停止层324的目标侧壁轮廓312。
图3B是突出显示近垂直表面上的保护率的结构的示例性简化轮廓示意图330。硬掩模334保护结构的顶部免受蚀刻工艺的影响。溢料添加或钝化层346还保护近垂直表面338而不太保护底部停止层354上方的衬底350的近水平表面342。与图3A相比，使用诸如近垂直表面338上的蚀刻速率1(ER1)与蚀刻速率2(ER2)的差异蚀刻速率来实现结构的近水平表面342上的突破，在图3B所示的差异蚀刻速率更为明显，其中，所使用的第三等离子体蚀刻被配置成保持硬掩模334并且在衬底350上产生下至底部停止层354的较大且较深的目标侧壁轮廓342。
图4A是在本发明的实施方式中的结构和由钝化层提供的保护的示例性图像400。六边形结构414是第一等离子体蚀刻工艺、第二等离子体蚀刻工艺和第三等离子体蚀刻工艺的结果，其中，硬掩模404保留并且近垂直表面412被相对保护，并且近水平表面420已从拐点416开始被蚀刻。
图4B是在本发明的一个实施方式中使用刻面化与由钝化层提供的保护的组合来制造的结构450的示例性图像。第一结构456是在本发明的另一实施方式中使用刻面化与由钝化层提供的保护的组合来制造的结构的示例性图像。第二结构476也是在本发明的另一实施方式中使用刻面化与由钝化层提供的保护的不同组合来制造的。硬掩模474被保留，并且利用具有钝化层的衬底的近垂直表面与近水平表面之间的差异各向异性蚀刻速率也保护了大部分近垂直表面478和482免受蚀刻工艺的影响。在第二结构476中，使用各向同性蚀刻工艺来代替先前使用的各向异性蚀刻工艺，导致基本上沿着所有向下和向侧面的方向蚀刻衬底，从而创建刚好在拐点之下的圆形侧壁轮廓486。
图5是在本发明的实施方式中的目标结构的示例性简化轮廓示意图500。存在在制造过程中可以控制和/或优化的几个目标关键尺寸(CD)和相关变量，其中，目标包括结构506的目标侧壁轮廓。CD包括作为顶部CD的CD1504、作为底部CD的CD2524、以及作为结构506的刻面在拐点514处的宽度的CD3512。结构506的其他尺寸包括除了硬掩模502外的结构的高度H2528、结构506的从底层522到拐点514的拐点高度H1520以及结构506的从拐点514到除了硬掩模502之外的结构506的顶部的高度H3 516。可从先前列出的其他变量推导其他变量，诸如锥角508、锥角508的切线、作为H3 516的函数的CD3或作为H3 516的函数的CD2 524和CD1 504。
图6是突出显示目标轮廓关键尺寸CD1 608、CD2 612和拐点高度H1 616的在等离子体蚀刻工艺之后的结构610的示例性透射电子显微镜(TEM)图像600。TEM图像600还突出显示硬掩模614和钝化层618。
图7A描绘了六边形结构的目标轮廓700，其中，各边基本上是直线，并且其中，拐点在结构高度的中间点之上。在产生下至基本上在结构高度的中间点处的拐点712的刻面708的刻面化蚀刻之后，硬掩模704被保留，其中，拐点高度基本上处于结构高度的中间点。
图7B描绘了六边形结构的目标轮廓720，其中，各边基本上是直线，并且其中，拐点732在结构高度的中间点之下。在产生下至基本上在结构高度的中间点之下的拐点732的刻面728的刻面化刻蚀之后，硬掩模724被保留，其中，拐点高度基本上低于结构高度的中间点。替选地，拐点732可以基本上在结构高度的中间点之上。
图7C描绘了六边形结构的目标轮廓744，其中，在拐点之下的边是曲线。在产生下至基本上在结构高度的中间点处或在结构高度的中间点之下的拐点752的刻面748的刻面化蚀刻之后，硬掩模744被保留，其中，作为实现各向异性的第二蚀刻和作为第三蚀刻工艺的各向同性过蚀刻的结果，结构形状756是弯曲轮廓。替选地，拐点752可以基本上在结构高度的中间点之上。
图7D描绘了六边形结构的目标轮廓760，其中，在拐点之下的边是钻蚀线。在产生下至基本上在结构高度的中间点处或在结构高度的中间点之下的拐点772的刻面768的刻面化蚀刻之后，硬掩模764被保留，其中，作为实现钻蚀的第三蚀刻的结果，结构形状776是钻蚀轮廓。替选地，拐点772可以基本上在结构高度的中间点之上。
图7E描绘了十边形结构的目标轮廓780，其中，各边基本上是直线，并且其中，沿着结构高度存在两个拐点786和790。从图7A至图7E可以看出，目标形状可以是包括直边、曲边或直边与曲边的组合的多边形。此外，沿着结构高度可以存在一个或多个拐点。通过改变第一蚀刻工艺、第二蚀刻工艺和第三蚀刻工艺的操作变量，通过使用各向异性或各向同性蚀刻、或者在工艺中的过蚀刻或欠蚀刻，或者通过改变第一蚀刻速率与第二蚀刻速率之间的差异，可以在所处理的结构上制造不同的或独特的侧壁轮廓。
图8是使用溢料添加或钝化层来进行部分蚀刻记忆的方法的示例性工艺流程图800。在操作804中，将衬底设置在蚀刻系统的处理室中，该衬底包括图案化电介质硬掩模、晶体硅衬底和底部停止层。图案化电介质硬掩模可以包括氧化硅，并且底部停止层可以包括氮化硅。在操作808中，执行第一等离子体蚀刻工艺，该蚀刻在衬底上产生刻面化侧壁。在第一等离子体工艺中使用的蚀刻化学制品可以包括HBr/O2/He或HBr/O2/SF6/He。在操作812中，使用氧气、氮气或氧气与氮气的组合来执行第二等离子体蚀刻工艺，该蚀刻产生溢料添加或钝化层。
在操作816中，执行第三等离子体蚀刻工艺，第三等离子体蚀刻工艺利用刻面化侧壁和钝化层上的蚀刻化学物质的变量引起差异蚀刻速率。在第三等离子体工艺中使用的蚀刻化学制品可以包括Cl2/SF6/CHF3/O2/N2。钝化层实际上用作辅助原位硬掩模(secondaryin situ hard mark)。使用刻面化侧壁和钝化层上的蚀刻化学物质的操作变量来引起差异蚀刻速率，以在结构的近水平表面上实现突破，其中，所使用的第三等离子体蚀刻被配置成在衬底上产生下至底部停止层的目标侧壁轮廓。这系列的等离子体蚀刻工艺被配置成实现衬底的第一关键尺寸CD1、第二关键尺寸CD2和结构高度H1的目标。其他目标可以包括诸如六边形、八边形或十边形的特定形状和/或拐点沿着衬底高度的不同布置。钝化层的厚度可以在3nm至5nm的范围内。锥角可以在10度到60度的范围内。
在操作820中，在执行第一等离子体蚀刻工艺、第二等离子体蚀刻工艺和/或第三等离子体蚀刻工艺中同时控制两个或更多个等离子体蚀刻变量，以实现目标侧壁轮廓目的。
图9是用于执行在本发明的一个实施方式中的使用溢料添加或钝化层来进行部分蚀刻记忆的方法的示例性系统图。在图9中描绘了被配置成执行上述识别的工艺条件的等离子体蚀刻系统900，其包括等离子体处理室910、衬底保持器920以及抽真空系统950，其中，要处理的衬底925附接至衬底保持器920上。衬底925可以是半导体衬底、晶片、平板显示器或液晶显示器。等离子体处理室910可以被配置成促使在等离子体处理区域945中在衬底925的表面附近产生等离子体。经由气体分布系统940导入可电离气体或工艺气体的混合物。对于给定的工艺气体流，使用抽真空系统950来调节过程压力。可以利用等离子体来产生预定材料工艺所特有的材料和/或帮助从衬底925的暴露表面去除材料。等离子体处理系统900可以被配置成处理任何所需尺寸的衬底，例如200mm衬底、300mm衬底或更大的衬底。
衬底925可以通过夹持系统928(诸如机械夹持系统或电气夹持系统(例如，静电夹持系统))附接至衬底保持器920。此外，衬底保持器920可以包括被配置成调节和/或控制衬底保持器920和衬底925的温度的加热系统(未示出)或冷却系统(未示出)。加热系统或冷却系统可以包括传热流体的再循环流动，其中在冷却时从衬底保持器920接收热量并且将热量传递到热交换器系统(未示出)，或者在加热时将热量从热交换器系统传递到衬底保持器920。在其他实施方式中，加热/冷却元件(诸如电阻加热元件、或热电加热器/冷却器)可以包括在衬底保持器920以及等离子体处理室910的室壁和等离子体处理系统900内的任何其他部件中。
另外，传热气体可以经由背面气体供给系统926输送到衬底925的背面，以便改善衬底925与衬底保持器920之间的气隙热传导。可以在升高或降低的温度下需要对衬底进行温度控制时使用这种系统。例如，背面气体供给系统可以包括双区域气体分布系统，其中，氦气隙压力可以在衬底925的中心和边缘之间独立地变化。
在图9所示的实施方式中，衬底保持器920可以包括电极922，RF电力通过该电极922耦合至等离子体处理区域945中的处理中的等离子体。例如，衬底保持器920可以经由通过可选的阻抗匹配网络932从RF发生器930到衬底保持器920的RF电力的传输而被电偏置于RF电压下。RF电偏置可用于加热电子以形成和保持等离子体。在该配置中，该系统可以作为反应离子蚀刻(RIE)反应器操作，其中该室和上部气体注入电极用作接地表面。RF偏置的典型频率可以在约0.1MHz至约100MHz的范围内。用于等离子体处理的RF系统是本领域技术人员公知的。
此外，电极922在RF电压下的电偏置可以使用脉冲偏置信号控制器931来施加脉冲。例如，从RF发生器930输出的RF功率可以在关断状态与接通状态之间被施加脉冲。替选地，RF功率以多个频率施加至衬底保持器电极。此外，阻抗匹配网络932可以通过降低反射功率来改善RF功率到等离子体处理室910中的等离子体的转移。匹配网络拓扑(例如，L型、型、T型等)以及自动控制方法是本领域技术人员公知的。
气体分布系统940可以包括用于导入工艺气体的混合物的喷头设计。替选地，气体分布系统940可以包括用于导入工艺气体的混合物并调整工艺气体的混合物在衬底925上方的分布的多区域喷头设计。例如，多区域喷头设计可以被配置成相对于至衬底925上方的大致中心区域的工艺气体流或组分的量来调整至衬底925上方的大致外围区域的工艺气体流或组分。
抽真空系统950可以包括泵速能够高达约8000升/秒(或更大)的涡轮分子真空泵(TMP)和用于对室压力进行节流的闸阀。在用于干法等离子体蚀刻的常规等离子体处理装置中，可以采用1000升/秒至3000升/秒的TMP。TMP对于通常小于约50mTorr的低压处理是有用的。对于高压处理(即，大于约100mTorr)，可以使用机械增压泵和干式粗抽泵(dryroughing pump)。此外，可以将用于监测室压力的装置(未示出)耦合至等离子体处理室910。
如上所述，控制器955可以包括微处理器、存储器和数字I/O端口，其能够产生足以传送和激活向等离子体处理系统900的输入以及监测来自等离子体处理系统900的输出的控制电压。此外，控制器955可以耦合至RF发生器930、脉冲偏置信号控制器931、阻抗匹配网络932、气体分布系统940、抽真空系统950以及衬底加热/冷却系统(未示出)、背面气体供给系统926和/或静电夹持系统928，并且与RF发生器930、脉冲偏置信号控制器931、阻抗匹配网络932、气体分布系统940、抽真空系统950以及衬底加热/冷却系统(未示出)、背面气体供给系统926和/或静电夹持系统928交换信息。例如，可以利用存储在存储器中的程序来根据工艺配方激活向等离子体处理系统900的上述部件的输入，以对衬底925执行诸如等离子体蚀刻工艺的等离子体辅助工艺。
本领域技术人员将容易看到其他优点和修改。因此，本发明在更广泛的方面不限于具体细节、代表装置和方法以及所示出和描述的说明性示例。因此，在不背离总体发明构思的范围的情况下，可以偏离这些细节。

Claims (27)

1.一种利用刻面化和钝化层在衬底上创建结构轮廓的方法，所述方法包括：
将所述衬底设置在蚀刻系统的处理室中，所述衬底包括如下结构，所述结构是具有底部停止层的图案化硬掩模，所述图案化硬掩模是电介质硬掩模，在所述图案化硬掩模之上所述结构具有结构高度；
执行第一等离子体蚀刻工艺，所述第一等离子体蚀刻工艺在所述衬底上产生刻面化侧壁，所述蚀刻工艺围绕所述图案化硬掩模向下蚀刻到期望拐点；
使用氧等离子体、氮等离子体或组合的氧等离子体与氮等离子体来执行第二等离子体蚀刻工艺，所述第二等离子体蚀刻工艺产生钝化层；
执行第三等离子体蚀刻工艺，所述第三等离体子蚀刻工艺利用所述刻面化侧壁和所述钝化层上的蚀刻化学物质的操作变量引起差异蚀刻速率，以在所述结构的近水平表面上实现突破，其中，所使用的第三等离子体蚀刻被配置成在所述衬底上产生下至所述底部停止层的目标侧壁轮廓；
其中，组合使用刻面化技术和钝化层以实现针对所述结构的目标侧壁轮廓目的。
2.根据权利要求1所述的方法，还包括：
在执行所述第一等离子体蚀刻工艺、所述第二等离子体蚀刻工艺和/或所述第三等离子体蚀刻工艺的过程中，控制选择的两个或更多个等离子体蚀刻变量，以便实现目标侧壁轮廓目的。
3.根据权利要求2所述的方法，其中，所述钝化层用作辅助原位硬掩模。
4.根据权利要求2所述的方法，其中，所述结构的最终关键尺寸(CD)是所述第一等离子体工艺的蚀刻深度、所述侧壁的锥角以及所述钝化层的厚度的函数。
5.根据权利要求2所述的方法，其中，在所述第一等离子体工艺中使用的蚀刻化学制品包括HBr/O2/He或HBr/O2/SF6/He。
6.根据权利要求2所述的方法，其中，在所述第三等离子体工艺中使用的蚀刻化学制品包括Cl2/SF6/CHF3/O2/N2。
7.根据权利要求2所述的方法，其中，所述底部停止层包括氧化硅，所述图案化硬掩模包括氮化硅，并且所述图案化硬掩模是使用图像转移工艺来制造的。
8.根据权利要求2所述的方法，其中，在所述第三等离子体蚀刻工艺中，所述侧壁刻面的锥角和所述钝化层的厚度使所述差异蚀刻速率利于在所述结构的近水平表面上实现突破。
9.根据权利要求2所述的方法，其中，所述第三蚀刻工艺是各向异性蚀刻，并且所述拐点位于所述结构高度的中间点之上。
10.根据权利要求2所述的方法，其中，所述第三蚀刻工艺是各向异性蚀刻，并且所述拐点位于所述结构高度的中间点处。
11.根据权利要求2所述的方法，其中，所述第三蚀刻工艺是各向异性蚀刻，并且所述拐点位于所述结构高度的中间点之下。
12.根据权利要求2所述的方法，其中，所述第三蚀刻工艺包括各向异性蚀刻和各向同性过蚀刻，并且所述拐点位于所述结构高度的中间点之下。
13.根据权利要求2所述的方法，其中，所述第三蚀刻工艺包括各向异性蚀刻，并且所述拐点位于所述结构高度的中间点之上，在所述中间点处，该蚀刻在所述结构中产生钻蚀。
14.根据权利要求2所述的方法，其中，所述第三蚀刻工艺包括各向异性蚀刻，并且所述拐点位于所述结构高度的中间点处，在所述中间点处，该蚀刻在所述结构中产生钻蚀。
15.根据权利要求2所述的方法，其中，所述第三蚀刻工艺包括各向异性蚀刻，并且所述拐点位于所述结构高度的中间点之下，在所述中间点处，该蚀刻在所述结构中产生钻蚀。
16.根据权利要求2所述的方法，其中，所述钝化层的厚度在3nm至5nm的范围内。
17.根据权利要求2所述的方法，其中，所述锥角在10度至60度的范围内。
18.根据权利要求2所述的方法，其中，所述目标侧壁轮廓是各边为直线的六边形。
19.根据权利要求2所述的方法，其中，所述目标侧壁轮廓是各边为直线的六边形，并且其中，所述六边形的紧挨在所述底部停止层上方的两个边是竖直的。
20.根据权利要求2所述的方法，其中，所述目标侧壁轮廓是各边为直线的六边形，并且其中，所述六边形的紧挨在所述底部停止层上方的两个边在钻蚀中指向内。
21.根据权利要求2所述的方法，其中，所述目标侧壁轮廓是具有直线与曲线的组合的六边形。
22.根据权利要求2所述的方法，其中，执行所述第二蚀刻工艺两次或更多次，每次产生相应的钝化层和相应的拐点。
23.根据权利要求22所述的方法，其中，所述目标轮廓是多边形形状，所述多边形的边的数量与所执行的第二等离子体蚀刻工艺和第三等离子体蚀刻工艺的次数成比例。
24.根据权利要求22所述的方法，其中，如果在所述第三等离子体蚀刻工艺中使用各向异性蚀刻工艺，则所述目标轮廓是直线构成的多边形，或者如果在所述第三等离子体蚀刻工艺中使用各向异性蚀刻工艺与各向同性蚀刻工艺的组合，则所述目标轮廓是曲线构成的多边形。
25.根据权利要求22所述的方法，其中，如果在所述第三等离子体蚀刻工艺中使用各向异性蚀刻工艺，则所述目标轮廓是直线构成的多边形，或者如果在所述第三等离子体蚀刻工艺中使用钻蚀蚀刻工艺，则所述目标轮廓是直的钻蚀线构成的多边形。
26.根据权利要求1所述的方法，其中，所述等离子体蚀刻变量包括在所述第一等离子体蚀刻工艺、所述第二等离子体蚀刻工艺和/或所述第三等离子体蚀刻工艺中使用的压力、处理室温度、至等离子体源的电力、蚀刻化学制品和气体的流速以及工艺持续时间。
27.一种用于处理衬底以便实现目标侧壁目标轮廓的系统，所述系统包括：
蚀刻系统，其包括耦合至等离子体发生器的处理室、蚀刻剂气体输送系统、控制器、电源和真空系统，
其中，所述蚀刻系统被配置成：执行第一等离子体蚀刻工艺，所述第一等离体子蚀刻工艺在所述衬底上产生刻面化侧壁，所述蚀刻工艺围绕图案化硬掩模向下蚀刻到期望拐点；使用氧离子体、氮离子体或组合的氧离子体和氮等离子体来执行第二等离子体蚀刻工艺，所述第二等离子体蚀刻工艺产生钝化层；以及执行第三等离子体蚀刻工艺，所述第三等离子体蚀刻工艺利用所述刻面化侧壁和所述钝化层上的蚀刻化学物质的操作变量引起差别蚀刻速率，以在所述结构的近水平表面上实现突破，其中，所使用的第三等离子体蚀刻被配置成在所述衬底上产生下至底部停止层的目标侧壁轮廓；
其中，组合使用刻面化技术和钝化层以实现针对所述结构的目标侧壁轮廓目的。
CN201680032260.4A 2015-04-02 2016-03-25 通过溢料添加进行部分蚀刻记忆 Active CN107690694B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562142350P 2015-04-02 2015-04-02
US62/142,350 2015-04-02
PCT/US2016/024241 WO2016160580A1 (en) 2015-04-02 2016-03-25 Partial etch memorization via flash addition

Publications (2)

Publication Number Publication Date
CN107690694A true CN107690694A (zh) 2018-02-13
CN107690694B CN107690694B (zh) 2021-09-10

Family

ID=57004565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680032260.4A Active CN107690694B (zh) 2015-04-02 2016-03-25 通过溢料添加进行部分蚀刻记忆

Country Status (5)

Country Link
US (1) US9576812B2 (zh)
KR (1) KR102545883B1 (zh)
CN (1) CN107690694B (zh)
TW (1) TWI608538B (zh)
WO (1) WO2016160580A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284666B1 (en) * 2000-05-31 2001-09-04 International Business Machines Corporation Method of reducing RIE lag for deep trench silicon etching
US20020115293A1 (en) * 2001-01-03 2002-08-22 Bahram Ghodsian Device to rapidly and accurately sequence long DNA fragments
US6818564B1 (en) * 2001-12-20 2004-11-16 Analog Devices, Inc. Method for etching a tapered bore in a silicon substrate, and a semiconductor wafer comprising the substrate
CN101197258A (zh) * 2006-11-22 2008-06-11 朗姆研究公司 用于多层抗蚀剂等离子体蚀刻的方法
US20140045338A1 (en) * 2011-02-08 2014-02-13 Tokyo Electron Limited Plasma etching method
US20140187035A1 (en) * 2012-12-28 2014-07-03 Commissariat A L'energie Atomique Et Aux Ene Alt Method of etching a porous dielectric material
US20140242801A1 (en) * 2013-02-25 2014-08-28 Cnrs-Centre National De La Recherche Scientifique Multi-level autolimitating etching method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734111B2 (en) * 2001-08-09 2004-05-11 Comlase Ab Method to GaAs based lasers and a GaAs based laser
US8546891B2 (en) * 2012-02-29 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin profile structure and method of making same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284666B1 (en) * 2000-05-31 2001-09-04 International Business Machines Corporation Method of reducing RIE lag for deep trench silicon etching
US20020115293A1 (en) * 2001-01-03 2002-08-22 Bahram Ghodsian Device to rapidly and accurately sequence long DNA fragments
US6818564B1 (en) * 2001-12-20 2004-11-16 Analog Devices, Inc. Method for etching a tapered bore in a silicon substrate, and a semiconductor wafer comprising the substrate
CN101197258A (zh) * 2006-11-22 2008-06-11 朗姆研究公司 用于多层抗蚀剂等离子体蚀刻的方法
US20140045338A1 (en) * 2011-02-08 2014-02-13 Tokyo Electron Limited Plasma etching method
US20140187035A1 (en) * 2012-12-28 2014-07-03 Commissariat A L'energie Atomique Et Aux Ene Alt Method of etching a porous dielectric material
US20140242801A1 (en) * 2013-02-25 2014-08-28 Cnrs-Centre National De La Recherche Scientifique Multi-level autolimitating etching method

Also Published As

Publication number Publication date
KR20170135900A (ko) 2017-12-08
KR102545883B1 (ko) 2023-06-20
TWI608538B (zh) 2017-12-11
US20160293435A1 (en) 2016-10-06
US9576812B2 (en) 2017-02-21
WO2016160580A1 (en) 2016-10-06
TW201705268A (zh) 2017-02-01
CN107690694B (zh) 2021-09-10

Similar Documents

Publication Publication Date Title
TWI603373B (zh) 在氮化矽間隔物蝕刻期間之蝕刻選擇比的改良方法
TWI621155B (zh) 在自對準圖案化架構中不使用硬遮罩而增加圖案密度之方法
KR101880831B1 (ko) 가스 펄싱을 사용하는 딥 실리콘 에칭 방법
US7226868B2 (en) Method of etching high aspect ratio features
US8987140B2 (en) Methods for etching through-silicon vias with tunable profile angles
TW201142941A (en) Method of controlling trench microloading using plasma pulsing
JP6779846B2 (ja) セルフアライン式マルチパターニングのためのその場スペーサ再整形方法及びシステム
KR102349721B1 (ko) 탄탈 질화물(TaN)층에서 피처를 패터닝하기 위한 시스템 및 방법
TWI593014B (zh) 表面介面工程方法
CN108231576A (zh) 半导体装置的制造方法
TWI804573B (zh) 基板處理之方法與系統
CN107690694A (zh) 通过溢料添加进行部分蚀刻记忆
Ren et al. Inductively coupled plasma etching of tapered via in silicon for MEMS integration
US10937662B2 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
TWI719257B (zh) 用於自對準多重圖案化技術之間隔件形成
US10937664B2 (en) Surface modification process
JPS6272129A (ja) 半導体装置の製造方法
KR20020029714A (ko) 역경사 구조물을 제작하는 플라즈마 식각장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant