CN113811984A - 氮化硅的蚀刻方法及半导体元件的制造方法 - Google Patents

氮化硅的蚀刻方法及半导体元件的制造方法 Download PDF

Info

Publication number
CN113811984A
CN113811984A CN202080034864.9A CN202080034864A CN113811984A CN 113811984 A CN113811984 A CN 113811984A CN 202080034864 A CN202080034864 A CN 202080034864A CN 113811984 A CN113811984 A CN 113811984A
Authority
CN
China
Prior art keywords
etching
silicon nitride
gas
etched
halogen fluoride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080034864.9A
Other languages
English (en)
Inventor
松井一真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN113811984A publication Critical patent/CN113811984A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

提供一种氮化硅的蚀刻方法，能够以不使用等离子体的方式对氮化硅选择性地进行蚀刻。氮化硅的蚀刻方法具备以下的蚀刻工序：在含有卤素氟化物的蚀刻气体中配置含有氮化硅的蚀刻对象物(12)，在1Pa以上且80kPa以下的压力下，以不使用等离子体的方式对蚀刻对象物(12)的氮化硅进行蚀刻，该卤素氟化物是溴或碘与氟的化合物。

Description

氮化硅的蚀刻方法及半导体元件的制造方法
技术领域
本发明涉及氮化硅的蚀刻方法及半导体元件的制造方法。
背景技术
在半导体的制造工序中的氮化硅的图案化、除去中，使用蚀刻。例如，专利文献1中公开了使用使含有1，3，3，3-四氟丙烯的干式蚀刻剂等离子体化而得到的等离子气体，相对于氧化硅选择性地蚀刻氮化硅的方法。然而，使用等离子体的蚀刻方法存在成本高这一问题。
现有技术文献
专利文献
专利文献1：国际公开第2016/181723号
专利文献2：日本国专利公报第6032033号
专利文献3：国际公开第2016/056300号
发明内容
发明要解决的课题
作为不使用等离子体的蚀刻方法(以下，有时也记为“无等离子体蚀刻方法”或“无等离子体蚀刻”)，例如，在专利文献2中公开了使用七氟化碘(IF7)的多晶硅膜的蚀刻方法。另外，在专利文献3中公开了使用以一氟化氯(ClF)等卤素氟化物为主成分的蚀刻气体组成物的硅化合物的蚀刻方法。
然而，在专利文献2中，作为掩模材料，例举了氮化硅，在专利文献2所公开的无等离子体蚀刻方法中，启示了氮化硅不被蚀刻的意思。另外，专利文献3所公开的无等离子体蚀刻方法是相对于氮化硅选择性地蚀刻氧化硅的方法，没有公开氮化硅被选择性地蚀刻。
本发明的课题在于，提供能够以不使用等离子体的方式选择性地蚀刻氮化硅的氮化硅的蚀刻方法。
用于解决课题的技术方案
为了解决所述课题，本发明的一方案如以下的[1]～[11]。
[1]一种氮化硅的蚀刻方法，具备以下的蚀刻工序：在含有卤素氟化物的蚀刻气体中配置含有氮化硅的蚀刻对象物，在1Pa以上且80kPa以下的压力下，以不使用等离子体的方式对所述蚀刻对象物的所述氮化硅进行蚀刻，所述卤素氟化物为溴或碘与氟的化合物。
[2]根据[1]所述的氮化硅的蚀刻方法，所述蚀刻气体中含有的氟化氢的含量小于100体积ppm。
[3]根据[1]或[2]所述的氮化硅的蚀刻方法，所述蚀刻对象物的温度为155℃以上且500℃以下。
[4]根据[1]～[3]中任一项所述的氮化硅的蚀刻方法，所述蚀刻气体中含有的所述卤素氟化物的含量为1体积％以上。
[5]根据[1]～[4]中任一项所述的氮化硅的蚀刻方法，所述蚀刻气体是仅由所述卤素氟化物组成的气体或由所述卤素氟化物和惰性气体组成的混合气体。
[6]根据[5]所述的氮化硅的蚀刻方法，所述惰性气体是选自氮气、氦气、氩气、氖气、氪气及氙气中的至少一种。
[7]根据[1]～[6]中任一项所述的氮化硅的蚀刻方法，所述卤素氟化物是选自三氟化溴、五氟化溴、五氟化碘及七氟化碘中的至少一种。
[8]根据[1]～[7]中任一项所述的氮化硅的蚀刻方法，所述蚀刻对象物含有所述氮化硅和抑制所述蚀刻气体对所述氮化硅的蚀刻的耐蚀刻材料，利用所述蚀刻气体对所述蚀刻对象物中的所述氮化硅选择性地进行蚀刻。
[9]根据[8]所述的氮化硅的蚀刻方法，所述耐蚀刻材料含有选自二氧化硅、光致抗蚀剂及无定形碳中的至少一种。
[10]根据[8]或[9]所述的氮化硅的蚀刻方法，所述氮化硅的蚀刻速度相对于所述耐蚀刻材料的蚀刻速度之比即蚀刻选择比为10以上。
[11]一种半导体元件的制造方法，使用[1]～[10]中任一项所述的氮化硅的蚀刻方法来制造半导体元件。
发明效果
根据本发明，能够以不使用等离子体的方式对氮化硅选择性地进行蚀刻。
附图说明
图1是说明本发明涉及的氮化硅的蚀刻方法的一实施方式的蚀刻装置的一例的概略图。
图2是说明在实施例15～20中使用的蚀刻对象物的图。
具体实施方式
以下，对本发明的一实施方式进行说明。此外，本实施方式示出了本发明的一例，本发明不限定于本实施方式。另外，能够对本实施方式施加各种变更或改良，施加了这样的变更或改良的方式也能够包含于本发明。
本实施方式的氮化硅的蚀刻方法具备以下的蚀刻工序：在含有卤素氟化物的蚀刻气体中配置含有氮化硅(Si3N4等)的蚀刻对象物，在1Pa以上且80kPa以下的压力下，以不使用等离子体的方式对蚀刻对象物的氮化硅进行蚀刻，所述卤素氟化物为溴或碘与氟的化合物。
由于能够以不使用等离子体的方式对氮化硅选择性地进行蚀刻，所以无需使用昂贵的等离子体产生装置来进行蚀刻。因而，能够以低成本进行氮化硅的蚀刻。另外，由于不使用等离子体，所以构成蚀刻装置的构件、与蚀刻装置连接的配管不容易产生腐蚀。
此外，本发明中的蚀刻意味着将蚀刻对象物含有的氮化硅的一部分或全部除去而将蚀刻对象物加工成预定的形状(例如三维形状)(例如，将蚀刻对象物具有的氮化硅膜加工成预定的膜厚)，并且意味着将由氮化硅构成的残留物、堆积物从蚀刻对象物除去而进行清洁等。
如上所述的本实施方式的氮化硅的蚀刻方法能够对3D-NAND型闪速存储器等半导体元件的制造使用。例如，通过对在二氧化硅膜和氮化硅膜交替层叠而成的层叠物形成有沿着层叠方向延伸且贯通层叠物的贯通孔的结构(参照图2)应用本实施方式的氮化硅的蚀刻方法，在贯通孔的内表面露出的氮化硅膜被选择性且各向同性地蚀刻，因此能够形成二氧化硅膜的端部向贯通孔内突出的构造。形成具有这样的构造的构造体的工艺能够将该构造体作为半导体元件的构造体来加以利用，因此被利用于3D-NAND型闪速存储器等半导体元件的制造。
通过蚀刻来形成上述构造的工艺，以往使用含有磷酸等的药液而进行，但与使用药液的蚀刻相比，使用蚀刻气体的蚀刻在微细加工性上优异。因而，本实施方式的氮化硅的蚀刻方法能够期待对于半导体元件的进一步的微细化、高集成化的贡献。
另外，同样，在将后述的耐蚀刻材料自身作为半导体元件的构造体来加以利用的情况下，作为耐蚀刻材料，使用与卤素氟化物实质上不反应的材料或与卤素氟化物的反应极慢的材料。具体而言，例如，能够使用选自二氧化硅(SiO2)、光致抗蚀剂、无定形碳中的至少一种材料。
而且，如前所述，本实施方式的氮化硅的蚀刻方法也能够利用于清洁。例如，在腔室内进行了将由含有氮化硅的材料形成的膜在基板上成膜的工序、蚀刻形成在基板上的含有氮化硅的材料的膜的工序后，能够将附着于腔室的内表面的含有氮化硅的附着物通过本实施方式的氮化硅的蚀刻方法来除去而进行清洁。
以下，对本实施方式的氮化硅的蚀刻方法更详细地进行说明。
〔蚀刻气体〕
蚀刻气体是含有卤素氟化物的气体，卤素氟化物是溴或碘与氟的化合物。对于卤素氟化物的种类，只要是溴或碘与氟的化合物即可，没有特别的限定，但优选是选自一氟化溴(BrF)、三氟化溴(BrF3)、五氟化溴(BrF5)、五氟化碘(IF5)及七氟化碘(IF7)中的至少一种。在这些卤素氟化物中，从处理性及入手容易性的观点来看，更优选选自三氟化溴、五氟化溴、五氟化碘及七氟化碘中的至少一种。
蚀刻气体可以是仅由卤素氟化物构成的气体，也可以是含有卤素氟化物和其它种类的气体的混合气体。在蚀刻气体是含有卤素氟化物和其它种类的气体的混合气体的情况下，蚀刻气体中所含有的卤素氟化物的含量优选为1体积％以上，更优选为5体积％以上，进一步优选为10体积％以上。
在蚀刻气体是含有卤素氟化物和其它种类的气体的混合气体的情况下，能够使用惰性气体作为其它种类的气体。即，蚀刻气体也可以是由卤素氟化物和惰性气体构成的混合气体。作为惰性气体，能够使用选自氮气(N2)、氦气(He)、氖气(Ne)、氩气(Ar)、氪气(Kr)及氙气(Xe)中的至少一种。蚀刻气体中所含有的惰性气体的含量没有特别的限定，但能够设为超过0体积％且99体积％以下。
另外，蚀刻气体中所含有的氟化氢的含量优选小于100体积ppm，更优选小于50体积ppm。若氟化氢的含量小于100体积ppm，则氮化硅的蚀刻速度相对于后述的耐蚀刻材料的蚀刻速度之比即蚀刻选择比容易变高。
〔蚀刻时的压力〕
在本实施方式的氮化硅的蚀刻方法的蚀刻工序中，在蚀刻气体中配置蚀刻对象物，以不使用等离子体的方式对蚀刻对象物的氮化硅进行蚀刻，但蚀刻在1Pa以上且80kPa以下的压力下进行。
例如，能够在腔室内配置蚀刻对象物，一边使蚀刻气体向腔室流通、一边进行蚀刻，但蚀刻气体流通时的腔室内的压力设为1Pa以上且80kPa以下。蚀刻气体的流量根据腔室的大小、对腔室内减压的排气设备的能力而适当设定，以使得腔室内的压力保持为一定即可。
〔蚀刻时的温度〕
在本实施方式的氮化硅的蚀刻方法的蚀刻工序中，在蚀刻气体中配置蚀刻对象物，以不使用等离子体的方式对蚀刻对象物的氮化硅进行蚀刻，但优选将蚀刻对象物的温度设为155℃以上且500℃以下来进行蚀刻。
若蚀刻对象物的温度为155℃以上，则卤素氟化物能够以气体状存在，并且氮化硅的蚀刻速度容易变得更高。蚀刻对象物的温度优选设为170℃以上，更优选设为200℃以上，进一步优选设为250℃以上。另一方面，若蚀刻对象物的温度为500℃以下，则存在能够不需要过多的时间和能量地进行加热、在蚀刻中使用的装置、构件不容易产生损伤、耐蚀刻材料不容易受到蚀刻等优点。
卤素氟化物在不使等离子体产生的条件下且500℃以下的温度下，与二氧化硅、光致抗蚀剂等耐蚀刻材料几乎不反应。因而，在蚀刻对象物具有耐蚀刻材料和氮化硅双方的情况下，若使用本实施方式的氮化硅的蚀刻方法，则能够几乎不对耐蚀刻材料进行蚀刻而对氮化硅选择性地进行蚀刻。由此，本实施方式的氮化硅的蚀刻方法能够利用于利用图案化了的耐蚀刻材料作为掩模而将氮化硅向预定的形状进行加工等方法。
而且，若蚀刻对象物的温度为500℃以下，则蚀刻选择性容易变高。例如，氮化硅的蚀刻速度相对于后述的耐蚀刻材料的蚀刻速度之比即蚀刻选择比容易成为10以上。
此外，蚀刻对象物的温度的上限值优选为500℃以下，但更优选为450℃以下，进一步优选为350℃以下。
〔蚀刻对象物〕
通过本实施方式的氮化硅的蚀刻方法来进行蚀刻的蚀刻对象物含有氮化硅。即，蚀刻对象物可以是仅由氮化硅形成的构件，也可以是具有仅由氮化硅形成的部分和由其它材质形成的部分的构件，还可以是由氮化硅与其它材质的混合物形成的构件。
氮化硅是指实质上以任意的比例仅具有硅及氮的化合物，例如能够例举Si3N4。氮化硅的纯度没有特别的限定，优选为30质量％以上，更优选为60质量％以上，进一步优选为90质量％以上。另外，蚀刻对象物整体的形状、蚀刻对象物中的仅由氮化硅形成的部分的形状没有特别的限定，例如可以是箔状、膜状、粉末状、块状。
在蚀刻对象物是具有仅由氮化硅形成的部分和由其它的材质形成的部分的构件的情况下、是由氮化硅与其它材质的混合物形成的构件的情况下，也可以将上述的其它材质设为抑制蚀刻气体对氮化硅的蚀刻的耐蚀刻材料。即，在蚀刻对象物含有氮化硅和抑制蚀刻气体对氮化硅的蚀刻的耐蚀刻材料的情况下，耐蚀刻材料作为掩模被利用，通过蚀刻气体对蚀刻对象物中的氮化硅选择性地进行蚀刻。
耐蚀刻材料是与卤素氟化物实质上不反应的材料或与卤素氟化物的反应极慢的材料，只要能够抑制蚀刻气体对氮化硅的蚀刻即可，没有特别的限定，例如可例举二氧化硅、光致抗蚀剂、无定形碳、镍、钴等金属、这些金属的氧化物、氮化物。其中，从处理性及入手容易性的观点来看，更优选二氧化硅、光致抗蚀剂、无定形碳。
光致抗蚀剂意味着以溶解性为首的物性因光、电子束等而变化的感光性的组成物。例如可例举g线用、h线用、i线用、KrF用、ArF用、F2用、EUV用等的光致抗蚀剂。光致抗蚀剂的组成只要是在半导体制造工序中一般使用的组成即可，没有特别的限定，例如可例举含有由选自链状烯烃、环状烯烃、苯乙烯、乙烯基苯酚、丙烯酸、甲基丙烯酸酯、环氧树脂、三聚氰胺及乙二醇中的至少一种单体合成的聚合物的组合物。
接着，一边参照图1，一边对蚀刻装置的结构的一例和使用了该蚀刻装置的氮化硅的蚀刻方法的一例进行说明。图1的蚀刻装置是不使用等离子体的无等离子体蚀刻装置。首先，对图1的蚀刻装置进行说明。
图1的蚀刻装置具备：在内部进行蚀刻的腔室10、将要蚀刻的蚀刻对象物12支承于腔室10的内部的载置台11、测定蚀刻对象物12的温度的温度计14、用于排出腔室10的内部的气体的排气用配管13、设置于排气用配管13且将腔室10的内部减压的真空泵15及测定腔室10的内部的压力的压力计16。
另外，图1的蚀刻装置具备向腔室10的内部供给蚀刻气体的蚀刻气体供给部。该蚀刻气体供给部具有：供给卤素氟化物的气体的卤素氟化物气体供给部1、供给惰性气体的惰性气体供给部2、将卤素氟化物气体供给部1和腔室10连接的卤素氟化物气体供给用配管5及将惰性气体供给部2与卤素氟化物气体供给用配管5的中间部连接的惰性气体供给用配管6。
而且，在卤素氟化物气体供给用配管5设置有测定卤素氟化物气体的压力的压力计7和控制卤素氟化物气体的流量的卤素氟化物气体流量控制装置3。而且，在惰性气体供给用配管6设置有控制惰性气体的压力的惰性气体压力控制装置8和控制惰性气体的流量的惰性气体流量控制装置4。
并且，在将卤素氟化物气体作为蚀刻气体向腔室10供给的情况下，通过从卤素氟化物气体供给部1向卤素氟化物气体供给用配管5送出卤素氟化物气体，卤素氟化物气体经由卤素氟化物气体供给用配管5而向腔室10供给。
另外，在供给卤素氟化物气体与惰性气体的混合气体作为蚀刻气体的情况下，从卤素氟化物气体供给部1向卤素氟化物气体供给用配管5送出卤素氟化物气体，并且从惰性气体供给部2向卤素氟化物气体供给用配管5经由惰性气体供给用配管6而送出惰性气体。由此，在卤素氟化物气体供给用配管5的中间部，卤素氟化物气体和惰性气体被混合而成为混合气体，该混合气体经由卤素氟化物气体供给用配管5而向腔室10供给。
此外，卤素氟化物气体供给部1及惰性气体供给部2的结构没有特别的限定，例如可以是储气瓶、气缸等。另外，作为卤素氟化物气体流量控制装置3及惰性气体流量控制装置4，例如能够利用质量流量控制器、流量计等。
在将蚀刻气体向腔室10供给时，优选在将蚀刻气体的供给压力(即图1中的压力计7的值)保持为预定值的同时进行供给。即，蚀刻气体的供给压力优选为1kPa以上且1.0MPa以下，更优选为10kPa以上且0.5MPa以下，进一步优选为30kPa以上且0.3MPa以下。若蚀刻气体的供给压力在上述范围内，则蚀刻气体向腔室10的供给顺利地进行，并且对于图1的蚀刻装置具有的部件(例如，所述各种装置、所述配管)的负荷小。
另外，对于供给到腔室10内的蚀刻气体的压力，从将蚀刻对象物12的表面均匀地蚀刻这一观点来看，需要为1Pa以上且80kPa以下，更优选为5Pa以上且50kPa以下。若腔室10内的蚀刻气体的压力在上述范围内，则能够得到充分的蚀刻速度，并且蚀刻选择比容易变高。
供给蚀刻气体之前的腔室10内的压力只要为蚀刻气体的供给压力以下或比蚀刻气体的供给压力低即可，没有特别的限定，例如优选为10-5Pa以上且小于10kPa，进一步优选为1Pa以上且2kPa以下。
蚀刻气体的供给压力与供给蚀刻气体之前的腔室10内的压力之压力差优选为1.0MPa以下，更优选为0.5MPa以下，进一步优选为0.3MPa以下。若压力差在上述范围内，则蚀刻气体向腔室10的供给容易顺利地进行。
在将蚀刻气体向腔室10供给时，优选在将蚀刻气体的温度保持为预定值的同时进行供给。即，蚀刻气体的供给温度优选为10℃以上且150℃以下。
进行蚀刻时的蚀刻对象物12的温度优选设为155℃以上且500℃以下。若在该温度范围内，则氮化硅的蚀刻顺利地进展，并且对于蚀刻装置的负荷小，蚀刻装置的寿命容易变长。
蚀刻的处理时间(以下，有时也记为“蚀刻时间”)能够根据想以何种程度蚀刻氮化硅而任意地设定，但若考虑半导体元件制造工艺的生产效率，则优选为60分钟以内，更优选为40分钟以内，进一步优选为30分钟以内。此外，蚀刻的处理时间是指从向腔室10的内部导入蚀刻气体起到为了结束蚀刻而排出腔室10的内部的蚀刻气体为止的时间。
本实施方式的氮化硅的蚀刻方法能够使用图1的蚀刻装置那样的在半导体元件制造工序中使用的一般的无等离子体蚀刻装置来进行，能够使用的蚀刻装置的结构没有特别的限定。
例如，对于卤素氟化物气体供给用配管5与蚀刻对象物12的位置关系，只要能够使蚀刻气体与蚀刻对象物12接触即可，没有特别的限定。另外，关于腔室10的温度调节机构的结构，也只要能够将蚀刻对象物12的温度调节为任意的温度即可，因此，可以是在载置台11上直接具备温度调节机构的结构，也可以利用外设的温度调节器从腔室10的外侧对腔室10进行加温或冷却。
另外，对于图1的蚀刻装置的材质，只要具有对于要使用的卤素氟化物的耐腐蚀性且能够减压为预定的压力即可，没有特别的限定。例如，对与蚀刻气体接触的部分，能够使用镍、镍基合金、铝、不锈钢、铂等金属、氧化铝等陶瓷、氟树脂等。作为镍基合金的具体例，可例举Inconel(注册商标)、Hastelloy(注册商标)、Monel(注册商标)等。另外，作为氟树脂，可例举例如聚四氟乙烯(PTFE)、聚三氟氯乙烯(PCTFE)、四氟乙烯-全氟烷基乙烯基醚共聚物(PFA)、聚偏氟乙烯(PVDF)、Teflon(注册商标)、Viton(注册商标)、Kalrez(注册商标)等。
实施例
以下示出实施例及比较例来更详细地说明本发明。
(实施例1)
使用具有与图1的蚀刻装置大致同样的结构的蚀刻装置进行了蚀刻对象物的蚀刻。该蚀刻对象物是在一边为2英寸的正方形状的硅基板上形成了膜厚为1014nm的氮化硅膜而得到的对象物，由KST World公司制造。
将该蚀刻对象物载置在蚀刻装置的腔室的内部的载置台上，将载置台的温度升温为了155℃。接着，将流量50mL/min的五氟化溴气体和流量450mL/min的氩气混合而设为混合气体，将该混合气体设为了蚀刻气体。然后，将该蚀刻气体向腔室的内部以流量500mL/min进行供给，使其流通10分钟而进行了蚀刻。蚀刻气体流通时的腔室的内部的压力设为了10kPa，五氟化溴气体的分压设为了1kPa。当蚀刻气体的流通结束后，结束载置台的加热，将腔室的内部用氩气进行了置换。
此外，将蚀刻气体中含有的氟化氢的含量通过红外光谱分析法进行了测定，小于30体积ppm。测定条件如下。
测定设备：Nicolet iS5(Thermo Scientific公司制)
测定温度：60℃
测定压力：0.01MPa
窗材：氟化钙
累计次数：8次
测定波长范围：1200-4000cm-1
在氟化氢的含量的测定中使用的峰值波长：3877cm-1
将腔室开放，取出蚀刻对象物，测定了氮化硅膜的膜厚。氮化硅膜的膜厚使用Filmetrics公司制的F20膜厚测定系统而进行了测定。此外，膜厚的测定条件如下。
测定压力：大气压(101.3kPa)
测定温度：28℃
测定气氛：大气中
二氧化硅的测定波长范围：200～1000nm
氮化硅的测定波长范围：900～1700nm
通过将膜厚的测定结果代入到下述式子，算出了氮化硅的蚀刻速度。结果在表1中示出。
蚀刻速度(nm/min)＝{蚀刻前的氮化硅膜的膜厚(nm)-蚀刻后的氮化硅膜的膜厚(nm)}/蚀刻时间(min)
[表1]
Figure BDA0003346594310000121
(实施例2)
除了将载置台的温度设为了220℃的点以外，与实施例1同样地进行蚀刻对象物的蚀刻，算出了氮化硅的蚀刻速度。结果在表1中示出。
(实施例3)
除了将载置台的温度设为了300℃的点以外，与实施例1同样地进行蚀刻对象物的蚀刻，算出了氮化硅的蚀刻速度。结果在表1中示出。
(实施例4)
除了将载置台的温度设为了500℃的点以外，与实施例1同样地进行蚀刻对象物的蚀刻，算出了氮化硅的蚀刻速度。结果在表1中示出。
(实施例5)
除了不向蚀刻气体混合惰性气体，蚀刻气体仅由五氟化溴气体构成的点和将载置台的温度设为了300℃的点以外，与实施例1同样地进行蚀刻对象物的蚀刻，算出了氮化硅的蚀刻速度。结果在表1中示出。
(实施例6)
除了使用了氮气作为惰性气体的点和将载置台的温度设为了300℃的点以外，与实施例1同样地进行蚀刻对象物的蚀刻，算出了氮化硅的蚀刻速度。结果在表1中示出。
(实施例7)
除了使用了氮气与氩气的混合气体作为惰性气体的点和将载置台的温度设为了300℃的点以外，与实施例1同样地进行蚀刻对象物的蚀刻，算出了氮化硅的蚀刻速度。结果在表1中示出。此外，氮气与氩气的混合比是50体积％比50体积％。
(实施例8)
除了将腔室的内部的压力设为了50kPa的点和将载置台的温度设为了300℃的点以外，与实施例1同样地进行蚀刻对象物的蚀刻，算出了氮化硅的蚀刻速度。结果在表1中示出。
(实施例9)
除了将腔室的内部的压力设为了0.5kPa的点和将载置台的温度设为了300℃的点以外，与实施例1同样地进行蚀刻对象物的蚀刻，算出了氮化硅的蚀刻速度。结果在表1中示出。
(实施例10)
除了将卤素氟化物设为了七氟化碘的点和将载置台的温度设为了300℃的点以外，与实施例1同样地进行蚀刻对象物的蚀刻，算出了氮化硅的蚀刻速度。结果在表1中示出。
(实施例11)
除了将五氟化溴气体的流量设为了30mL/min且将氩气体的流量设为了970mL/min的点和将载置台的温度设为了300℃的点以外，与实施例1同样地进行蚀刻对象物的蚀刻，算出了氮化硅的蚀刻速度。结果在表1中示出。
(实施例12)
除了将载置台的温度设为了100℃的点和将蚀刻时间设为了100分钟的点以外，与实施例1同样地进行蚀刻对象物的蚀刻，算出了氮化硅的蚀刻速度。结果在表1中示出。
(比较例1)
除了将在一边为2英寸的正方形状的硅基板上形成膜厚142nm的二氧化硅膜而得到的对象物设为了蚀刻对象物的点、将载置台的温度设为了300℃的点及将蚀刻时间设为了100分钟的点以外，与实施例1同样地进行蚀刻对象物的蚀刻，通过将膜厚的测定结果代入到与上述式子同样的式子而算出了二氧化硅的蚀刻速度。结果在表1中示出。此外，蚀刻对象物由KST World公司制造。
(比较例2)
除了将载置台的温度设为了500℃的点以外，与比较例1同样地进行蚀刻对象物的蚀刻，算出了二氧化硅的蚀刻速度。结果在表1中示出。
(比较例3)
除了将在一边为2英寸的正方形状的硅基板涂布光致抗蚀剂(东京应化工业株式会社制的TSCR(注册商标))，曝光使其固化而形成了膜厚130nm的光致抗蚀剂膜的对象物设为了蚀刻对象物的点和将载置台的温度设为了300℃的点以外，与实施例1同样地进行蚀刻对象物的蚀刻，算出了光致抗蚀剂的蚀刻速度。结果在表1中示出。
(比较例4)
除了将在一边为2英寸的正方形状的硅基板涂布无定形碳(Merck公司制)而形成了膜厚150nm的无定形碳膜的对象物设为了蚀刻对象物的点和将载置台的温度设为了300℃的点以外，与实施例1同样地进行蚀刻对象物的蚀刻，算出了无定形碳的蚀刻速度。结果在表1中示出。
(实施例13)
除了将在实施例1中使用过的蚀刻对象物和在比较例1中使用过的蚀刻对象物双方设为蚀刻对象物，将2个蚀刻对象物排列载置在腔室内的载置台上的点和将载置台的温度设为了300℃的点以外，与实施例1同样地进行蚀刻对象物的蚀刻，算出了氮化硅与二氧化硅的蚀刻速度和蚀刻选择比。此外，蚀刻选择比是(氮化硅的蚀刻速度)/(二氧化硅的蚀刻速度)。结果在表2中示出。
(实施例14)
除了蚀刻气体含有1000体积ppm的氟化氢的点(即，将混合了流量50mL/min的五氟化溴气体和流量450mL/min的氩气，进而含有了1000体积ppm的氟化氢的混合气体设为了蚀刻气体)以外，与实施例13同样地进行蚀刻对象物的蚀刻，算出了氮化硅与二氧化硅的蚀刻速度。结果在表2中示出。
(比较例5)
除了将腔室的内部的压力设为了100kPa的点以外，与实施例13同样地进行蚀刻对象物的蚀刻，算出了氮化硅和二氧化硅的蚀刻速度。结果在表2中示出。
[表2]
Figure BDA0003346594310000161
从实施例1～4的结果可知：随着载置台的温度变高，氮化硅的蚀刻速度变快。
从实施例5的结果可知：在不添加惰性气体的情况下，与添加的情况相比，氮化硅的蚀刻速度快。可认为其理由是因为：通过腔室的内部的卤素氟化物的分压升高，氮化硅膜的表面与卤素氟化物的接触频度增加，蚀刻快速地进展了。
从实施例6、7的结果可知：即使在使用氮气或氮气与氩气的混合气体作为惰性气体的情况下，也是与仅使用氩气作为惰性气体的情况同等的结果。该结果启示了：惰性气体的种类对蚀刻的性能几乎不造成影响。另外，从实施例11的结果可知：若蚀刻气体中的惰性气体的比例高，则蚀刻速度下降。
从实施例8、9的结果可知：若腔室的内部的压力变高，则氮化硅的蚀刻速度变快，与此相对，若腔室的内部的压力变低，则氮化硅的蚀刻速度变慢。该结果启示了：若腔室内的卤素氟化物的分压高则蚀刻速度变快，若分压低则蚀刻速度变慢。
从实施例10的结果可知：即使在使用含有七氟化碘的蚀刻气体进行了蚀刻的情况下，也能够进行氮化硅的蚀刻。
从比较例1～4的结果可知：即使使用含有五氟化溴的蚀刻气体进行蚀刻，二氧化硅、光致抗蚀剂、无定形碳的蚀刻速度也极慢。
从实施例12的结果可知：在100℃以下的温度下，在使用含有五氟化溴的蚀刻气体进行了蚀刻的情况下，虽然氮化硅的蚀刻速度慢，但能够进行蚀刻。
从实施例13的结果可知：即使氮化硅和二氧化硅共存于同一腔室内，氮化硅也没问题地被选择性地进行蚀刻。
从实施例14的结果可知：若蚀刻气体中的氟化氢的含量成为1000体积ppm，则氮化硅和二氧化硅的蚀刻选择比下降，但能够进行蚀刻。
从比较例5的结果可知：若腔室的内部的压力超过80kPa，则氮化硅和二氧化硅的蚀刻选择比大幅下降。
(实施例15)
关于在实施例15中使用的蚀刻对象物，参照图2来进行说明。图2的蚀刻对象物具有膜厚为100nm的氮化硅膜32和膜厚为100nm的二氧化硅膜33各5层在硅基板31上交替地层叠而成的构造。而且，图2的蚀刻对象物具有将5层的氮化硅膜32和5层的二氧化硅膜33在层叠方向上贯通的直径为100nm的贯通孔34。
将该蚀刻对象物载置于具有与图1的蚀刻装置大致同样的结构的蚀刻装置的载置台上，将载置台的温度升温为了300℃。接着，将流量10mL/min的五氟化溴气体和流量90mL/min的氩气混合而设为混合气体，将该混合气体设为了蚀刻气体。然后，将该蚀刻气体向腔室的内部供给，使其流通10分钟而进行了蚀刻。蚀刻气体流通时的腔室的内部的压力设为了10kPa，五氟化溴气体的分压设为了1kPa。当蚀刻气体的流通结束后，结束载置台的加热，将腔室的内部用氩气进行了置换。
将腔室开放而取出了蚀刻对象物。对于被进行了蚀刻的蚀刻对象物，氮化硅膜32中的在贯通孔34的内表面露出的部分被蚀刻，尤其是，与二氧化硅膜33相比，氮化硅膜32优先被蚀刻，因此，贯通孔34的内表面的一部分向径向外侧扩展。由于二氧化硅膜33中的在贯通孔34的内表面露出的部分不被蚀刻，所以形成了二氧化硅膜33的端部向贯通孔34内突出的构造。
将所取出的蚀刻对象物切断，将5层的氮化硅膜32的截面利用扫描型电子显微镜进行了分析。详细而言，关于5层的氮化硅膜32的各层，测定了氮化硅膜32中的在贯通孔34的内表面露出的部分和二氧化硅膜33中的在贯通孔34的内表面露出的部分之间的径向距离。即，通过蚀刻，贯通孔34的内表面向径向外侧扩展而贯通孔34的半径变大，测定了该半径的差量。然后，通过将其除以蚀刻时间而算出了氮化硅相对于二氧化硅的相对的蚀刻速度。
然后，算出5层的氮化硅膜32的蚀刻速度的平均值及标准偏差，评价了氮化硅膜32的面内方向(与氮化硅膜32的表面平行的方向)的相对的蚀刻速度是否因氮化硅膜32的层叠方向位置而变化、相对的蚀刻速度的均匀性。结果在表3中示出。
[表3]
Figure BDA0003346594310000191
(实施例16～20)
除了将载置台的温度、卤素氟化物的种类、惰性气体有无使用、腔室内部的压力、卤素氟化物的分压、蚀刻时间中的任一者如表3所示那样进行了变更的点以外，与实施例15同样地进行蚀刻对象物的蚀刻，算出了氮化硅的蚀刻速度的平均值及标准偏差。结果在表3中示出。
从实施例15～20的结果可知：通过升高载置台的温度或者升高卤素氟化物的分压，氮化硅的蚀刻速度升高。另外，由于氮化硅的蚀刻速度的标准偏差相对于蚀刻速度的平均值之比大概是7～13％，所以可知：与氮化硅膜32的层叠方向位置无关，5层的氮化硅膜32的蚀刻大致均匀地进展。
通过产生如上述那样与层叠方向位置无关地氮化硅膜的蚀刻大致均匀地进展这一特性，例如能够形成二氧化硅膜的端部向贯通孔内突出的构造。这样的构造作为例如3D-NAND型闪速存储器等半导体元件的构造体而被利用。即，本发明具有能够利用于例如3D-NAND型闪速存储器等半导体元件的制造这一技术上的意义。
标号说明
1…卤素氟化物气体供给部
2…惰性气体供给部
3…卤素氟化物气体流量控制装置
4…惰性气体流量控制装置
5…卤素氟化物气体供给用配管
6…惰性气体供给用配管
7、16…压力计
10…腔室
11…载置台
12…蚀刻对象物
13…排气用配管
14…温度计
15…真空泵
31…硅基板
32…氮化硅膜
33…二氧化硅膜
34…贯通孔

Claims (11)

1.一种氮化硅的蚀刻方法，具备以下的蚀刻工序：
在含有卤素氟化物的蚀刻气体中配置含有氮化硅的蚀刻对象物，在1Pa以上且80kPa以下的压力下，以不使用等离子体的方式对所述蚀刻对象物的所述氮化硅进行蚀刻，所述卤素氟化物为溴或碘与氟的化合物。
2.根据权利要求1所述的氮化硅的蚀刻方法，
所述蚀刻气体中含有的氟化氢的含量小于100体积ppm。
3.根据权利要求1或2所述的氮化硅的蚀刻方法，
所述蚀刻对象物的温度为155℃以上且500℃以下。
4.根据权利要求1～3中任一项所述的氮化硅的蚀刻方法，
所述蚀刻气体中含有的所述卤素氟化物的含量为1体积％以上。
5.根据权利要求1～4中任一项所述的氮化硅的蚀刻方法，
所述蚀刻气体是仅由所述卤素氟化物组成的气体或由所述卤素氟化物和惰性气体组成的混合气体。
6.根据权利要求5所述的氮化硅的蚀刻方法，
所述惰性气体是选自氮气、氦气、氩气、氖气、氪气及氙气中的至少一种。
7.根据权利要求1～6中任一项所述的氮化硅的蚀刻方法，
所述卤素氟化物是选自三氟化溴、五氟化溴、五氟化碘及七氟化碘中的至少一种。
8.根据权利要求1～7中任一项所述的氮化硅的蚀刻方法，
所述蚀刻对象物含有所述氮化硅和抑制所述蚀刻气体对所述氮化硅的蚀刻的耐蚀刻材料，利用所述蚀刻气体对所述蚀刻对象物中的所述氮化硅选择性地进行蚀刻。
9.根据权利要求8所述的氮化硅的蚀刻方法，
所述耐蚀刻材料含有选自二氧化硅、光致抗蚀剂及无定形碳中的至少一种。
10.根据权利要求8或9所述的氮化硅的蚀刻方法，
所述氮化硅的蚀刻速度相对于所述耐蚀刻材料的蚀刻速度之比即蚀刻选择比为10以上。
11.一种半导体元件的制造方法，使用权利要求1～10中任一项所述的氮化硅的蚀刻方法来制造半导体元件。
CN202080034864.9A 2019-10-25 2020-10-12 氮化硅的蚀刻方法及半导体元件的制造方法 Pending CN113811984A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019194723 2019-10-25
JP2019-194723 2019-10-25
PCT/JP2020/038518 WO2021079780A1 (ja) 2019-10-25 2020-10-12 窒化ケイ素のエッチング方法及び半導体素子の製造方法

Publications (1)

Publication Number Publication Date
CN113811984A true CN113811984A (zh) 2021-12-17

Family

ID=75619818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080034864.9A Pending CN113811984A (zh) 2019-10-25 2020-10-12 氮化硅的蚀刻方法及半导体元件的制造方法

Country Status (8)

Country Link
US (1) US12014929B2 (zh)
EP (1) EP4050640A4 (zh)
JP (1) JPWO2021079780A1 (zh)
KR (1) KR20220028071A (zh)
CN (1) CN113811984A (zh)
IL (1) IL290312A (zh)
TW (1) TWI786451B (zh)
WO (1) WO2021079780A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410621A (ja) * 1990-04-27 1992-01-14 Kawasaki Steel Corp 窒化シリコン膜のエッチング処理方法、及びその装置
EP0697715A1 (en) * 1994-08-18 1996-02-21 FSI International UV-enhanced dry stripping of silicon nitride films
US20180251679A1 (en) * 2014-10-10 2018-09-06 Kanto Denka Kogyo Co., Ltd. Etching gas composition for silicon compound, and etching method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2548615C2 (de) 1975-10-30 1982-06-03 M.A.N. Maschinenfabrik Augsburg-Nürnberg AG, 8900 Augsburg Vorrichtung zur Ansteuerung eines durch Fluiddruck, insbesondere pneumatischen Druck, betätigbaren Anlaß- und Bremsventils an einer umsteuerbaren Brennkraftmaschine
US7189332B2 (en) * 2001-09-17 2007-03-13 Texas Instruments Incorporated Apparatus and method for detecting an endpoint in a vapor phase etch
JP6032033B2 (ja) 2013-02-01 2016-11-24 セントラル硝子株式会社 シリコンのドライエッチング方法
JP6210039B2 (ja) * 2014-09-24 2017-10-11 セントラル硝子株式会社 付着物の除去方法及びドライエッチング方法
JP6788177B2 (ja) 2015-05-14 2020-11-25 セントラル硝子株式会社 ドライエッチング方法、ドライエッチング剤及び半導体装置の製造方法
US10079150B2 (en) * 2015-07-23 2018-09-18 Spts Technologies Limited Method and apparatus for dry gas phase chemically etching a structure
JP7053991B2 (ja) * 2017-03-28 2022-04-13 セントラル硝子株式会社 ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法
US20180286707A1 (en) * 2017-03-30 2018-10-04 Lam Research Corporation Gas additives for sidewall passivation during high aspect ratio cryogenic etch
US10700087B2 (en) * 2017-10-12 2020-06-30 Applied Materials, Inc. Multi-layer stacks for 3D NAND extendibility
US10497573B2 (en) * 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410621A (ja) * 1990-04-27 1992-01-14 Kawasaki Steel Corp 窒化シリコン膜のエッチング処理方法、及びその装置
EP0697715A1 (en) * 1994-08-18 1996-02-21 FSI International UV-enhanced dry stripping of silicon nitride films
US20180251679A1 (en) * 2014-10-10 2018-09-06 Kanto Denka Kogyo Co., Ltd. Etching gas composition for silicon compound, and etching method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
史西蒙: "《超大规模集成电路工艺学》", 31 October 1987, 上海交通大学出版社, pages: 229 *

Also Published As

Publication number Publication date
TW202133257A (zh) 2021-09-01
US20220216062A1 (en) 2022-07-07
IL290312A (en) 2022-04-01
EP4050640A4 (en) 2023-01-11
WO2021079780A1 (ja) 2021-04-29
EP4050640A1 (en) 2022-08-31
KR20220028071A (ko) 2022-03-08
TWI786451B (zh) 2022-12-11
US12014929B2 (en) 2024-06-18
JPWO2021079780A1 (zh) 2021-04-29

Similar Documents

Publication Publication Date Title
CN113811984A (zh) 氮化硅的蚀刻方法及半导体元件的制造方法
US20220230888A1 (en) Dry etching method, production method for semiconductor element, and cleaning method
TWI778566B (zh) 蝕刻方法及半導體元件的製造方法
WO2022085520A1 (ja) エッチング方法及び半導体素子の製造方法
TWI778649B (zh) 蝕刻方法及半導體元件的製造方法
TWI847120B (zh) 蝕刻方法及半導體元件的製造方法
WO2022244519A1 (ja) エッチング方法及び半導体素子の製造方法
US11972955B2 (en) Dry etching method, method for manufacturing semiconductor element, and cleaning method
TWI828964B (zh) 蝕刻方法
WO2022259953A1 (ja) ドライエッチング方法、半導体素子の製造方法、及びクリーニング方法
WO2023017696A1 (ja) エッチング方法及び半導体素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Lishennoco Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: Showa electrical materials Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230506

Address after: Tokyo, Japan

Applicant after: Showa electrical materials Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: SHOWA DENKO Kabushiki Kaisha