TW202133257A - 氮化矽之蝕刻方法及半導體元件之製造方法 - Google Patents

氮化矽之蝕刻方法及半導體元件之製造方法 Download PDF

Info

Publication number
TW202133257A
TW202133257A TW109136630A TW109136630A TW202133257A TW 202133257 A TW202133257 A TW 202133257A TW 109136630 A TW109136630 A TW 109136630A TW 109136630 A TW109136630 A TW 109136630A TW 202133257 A TW202133257 A TW 202133257A
Authority
TW
Taiwan
Prior art keywords
etching
silicon nitride
gas
halogen fluoride
target
Prior art date
Application number
TW109136630A
Other languages
English (en)
Other versions
TWI786451B (zh
Inventor
松井一真
Original Assignee
日商昭和電工股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商昭和電工股份有限公司 filed Critical 日商昭和電工股份有限公司
Publication of TW202133257A publication Critical patent/TW202133257A/zh
Application granted granted Critical
Publication of TWI786451B publication Critical patent/TWI786451B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明提供不使用電漿而可選擇性蝕刻氮化矽的氮化矽之蝕刻方法。氮化矽之蝕刻方法具備於含有溴或碘、與氟之化合物的鹵素氟化物之蝕刻氣體中，配置含有氮化矽之蝕刻對象物(12)，於1Pa以上80kPa以下之壓力下，不使用電漿，而將蝕刻對象物(12)的氮化矽予以蝕刻之蝕刻步驟。

Description

氮化矽之蝕刻方法及半導體元件之製造方法
本發明有關氮化矽之蝕刻方法及半導體元件之製造方法。
半導體之製造步驟中之氮化矽的圖型化或去除中使用蝕刻。例如專利文獻1中揭示使用將含有1,3,3,3-四氟丙烯之乾蝕刻劑電漿化所得之電漿氣體，相對於氧化矽而選擇性蝕刻氮化矽之方法。然而，使用電漿之蝕刻方法具有高成本之問題。 [先前技術文獻] [專利文獻]
[專利文獻1] 國際公開第2016/181723號 [專利文獻2] 日本專利公報第6032033號 [專利文獻3] 國際公開第2016/056300號
[發明欲解決之課題]
作為不使用電漿之蝕刻方法(以下有時記載為「無電漿蝕刻方法」或「無電漿蝕刻」)，例如於專利文獻2中揭示使用七氟化碘(IF7 )之多晶矽膜之蝕刻方法。且，專利文獻3中揭示使用以一氟化氯(ClF)等之鹵素氟化物為主成分之蝕刻氣體組成物之矽化合物的蝕刻方法。
然而，專利文獻2之方法中，作為遮罩材料舉例為氮化矽，暗示以專利文獻2中揭示之無電漿蝕刻方法，無法蝕刻氮化矽之要旨。且專利文獻3中揭示之無電漿蝕刻方法係相對於氮化矽而選擇性蝕刻氧化矽之方法，並未揭示選擇性蝕刻氮化矽。 本發明之課題在於提供不使用電漿而可選擇性蝕刻氮化矽的氮化矽之蝕刻方法。 [用以解決課題之手段]
為了解決前述課題，本發明之一態樣係如以下之[1]~[11]。 [1] 一種氮化矽之蝕刻方法，其具備於含有溴或碘、與氟之化合物的鹵素氟化物之蝕刻氣體中，配置含有氮化矽之蝕刻對象物，於1Pa以上80kPa以下之壓力下，不使用電漿，而蝕刻前述蝕刻對象物的前述氮化矽之蝕刻步驟。
[2] 如[1]之氮化矽之蝕刻方法，其中前述蝕刻氣體中含有之氟化氫的含量未達100體積ppm。 [3] 如[1]或[2]之氮化矽之蝕刻方法，其中前述蝕刻對象物之溫度為155℃以上500℃以下。 [4] 如[1]至[3]中任一項之氮化矽之蝕刻方法，其中前述蝕刻氣體中含有之前述鹵素氟化物之含量為1體積%以上。
[5] 如[1]至[4]中任一項之氮化矽之蝕刻方法，其中前述蝕刻氣體係僅由前述鹵素氟化物所成之氣體，或由前述鹵素氟化物與惰性氣體所成之混合氣體。 [6] 如[5]之氮化矽之蝕刻方法，其中前述惰性氣體係選自氮氣、氦、氬、氖、氪及氙之至少一種。
[7] 如[1]至[6]中任一項之氮化矽之蝕刻方法，其中前述鹵素氟化物係選自三氟化溴、五氟化溴、五氟化碘及七氟化碘之至少一種。 [8] 如[1]至[7]中任一項之氮化矽之蝕刻方法，其中前述蝕刻對象物含有前述氮化矽及抑制前述蝕刻氣體蝕刻前述氮化矽之耐蝕刻材料，藉由前述蝕刻氣體而於前述蝕刻對象物中選擇性蝕刻前述氮化矽。
[9] 如[8]之氮化矽之蝕刻方法，其中前述耐蝕刻材料含有選自二氧化矽、光阻劑及非晶質碳之至少一種。 [10] 如[8]或[9]之氮化矽之蝕刻方法，其中前述氮化矽之蝕刻速度相對於前述耐蝕刻材料之蝕刻速度之比即蝕刻選擇比為10以上。 [11] 一種半導體元件之製造方法，其係使用如[1]至[10]中任一項之氮化矽之蝕刻方法製造半導體元件。 [發明效果]
依據本發明，可不使用電漿而選擇性蝕刻氮化矽。
針對本發明之一實施形態，於以下加以說明。又，本實施形態係顯示本發明之一例者，本發明並非限定於本實施形態。且，本實施形態中，可施加各種變更或改良，經施加此等變更或改良之形態亦可包含於本發明。
本實施形態之氮化矽之蝕刻方法係具備於含有溴或碘、與氟之化合物的鹵素氟化物之蝕刻氣體中，配置含有氮化矽(Si3 N4 等)之蝕刻對象物，於1Pa以上80kPa以下之壓力下，不使用電漿，而蝕刻蝕刻對象物的氮化矽之蝕刻步驟。
由於可不使用電漿，而選擇性蝕刻氮化矽，故並無必要使用昂貴電漿產生裝置進行蝕刻。因此，可以低成本進行氮化矽之蝕刻。且，由於不使用電漿，故構成蝕刻裝置之構件或連接於蝕刻裝置之配管之腐蝕不易發生。
又，本發明之蝕刻意指去除蝕刻對象物所含有之氮化矽之一部分或全部，將蝕刻對象物加工為特定形狀(例如三維形狀)(例如將蝕刻對象物所具有之氮化矽膜加工為特定膜厚)，並且意指自蝕刻對象物去除由氮化矽所成之殘留物、堆積物予以清潔化。
如上述之本實施形態之氮化矽之蝕刻方法，可使用於3D-NAND型快閃記憶體等之半導體元件之製造。例如藉由對於於由二氧化矽膜與氮化矽膜交互層合而成之層合物形成沿層合方向延伸且貫通層合物之貫通孔者(參照圖2)，應用本實施形態之氮化矽之蝕刻方法，而將於貫通孔之內面露出之氮化矽膜選擇性且等向性蝕刻，故可形成二氧化矽膜之端部向貫通孔內突出之構造。形成具有此等構造之構造體之製程由於可利用該構造體作為半導體元件之構造體，故被利用於3D-NAND型快閃記憶體等之半導體元件之製造。
藉由蝕刻形成上述構造之製程以往係使用含有磷酸等之藥液進行，但相較於使用藥液之蝕刻，使用蝕刻氣體之蝕刻的微細加工性更優異。因此，本實施形態之氮化矽之蝕刻方法可期待對於半導體元件之更微細化或高積體化的貢獻。
又，同樣地，使用後述之耐蝕刻材料本身作為半導體元件之構造體之情況，作為耐蝕刻材料係使用實質上不與鹵素氟化物反應之材料或與鹵素氟化物之反應極慢之材料。具體而言，可使用例如選自二氧化矽(SiO2 )、光阻劑、非晶質碳之至少1種材料。
再者，本實施形態之氮化矽之蝕刻方法如前述，亦可利用於清潔化。例如於腔室內進行於基板上使由含有氮化矽之材料所成之膜成膜的步驟、或將形成於基板上之含氮化矽之材料的膜予以蝕刻之步驟後，可藉由本實施形態之氮化矽之蝕刻方法去除附著於腔室內面之含有氮化矽之附著物而清潔化。
以下，針對本實施形態之氮化矽之蝕刻方法進一步詳細說明。 [蝕刻氣體] 蝕刻氣體係含有溴或碘、與氟之化合物的鹵素氟化物之氣體。鹵素氟化物之種類若為含有溴或碘、與氟之化合物，則未特別限定，但較佳為選自一氟化溴(BrF)、三氟化溴(BrF3 )、五氟化溴(BrF5 )、五氟化碘(IF5 )及七氟化碘(IF7 )之至少一種。該等鹵素氟化物中，基於處理性及取得容易性之觀點，更佳為選自三氟化溴、五氟化溴、五氟化碘及七氟化碘之至少一種。
蝕刻氣體可為僅由鹵素氟化物所成之氣體，亦可為含鹵素氟化物與其他種氣體之混合氣體。蝕刻氣體為含鹵素氟化物與其他種氣體之混合氣體之情況，蝕刻氣體中含有之鹵素氟化物之含量較佳為1體積%以上，更佳為5體積%以上，又更佳為10體積%以上。
蝕刻氣體為含鹵素氟化物與其他種氣體之混合氣體之情況，作為其他種氣體可使用惰性氣體。亦即蝕刻氣體可為由鹵素氟化物與惰性氣體所成之混合氣體。作為惰性氣體可使用選自氮氣(N2 )、氦(He)、氖(Ne)、氬(Ar)、氪(Kr)及氙(Xe)之至少一種。蝕刻氣體中含有之惰性氣體之含量並未特別限定，可為超過0體積%且99體積%以下。
又，蝕刻氣體中含有之氟化氫之含量較佳未達100體積ppm，更佳未達50體積ppm。氟化氫之含量若未達100體積ppm，則氮化矽之蝕刻速度相對於後述之耐蝕刻材料之蝕刻速度之比即蝕刻選擇比容易提高。
[蝕刻時之壓力] 本實施形態之氮化矽的蝕刻方法之蝕刻步驟中，係於蝕刻氣體中配置蝕刻對象物，不使用電漿而對蝕刻對象物的氮化矽進行蝕刻，且蝕刻係於1Pa以上80kPa以下之壓力下進行。
例如於腔室內配置蝕刻對象物，可邊於腔室中流通蝕刻氣體邊進行蝕刻，但蝕刻氣體流通時之腔室內壓力為1Pa以上80kPa以下。蝕刻氣體之流量只要根據腔室大小或使腔室內減壓之排氣設備之能力，以使腔室內之壓力保持一定之方式適當設定即可。
[蝕刻時之溫度] 本實施形態之氮化矽之蝕刻方法之蝕刻步驟中，於蝕刻氣體中配置蝕刻對象物，不使用電漿而對蝕刻對象物的氮化矽進行蝕刻，但較佳將蝕刻對象物之溫度設為155℃以上500℃以下進行蝕刻。
蝕刻對象物之溫度若為155℃以上，則鹵素氟化物可以氣體狀存在，並且更容易提高氮化矽之蝕刻速度。蝕刻對象物之溫度較佳設為170℃以上，更佳為200℃以上，又更佳為250℃以上。另一方面，蝕刻對象物之溫度若為500℃以下，則可不需要過多時間與能量而加熱，具有不易對蝕刻所用之裝置或構件造成損傷，不易使耐蝕刻材料遭受蝕刻等之優點。
鹵素氟化物於不產生電漿之條件且500℃以下之溫度時，與二氧化矽、光阻劑等之耐蝕刻材料幾乎不反應。因此蝕刻對象物具有耐蝕刻材料與氮化矽兩者之情況，若使用本實施形態之氮化矽之蝕刻方法，則耐蝕刻材料幾乎不被蝕刻而可選擇性蝕刻氮化矽。因此，本實施形態之氮化矽之蝕刻方法可利用於利用經圖型化之耐蝕刻材料作為遮罩，將氮化矽加工為特定形狀等之方法。
再者，蝕刻對象物之溫度若為500℃以下，則容易提高蝕刻選擇性。例如容易使氮化矽之蝕刻速度相對於後述之耐蝕刻材料的蝕刻速度之比的蝕刻選擇比成為10以上。 又，蝕刻對性物之溫度上限值較佳為500℃以下，但更佳為450℃以下，又更佳為350℃以下。
[蝕刻對象物] 藉由本實施形態之氮化矽之蝕刻方法而蝕刻之蝕刻對象物含有氮化矽。亦即蝕刻對象物可為僅由氮化矽形成之構件，亦可為具有僅由氮化矽形成之部分與由其他材質形成之部分的構件，亦可為以氮化矽與其他材質之混合物形成之構件。
所謂氮化矽係指以任意比例實質上僅含有矽及氮之化合物，可舉例為例如Si3 N4 。氮化矽之純度並未特別限定，但較佳為30質量%以上，更佳為60質量%以上，又更佳為90質量%以上。蝕刻對象物全體之形狀或蝕刻對象物中僅以氮化矽形成之部分之形狀並未特別限定，亦可為例如箔狀、膜狀、粉末狀、塊狀。
蝕刻對象物為具有僅由氮化矽形成之部分與由其他材質形成之部分的構件之情況，或以氮化矽與其他材質之混合物形成之構件之情況，上述其他材質亦可作為抑制蝕刻氣體蝕刻氮化矽之耐蝕刻材料。亦即，蝕刻對象物含有氮化矽與抑制蝕刻氣體蝕刻氮化矽之耐蝕刻材料之情況，耐蝕刻材料係作為遮罩而利用，可藉由蝕刻氣體於蝕刻對象物中選擇性地蝕刻氮化矽。
耐蝕刻材料若為實質上不與鹵素氟化物反應之材料或與鹵素氟化物之反應極慢之材料，且可抑制蝕刻氣體蝕刻氮化矽，則未特別限定，但舉例為例如二氧化矽、光阻劑、非晶質碳、或鎳、鈷等之金屬、或該等金屬之氧化物、氮化物。該等中，基於處理性及取得容易性之觀點，更佳為二氧化矽、光阻劑、非晶質碳。
光阻劑意指以溶解性為首之物性因光或電子束等而變化之感光性組成物。舉例為例如g線用、h線用、i線用、KrF用、ArF用、F2用、EUV用等之光阻劑。光阻劑之組成若為半導體製造步驟中一般使用者，則未特別限定，但舉例為含有由選自例如鏈狀烯烴、環狀烯烴、苯乙烯、乙烯基酚、丙烯酸、甲基丙烯酸酯、環氧樹脂、三聚氰胺及二醇之至少一種單體合成之聚合物的組成物。
其次，邊參考圖1邊說明蝕刻裝置之構成的一例與使用該蝕刻裝置之氮化矽之蝕刻方法的一例。圖1之蝕刻裝置係不使用電漿之無電漿蝕刻裝置。首先，針對圖1之蝕刻裝置加以說明。
圖1之蝕刻裝置具備：於內部進行蝕刻之腔室10、於腔室10內部支撐蝕刻之蝕刻對象物12之載台11、測定蝕刻對象物12溫度之溫度計14、用以將腔室10內部之氣體排出之排氣用配管13、設於排氣用配管13而使腔室10內部減壓之真空泵15、及測定腔室10內部壓力之壓力計16。
又，圖1之蝕刻裝置具備對腔室10內部供給蝕刻氣體之蝕刻氣體供給部。該蝕刻氣體供給部具有：供給鹵素氟化物之氣體的鹵素氟化物氣體供給部1、供給惰性氣體之惰性氣體供給部2、連接鹵素氟化物氣體供給部1與腔室10之鹵素氟化物氣體供給用配管5、及將惰性氣體供給部2連接於鹵素氟化物氣體供給用配管5之中間部之惰性氣體供給用配管6。
再者，於鹵素氟化物氣體供給用配管5設置有測定鹵素氟化物氣體壓力之壓力計7、及控制鹵素氟化物氣體之流量之鹵素氟化物氣體流量控制裝置3。再者，於惰性氣體供給用配管6設置有控制惰性氣體壓力之惰性氣體壓力控制裝置8、及控制惰性氣體流量之惰性氣體流量控制裝置4。
而且，於腔室10中供給鹵素氟化物氣體作為蝕刻氣體之情況，自鹵素氟化物氣體供給部1將鹵素氟化物氣體送出至鹵素氟化物氣體供給用配管5，藉此經由鹵素氟化物氣體供給用配管5將鹵素氟化物氣體供給至腔室10。
且，供給鹵素氟化物氣體與惰性氣體之混合氣體作為蝕刻氣體之情況，自鹵素氟化物氣體供給部1將鹵素氟化物氣體送至鹵素氟化物氣體供給用配管5，同時自惰性氣體供給部2將惰性氣體經由惰性氣體配管6送至鹵素氟化物氣體供給用配管5。藉此，於鹵素氟化物氣體供給用配管5之中間，使鹵素氟化物氣體與惰性氣體混合成為混合氣體，該混合氣體經由鹵素氟化物氣體供給用配管5供給至腔室10。
又，鹵素氟化物氣體供給部1及惰性氣體供給部2之構成並未特別限定，可為例如氣瓶或汽缸等。又，作為鹵素氟化物氣體流量控制裝置3及惰性氣體流量控制裝置4可利用例如質量流量控制器或流量計等。
將蝕刻氣體供給至腔室10之際，較佳將蝕刻氣體之供給壓力(亦即圖1之壓力計7的值)保持於特定值而供給。亦即，蝕刻氣體之供給壓力較佳為1kPa以上1.0MPa以下，更佳為10kPa以上0.5MPa以下，又更佳為30kPa以上0.3MPa以下。蝕刻氣體之壓力若為上述範圍內，則對腔室10供給蝕刻氣體可順利進行，並且對圖1之蝕刻裝置所具有之構件(例如前述各種裝置或前述配管)之負荷減小。
又，供給至腔室10內之蝕刻氣體壓力，基於對蝕刻對象物12之表面均一地蝕刻之觀點，必須為1Pa以上80kPa以下，較佳為5Pa以上50kPa以下。腔室10內之蝕刻氣體壓力若為上述範圍內，則獲得充分蝕刻速度並且容易提高蝕刻選擇比。
供給蝕刻氣體以前之腔室10內之壓力若為蝕刻氣體之供給壓力以下或比蝕刻氣體之供給壓力更為低壓則未特別限定，但較佳為例如10-5 Pa以上且未達10kPa，更佳為1Pa以上2kPa以下。
蝕刻氣體之供給壓力與供給蝕刻氣體以前之腔室10內之壓力之差壓較佳為1.0MPa以下，更佳為0.5MPa以下，又更佳為0.3MPa以下。壓差若為上述範圍內，則容易使朝腔室10供給蝕刻氣體順利進行。
朝腔室10供給蝕刻氣體之際，較佳將蝕刻氣體溫度保持於特定值而供給。亦即蝕刻氣體之供給溫度較佳為10℃以上150℃以下。 進行蝕刻之際之蝕刻對象物12的溫度較佳為155℃以上500℃以下。若為該溫度範圍，則氮化矽之蝕刻順利進行，並且對蝕刻裝置之負荷減小，容易延長蝕刻裝置之壽命。
蝕刻之處理時間(以下有時亦記載為「蝕刻時間」)可根據欲將氮化矽蝕刻至何種程度而任意設定，但若考慮半導體元件製造製程之生產效率，則較佳為60分鐘以內，更佳為40分鐘以內，又更佳為30分鐘以內。又，所謂蝕刻之處理時間係指自於腔室10內部導入蝕刻氣體起至為了結束蝕刻而將腔室10內部之蝕刻氣體排氣為止之時間。
本實施形態之氮化矽之蝕刻方法可使用如圖1之蝕刻裝置之半導體元件製造步驟中使用之一般無電漿蝕刻裝置來進行，可使用之蝕刻裝置之構成並未特別限定。 例如鹵素氟化物氣體供給用配管5與蝕刻對象物12之位置關係，若為可使蝕刻氣體接觸蝕刻對象物12，則未特別限定。且，關於腔室10之溫度調節機構之構成，由於只要可將蝕刻對象物12之溫度調節於任意溫度即可，故可為於載台11上直接具備溫度調節機構之構成，亦可為以外附之溫度調節器自腔室10之外側對腔室10進行加溫或冷卻。
又，圖1之蝕刻裝置之材質若為對所使用之鹵素氟化物具有耐腐蝕性且可減壓至特定壓力者，則未特別限定。例如與蝕刻氣體接觸之部分可使用鎳、鎳基合金、鋁、不鏽鋼、鉑等之金屬或氧化鋁等之陶瓷、或氟樹脂等。作為鎳基合金之具體例舉例為英高鎳合金(Inconel) (註冊商標)、哈斯合金(Hastelloy)(註冊商標)、蒙耐爾合金(Monel)(註冊商標)等。又，作為氟樹脂舉例為例如聚四氟乙烯(PTFE)、聚氯三氟乙烯(PCTFE)、四氟乙烯・全氟烷氧基乙烯共聚物(PFA)、聚偏氟化乙烯(PVDF)、鐵氟龍(Teflon)(註冊商標)、Viton(註冊商標)、Kalretz(註冊商標)等。 [實施例]
以下顯示實施例及比較例，更詳細說明本發明。 (實施例1) 使用具有與圖1之蝕刻裝置大致相同構成之蝕刻裝置，進行蝕刻對象物之蝕刻。該蝕刻對象物係於一邊為2吋之正方形狀之矽基板上成膜膜厚1014nm之氮化矽膜者，係由KST World股份有限公司製造者。
將該蝕刻對象物載置於蝕刻裝置之腔室內部之載台上，將載台溫度升溫至155℃。其次，將流量50mL/min之五氟化溴氣體與流量450mL/min之氬混合成為混合氣體，將該混合氣體作為蝕刻氣體。接著，將該蝕刻氣體以流量500mL/min供給於腔室內部，流通10分鐘進行蝕刻。蝕刻氣體之流通時的腔室內部壓力為10kPa，五氟化溴氣體之分壓為1kPa。蝕刻氣體流通結束後，結束載台之加熱，將腔室內部以氬置換。
又，蝕刻氣體中含有之氟化氫含量藉由紅外分光分析法測定後，未達30體積ppm。測定條件如以下。 測定機器：Nicolet iS5(Thermo Scientific公司製) 測定溫度：60℃ 測定壓力：0.01MPa 窗材：氟化鈣 累積次數：8次 測定波長範圍：1200~4000cm-1 氟化氫之含量測定所使用之峰值波長：3877cm-1
打開腔室取出蝕刻對象物，測定氮化矽膜的膜厚。氮化矽膜之膜厚使用Filmetrics股份有限公司製之F20膜厚測定系統進行測定。又，膜厚測定條件如以下。 測定壓力：大氣壓(101.3kPa) 測定溫度：28℃ 測定環境：大氣中 二氧化矽之測定波長區域：200~1000nm 氮化矽之測定波長區域：900~1700nm
藉由將膜厚測定結果帶入下述式，算出氮化矽之蝕刻速度。結果示於表1。 蝕刻速度(nm/min)=[蝕刻前之氮化矽膜之膜厚(nm)－蝕刻後之氮化矽膜之膜厚(nm)]/蝕刻時間(min)
Figure 02_image001
(實施例2) 除了載台溫度設為220℃以外，與實施例1同樣進行蝕刻對象物之蝕刻，算出氮化矽之蝕刻速度。結果示於表1。 (實施例3) 除了載台溫度設為300℃以外，與實施例1同樣進行蝕刻對象物之蝕刻，算出氮化矽之蝕刻速度。結果示於表1。 (實施例4) 除了載台溫度設為500℃以外，與實施例1同樣進行蝕刻對象物之蝕刻，算出氮化矽之蝕刻速度。結果示於表1。
(實施例5) 除了蝕刻氣體中不混合惰性氣體，蝕刻氣體僅由五氟化溴氣體所成，及載台溫度設為300℃以外，與實施例1同樣進行蝕刻對象物之蝕刻，算出氮化矽之蝕刻速度。結果示於表1。 (實施例6) 除了使用氮氣作為惰性氣體，及載台溫度設為300℃以外，與實施例1同樣進行蝕刻對象物之蝕刻，算出氮化矽之蝕刻速度。結果示於表1。
(實施例7) 除了使用氮氣與氬之混合氣體作為惰性氣體，及載台溫度設為300℃以外，與實施例1同樣進行蝕刻對象物之蝕刻，算出氮化矽之蝕刻速度。結果示於表1。又氮氣與氬之混合比為50體積%比50體積%。 (實施例8) 除了腔室內部壓力設為50kPa，及載台溫度設為300℃以外，與實施例1同樣進行蝕刻對象物之蝕刻，算出氮化矽之蝕刻速度。結果示於表1。
(實施例9) 除了腔室內部壓力設為0.5kPa，及載台溫度設為300℃以外，與實施例1同樣進行蝕刻對象物之蝕刻，算出氮化矽之蝕刻速度。結果示於表1。 (實施例10) 除了鹵素氟化物設為七氟化碘，及載台溫度設為300℃以外，與實施例1同樣進行蝕刻對象物之蝕刻，算出氮化矽之蝕刻速度。結果示於表1。
(實施例11) 除了五氟化溴氣體流量設為30mL/min，氬氣流量設為970mL/min，及載台溫度設為300℃以外，與實施例1同樣進行蝕刻對象物之蝕刻，算出氮化矽之蝕刻速度。結果示於表1。 (實施例12) 除了載台溫度設為100℃及蝕刻時間設為100分鐘以外，與實施例1同樣進行蝕刻對象物之蝕刻，算出氮化矽之蝕刻速度。結果示於表1。
(比較例1) 除了將於一邊為2吋之正方形狀之矽基板上使膜厚142nm之二氧化矽膜成膜者作為蝕刻對象物，及載台溫度設為300℃，及蝕刻時間設為100分鐘以外，與實施例1同樣進行蝕刻對象物之蝕刻，藉由將膜厚測定結果代入與上述式同樣之式，算出二氧化矽之蝕刻速度。結果示於表1。又，蝕刻對象物係由KST World股份有限公司製造者。 (比較例2) 除了載台溫度設為500℃以外，與比較例1同樣進行蝕刻對象物之蝕刻，算出二氧化矽之蝕刻速度。結果示於表1。
(比較例3) 除了將於一邊為2吋之正方形狀之矽基板上塗佈光阻劑(東京應化工業股份有限公司製之TSCR(註冊商標))並曝光使之硬化而形成膜厚130nm之光阻劑膜者作為蝕刻對象物，及載台溫度設為300℃以外，與實施例1同樣進行蝕刻對象物之蝕刻，算出光阻劑之蝕刻速度。結果示於表1。
(比較例4) 除了將於一邊為2吋之正方形狀之矽基板上塗佈非晶質碳(MERCK公司製)形成膜厚150nm之非晶質碳膜者作為蝕刻對象物，及載台溫度設為300℃以外，與實施例1同樣進行蝕刻對象物之蝕刻，算出非晶質碳之蝕刻速度。結果示於表1。
(實施例13) 除了使用實施例1所用之蝕刻對象物與比較例1所用之蝕刻對象物之兩者作為蝕刻對象物，將2個蝕刻對象物並排載置於腔室內之載台上，及載台溫度設為300℃以外，與實施例1同樣進行蝕刻對象物之蝕刻，算出氮化矽與二氧化矽之蝕刻速度與蝕刻選擇比。又，蝕刻選擇比係(氮化矽之蝕刻速度)/(二氧化矽之蝕刻速度)。結果示於表2。
(實施例14) 除了蝕刻氣體含有1000體積ppm之氟化氫(亦即以將流量50mL/min之五氟化溴氣體與流量450mL/min之氬混合，進而含有1000體積ppm之氟化氫之混合氣體設為蝕刻氣體)以外，與實施例13同樣進行蝕刻對象物之蝕刻，算出氮化矽與二氧化矽之蝕刻速度。結果示於表2。
(比較例5) 除了腔室之內部壓力設為100kPa以外，與實施例13同樣進行蝕刻對象物之蝕刻，算出氮化矽與二氧化矽之蝕刻速度。結果示於表2。
Figure 02_image003
由實施例1~4之結果可知隨著載台溫度變高，氮化矽之蝕刻速度變快。 由實施例5之結果可知未添加惰性氣體之情況，與添加之情況相比，氮化矽之蝕刻速度較快。其理由認為係藉由腔室內部之鹵素氟化物之分壓提高，氮化矽膜表面與鹵素氟化物之接觸頻度增加，而快速進行蝕刻之故。
由實施例6、7之結果，可知即使使用氮氣或氮氣與氬之混合氣體作為惰性氣體之情況，亦為與僅使用氬作為惰性氣體之情況同等之結果。由該結果教示惰性氣體種類對蝕刻性能幾乎不造成影響。且由實施例11之結果，可知蝕刻氣體中之惰性氣體比例若高，則蝕刻速度降低。
由實施例8、9之結果，可知若腔室內部之壓力變高則氮化矽之蝕刻速度變快，相對地，若腔室內部之壓力變低則氮化矽之蝕刻速度變慢。由該結果教示腔室內之鹵素氟化物之分壓若高則蝕刻速度變快，若分壓低則蝕刻速度變慢。
由實施例10之結果可知使用含有七氟化碘之蝕刻氣體進行蝕刻之情況，亦可進行氮化矽之蝕刻。 由比較例1~4之結果可知即使使用含有五氟化溴之蝕刻氣體進行蝕刻，二氧化矽、光阻劑、非晶質碳之蝕刻速度亦極慢。
由實施例12之結果可知於100℃以下之溫度使用含有五氟化溴之蝕刻氣體進行蝕刻之情況，氮化矽之蝕刻速度雖變慢，但仍可蝕刻。 由實施例13之結果可知即使氮化矽與二氧化矽共存於同一腔室內，仍可無問題地選擇性蝕刻氮化矽。 由實施例14之結果可知若蝕刻氣體中之氟化氫含量為1000體積ppm，則氮化矽與二氧化矽之蝕刻選擇比降低，但仍可蝕刻。 由比較例5之結果可知腔室內部之壓力若超過80kPa，則氮化矽與二氧化矽之蝕刻選擇比大幅降低。
(實施例15) 針對實施例15中使用之蝕刻對象物，參考圖2加以說明。圖2之蝕刻對象物具有於矽基板31上交替層合各5層之膜厚100nm之氮化矽膜32及膜厚100nm之二氧化矽膜33之構造。再者，圖2之蝕刻對象物具有於層合方向貫通5層氮化矽膜32與5層二氧化矽膜33之直徑100nm之貫通孔34。
將該蝕刻對象物載置於具有與圖1之蝕刻裝置大致同樣構成之蝕刻裝置之載台上，將載台溫度升溫至300℃。其次，將流量10mL/min之五氟化溴與流量90mL/min之氬混合作為混合氣體，將該混合氣體作為蝕刻氣體。接著將該蝕刻氣體供給於腔室內部，流通10分鐘進行蝕刻。蝕刻氣體之流通時之腔室內部壓力為10kPa，五氟化溴氣體之分壓為1kPa。蝕刻氣體之流通結束後，結束載台之加熱，將腔室內部以氬置換。
打開腔室取出蝕刻對象物。經蝕刻之蝕刻對象物係氮化矽膜32中於貫通孔34之內面露出之部分被蝕刻，由於氮化矽膜32尤其比二氧化矽膜33相比更優先被蝕刻，故貫通孔34內面之一部分向徑向外方擴展。二氧化矽膜33中於貫通孔34之內面露出之部分不被蝕刻，故形成二氧化矽膜33之端部向貫通孔34內突出之構造。
將取出之蝕刻對象物切斷，藉由掃描型電子顯微鏡分析5層氮化矽膜32之剖面。若詳述之，係針對5層氮化矽膜32之各者，測定氮化矽膜32中於貫通孔34之內面露出之部分與二氧化矽膜33中於貫通孔34內面露出之部分之間的徑向距離。亦即，藉由蝕刻將貫通孔34之內面向徑向外方擴展，使貫通孔34之半徑變大，而測定其半徑之差量。接著，將其除以蝕刻時間，而算出氮化矽對於二氧化矽之相對蝕刻速度。
接著，算出5層氮化矽膜32之蝕刻速度之平均值及標準偏差，評價氮化矽膜32之面內方向(與氮化矽膜32之表面平行之方向)之相對蝕刻速度是否因氮化矽膜32之層合方向位置而變化，並評價相對蝕刻速度之均一性。結果示於表3。
Figure 02_image005
(實施例16~20) 除了載台之溫度、鹵素氟化物之種類、惰性氣體之使用有無、腔室內部之壓力、鹵素氟化物之分壓、蝕刻時間之任一者變更如表3所示以外，與實施例15同樣進行蝕刻對象物之蝕刻，算出氮化係之蝕刻速度之平均值及標準偏差。結果示於表3。
自實施例15~20之結果可知藉由提高載台溫度，或提高鹵素氟化物之分壓，氮化矽之蝕刻速度變高。又，蝕刻速度之標準偏差相對於氮化矽之蝕刻速度之平均值之比約為7~13%，故可知與氮化矽膜32之層合方向位置無關，5層氮化矽膜32之蝕刻大致均一地進行。
藉由活用如上述之與層合方向位置無關地大致均一地進行氮化矽膜之蝕刻之特性，可形成例如二氧化矽膜之端部於貫通孔內突出之構造。此等構造被利用作為例如3D-NAND型快閃記憶體等之半導體元件之構造體。亦即，本發明具有可利用於例如3D-NAND型快閃記憶體等之半導體元件之製造的技術意義。
1:鹵素氟化物氣體供給部 2:惰性氣體供給部 3:鹵素氟化物氣體流量控制裝置 4:惰性氣體流量控制裝置 5:鹵素氟化物氣體供給用配管 6:惰性氣體供給用配管 7,16:壓力計 10:腔室 11:載台 12:蝕刻對象物 13:排氣用配管 14:溫度計 15:真空泵 31:矽基板 32:氮化矽膜 33:二氧化矽膜 34:貫通孔
[圖1]係說明本發明之氮化矽的蝕刻方法之一實施形態之蝕刻裝置的一例之概略圖。 [圖2]係說明實施例15~20所使用之蝕刻對象物之圖。
1:鹵素氟化物氣體供給部
2:惰性氣體供給部
3:鹵素氟化物氣體流量控制裝置
4:惰性氣體流量控制裝置
5:鹵素氟化物氣體供給用配管
6:惰性氣體供給用配管
7,16:壓力計
8:惰性氣體壓力控制裝置
10:腔室
11:載台
12:蝕刻對象物
13:排氣用配管
14:溫度計
15:真空泵

Claims (11)

  1. 一種氮化矽之蝕刻方法，其具備於含有溴或碘、與氟之化合物的鹵素氟化物之蝕刻氣體中，配置含有氮化矽之蝕刻對象物，於1Pa以上80kPa以下之壓力下，不使用電漿，而蝕刻前述蝕刻對象物的前述氮化矽之蝕刻步驟。
  2. 如請求項1之氮化矽之蝕刻方法，其中前述蝕刻氣體中含有之氟化氫的含量未達100體積ppm。
  3. 如請求項1或2之氮化矽之蝕刻方法，其中前述蝕刻對象物之溫度為155℃以上500℃以下。
  4. 如請求項1至3中任一項之氮化矽之蝕刻方法，其中前述蝕刻氣體中含有之前述鹵素氟化物之含量為1體積%以上。
  5. 如請求項1至4中任一項之氮化矽之蝕刻方法，其中前述蝕刻氣體係僅由前述鹵素氟化物所成之氣體，或由前述鹵素氟化物與惰性氣體所成之混合氣體。
  6. 如請求項5之氮化矽之蝕刻方法，其中前述惰性氣體係選自氮氣、氦、氬、氖、氪及氙之至少一種。
  7. 如請求項1至6中任一項之氮化矽之蝕刻方法，其中前述鹵素氟化物係選自三氟化溴、五氟化溴、五氟化碘及七氟化碘之至少一種。
  8. 如請求項1至7中任一項之氮化矽之蝕刻方法，其中前述蝕刻對象物含有前述氮化矽及抑制前述蝕刻氣體蝕刻前述氮化矽之耐蝕刻材料，藉由前述蝕刻氣體而於前述蝕刻對象物中選擇性蝕刻前述氮化矽。
  9. 如請求項8之氮化矽之蝕刻方法，其中前述耐蝕刻材料含有選自二氧化矽、光阻劑及非晶質碳之至少一種。
  10. 如請求項8或9之氮化矽之蝕刻方法，其中前述氮化矽之蝕刻速度相對於前述耐蝕刻材料之蝕刻速度之比即蝕刻選擇比為10以上。
  11. 一種半導體元件之製造方法，其係使用如請求項1至10中任一項之氮化矽之蝕刻方法製造半導體元件。
TW109136630A 2019-10-25 2020-10-22 氮化矽之蝕刻方法及半導體元件之製造方法 TWI786451B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019194723 2019-10-25
JP2019-194723 2019-10-25

Publications (2)

Publication Number Publication Date
TW202133257A true TW202133257A (zh) 2021-09-01
TWI786451B TWI786451B (zh) 2022-12-11

Family

ID=75619818

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109136630A TWI786451B (zh) 2019-10-25 2020-10-22 氮化矽之蝕刻方法及半導體元件之製造方法

Country Status (8)

Country Link
US (1) US12014929B2 (zh)
EP (1) EP4050640A4 (zh)
JP (1) JPWO2021079780A1 (zh)
KR (1) KR20220028071A (zh)
CN (1) CN113811984A (zh)
IL (1) IL290312A (zh)
TW (1) TWI786451B (zh)
WO (1) WO2021079780A1 (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2548615C2 (de) 1975-10-30 1982-06-03 M.A.N. Maschinenfabrik Augsburg-Nürnberg AG, 8900 Augsburg Vorrichtung zur Ansteuerung eines durch Fluiddruck, insbesondere pneumatischen Druck, betätigbaren Anlaß- und Bremsventils an einer umsteuerbaren Brennkraftmaschine
JPH0410621A (ja) * 1990-04-27 1992-01-14 Kawasaki Steel Corp 窒化シリコン膜のエッチング処理方法、及びその装置
US5534107A (en) * 1994-06-14 1996-07-09 Fsi International UV-enhanced dry stripping of silicon nitride films
US7189332B2 (en) * 2001-09-17 2007-03-13 Texas Instruments Incorporated Apparatus and method for detecting an endpoint in a vapor phase etch
JP6032033B2 (ja) * 2013-02-01 2016-11-24 セントラル硝子株式会社 シリコンのドライエッチング方法
JP6210039B2 (ja) * 2014-09-24 2017-10-11 セントラル硝子株式会社 付着物の除去方法及びドライエッチング方法
CN107112223B (zh) 2014-10-10 2021-05-07 关东电化工业株式会社 硅化合物用蚀刻气体组合物及蚀刻方法
JP6788177B2 (ja) 2015-05-14 2020-11-25 セントラル硝子株式会社 ドライエッチング方法、ドライエッチング剤及び半導体装置の製造方法
US10079150B2 (en) * 2015-07-23 2018-09-18 Spts Technologies Limited Method and apparatus for dry gas phase chemically etching a structure
JP7053991B2 (ja) * 2017-03-28 2022-04-13 セントラル硝子株式会社 ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法
US20180286707A1 (en) * 2017-03-30 2018-10-04 Lam Research Corporation Gas additives for sidewall passivation during high aspect ratio cryogenic etch
US10700087B2 (en) * 2017-10-12 2020-06-30 Applied Materials, Inc. Multi-layer stacks for 3D NAND extendibility
US10497573B2 (en) * 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials

Also Published As

Publication number Publication date
US12014929B2 (en) 2024-06-18
EP4050640A4 (en) 2023-01-11
EP4050640A1 (en) 2022-08-31
JPWO2021079780A1 (zh) 2021-04-29
IL290312A (en) 2022-04-01
WO2021079780A1 (ja) 2021-04-29
CN113811984A (zh) 2021-12-17
US20220216062A1 (en) 2022-07-07
KR20220028071A (ko) 2022-03-08
TWI786451B (zh) 2022-12-11

Similar Documents

Publication Publication Date Title
JP6032033B2 (ja) シリコンのドライエッチング方法
TW202133257A (zh) 氮化矽之蝕刻方法及半導體元件之製造方法
TWI765581B (zh) 乾蝕刻方法、半導體元件之製造方法，及清潔方法
TWI778649B (zh) 蝕刻方法及半導體元件的製造方法
WO2022244519A1 (ja) エッチング方法及び半導体素子の製造方法
WO2023017696A1 (ja) エッチング方法及び半導体素子の製造方法
WO2022259953A1 (ja) ドライエッチング方法、半導体素子の製造方法、及びクリーニング方法
TWI778566B (zh) 蝕刻方法及半導體元件的製造方法
US11972955B2 (en) Dry etching method, method for manufacturing semiconductor element, and cleaning method
TWI828964B (zh) 蝕刻方法
TWI783736B (zh) 蝕刻方法及半導體元件的製造方法