JP7053991B2 - ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法 - Google Patents

ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法 Download PDF

Info

Publication number
JP7053991B2
JP7053991B2 JP2018048890A JP2018048890A JP7053991B2 JP 7053991 B2 JP7053991 B2 JP 7053991B2 JP 2018048890 A JP2018048890 A JP 2018048890A JP 2018048890 A JP2018048890 A JP 2018048890A JP 7053991 B2 JP7053991 B2 JP 7053991B2
Authority
JP
Japan
Prior art keywords
metal element
specific metal
dry etching
etching method
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018048890A
Other languages
English (en)
Other versions
JP2018166205A (ja
Inventor
聖唯 鈴木
章史 八尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central Glass Co Ltd
Original Assignee
Central Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Glass Co Ltd filed Critical Central Glass Co Ltd
Publication of JP2018166205A publication Critical patent/JP2018166205A/ja
Application granted granted Critical
Publication of JP7053991B2 publication Critical patent/JP7053991B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • C23F4/02—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00 by evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

本発明は、ＲｕやＴａなどの特定の金属元素を含む材料のドライエッチング方法等に関する。
今日、ＮＡＮＤ型フラッシュメモリや、ＤＲＡＭに代わる新規メモリとして、磁気メモリ（ＭＲＡＭ）、相変化メモリ（ＰＲＡＭ又はＰＣＲＡＭ）等様々なタイプの不揮発性メモリ素子が開発されている。これらの新規メモリ素子の開発において、素子を構成する磁性材料や配線材料は、従来のＳｉを基材としたＳｉＯｘ、ＳｉＮ、ＳｉＯＮ等に代わり、Ｔａなどの遷移金属やＲｕなどの貴金属等が用いられるようになってきている。また、金属元素のシリコン中への拡散を防ぐためのバリア層（拡散防止膜）として、ＴａＮなどの遷移金属の窒化物が用いられるようになってきている。
これら素子構成材料の変更に伴って、素子のドライ加工技術の変更が必要となり、素子の製造装置のチャンバー内に堆積した素子構成材料のドライクリーニング技術についても従来法からの変更を余儀なくされている。例えば、Ｓｉ系化合物のエッチング方法である、フルオロカーボン等を用いたプラズマ加工技術やクリーニング技術では、安定した元素であるＲｕやＴａを含む材料を揮発性化合物へ変換することが難しく、素子の表面やチャンバー内面から除去が困難であった。
ＲｕやＴａを含む材料を素子の表面などから除去する方法としては、酸化性のある強酸溶液に浸すことにより、溶解、イオン化させて除去するウエットエッチング法が一般的に知られている。しかし、強酸溶液に浸し溶解させて除去するプロセスを、素子のエッチングプロセスとして適用すると、素子中の本来エッチングされるべきでない部分までもが強酸溶液と反応して素子の特性が失われてしまう。また、チャンバー内のクリーニングプロセスとしてウエットエッチング法を適用する場合においても、反応装置を開放する必要が生じることから、ドライプロセスでＲｕやＴａを含む材料をチャンバー内面から除去できる方法が望まれていた。
Ｃｏ、Ｆｅ、Ｂ、Ｐｄ、Ｐｔ、Ｍｎ、Ｉｒ、Ｒｕ、Ｍｇ、Ｔｉ、Ｗ等が含まれた金属積層膜を含む多層膜から形成されるＭＲＡＭ素子をドライプロセスによりエッチングする方法として、プラズマ中でＰＦ３を励起させ、金属と錯体を形成させて素子の表面から除去するエッチング方法が開示されている（特許文献１を参照）。
また、ＭＲＡＭ素子やＰＲＡＭ素子に使用される、Ｃｏ、Ｆｅ、Ｔｂ、Ｒｕ、Ｐｄ、Ｐｔ、Ｍｎ等を含むエッチング対象膜を、アンモニアガスとフッ素含有ガスを用いてプラズマ反応性エッチングすることでパターン構造物を形成する方法が開示されている（特許文献２を参照）。
また、基板上に、Ｉｒ、Ｒｕ、Ｐｔ、Ｒｈ、Ａｕ、Ｒｅなどの遷移金属全般及び第２周期以降の典型金属のうちの少なくとも一つの元素を含む薄膜を、塩素を含むガス、フッ素を含むガス、アルゴン、酸素を用いてプラズマドライエッチングする方法が開示されている（特許文献３を参照）。
一方、Ｔａに関しては、プラズマを用いず、合成石英ガラス上の膜厚４ｎｍのＴａ半透光膜を、ＣｌＦ３とＡｒの混合ガスにて、ガス圧力４８８～５０２Ｔｏｒｒ、温度１１０～１２０℃、処理時間３２秒の条件にてエッチングを行った実施例が開示されている（特許文献４を参照）。
特開２０１４－４９４６６号公報 特開２０１１－１０３４６７号公報 特開２００４－２２８４８７号公報 特開２０１１－２２７２２３号公報
上記のとおり、素子の表面やチャンバー内面等の処理対象物から素子構成材料をドライエッチングで除去する方法が知られている。しかしながら、特許文献１、２、３では、プラズマ中で、エッチングガスを励起させて金属元素を含む膜と反応させることにより除去する方法が公開されているが、エッチング対象が磁性材料である場合には、プラズマが磁気特性に悪影響を及ぼす可能性がある上に、プラズマを発生させるためにＲＦ電源を備える必要があり、半導体素子の製造装置が高額となるため、プラズマを用いない方法が望まれていた。
さらに、Ｆ２等を用いてＲｕやＴａ、ＴａＮなどの素子構成材料を揮発性の高いフッ化物等に変換して除去することも可能であるが、プラズマを用いない場合はＦ２ガスとの反応温度は、Ｒｕで３００℃以上、Ｔａで１５０℃以上であり、Ｆ２雰囲気下で高温条件とする必要がある。このような条件においては、シリコンやシリコン酸化物などの目的外の材料に対するダメージが顕著であり、半導体素子製造プロセスに適用することが難しかった。
特許文献４では、非励起状態のＣｌＦ３でＴａの単体の薄膜を基板の表面から除去しているが、ガスの温度が１１０℃以上に加熱されているため、基板へのダメージが大きい。さらに、Ｔａの単体よりも安定な、Ｒｕの単体や、Ｔａの窒化物をエッチングする場合には、更なる高温に加熱しなくてはならず、基板へのダメージや、チャンバー構成の腐食を抑えることが難しくなる。
本発明の目的は、プラズマを用いないドライプロセスで、含フッ素ガスを１００℃超の高温で処理対象物に接触させずに、ＲｕやＴａ等の安定な金属元素を含む材料を除去できる方法を提供することである。
本発明者等は、上記目的を達成すべく種々検討した結果、ＲｕやＴａなどの金属元素に含フッ素ハロゲン間化合物を接触させて、該金属元素と含フッ素ハロゲン間化合物の反応生成物である固体生成物を形成した後、不活性ガス雰囲気などで加熱することで該固体生成物を揮発させることにより、該金属元素を含む材料を素子構成材料の表面や素子製造装置のチャンバー内面から除去できることを見出し、本発明に至った。
すなわち、本発明の第一の態様では、含フッ素ハロゲン間化合物を含む処理ガスと特定金属元素を含む材料とを、０℃以上１００℃以下の反応温度で接触させて、前記特定金属元素と含フッ素ハロゲン間化合物の反応生成物である固体生成物を得る第１工程と、不活性ガス雰囲気又は真空環境で、前記固体生成物を第１工程の反応温度よりも高温に加熱し、前記固体生成物を揮発させる第２工程と、を有し、前記特定金属元素が、Ｒｕ、Ｔａ、Ｎｂからなる群より選ばれる１種以上の元素であることを特徴とするドライエッチング方法を提供する。
本発明の第二の態様では、半導体基板に、前記特定金属元素を含む層を形成する工程と、前記特定金属元素を含む層上に、所定のパターンを有するマスクを形成する工程と、前記特定金属元素を含む層に、上記のドライエッチング方法を適用して、一部の前記特定金属元素を含む層を前記半導体基板から除去して前記パターンを転写する工程と、を含むことを特徴とする半導体素子の製造方法を提供する。
本発明の第三の態様では、含フッ素ハロゲン間化合物を含む処理ガスと、特定金属元素を含むチャンバー内付着物とを、０℃以上１００℃以下の反応温度で接触させて前記特定金属元素のフッ化物からなる固体生成物を得る第１工程と、不活性ガス雰囲気又は真空環境で、前記固体生成物を第１工程の反応温度よりも高温に加熱し、前記固体生成物を揮発させることにより、前記チャンバー内付着物をチャンバー内面より除去する第２工程と、を有し、前記特定金属元素が、Ｒｕ、Ｔａ、Ｎｂからなる群より選ばれる１種以上の元素であることを特徴とするチャンバークリーニング方法を提供する。
本発明により、プラズマを用いないドライプロセスで、含フッ素ガスを１００℃超の高温で処理対象物に接触させずに、ＲｕやＴａ等の安定な金属元素を含む材料をエッチングすることが可能となる。
半導体素子の製造プロセスや製造装置のクリーニングプロセスなどにおいて、安定な金属元素を含む材料を素子の表面やチャンバー内面から除去するプロセスにおいて、本発明を用いることにより、プラズマを用いないドライプロセスで安定な金属元素を除去することが可能となる。
実施例・比較例で用いた反応装置１の概略図である。
以下、本発明の実施方法について以下に説明する。なお、本発明の範囲は、これらの説明に拘束されることはなく、以下の例示以外についても、本発明の趣旨を損なわない範囲で適宜変更し、実施することができる。
本発明によるドライエッチング方法では、含フッ素ハロゲン間化合物を含む処理ガスと、特定金属元素を含む材料とを、０℃以上１００℃以下の反応温度で接触させて固体生成物を得る第１工程と、不活性ガス雰囲気又は真空環境で、前記固体生成物を第１工程の反応温度よりも高温に加熱し、前記固体生成物を揮発させる第２工程と、により、ＲｕやＴａ等の安定な特定金属元素を含む材料をドライプロセスでエッチングする。
第１の工程で、特定金属元素を含む材料に、含フッ素ハロゲン間化合物を含む処理ガスを接触させ、材料の表面又は全体に、特定金属元素と含フッ素ハロゲン間化合物との反応で得られた固体生成物１３を形成する。その後、第２工程で、不活性ガス雰囲気又は真空環境で、固体生成物を加熱し、固体生成物を揮発させ、材料から除去する。その結果、材料の表面又は全体がエッチングされる。なお、第１工程と第２工程を繰り返し行ってもよい。
含フッ素ハロゲン間化合物が、ＣｌＦ、ＢｒＦ、ＣｌＦ３、ＢｒＦ３、ＩＦ３、ＣｌＦ５、ＢｒＦ５、ＩＦ５及びＩＦ７からなる群より選ばれる１種以上の物質であることが好ましい。さらに、含フッ素ハロゲン間化合物がＣｌＦ３（三フッ化塩素）、ＩＦ７（七フッ化ヨウ素）又はこれらの混合物であることが、入手のしやすさ、取り扱いの容易さの点で、より好ましい。
特定金属元素が、Ｒｕ（ルテニウム）、Ｔａ（タンタル）、Ｎｂ（ニオブ）からなる群より選ばれる１種以上の元素であることが好ましく、これらの元素の単体又は窒化物であることが好ましい。単体としては、Ｒｕの単体、Ｔａの単体及びＮｂの単体が好ましい。窒化物としては、Ｔａの窒化物が好ましい。また、実質的に特定金属元素の単体又はその化合物のみからなる材料だけでなく、特定金属元素の単体又はその化合物を３０質量％以上、より好ましくは５０質量％以上含む材料（例えば、別の金属との合金や、不純物を含む材料など）に対しても、本ドライエッチング方法を適用することできる。特定金属元素を含む材料は、その形状は特に問わないが、粉末、箔、又は薄膜であっても良い。
第１工程における反応温度は、使用する処理ガスに含まれる含フッ素ハロゲン間化合物がガスとして存在する温度以上（沸点以上）であることが必要である。更に、それ以上の温度であっても、０℃以上１００℃以下であることが好ましく、１０℃以上８０℃以下であることがより好ましく、１５℃以上５０℃以下であることが更に好ましい。第１工程における反応温度が低すぎる場合、反応の進行が遅く、第２工程におけるエッチング量が減少する。また、第１工程における反応温度が高すぎる場合、素子中あるいは装置内の本来エッチングされるべきでない部分までもが損傷を受ける可能性がある。
第２工程において、固体生成物を速やかに揮発させるため、固体生成物を第１工程の反応温度よりも高い温度に加熱することが好ましい。第２工程における加熱温度は、固体生成物１３を揮発させることができれば何度でもよいが、５０℃以上２５０℃以下であることが好ましく、１００℃以上２００℃以下であることがより好ましい。特に、タンタルの窒化物をエッチングする場合、５０℃以上１００℃以下の低温でも除去可能である。第２工程における加熱温度が低すぎると、エッチングレートが小さくなってしまい、第２工程における加熱温度が高すぎると、加熱に過大な時間とエネルギーが必要となってしまう。例えば、第２工程における加熱温度を、第１工程における反応温度よりも５℃以上高くすることが好ましく、１０℃以上高くすることがより好ましく、２０℃以上高くすることが特に好ましい。
第１工程において流通するガス、すなわち処理ガスの含フッ素ハロゲン間化合物の濃度は、十分な反応速度を得る上で、総流量に対して、１体積％以上であることが好ましく、１０体積％以上であることが特に好ましい。
第１工程における処理ガス中には、Ｎ２、Ｈｅ、Ａｒのような不活性ガスから選ばれる少なくとも１種類の希釈ガスが混合されていても良く、またその濃度も特に限定されない。例えば、不活性ガスの濃度を０体積％以上９０体積％以下の範囲で使用できる。
第１工程において、反応装置のチャンバー内圧力は、特に限定されることは無いが、例えば圧力範囲は０．１ｋＰａ以上１０１．３ｋＰａ以下である。流量は、チャンバーの大きさ、及び真空排気設備の能力に合わせて、チャンバー内圧力が一定に保てる範囲で適宜決定すればよい。
第２工程における不活性ガス雰囲気は、０．１ｋＰａ以上１０１．３ｋＰａ以下で、Ｎ２、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅからなる群から選ばれる少なくとも一つの不活性ガスを流通させた環境であることが好ましい。また、第２工程における真空環境は、０．１Ｐａ以上１００Ｐａ以下に減圧された環境であることが好ましい。
第１の工程で、ＣｌＦ３ガスは、常温でＲｕやＴａＮなどと反応し、含フッ素含ハロゲン金属錯体（例えば［ＣｌＦ２］［ＭＦ６］。但し、ＭはＲｕ、Ｔａなどの金属元素である。）などと推測される反応生成物が生じ、顕著な重量増加が生じる。このような含フッ素含ハロゲン金属錯体は、金属元素の単体、窒化物、酸化物などと比べて融点も沸点も低いため、第２工程における加熱により揮発し、除去される。他の含フッ素ハロゲン間化合物を用いて、他の特定金属元素を含む材料に適用した場合でも、同様の反応を示し、本発明のドライエッチング方法の適用が可能である。
ＣｌＦ３等の含フッ素ハロゲン間化合物は、１００℃以下又は、非励起状態では、シリコン酸化物やシリコン窒化物、チタン窒化物とほとんど反応しないため、被エッチング対象が、シリコン酸化物、シリコン窒化物又はチタン窒化物を含む材料と、特定金属元素を含む材料の両方を有する場合、本発明のドライエッチング方法を用いると、シリコン酸化物、シリコン窒化物又はチタン窒化物を含む材料をほとんどエッチングせずに、前記特定金属元素を含む材料を選択的にエッチングすることができる。特に、シリコン酸化物、シリコン窒化物又はチタン窒化物に対する選択比は５０以上であり、条件によっては１００以上にすることも可能である。
ところで、半導体メモリ素子を形成するために、半導体基板上の強磁性体層や電極層として特定金属元素を含む薄膜を成膜することがある。特定金属元素を含む薄膜にパターンを形成する際に、本発明のドライエッチング方法を用いることができる。具体的には、半導体基板上に、特定金属元素を含む層を形成し、さらに、所定のパターンを有するマスクを形成し、特定金属元素を含む層に、本発明のドライエッチング方法を適用して、マスクのパターンを転写することで、半導体メモリ素子用の強磁性体層や電極層を形成することができる。
また、半導体素子の配線材料に特定金属元素を含む材料を用いることがある。半導体素子の配線を形成する際に、本発明のドライエッチング方法を用いることができる。具体的には、半導体基板上に、特定金属元素を含む層を形成し、さらに、所定の配線パターンを有するマスクを形成し、特定金属元素を含む層に、本発明のドライエッチング方法を適用して、マスクの配線パターンを転写することで、半導体素子の配線を形成することができる。
特に、シリコン酸化物層を表面に有するシリコン基板のシリコン酸化物層の上に特定金属元素を含む層を形成した場合、本発明のドライエッチング方法を適用すれば、シリコン基板とシリコン酸化物層に影響を与えずに、特定金属元素を含む層をエッチングすることができる。
また、本発明のドライエッチング方法によれば、含フッ素ハロゲン間化合物を、１００℃以上の高温にしたり、プラズマなどの励起状態にしたりしなくてもよいため、チャンバーや配管部材などの腐食を防ぐことができる。
また、本エッチング方法と同様の条件で、チャンバーの内面に付着した特定金属元素を含む材料（チャンバー内の付着物）をクリーニングすることができる。例えば、特定金属元素を含む材料を基板上に成膜する工程又はエッチング工程の後に、チャンバー内の不要堆積物をクリーニングするために、本チャンバークリーニング方法を用いることができる。
以下に本発明の実施例を比較例とともに挙げるが、本発明は以下の実施例に制限されるものではない。
図１は、実施例・比較例で用いた反応装置１の概略図である、チャンバー２内には、ヒーターとしての機能を有するステージ３が設置されている。また、チャンバー２の周囲にもヒーターが設置されており、チャンバー壁を加熱できるようになっている。ステージ３上に設置した試料４に対しドライエッチング剤を接触させ、試料４をエッチングすることができる。チャンバー上部に設置されたガス導入口５からドライエッチング剤を導入した状態で、チャンバー２内のガスはガス排出ライン６を経由して排出される。また、チャンバー２内は減圧環境にすることができ、チャンバー２には圧力計７が設置されている。
［実施例１－１］
まず、第１の工程として、試料４として予め重量を測定したＲｕ粉末（平均粒径：４５μｍ、純度９９．５％）を設置した。ステージ３の温度は３０℃であった。ここに、ＣｌＦ３を、総流量を１００ｓｃｃｍとして流通させた。チャンバー内圧力は５０ｋＰａとした。該ガスを５分間にわたり流通させた後、内部を真空排気した。つぎに、第２の工程として、圧力が１００Ｐａ以下であることを確認した後、ステージ３を５０℃まで加熱し、１０分後、ステージ３の加熱を終え、チャンバー内を窒素ガスで置換した。
チャンバーを開放し、再び試料４の重量を測定し、以下の式によって重量減少率を計算した。
Figure 0007053991000001
 なお、本実施例における各粉末の平均粒径は、顕微鏡法を用いた画像解析（ＪＩＳ Ｚ ８８２７－１）により算出した個数基準算術平均粒子径のことを意味する。
［実施例１－２、１－３、比較例１－１、１－２、１－３］
第２工程において、圧力２６．７ｋＰａの窒素ガス流通下とした以外は実施例１－１と同様にして実施例１－２を行った。第１工程において、ＩＦ７、Ｆ２、ＨＦを用いた以外は、実施例１－１と同様にして実施例１－３、比較例１－１、１－２を行った。第２工程を行わず、第１工程の終了後にチャンバー内を窒素ガスで置換して試料４を取り出して重量を測定する以外は、実施例１－１と同様にして比較例１－３を行った。
［実施例２－１、２－２、比較例２－１、２－２］
試料４として、ＴａＮ粉末（平均粒径：３μｍ、純度＞９０％）を用いる以外は、実施例１－１、１－３、比較例１－１、１－２と同様にして、実施例２－１、２－２、比較例２－１、２－２を行った。
［実施例３－１、３－２、比較例３－１、３－２］
試料４として、Ｔａ粉末（平均粒径：１０μｍ、純度９９．９％）を用いる以外は、実施例１－１、１－３、比較例１－１、１－２と同様にして、実施例３－１、３－２、比較例３－１、３－２を行った。
［実施例４－１、４－２、比較例４－１、４－２］
試料４として、Ｎｂ粉末（平均粒径：４５μｍ、純度９９．９％）を用いる以外は、実施例１－１、１－３、比較例１－１、１－２と同様にして、実施例４－１、４－２、比較例４－１、４－２を行った。
［比較例５－１、５－２、５－３］
試料４として、ＳｉＯ２粉末（平均粒径：５０μｍ、純度９９．９９９％）、ＳｉＮ粉末（平均粒径：４５μｍ、純度＞９８％）、ＴｉＮ粉末（平均粒径：４５μｍ、純度９９％）を用いる以外は、実施例１－１と同様にして、比較例５－１、５－２、５－３を行った。
上記の実施例・比較例を表１にまとめた。
Figure 0007053991000002
 実施例１－１に示すとおり、第１工程で、３０℃でＣｌＦ３を流通させた後に、第２工程で、５０℃に真空環境で加熱することで、Ｒｕのエッチングが可能であった。第１工程でＩＦ７を使用した実施例１－３や、第２工程で窒素ガス雰囲気とした実施例１－２でも、同様にＲｕのエッチングが可能であった。一方で、第１工程でＦ２やＨＦを用いた比較例１－１と比較例１－２では、Ｒｕのエッチングが進まなかった。また、比較例１－３に示すように第１の工程のみを行う場合はＲｕをエッチングできず、重量増加が見られた。これは、［ＣｌＦ２］［ＲｕＦ６］などの含フッ素含ハロゲンルテニウム錯体と推測される物質が形成されたためであると考えられる。
実施例２－１、２－２、３－１、３－２、４－１、４－２に示すとおり、第１工程で、３０℃でＣｌＦ３やＩＦ７を流通させた後に、第２工程で、５０℃に真空環境で加熱することで、ＴａＮとＴａ、Ｎｂのエッチングが可能であった。一方で、第１工程でＦ２やＨＦを用いた比較例２－１、２－２、３－１、３－２、４－１、４－２では、ＴａＮとＴａのエッチングが進まなかった。
また、実施例１－１と同じ条件で、ＳｉＯ２やＳｉＮ、ＴｉＮをエッチング対象とする比較例５－１、５－２、５－３では、ほとんどエッチングが進行していないことが分かった。すなわち、実施例１－１のエッチング方法を用いると、ＳｉＯ２やＳｉＮ、ＴｉＮに対して、ＲｕやＴａＮ、Ｔａ、Ｎｂを選択的にエッチング可能である。特に、ＣｌＦ３を用いる場合、ＳｉＯ２とＲｕの選択比（重量基準）は１００以上であり、ＳｉＯ２とＴａＮの選択比（重量基準）は９５以上である。
本発明は、ＲｕやＴａＮ等の安定な金属元素を含む材料を素子構成材料として用いる半導体素子の製造や、半導体素子の製造に使用するチャンバー内面のクリーニング等に有効である。
１：反応装置
２：チャンバー
３：ステージ
４：試料
５：ガス導入口
６：ガス排出ライン
７：圧力計

Claims (11)

  1. 含フッ素ハロゲン間化合物を含む処理ガスと特定金属元素を含む材料とを、０℃以上１００℃以下の反応温度で接触させて、前記特定金属元素と含フッ素ハロゲン間化合物の反応生成物である固体生成物を得る第１工程と、
    不活性ガス雰囲気又は真空環境で、前記固体生成物を第１工程の反応温度よりも高温の加熱温度に加熱し、前記固体生成物を揮発させる第２工程と、
    を有し、
    前記特定金属元素が、Ｒｕ、Ｔａ及びＮｂからなる群より選ばれる１種以上の元素であることを特徴とするドライエッチング方法。
  2. 前記含フッ素ハロゲン間化合物が、ＣｌＦ、ＢｒＦ、ＣｌＦ３、ＢｒＦ３、ＩＦ３、ＣｌＦ５、ＢｒＦ５、ＩＦ５及びＩＦ７からなる群より選ばれる１種以上の物質であることを特徴とする請求項１に記載のドライエッチング方法。
  3. 前記含フッ素ハロゲン間化合物がＣｌＦ３又はＩＦ７である請求項２に記載のドライエッチング方法。
  4. 前記特定金属元素を含む材料が、Ｒｕの単体、Ｔａの単体、Ｔａの窒化物及びＮｂの単体からなる群より選ばれる１種以上の物質を含むことを特徴とする請求項１～３のいずれか１項に記載のドライエッチング方法。
  5. 前記第１工程における反応温度が、１５℃以上５０℃以下であり、
    前記第２工程における加熱温度が、５０℃以上２５０℃以下である請求項１～４のいずれか１項に記載のドライエッチング方法。
  6. 前記含フッ素ハロゲン間化合物がＣｌＦ３又はＩＦ７であり、
    前記特定金属元素を含む材料が、Ｒｕの単体、Ｔａの単体、Ｔａの窒化物及びＮｂの単体からなる群より選ばれる１種以上の物質を含み、
    前記第１工程における反応温度が、０℃以上５０℃以下であり、
    前記第２工程において、前記固体生成物を第１工程の反応温度よりも５℃以上高い加熱温度に加熱することを特徴とする請求項１に記載のドライエッチング方法。
  7. 前記材料が、薄膜状であることを特徴とする請求項１～６のいずれか１項に記載のドライエッチング方法。
  8. シリコン酸化物、シリコン窒化物又はチタン窒化物を含む材料と、前記特定金属元素を含む材料の両方を有する被エッチング対象に対して、請求項１～７のいずれか１項に記載のドライエッチング方法を適用して、シリコン又はシリコン酸化物を含む材料に対して、前記特定金属元素を含む材料を選択的にエッチングすることを特徴とするドライエッチング方法。
  9. 半導体基板に、前記特定金属元素を含む層を形成する工程と、
    前記特定金属元素を含む層上に、所定のパターンを有するマスクを形成する工程と、
    前記特定金属元素を含む層に、請求項１～８のいずれか１項に記載のドライエッチング方法を適用して、一部の前記特定金属元素を含む層を前記半導体基板から除去して前記パターンを転写する工程と、
    を含むことを特徴とする半導体素子の製造方法。
  10. 前記半導体基板が、シリコン酸化物層を表面に有するシリコン基板であり、
    前記シリコン酸化物層の上に前記特定金属元素を含む層を形成することを特徴とする請求項９に記載の半導体素子の製造方法。
  11. 含フッ素ハロゲン間化合物を含む処理ガスと、特定金属元素を含むチャンバー内付着物とを、０℃以上１００℃以下の反応温度で接触させて前記特定金属元素と含フッ素ハロゲン間化合物の反応生成物である固体生成物を得る第１工程と、
    不活性ガス雰囲気又は真空環境で、前記固体生成物を第１工程の反応温度よりも高温に加熱し、前記固体生成物を揮発させることにより、前記チャンバー内付着物をチャンバー内面より除去する第２工程と、
    を有し、
    前記特定金属元素が、Ｒｕ、Ｔａ、Ｎｂからなる群より選ばれる１種以上の元素であることを特徴とするチャンバークリーニング方法。
JP2018048890A 2017-03-28 2018-03-16 ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法 Active JP7053991B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017062342 2017-03-28
JP2017062342 2017-03-28

Publications (2)

Publication Number Publication Date
JP2018166205A JP2018166205A (ja) 2018-10-25
JP7053991B2 true JP7053991B2 (ja) 2022-04-13

Family

ID=63675488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018048890A Active JP7053991B2 (ja) 2017-03-28 2018-03-16 ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法

Country Status (4)

Country Link
US (1) US11049729B2 (ja)
JP (1) JP7053991B2 (ja)
TW (1) TWI686860B (ja)
WO (1) WO2018180655A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11447697B2 (en) * 2018-03-29 2022-09-20 Central Glass Company, Limited Substrate processing gas, storage container, and substrate processing method
KR20210089755A (ko) * 2018-12-21 2021-07-16 쇼와 덴코 가부시키가이샤 할로겐 불화물에 의한 에칭 방법, 반도체의 제조 방법
SG11202111745YA (en) * 2019-05-15 2021-11-29 Showa Denko Kk Metal removal method, dry etching method, and production method for semiconductor element
KR20220034808A (ko) * 2019-07-18 2022-03-18 도쿄엘렉트론가부시키가이샤 금속의 제어 가능한 에칭 선택비를 갖는 기상 에칭
US20220216062A1 (en) * 2019-10-25 2022-07-07 Showa Denko K.K. Etching method for silicon nitride and production method for semiconductor element
US20220230888A1 (en) * 2020-02-26 2022-07-21 Showa Denko K.K. Dry etching method, production method for semiconductor element, and cleaning method
CN114126731A (zh) 2020-05-29 2022-03-01 昭和电工株式会社 干蚀刻方法、半导体元件的制造方法和清洁方法
KR20230001280A (ko) * 2021-06-28 2023-01-04 주식회사 원익아이피에스 챔버내부처리방법 및 기판처리방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002175986A (ja) 2000-12-05 2002-06-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2002203833A (ja) 2000-12-27 2002-07-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2008121054A (ja) 2006-11-10 2008-05-29 Matsushita Electric Ind Co Ltd 真空処理装置のクリーニング方法及び真空処理装置
JP2008297605A (ja) 2007-05-31 2008-12-11 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498953A (en) * 1983-07-27 1985-02-12 At&T Bell Laboratories Etching techniques
US5534107A (en) * 1994-06-14 1996-07-09 Fsi International UV-enhanced dry stripping of silicon nitride films
US6124211A (en) * 1994-06-14 2000-09-26 Fsi International, Inc. Cleaning method
US5730801A (en) * 1994-08-23 1998-03-24 Applied Materials, Inc. Compartnetalized substrate processing chamber
GB2322235B (en) * 1995-10-19 2000-09-27 Massachusetts Inst Technology Metals removal process
US5954884A (en) * 1997-03-17 1999-09-21 Fsi International Inc. UV/halogen metals removal process
US6207570B1 (en) * 1999-08-20 2001-03-27 Lucent Technologies, Inc. Method of manufacturing integrated circuit devices
US20030010354A1 (en) * 2000-03-27 2003-01-16 Applied Materials, Inc. Fluorine process for cleaning semiconductor process chamber
JP4348835B2 (ja) * 2000-05-26 2009-10-21 東京エレクトロン株式会社 クリーニング方法
JP2004228487A (ja) 2003-01-27 2004-08-12 Matsushita Electric Ind Co Ltd ドライエッチング方法
US7362494B2 (en) * 2006-04-13 2008-04-22 Texas Instruments Incorporated Micromirror devices and methods of making the same
US8703003B2 (en) * 2009-04-20 2014-04-22 Spts Technologies Limited Selective etching of semiconductor substrate(s) that preserves underlying dielectric layers
US8158445B2 (en) 2009-11-11 2012-04-17 Samsung Electronics Co., Ltd. Methods of forming pattern structures and methods of manufacturing semiconductor devices using the same
JP5123349B2 (ja) 2010-04-19 2013-01-23 Ｈｏｙａ株式会社 多階調マスクの製造方法
JP2014049466A (ja) 2012-08-29 2014-03-17 Tokyo Electron Ltd エッチング処理方法及び基板処理装置
US9773683B2 (en) * 2014-06-09 2017-09-26 American Air Liquide, Inc. Atomic layer or cyclic plasma etching chemistries and processes
JP6210039B2 (ja) * 2014-09-24 2017-10-11 セントラル硝子株式会社 付着物の除去方法及びドライエッチング方法
JP6777851B2 (ja) 2015-09-15 2020-10-28 セントラル硝子株式会社 ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002175986A (ja) 2000-12-05 2002-06-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2002203833A (ja) 2000-12-27 2002-07-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2008121054A (ja) 2006-11-10 2008-05-29 Matsushita Electric Ind Co Ltd 真空処理装置のクリーニング方法及び真空処理装置
JP2008297605A (ja) 2007-05-31 2008-12-11 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置

Also Published As

Publication number Publication date
TWI686860B (zh) 2020-03-01
JP2018166205A (ja) 2018-10-25
WO2018180655A1 (ja) 2018-10-04
US20190355590A1 (en) 2019-11-21
US11049729B2 (en) 2021-06-29
TW201841245A (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
JP7053991B2 (ja) ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法
TWI612573B (zh) 乾蝕刻方法、半導體元件之製造方法以及腔室清潔方法
US5356478A (en) Plasma cleaning method for removing residues in a plasma treatment chamber
JP5738987B2 (ja) プラズマ電解酸化コーティングにおける銅または微量金属汚染物質の低減
US20200227275A1 (en) Methods Of Etching Metal Oxides With Less Etch Residue
US6207570B1 (en) Method of manufacturing integrated circuit devices
JP2007150305A (ja) 二フッ化キセノンを用いた窒化チタンの選択的エッチング
JP6499980B2 (ja) プラズマ処理方法
TWI793417B (zh) 金屬除去方法、乾蝕刻方法、及半導體元件之製造方法
TW201029065A (en) Selective etching and formation of xenon difluoride
US7824499B2 (en) Photon induced cleaning of a reaction chamber
JP6952766B2 (ja) ドライエッチング方法またはドライクリーニング方法
TW201118503A (en) Blankmask, photomask, and method for manufacturing the same
TW504767B (en) Method of anisotropic plasma etching using nonchlorofluorocarbon, fluorine-based chemistry
JP7445150B2 (ja) ドライエッチング方法及び半導体デバイスの製造方法
JP2005302897A (ja) ハードエッチングマスクの除去方法および半導体装置の製造方法
WO2022050099A1 (ja) エッチング方法
US20060108324A1 (en) Process for removing a residue from a metal structure on a semiconductor substrate
TW524891B (en) Methods of preventing post-etch corrosion of an aluminum neodymium-containing layer
KR20060018323A (ko) 챔버의 클리닝 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190717

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220314

R150 Certificate of patent or registration of utility model

Ref document number: 7053991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150