TWI793417B - 金屬除去方法、乾蝕刻方法、及半導體元件之製造方法 - Google Patents

金屬除去方法、乾蝕刻方法、及半導體元件之製造方法 Download PDF

Info

Publication number
TWI793417B
TWI793417B TW109114743A TW109114743A TWI793417B TW I793417 B TWI793417 B TW I793417B TW 109114743 A TW109114743 A TW 109114743A TW 109114743 A TW109114743 A TW 109114743A TW I793417 B TWI793417 B TW I793417B
Authority
TW
Taiwan
Prior art keywords
metal
aforementioned
fluorine
reaction
gas
Prior art date
Application number
TW109114743A
Other languages
English (en)
Other versions
TW202105500A (zh
Inventor
松井一真
Original Assignee
日商昭和電工股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商昭和電工股份有限公司 filed Critical 日商昭和電工股份有限公司
Publication of TW202105500A publication Critical patent/TW202105500A/zh
Application granted granted Critical
Publication of TWI793417B publication Critical patent/TWI793417B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供一種可以低成本地實施之金屬除去方法。本發明之金屬除去方法，係具備使含氟鹵素間化合物之處理氣體與含有金屬元素的含金屬材料接觸，產生含氟鹵素間化合物與金屬元素之反應產物亦即金屬氟化物之反應步驟，以及在惰性氣體氛圍下或真空環境下加熱金屬氟化物使揮發之揮發步驟。金屬元素係由鐵、鈷、鎳、硒、鉬、銠、鈀、鎢、錸、銥及鉑構成的群所選擇之至少1種。

Description

金屬除去方法、乾蝕刻方法、及半導體元件之製造方法
本發明係關於金屬除去方法、乾蝕刻方法、及半導體元件之製造方法。
作為構成非易失性記憶體元件等的半導體元件之磁性材料或配線材料，使用鐵(Fe)、鈷(Co)、鎳(Ni)、硒(Se)、鉬(Mo)、銠(Rh)、鈀(Pd)、鎢(W)、錸(Re)、銥(Ir)、鉑(Pt)等過渡金屬元素。於半導體元件之製造步驟，在蝕刻基板上的金屬薄膜形成配線時，使用濺鍍法或濕式蝕刻法。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特許公開公報2004年第228487號
[發明所欲解決之課題]
然而，在濺鍍法或濕式蝕刻法，可能連半導體元件的原本不應該被蝕刻的部分也被蝕刻，以致於有失去半導體元件的特性之虞。 此外，在專利文獻1，揭示著使用以電漿激發的蝕刻氣體來乾蝕刻基板上的金屬薄膜的方法，但是使用電漿的蝕刻法有高成本的問題。 本發明的課題在於提供能夠低成本地實施的金屬除去方法、乾蝕刻方法、及半導體元件之製造方法。 [供解決課題之手段]
為了解決前述課題，本發明之一態樣係如以下之[1]~[9]。 [1]一種金屬除去方法，係具備使含氟鹵素間化合物之處理氣體與含有金屬元素的含金屬材料接觸，產生前述含氟鹵素間化合物與前述金屬元素之反應產物亦即金屬氟化物之反應步驟，以及在惰性氣體氛圍下或真空環境下加熱前述金屬氟化物使揮發之揮發步驟；前述金屬元素係由鐵、鈷、鎳、硒、鉬、銠、鈀、鎢、錸、銥及鉑構成的群所選擇之至少1種。
[2]如[1]之金屬除去方法，前述含氟鹵素間化合物係由一氟化氯、一氟化溴、三氟化氯、五氟化氯、五氟化溴及七氟化碘構成的群所選擇之至少1種。 [3]如[1]或[2]之金屬除去方法，前述處理氣體，係由氮氣、氦、氖、氬、氪及氙構成的群所選擇之至少1種。
[4]如[1]~[3]之任一之金屬除去方法，前述反應步驟之前述含氟鹵素間化合物與前述金屬元素之反應溫度為0℃以上100℃以下。 [5]如[1]~[4]之任一之金屬除去方法，前述揮發步驟之前述金屬氟化物的加熱溫度，比前述反應步驟之前述含氟鹵素間化合物與前述金屬元素之反應溫度更為高溫。
[6]如[5]之金屬除去方法，前述揮發步驟之前述金屬氟化物之加熱溫度為50℃以上400℃以下。 [7]如[1]~[6]之任一之金屬除去方法，於前述反應步驟，使前述處理氣體接觸於至少含有矽氧化物及矽氮化物之至少一方之含矽材料，與前述含金屬材料。
[8]一種乾蝕刻方法，係使用[1]~[7]之任一之金屬除去方法。 [9]一種半導體元件之製造方法，係具備由具有含鐵、鈷、鎳、硒、鉬、銠、鈀、鎢、錸、銥及鉑構成的群所選擇之至少1種金屬元素之含金屬層的半導體基板，藉著請求項8之乾蝕刻方法除去前述含金屬層之至少一部分的乾蝕刻步驟。 [發明之效果]
根據本發明，可以低成本地實施金屬除去或乾蝕刻。
在以下說明本發明之一實施型態。又，實施型態僅係顯示本發明之一例，本發明並不限定於本實施型態。此外，於本實施型態可以施加種種的變更或改良，施加此類之變更或改良之型態也得以包含在本發明。
本案發明人等，為了解決上述課題而進行各種檢討的結果，發現使含氟鹵素間化合物接觸於W或Ir等的金屬元素，於生成該金屬元素與含氟鹵素間化合物之反應生成物之金屬氟化物後，藉由在減壓等的環境下加熱並使金屬氟化物揮發，可以除去含有金屬元素的含金屬材料，達到完成本發明。
亦即，相關於本發明一實施型態之金屬除去方法，係具備使含氟鹵素間化合物之處理氣體與含有金屬元素的含金屬材料接觸，產生含氟鹵素間化合物與金屬元素之反應產物亦即金屬氟化物之反應步驟，以及在惰性氣體氛圍下或真空環境下加熱金屬氟化物使揮發之揮發步驟。接著，含金屬材料含有的金屬元素係由鐵、鈷、鎳、硒、鉬、銠、鈀、鎢、錸、銥及鉑構成的群所選擇之至少1種。本實施型態的金屬除去方法，亦可藉由交互反覆進行反應步驟與揮發步驟，而進行除去金屬。或者，也可以同時進行反應步驟與揮發步驟。
於反應步驟，處理氣體中的含氟鹵素間化合物(例如BrF5 )，會與含金屬材料含有的金屬元素反應，生成被推測為含氟含鹵素金屬錯合物(例如[BrF4 ][MF6 ]。但是，M為金屬元素)之金屬氟化物，所以含金屬材料之質量顯著增加。這樣的金屬氟化物，與金屬元素的單體、氧化物、氮化物等相比，其蒸氣壓較高，因此會在揮發步驟中因加熱而揮發、被除去。
根據本實施型態之金屬除去方法，不需要將含氟鹵素間化合物置於電漿等激發狀態，因此能以低成本實施金屬的除去，而且在本實施型態的金屬除去方法或後述的本實施型態的乾蝕刻方法被使用之反應容器、配管等不易發生腐蝕。 此外，根據本實施型態之金屬除去方法，即使是如鐵、鈷、鎳、硒、鉬、銠、鈀、鎢、錸、銥及鉑之類的安定的金屬，也可以容易除去。
再者，利用本實施型態之金屬除去方法的話，可以由構件或裝置除去金屬附著物並進行洗淨。例如，於涉及銥(Ir)、鎢(W)等上述金屬元素的反應之真空室(例如構成半導體製造裝置的真空室)內面，於含有上述金屬元素的金屬附著物附著之場合，在真空室內實施本實施型態之金屬除去方法的話，能以低成本將附著於真空室內面的金屬附著物予以除去(清潔)。例如，如果是構成半導體製造裝置的真空室，則可以作為於半導體基板上將含有上述金屬元素的含金屬材料成膜而形成含金屬層的步驟之後步驟，或者蝕刻含金屬層的步驟之後步驟，進行上述的清潔。
再者，可以利用本實施型態之金屬除去方法，進行乾蝕刻。亦即，相關於本發明的另一實施型態之乾蝕刻方法，係採用上述金屬除去方法進行金屬的蝕刻之乾蝕刻方法。本實施型態之乾蝕刻方法，並不需要使用電漿，因此能以低成本實施蝕刻。
再者，可以利用本實施型態之乾蝕刻方法，來製造半導體元件。亦即，相關於本發明在另一實施型態之半導體元件之製造方法，係具備由具有含鐵、鈷、鎳、硒、鉬、銠、鈀、鎢、錸、銥及鉑構成的群所選擇之至少1種金屬元素之含金屬層的半導體基板，藉著上述之乾蝕刻方法除去含金屬層之至少一部分的乾蝕刻步驟。
於半導體基板上形成上述的含金屬層，於該含金屬層上形成具有特定圖案的遮罩之後，藉由上述的乾蝕刻方法進行蝕刻的話，則可以由半導體基板除去含金屬層的一部分，且將上述圖案轉移至含金屬層，而於半導體基板上形成配線。
根據本實施型態之半導體元件之製造方法，並不需要使用電漿，因此能以低成本製造半導體元件。此外，採用濕蝕刻法之場合，可能連半導體元件的原本不應該被蝕刻的部分也被蝕刻，以致於有失去半導體元件的特性之虞，但是，本實施型態之半導體元件之製造方法係利用乾蝕刻方法除去含金屬層，因此並不易發生上述問題。
以下，進而詳細地說明本實施型態之金屬除去方法。 含有金屬元素的含金屬材料，可以是上述各金屬元素的單體金屬，抑或是上述各金屬元素的化合物(例如，金屬氧化物、金屬氮化物、金屬鹵化物、金屬鹽)，抑或是上述各金屬元素之中2種以上金屬元素的合金。
此外，含有金屬元素的含金屬材料，可以是僅由上述的單體金屬、化合物、合金所構成，抑或含有其他成分。亦即，由上述的單體金屬、化合物、合金之中至少1種與其他成分所構成的混合物亦可。作為該混合物之例，可列舉上述各金屬元素與另一種金屬元素之合金、或由上述的單體金屬、化合物、合金之中至少1種與其他成分所構成的組成物。於此混合物，上述的單體金屬、化合物、合金的組成比為30質量%以上較佳，50質量%以上更佳。 含有金屬元素的含金屬材料之形狀並未特別限定，可以是薄膜狀、箔狀、粉末狀、塊狀。
含氟鹵素間化合物的種類並未特別限定，可以使用由一氟化氯(ClF)、一氟化溴(BrF)、三氟化氯(ClF3 )、三氟化碘(IF3 )、五氟化氯(ClF5 )、五氟化溴(BrF5 )、及七氟化碘(IF7 )構成的群所選擇之至少1種。上述的含氟鹵素間化合物之中，以五氟化溴、七氟化碘為更佳。
反應步驟中含氟鹵素間化合物與金屬元素之反應溫度，必須在處理氣體被含有的含氟鹵素間化合物得以氣體狀存在之溫度(含氟鹵素間化合物的沸點以上之溫度)。接著，反應步驟中含氟鹵素間化合物與金屬元素之反應溫度，在0℃以上100℃以下較佳，在10℃以上80℃以下更佳，在15℃以上50℃以下進而更佳。 反應溫度在上述範圍內的話，含氟鹵素間化合物與上述金屬元素之反應的反應速率容易變得足夠高，而且含氟鹵素間化合物與上述金屬元素以外的元素(例如，原本不應該反應的元素)之間難以發生反應。
如果使用氟氣，也可藉由氟氣與金屬元素的反應生成揮發性高的金屬氟化物並予以除去，但不使用電漿之場合，為了使由氟氣與上述的金屬元素反應則需要150℃以上的高溫。在那樣的高溫條件下，有氟氣與矽、矽氧化物等(相當於上述的「原本不應該反應的元素」)反應之虞，因此難以將本實施型態的金屬除去方法或乾蝕刻方法適用於半導體元件的製造過程。
於反應步驟所使用的處理氣體，可僅由含氟鹵素間化合物形成，但含有他種氣體的混合氣體亦可。為了得到足夠的反應速率，處理氣體為混合氣體之場合，處理氣體中的含氟鹵素間化合物之濃度為1體積%以上較佳，5體積%以上更佳，10體積%以上進而更佳。
作為處理氣體為混合氣體之場合所使用的他種氣體，可以使用由氮氣(N2 )、氦(He)、氖(Ne)、氬(Ar)、氪(Kr)及氙(Xe)構成的群所選擇之至少1種惰性氣體。處理氣體中的惰性氣體之濃度，例如，可以在0體積%以上90體積%以下之範圍。
反應步驟之氛圍氣壓並未特別限定，例如，可以為0.1kPa以上101.3kPa以下。處理氣體的流量，可以因應反應容器的大小或真空排氣裝置對反應容器內減壓的能力，在氛圍氣壓保持恆定的範圍下而適當決定。
揮發步驟，係藉由在惰性氣體氛圍下或真空環境下加熱前述金屬氟化物而被實施。 為了使金屬氟化物快速揮發，揮發步驟之金屬氟化物的加熱溫度，比反應步驟之含氟鹵素間化合物與金屬元素之反應溫度更為高溫較佳。例如，揮發步驟中金屬氟化物之加熱溫度，比反應步驟之含氟鹵素間化合物與金屬元素之反應溫度更為高5℃以上較佳，高10℃以上更佳，高20℃以上進而更佳。
揮發步驟中金屬氟化物之加熱溫度，只要可以使金屬氟化物揮發即可並沒有特別限定，但在40℃以上500℃以下為較佳，45℃以上400℃以下更佳，50℃以上400℃以下又更佳，50℃以上350℃以下進而更佳。
揮發步驟中金屬氟化物之加熱溫度在上述範圍內的話，金屬氟化物的揮發速率容易變得足夠高，加上金屬氟化物揮發所需要的時間及能量不易變得過大。 作為惰性氣體，例如，可以使用由氮氣、氦、氖、氬、氪及氙構成的群所選擇之至少1種。惰性氣體氛圍，係在0.1kPa以上101.3kPa以下的壓力下，使惰性氣體流通的氛圍較佳。此外，揮發步驟之真空環境，為被減壓至0.1Pa以上100Pa以下的環境較佳。
又，例如BrF5 的含氟鹵素間化合物，在溫度100℃以下或非激發狀態下，幾乎不與矽氧化物、矽氮化物反應。因此，對於含有矽氧化物及矽氮化物的至少一方之含矽材料、與含有上述的金屬元素之含金屬材料雙方，於反應步驟使處理氣體接觸之場合，含有矽氧化物及矽氮化物的至少一方之含矽材料幾乎未被除去，而含有上述的金屬元素之含金屬材料選擇地被除去。
因而，對於具有含有上述的金屬元素之含金屬層、與含有矽氧化物及矽氮化物的至少一方之含矽層之半導體基板，如果施以採用本實施型態的金屬除去方法之乾蝕刻，則可以含矽層幾乎不被蝕刻、且蝕刻含金屬層的至少一部分，來製造半導體元件。 [實施例]
以下顯示實施例、比較例、及參考例，更詳細地說明本發明。首先，參照圖1同時說明於實施例、比較例、及參考例使用之反應裝置1的構造。 圖1的反應裝置1，係具備被實施反應的真空室3，於此真空室3內，設置著載置試樣7的載物台5。此外，真空室3係具備：對真空室3內導入處理氣體(以下，也有將處理氣體之中與金屬反應的氣體記為「蝕刻氣體」之場合)之氣體導入口11、由真空室3內排出處理氣體或金屬氟化物之氣體排出口13、將真空室3內減壓的減壓裝置(未圖示)、與測定真空室3內的壓力之壓力計15。
再者，載物台5係具有作為加熱裝置的功能，可以將載物台5上的試樣7加熱到所要的溫度。再者，反應裝置1也具備加熱真空室3外壁的加熱裝置(未圖示)，可以將真空室3內控制在所要的溫度。
如果於載物台5上載置試樣7，並利用載物台5及上述加熱裝置之至少一方之加熱，並且將處理氣體由氣體導入口11導入真空室3內，則在指定的溫度條件下處理氣體會接觸到試樣7，試樣7的金屬與處理氣體將進行反應。其後，為了使在上述反應生成的金屬氟化物揮發，重置真空室3內到指定的溫度，且將含金屬氟化物的氣體由氣體排出口13排出真空室3外而除去。金屬氟化物除去中把經常處理氣體由氣體導入口11往真空室3內導入，且開放氣體排出口13，而將處理氣體或含金屬氟化物的氣體朝真空室3外排出亦可。
使用此反應裝置1，可以將前述處理氣體用作蝕刻氣體，並進行金屬的乾蝕刻。藉由使用反應裝置1的金屬乾蝕刻，可以蝕刻具有含矽材料的半導體基板上的金屬薄膜(含金屬層)而形成配線，所以可將反應裝置1用於半導體元件之製造。
其次，說明使用反應裝置1進行的實施例、比較例、及參考例之金屬除去處理。 [實施例1-1] 將試樣7之Ir粉末(FURUYA METAL(股)公司製造，平均粒徑0.3μm、純度99.9%)載置於載物台5上，並藉由載物台5將試樣7加熱至30℃。藉由將處理氣體之BrF5 由氣體導入口11導入內容積2500cm3 的真空室3內同時由氣體排出口13排出真空室3外，使處理氣體於真空室3內流通(反應步驟)。處理氣體，係以流量100sccm流通10分鐘。真空室3內的壓力為101kPa。在此，sccm係在0℃、1氣壓的條件下規格化的每1分鐘的體積流量(cm3 )。
處理氣體的流通結束之後，將真空室3內減壓使壓力為100Pa以下，且藉由載物台5將試樣7加熱至100℃(揮發步驟)。於試樣7的加熱進行了30分鐘後，真空室3內以氮氣置換並取出試樣7，測定試樣7的質量。接著，藉由以下的數式算出試樣7的質量減少率。結果顯示於表1。
質量減少率(%)=([金屬除去處理前的試樣7的質量]-[金屬除去處理後的試樣7的質量])/[金屬除去處理前的試樣7的質量] 又，Ir粉末等的粉末的平均粒徑，係藉由HORIBA, Ltd.製造的雷射繞射/散射式粒徑分布測定裝置Partica LA-960，依體積基準求出。
Figure 02_image001
[實施例1-2] 蝕刻氣體為IF7 之點以外，與實施例1-1同樣作法進行金屬除去處理，算出質量減少率。結果顯示於表1。 [實施例1-3] 反應步驟的反應溫度為0℃、真空室3的壓力為10-2 MPa之點以外，與實施例1-1同樣作法進行金屬除去處理，算出質量減少率。結果顯示於表1。
[實施例1-4] 反應步驟的反應溫度為0℃之點以外，與實施例1-2同樣作法進行金屬除去處理，算出質量減少率。結果顯示於表1。 [實施例1-5] 蝕刻氣體及流量為BrF5 /Ar=50sccm/50sccm之點以外，與實施例1-1同樣作法進行金屬除去處理，算出質量減少率。結果顯示於表1。
[實施例1-6] 蝕刻氣體及流量為BrF5 /He=50sccm/50sccm之點以外，與實施例1-1同樣作法進行金屬除去處理，算出質量減少率。結果顯示於表1。 [實施例1-7] 蝕刻氣體及流量為BrF5 /N2 =50sccm/50sccm之點以外，與實施例1-1同樣作法進行金屬除去處理，算出質量減少率。結果顯示於表1。
[實施例1-8] 蝕刻氣體及流量為BrF5 /N2 =30sccm/70sccm之點以外，與實施例1-1同樣作法進行金屬除去處理，算出質量減少率。結果顯示於表1。 [實施例1-9] 蝕刻氣體及流量為IF7 /Ar=50sccm/50sccm之點以外，與實施例1-1同樣作法進行金屬除去處理，算出質量減少率。結果顯示於表1。
[實施例1-10] 蝕刻氣體及流量為IF7 /He=50sccm/50sccm之點以外，與實施例1-1同樣作法進行金屬除去處理，算出質量減少率。結果顯示於表1。 [實施例1-11] 蝕刻氣體及流量為IF7 /N2 =50sccm/50sccm之點以外，與實施例1-1同樣作法進行金屬除去處理，算出質量減少率。結果顯示於表1。
[實施例1-12] 蝕刻氣體及流量為IF7 /N2 =30sccm/70sccm之點以外，與實施例1-1同樣作法進行金屬除去處理，算出質量減少率。結果顯示於表1。 [比較例1-1] 蝕刻氣體為F2 之點以外，與實施例1-1同樣作法進行金屬除去處理，算出質量減少率。結果顯示於表1。
[比較例1-2] 不實施揮發步驟，反應步驟結束之後真空室3內以氮氣置換並取出試樣7、且測定試樣7的質量之點以外，與實施例1-1同樣作法進行金屬除去處理，算出質量減少率。結果顯示於表1。 [實施例2-1]、[實施例2-2]，及[比較例2-1] 作為試樣7使用W粉末(Nilaco(股)公司製造，平均粒徑3μm、純度99.9%)，在表1所示的條件下進行處理。結果顯示於表1。
[實施例3-1]，[實施例3-2]，及[比較例3-1] 作為試樣7使用Se粉末(NACALAI TESQUE(股)公司製造，平均粒徑10μm、純度99.9%)，在表1所示的條件下進行處理。結果顯示於表1。 [實施例4-1]、[實施例4-2]，及[比較例4-1] 作為試樣7使用Mo粉末(A.L.M.T. Corp.製造，平均粒徑6μm、純度99.9%)，在表1所示的條件下進行處理。結果顯示於表1。
[實施例5-1]，[實施例5-2]，及[比較例5-1] 作為試樣7使用Rh粉末(Kojundo Chemical Lab.(股)公司製造，平均粒徑30μm、純度99.9%)，在表1所示的條件下進行處理。結果顯示於表1。 [實施例6-1]、[實施例6-2]，及[比較例6-1] 作為試樣7使用Pd粉末(Aida chemical Industries(股)公司製造，平均粒徑8μm、純度99.9%)，在表1所示的條件下進行處理。結果顯示於表1。
[實施例7-1]、[實施例7-2]，及[比較例7-1] 作為試樣7使用Re粉末(New Metals and Chemicals Corporation(股)公司製造，平均粒徑20μm、純度99.9%)，在表1所示的條件下進行處理。結果顯示於表1。 [實施例8-1]、[實施例8-2]，及[比較例8-1] 作為試樣7使用Pt粉末(Nilaco(股)公司製造，平均粒徑5μm、純度99.9%)，在表1所示的條件下進行處理。結果顯示於表1。
[實施例9-1]、[實施例9-2]，及[比較例9-1] 作為試樣7使用Fe粉末(Nilaco(股)公司製造，平均粒徑70μm、純度99%)，在表1所示的條件下進行處理。結果顯示於表1。 [實施例10-1]、[實施例10-2]，及[比較例10-1] 作為試樣7使用Co粉末(Merck公司製造，平均粒徑2μm、純度99.8%)，在表1所示的條件下進行處理。結果顯示於表1。 [實施例11-1]、[實施例11-2]，及[比較例11-1] 作為試樣7使用Ni粉末(Nilaco(股)公司製造，平均粒徑50μm、純度99.9%)，在表1所示的條件下進行處理。結果顯示於表1。
[比較例12] 作為蝕刻氣體使用SF6 、NF3 、SiF4 、CF4 、CHF3 、或於這些分別混合NH3 之氣體之點以外，與實施例1-1同樣作法進行金屬除去處理。使用任何蝕刻氣體之場合，均未觀察到質量的減少。此外，將反應步驟的溫度條件由30℃變更成100℃或0℃並進行處理之場合，或將揮發步驟的溫度條件由100℃變更成50℃或350℃之場合，均未觀察到Ir粉末質量的減少。這些的結果，不僅是在使用Ir粉末作為試樣7之場合，在使用W、Se、Mo、Rh、Pd、Re、Pt、Fe、Co、Ni的粉末之場合都相同。
[參考例1-1]、[參考例1-2]、[參考例1-3]、及[參考例1-4] 作為試樣7使用SiO2 粉末(MARUTOU(股)公司製造，平均粒徑50μm、純度99.9%)，在表1所示的條件下進行處理。結果顯示於表1。 [參考例2-1]、[參考例2-2]、[參考例2-3]、及[參考例2-4] 作為試樣7使用Si3 N4 粉末(Ube Industries(股)公司製造，平均粒徑50μm、純度99.9%)，在表1所示的條件下進行處理。結果顯示於表1。
由實施例1-1、1-2、1-3、及1-4可知，藉由於反應步驟使用BrF5 或IF7 作為蝕刻氣體，在0℃或30℃下進行反應，於揮發步驟在真空環境下加熱至100℃，可以蝕刻Ir。
另一方面，由比較例1-1可知，於反應步驟使用F2 作為蝕刻氣體之場合，並未進行蝕刻Ir。此外，由比較例1-2可知，即使使用BrF5 作為蝕刻氣體，不實施揮發步驟而僅實施反應步驟之場合，並無法蝕刻Ir，且試樣7的質量增加。 此外，由實施例1-5至實施例1-12之結果可知，於反應步驟使用在BrF5 或IF7 混合惰性氣體的處理氣體之場合，可以蝕刻Ir。
由實施例2-1、2-2、4-1、4-2、5-1、5-2、7-1、7-2、8-1、8-2可知，藉由於反應步驟使用BrF5 或IF7 作為蝕刻氣體並在30℃下進行反應，且於揮發步驟在真空環境下加熱至100℃，可以蝕刻W、Mo、Rh、Re、Pt。 另一方面，由比較例2-1、4-1、5-1、7-1、8-1可知，於反應步驟使用F2 作為蝕刻氣體之場合，並未進行蝕刻W、Mo、Rh、Re、Pt。
由實施例3-1、3-2可知，藉由於反應步驟使用BrF5 或IF7 作為蝕刻氣體並在30℃下進行反應，且於揮發步驟在真空環境下加熱至50℃，可以蝕刻Se。 另一方面，由比較例3-1可知，於反應步驟使用F2 作為蝕刻氣體之場合，並未進行蝕刻Se。
由實施例6-1、6-2可知，藉由於反應步驟使用BrF5 或IF7 作為蝕刻氣體並在30℃下進行反應，且於揮發步驟在真空環境下加熱至350℃，可以蝕刻Pd。 另一方面，由比較例6-1可知，於反應步驟使用F2 作為蝕刻氣體之場合，並未進行蝕刻Pd。
由實施例9-1、9-2、10-1、10-2、11-1、11-2可知，藉由於反應步驟使用BrF5 或IF7 作為蝕刻氣體並在100℃下進行反應，且於揮發步驟在真空環境下加熱至350℃，可以蝕刻Fe、Co、Ni。 另一方面，由比較例9-1、10-1、11-1可知，於反應步驟使用F2 作為蝕刻氣體之場合，並未進行蝕刻Fe、Co、Ni。
此外，由參考例1-1、1-2、2-1、2-2可知，於反應步驟使用BrF5 或IF7 作為蝕刻氣體並在30℃下進行反應之場合，並未進行蝕刻SiO2 及Si3 N4 。 再者，由參考例1-3、1-4、2-3、2-4可知，於反應步驟使用BrF5 或IF7 作為蝕刻氣體並在100℃下進行反應之場合，僅稍微進行蝕刻SiO2 及Si3 N4 。 由此可知，如果實施上述各實施例的金屬除去處理，不蝕刻SiO2 或Si3 N4 ，而選擇地蝕刻 Fe、Co、Ni、Se、Mo、Rh、Pd、W、Re、Ir、Pt 是可以的。
[實施例12-1]，[實施例12-2]，及[比較例13] 使用圖1的反應裝置1，並對實施例12-1、實施例12-2、及比較例13的試樣7進行金屬除去處理、亦即蝕刻。參照圖2同時說明於實施例12-1、實施例12-2、及比較例13使用的試樣7。
於一邊2吋的正方形狀矽基板21上準備形成膜厚1μm的鎢膜22(KST World(股)公司製造)，於該鎢膜22上，使用油脂(DAIKIN INDUSTRIES(股)公司製造的DEMNUM Grease L-200)黏接尺寸1吋×2吋的長方形狀二氧化矽基板23，此為試樣7。二氧化矽基板23，如圖2所示，以覆蓋鎢膜22的大約一半部分之方式黏接。又，鎢膜22為除去對象、亦即蝕刻對象，二氧化矽基板23係使用作為抗蝕層。
使用此試樣7，在表2所示條件下進行蝕刻。又，表2所示條件以外，係與實施例1-5相同。蝕刻結束之後開放真空室並取出試樣7，由取出的試樣7將二氧化矽基板23卸下，並用乙醇洗淨黏接面以除去油脂。接著，使用KEYENCE(股)公司製造的原子間力顯微鏡VN-8010，測定被二氧化矽基板23覆蓋而未被蝕刻的鎢膜22的蓋面22a、與未被二氧化矽基板23覆蓋而被蝕刻的鎢膜22的蝕刻面22b之階差大小。藉由把測定的階差的大小(nm)除以蝕刻時間(min)，算出鎢的蝕刻速度(nm/min)。結果顯示於表2。
又，根據原子間力顯微鏡之階差大小的測定條件如下。 測定壓力：大氣壓(101.3kPa) 測定溫度：28℃ 測定氛圍：大氣中 掃描範圍：幅寬80.0μm、高度20.0μm、角度0°
Figure 02_image003
由實施例12-1及實施例12-2可知，即使除去對象、亦即蝕刻對象為膜之場合，蝕刻進行沒有問題。另一方面，由比較例13可知，使用氟氣作為蝕刻氣體之場合，蝕刻幾乎並未進行。
1:反應裝置 3:真空室 5:載物台 7:試樣 11:氣體導入口 13:氣體排出口 15:壓力計 21:矽基板 22:鎢膜 23:二氧化矽基板
[圖1]係於實施例、比較例、及參考例使用之反應裝置的構造之概略圖。 [圖2]係說明在實施例等使用的試樣之圖。
1:反應裝置
3:真空室
5:載物台
7:試樣
11:氣體導入口
13:氣體排出口
15:壓力計

Claims (7)

  1. 一種金屬除去方法，係具備不使用電漿地使含有含氟鹵素間化合物之處理氣體與至少含有矽氧化物及矽氮化物之至少一方之含矽材料，以及含有金屬元素的含金屬材料接觸，產生前述含氟鹵素間化合物與前述金屬元素之反應產物亦即金屬氟化物之反應步驟，以及在惰性氣體氛圍下或真空環境下加熱前述金屬氟化物使揮發之揮發步驟；前述金屬元素係由鐵、鈷、鎳、硒、鉬、銠、鈀、錸、銥及鉑構成的群所選擇之至少1種；前述反應步驟之前述含氟鹵素間化合物與前述金屬元素之反應溫度為0℃以上100℃以下；前述含矽材料幾乎不被蝕刻，且蝕刻前述含金屬材料的至少一部分。
  2. 如請求項1之金屬除去方法，其中前述含氟鹵素間化合物係由一氟化氯、一氟化溴、三氟化氯、五氟化氯、五氟化溴及七氟化碘構成的群所選擇之至少1種。
  3. 如請求項1或請求項2之金屬除去方法，其中前述處理氣體，係由氮氣、氦、氖、氬、氪及氙構成的群所選擇之至少1種。
  4. 如請求項1或請求項2之金屬除去方法，其中前述揮發步驟之前述金屬氟化物的加熱溫度，比前述 反應步驟之前述含氟鹵素間化合物與前述金屬元素之反應溫度更為高溫。
  5. 如請求項4之金屬除去方法，其中前述揮發步驟之前述金屬氟化物之加熱溫度為50℃以上400℃以下。
  6. 一種乾蝕刻方法，係使用請求項1~5之任一之金屬除去方法。
  7. 一種半導體元件之製造方法，係具備由具有含鐵、鈷、鎳、硒、鉬、銠、鈀、錸、銥及鉑構成的群所選擇之至少1種金屬元素之含金屬層的半導體基板，藉著請求項6之乾蝕刻方法除去前述含金屬層之至少一部分的乾蝕刻步驟。
TW109114743A 2019-05-15 2020-05-04 金屬除去方法、乾蝕刻方法、及半導體元件之製造方法 TWI793417B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-092401 2019-05-15
JP2019092401 2019-05-15

Publications (2)

Publication Number Publication Date
TW202105500A TW202105500A (zh) 2021-02-01
TWI793417B true TWI793417B (zh) 2023-02-21

Family

ID=73288954

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109114743A TWI793417B (zh) 2019-05-15 2020-05-04 金屬除去方法、乾蝕刻方法、及半導體元件之製造方法

Country Status (9)

Country Link
US (1) US20220325418A1 (zh)
EP (1) EP3971322A4 (zh)
JP (1) JP7396355B2 (zh)
KR (1) KR20210139395A (zh)
CN (1) CN113728126A (zh)
IL (1) IL287669A (zh)
SG (1) SG11202111745YA (zh)
TW (1) TWI793417B (zh)
WO (1) WO2020230522A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4064327A4 (en) * 2019-11-19 2023-01-18 Showa Denko K.K. METHOD OF REMOVING ADHESIVE MATERIAL AND FILM-FORMING PROCESS
US11955430B2 (en) * 2021-03-31 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device and semiconductor devices
JPWO2022259953A1 (zh) * 2021-06-09 2022-12-15

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802564A (en) * 2006-04-26 2008-01-01 Advanced Tech Materials Cleaning of semiconductor processing systems
TW201835379A (zh) * 2016-12-09 2018-10-01 荷蘭商Ａｓｍ Ｉｐ控股公司 熱原子層蝕刻製程
US20190067032A1 (en) * 2017-08-23 2019-02-28 Hitachi High-Technologies Corporation Etching method and etching apparatus

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2720966B2 (ja) * 1987-07-13 1998-03-04 セントラル硝子株式会社 薄膜を付着した部品の再生利用方法
JPH11513846A (ja) * 1995-10-19 1999-11-24 マサチューセッツ インスティテュート オブ テクノロジー 金属除去方法
KR100228487B1 (ko) 1997-06-26 1999-11-01 윤종용 페이저기능 내장 셋탑박스 및 그 제어방법
JP2004228487A (ja) * 2003-01-27 2004-08-12 Matsushita Electric Ind Co Ltd ドライエッチング方法
US20060016783A1 (en) * 2004-07-22 2006-01-26 Dingjun Wu Process for titanium nitride removal
US9972504B2 (en) * 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US10096487B2 (en) * 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
JP6777851B2 (ja) * 2015-09-15 2020-10-28 セントラル硝子株式会社 ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法
WO2016172740A2 (en) * 2015-11-10 2016-10-27 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Etching reactants and plasma-free oxide etching processes using the same
JP7053991B2 (ja) * 2017-03-28 2022-04-13 セントラル硝子株式会社 ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法
WO2021011101A1 (en) * 2019-07-18 2021-01-21 Tokyo Electron Limited Gas phase etch with controllable etch selectivity of metals

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802564A (en) * 2006-04-26 2008-01-01 Advanced Tech Materials Cleaning of semiconductor processing systems
TW201835379A (zh) * 2016-12-09 2018-10-01 荷蘭商Ａｓｍ Ｉｐ控股公司 熱原子層蝕刻製程
US20190067032A1 (en) * 2017-08-23 2019-02-28 Hitachi High-Technologies Corporation Etching method and etching apparatus

Also Published As

Publication number Publication date
US20220325418A1 (en) 2022-10-13
CN113728126A (zh) 2021-11-30
EP3971322A4 (en) 2022-07-27
JPWO2020230522A1 (zh) 2020-11-19
WO2020230522A1 (ja) 2020-11-19
SG11202111745YA (en) 2021-11-29
KR20210139395A (ko) 2021-11-22
IL287669A (en) 2021-12-01
JP7396355B2 (ja) 2023-12-12
EP3971322A1 (en) 2022-03-23
TW202105500A (zh) 2021-02-01

Similar Documents

Publication Publication Date Title
TWI793417B (zh) 金屬除去方法、乾蝕刻方法、及半導體元件之製造方法
JP7053991B2 (ja) ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法
TWI669996B (zh) 用於積體電路製造之方法
TWI612573B (zh) 乾蝕刻方法、半導體元件之製造方法以及腔室清潔方法
JP2007150305A (ja) 二フッ化キセノンを用いた窒化チタンの選択的エッチング
TWI475611B (zh) 選擇性蝕刻及二氟化氙的形成
TW201142919A (en) Method and apparatus for recovering pattern on silicon substrate
JP6952766B2 (ja) ドライエッチング方法またはドライクリーニング方法
JP2006148122A (ja) 半導体基板上の金属構造から残留物を除去するための方法
JP7445150B2 (ja) ドライエッチング方法及び半導体デバイスの製造方法
JP3894747B2 (ja) 非クロロフルオロカーボンであるフッ素化学物質を用いて異方性プラズマエッチングを行う方法
TWI765581B (zh) 乾蝕刻方法、半導體元件之製造方法，及清潔方法
JP4320389B2 (ja) Ｃｖｄチャンバーのクリーニング方法およびそれに用いるクリーニングガス
JP4554479B2 (ja) ドライエッチング方法
WO2021241143A1 (ja) ドライエッチング方法、半導体素子の製造方法、及びクリーニング方法
JPH07193055A (ja) ドライエッチング方法
WO2023017696A1 (ja) エッチング方法及び半導体素子の製造方法
TW202407760A (zh) 蝕刻方法
TW202310027A (zh) 蝕刻方法及半導體元件的製造方法
JP5714339B2 (ja) 半導体装置の製造方法