TWI836464B - 乾蝕刻方法、半導體元件之製造方法，及清洗方法 - Google Patents

乾蝕刻方法、半導體元件之製造方法，及清洗方法 Download PDF

Info

Publication number
TWI836464B
TWI836464B TW111121166A TW111121166A TWI836464B TW I836464 B TWI836464 B TW I836464B TW 111121166 A TW111121166 A TW 111121166A TW 111121166 A TW111121166 A TW 111121166A TW I836464 B TWI836464 B TW I836464B
Authority
TW
Taiwan
Prior art keywords
etching
gas
etched
chamber
dry etching
Prior art date
Application number
TW111121166A
Other languages
English (en)
Other versions
TW202314826A (zh
Inventor
岩崎淳平
Kazuma Matsui
Original Assignee
日商力森諾科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商力森諾科股份有限公司 filed Critical 日商力森諾科股份有限公司
Publication of TW202314826A publication Critical patent/TW202314826A/zh
Application granted granted Critical
Publication of TWI836464B publication Critical patent/TWI836464B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供一種乾蝕刻方法，其係不使用電漿，且在與非蝕刻對象物相比，能選擇性且以充分蝕刻速度來蝕刻含有鑭之蝕刻對象物。乾蝕刻方法係使含有亞硝醯氟之蝕刻氣體，與具有蝕刻對象物與非蝕刻對象物的被蝕刻構件(12)進行接觸，不使用電漿，而與前述非蝕刻對象物相比來選擇性地蝕刻前述蝕刻對象物，該蝕刻對象物為利用前述蝕刻氣體進行蝕刻之對象，該非蝕刻對象物為並非係利用前述蝕刻氣體進行蝕刻之對象。蝕刻對象物含有鑭。

Description

乾蝕刻方法、半導體元件之製造方法，及清洗方法
本發明係關於乾蝕刻方法、半導體元件之製造方法，及清洗方法。
為了利用鑭(La)作為半導體元件材料，而變得必須要有將含有鑭之材料微細加工成所欲形狀之技術，鑭之多數化合物由於幾乎不具有蒸氣壓，故並不容易使用藉由使氣體等接觸而進行蝕刻之乾蝕刻法，來蝕刻含有鑭的材料。因此，以往並非係採用乾蝕刻法，而諸多係採用藉由使藥液接觸來進行蝕刻的濕蝕刻法(例如參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本國專利公表公報2008年第536312號 [專利文獻2]日本國專利公開公報2007年第201215號
[發明所欲解決之課題]
然而，若採用濕蝕刻法作為半導體元件之製造製程，半導體元件之中本來不應被蝕刻之部分也會被蝕刻，而有導致喪失半導體元件特性之憂慮。即，濕蝕刻法中，由於不僅蝕刻對象之蝕刻對象物，乃至於本來並非為蝕刻對象之非蝕刻對象物也會受到蝕刻，故並不容易在與非蝕刻對象物相比而選擇性地將蝕刻對象物予以蝕刻(亦即，由於難以對藥液賦予蝕刻選擇性，故難以取得高蝕刻選擇性)。
另一方面，已提案有藉由乾蝕刻法來蝕刻含有鑭之材料的技術。例如專利文獻2提出使用四氟化碳作為蝕刻氣體來乾蝕刻氧化鑭的方法。然而，專利文獻2揭示之技術由於必須使用電漿來進行乾蝕刻，故仍有必須使用高價之電漿產生裝置的問題。
本發明之課題在於提供一種乾蝕刻方法、半導體元件之製造方法，及清洗方法，該乾蝕刻方法係不使用電漿，且在與非蝕刻對象物相比，能選擇性且以充分蝕刻速度來蝕刻含有鑭之蝕刻對象物。 [用以解決課題之手段]
為了解決前述課題，本發明之一態樣係如以下之[1]~[7]所示。 [1] 一種乾蝕刻方法，其係具備乾蝕刻步驟，該乾蝕刻步驟係使含有亞硝醯氟之蝕刻氣體，與具有蝕刻對象物與非蝕刻對象物的被蝕刻構件進行接觸，不使用電漿，而與前述非蝕刻對象物相比來選擇性地蝕刻前述蝕刻對象物， 前述蝕刻對象物為利用前述蝕刻氣體進行蝕刻之對象， 前述非蝕刻對象物為並非係利用前述蝕刻氣體進行蝕刻之對象，且 前述蝕刻對象物含有鑭。
[2] 如[1]之乾蝕刻方法，其中前述蝕刻氣體為僅由亞硝醯氟所構成之氣體，或，含有亞硝醯氟與稀釋氣體之混合氣體。 [3] 如[1]或[2]之乾蝕刻方法，其中前述蝕刻氣體中所含有之亞硝醯氟之含量為1體積%以上99體積%以下。
[4] 如[1]~[3]中任一項之乾蝕刻方法，其中前述蝕刻對象物為含有鑭與氧原子之化合物。 [5] 如[1]~[4]中任一項之乾蝕刻方法，其中前述非蝕刻對象物含有：具有鉿與氧原子之化合物、具有鋯與氧原子之化合物，及具有矽與氧原子之化合物之中之至少一種。
[6] 一種半導體元件之製造方法，其係使用如[1]~[5]中任一項之乾蝕刻方法來製造半導體元件者， 前述被蝕刻構件為具有前述蝕刻對象物及前述非蝕刻對象物之半導體基板， 且具備藉由前述蝕刻而從前述半導體基板去除前述蝕刻對象物之至少一部分的處理步驟。
[7] 一種清洗方法，其係使用如[1]~[5]中任一項之乾蝕刻方法來清洗半導體元件之製造裝置之腔室之內面者， 前述被蝕刻構件為前述腔室，前述腔室係在其內面具有伴隨前述半導體元件之製造裝置之運作所附著之附著物，前述附著物為前述蝕刻對象物， 且具備藉由前述蝕刻而從前述腔室之內面去除前述附著物的清洗步驟。 [發明效果]
根據本發明，不使用電漿，且在與非蝕刻對象物相比，能選擇性且以充分蝕刻速度來蝕刻含有鑭之蝕刻對象物。
以下說明關於本發明之一實施形態。尚且，本實施形態係展示本發明之一例者，且本發明並非係受限於本實施形態者。又，能對本實施形態施加各種變更或改良，施加此種變更或改良之形態也係能包含在本發明中。
本實施形態之乾蝕刻方法具備乾蝕刻步驟，該乾蝕刻步驟係使含有亞硝醯氟(NOF)之蝕刻氣體，與具有蝕刻對象物與非蝕刻對象物的被蝕刻構件進行接觸，不使用電漿，而與前述非蝕刻對象物相比來選擇性地蝕刻前述蝕刻對象物，前述蝕刻對象物為利用前述蝕刻氣體進行蝕刻之對象，前述非蝕刻對象物為並非係利用前述蝕刻氣體進行蝕刻之對象。且，本實施形態之乾蝕刻方法中，蝕刻對象物含有鑭。以下，也有將不使用電漿之蝕刻方法記載為「無電漿蝕刻」。
在使蝕刻氣體與被蝕刻構件接觸時，由於含有鑭之蝕刻對象物會與蝕刻氣體中之亞硝醯氟進行反應，從而進行蝕刻對象物之蝕刻。相對於此，阻劑、遮罩等之非蝕刻對象物由於幾乎不會與亞硝醯氟進行反應，故非蝕刻對象物之蝕刻幾乎不會進行。
因此，根據本實施形態之乾蝕刻方法，不使用電漿，且在與非蝕刻對象物相比，能選擇性且以充分蝕刻速度來蝕刻含有鑭之蝕刻對象物 (即，可取得高蝕刻選擇性)。
例如，可將蝕刻對象物之蝕刻速度對非蝕刻對象物之蝕刻速度的比即蝕刻選擇比作成60以上。蝕刻選擇比係以80以上為佳，以100以上為較佳。
並且，根據本實施形態之乾蝕刻方法，由於能不使用電漿來將蝕刻對象物予以蝕刻，故並不需要使用高價之電漿產生裝置來進行蝕刻。因此，能以低成本來進行被蝕刻構件之蝕刻。又，由於不使用電漿，構成蝕刻裝置之構件(例如腔室)、連接於蝕刻裝置之配管、後述之構成半導體元件之製造裝置之構件(例如腔室)、後述之連接於半導體元件之製造裝置之配管等不易產生腐蝕。
尚且，本發明中之「蝕刻」係意指去除被蝕刻構件所具有之蝕刻對象物之一部分或全部而將被蝕刻構件加工(例如，將被蝕刻構件所具有之膜狀之蝕刻對象物加工成指定之膜厚)成指定形狀(例如三次元形狀)，並同時意指從被蝕刻構件去除並清洗由蝕刻對象物所構成之殘留物、沉積物等。
本實施形態之乾蝕刻方法係能利用於半導體元件之製造，或半導體元件之製造裝置之腔室之內面清洗。 即，本實施形態之半導體元件之製造方法係使用本實施形態之乾蝕刻方法來製造半導體元件者，其中被蝕刻構件為具有蝕刻對象物及非蝕刻對象物之半導體基板，且具備藉由上述蝕刻而從半導體基板去除蝕刻對象物之至少一部分的處理步驟。
例舉本實施形態之半導體元件之製造方法之一例。該例之半導體元件之製造方法具備：在半導體基板之表面上形成由蝕刻對象物所構成之層的成膜步驟、在該蝕刻對象物之層上形成具有指定圖型之遮罩的遮罩形成步驟，及，藉由本實施形態之乾蝕刻方法來進行形成有遮罩之蝕刻對象物之層之蝕刻的處理步驟。藉由處理步驟，由於蝕刻對象物之層之中並未被遮罩所覆蓋之部分會被去除，故上述圖型會轉印至蝕刻對象物之層而取得半導體元件。
又，本實施形態之乾蝕刻方法係如前述般，也能利用於清洗。即，本實施形態之清洗方法為使用本實施形態之乾蝕刻方法來清洗半導體元件之製造裝置之腔室內面者，且被蝕刻構件為腔室。腔室係在其內面具有伴隨前述半導體元件之製造裝置之運作所附著之附著物，且該附著物為蝕刻對象物。且，本實施形態之清洗方法具備：藉由上述蝕刻而從腔室內面去除附著物的清洗步驟。
例如，藉由前述本實施形態之半導體元件之製造方法之一例中之成膜步驟或處理步驟，而有在進行該等成膜步驟及處理步驟之腔室內面上附著由蝕刻對象物所構成之非必要之附著物的情況。故，若在成膜步驟結束後與處理步驟結束後之一者或兩者之時間點實施清洗步驟，即可藉由蝕刻而從腔室內面去除附著物。
以下，更加詳細說明關於本實施形態之乾蝕刻方法、半導體元件之製造方法，及清洗方法。 [蝕刻氣體] 蝕刻氣體為含有亞硝醯氟之氣體，可為僅由亞硝醯氟所構成之氣體，也可為含有亞硝醯氟與其他種類氣體的混合氣體。在蝕刻氣體為含有亞硝醯氟與其他種類氣體的混合氣體時，蝕刻氣體中所含有之亞硝醯氟之含量係可作成例如0.5體積%以上99.5體積%以下，為了以充分之蝕刻速度及蝕刻選擇比來將蝕刻對象物予以蝕刻，以作成1體積%以上99體積%以下為佳，以作成5體積%以上75體積%以下為較佳，以作成10體積%以上50體積%以下為更佳。
作為與亞硝醯氟一同構成蝕刻氣體之其他種類氣體，可使用稀釋氣體。即，可將蝕刻氣體作成含有亞硝醯氟與稀釋氣體的混合氣體。 作為稀釋氣體，適宜為惰性氣體，具體地可舉出如，選自氮氣(N 2)、氦(He)、氖(Ne)、氬(Ar)、氪(Kr)、及氙(Xe)之至少一種。
蝕刻氣體中所含有之稀釋氣體之含量並非係受到特別限定者，例如可作成0.5體積%以上99.5體積%以下，以作成1體積%以上99體積%以下為佳，以作成25體積%以上95體積%以下為較佳，以作成50體積%以上90體積%以下為更佳。
[乾蝕刻步驟之溫度條件] 本實施形態之乾蝕刻方法中之乾蝕刻步驟之溫度條件，只要係亞硝醯氟在蝕刻時之壓力下能以氣體狀存在，即並非係受到特別限定者，例如可作成50℃以上300℃以下，以作成80℃以上250℃以下為佳，以作成90℃以上且未滿230℃為較佳，以作成100℃以上210℃以下為更佳。
溫度條件若在上述範圍內，被蝕刻構件所具有之蝕刻對象物(尤其，鑭)之蝕刻會圓滑地進行，並且對蝕刻裝置之負荷為小，蝕刻裝置之壽命容易變長。 在此，溫度條件之溫度係指被蝕刻構件之溫度，也可使用在蝕刻裝置之腔室內所設置之支撐被蝕刻構件之載台之溫度。
[乾蝕刻步驟之壓力條件] 本實施形態之乾蝕刻方法中之乾蝕刻步驟之壓力條件，只要係亞硝醯氟會在蝕刻時之溫度下以氣體狀存在，即並非係受到特別限定者，例如可作成0.2kPa以上200kPa以下，以作成1kPa以上100kPa以下為佳，以作成2kPa以上90kPa以下為較佳，以作成3kPa以上80kPa以下為更佳。蝕刻氣體之流量係因應腔室之大小或將腔室內予以減壓之排氣設備之能力，以使腔室內之壓力保持固定之方式來適宜設定即可。
[被蝕刻構件] 藉由本實施形態之乾蝕刻方法來蝕刻之被蝕刻構件具有蝕刻對象物與非蝕刻對象物，可為具有以蝕刻對象物來形成之部分與以非蝕刻對象物來形成之部分的構件，也可為以蝕刻對象物與非蝕刻對象物之混合物來形成之構件。又，被蝕刻構件亦可具有蝕刻對象物、非蝕刻對象物以外者。 又，被蝕刻構件之形狀並非係受到特別限定者，例如，可為板狀、箔狀、膜狀、粉末狀、塊狀。作為被蝕刻構件之例，可舉出如前述之半導體基板。
[蝕刻對象物] 蝕刻對象物含有鑭，但蝕刻對象物所含有之鑭可為鑭之金屬單質，也可為鑭之化合物。亦或，可為鑭之金屬單質與鑭之化合物雙方。
鑭之化合物之種類並非係受到特別限定者，可舉出例如，鑭之氧化物、鑭之氮化物、鑭之氧氮化物、鑭之氧氟化物、鑭之鹽。鑭之氧化物係意指由鑭與氧原子(O)所構成之化合物，鑭之氮化物係意指由鑭與氮原子(N)所構成之化合物。又，鑭之氧氮化物係意指鑭與氧原子與氮原子所構成之化合物，鑭之氧氟化物係意指由鑭與氧原子與氟原子所構成之化合物。鑭之鹽係指鑭與酸反應而生成之鹽，作為鑭之鹽之例，可舉出如，鑭之硫酸鹽(La 2(SO 4) 3)、鑭之硝酸鹽(La(NO 3) 3)、鑭之鹽酸鹽(LaCl 3)等。
鑭之氧化物為La xO y(x及y係各自獨立為1以上之整數)所示之化合物，較佳為含有鑭10莫耳%以上，更佳為含有20莫耳%以上，較更佳為含有30莫耳%以上之化合物。作為鑭之氧化物之例，可舉出如La 2O 3。
鑭之氮化物為La aN b(a及b係各自獨立為1以上之整數)所示之化合物，較佳為含有鑭10莫耳%以上，更佳為含有25莫耳%以上，較更佳為含有40莫耳%以上之化合物。作為鑭之氮化物之例，可舉出如LaN。
該等鑭之化合物之中係以具有鑭與氧原子之化合物，即，鑭之氧化物，與鑭之鹽之中具有氧原子者為佳。作為鑭之鹽之中具有氧原子者，可舉出例如，鑭之硫酸鹽、鑭之硝酸鹽。
蝕刻對象物含有鑭(金屬單質及鑭之化合物之至少一者)，且也可為僅以鑭所形成者，可為具有僅以鑭所形成之部分與以其他材質之材料所形成之部分者，也可為以鑭與其他材質之材料之混合物所形成者。
作為鑭與其他材質之材料之混合物之例，可舉出如鑭與其他金屬之合金。鑭與其他材質之材料之混合物係以合計含有金屬單質與鑭之化合物10莫耳%以上為佳，以含有20莫耳%以上為較佳，以含有30莫耳%以上為更佳。 蝕刻對象物之形狀並非係受到特別限定者，例如，可為板狀、箔狀、膜狀、粉末狀、粒子狀、塊狀。
[非蝕刻對象物] 非蝕刻對象物係與亞硝醯氟之反應為極緩慢者，或，由於藉由與亞硝醯氟之反應所生成之反應生成物之蒸氣壓為低，故即使藉由本實施形態之乾蝕刻方法來進行蝕刻，蝕刻仍幾乎不會進行者。非蝕刻對象物只要係具有如上述般之性質，即並非係受到特別限定者，可舉出例如，具有鉿(Hf)與氧原子之化合物、具有鋯(Zr)與氧原子之化合物，及具有矽(Si)與氧原子之化合物之中之至少一種。該等非蝕刻對象物係在將蝕刻對象物予以蝕刻後，直接作為半導體元件之一部分而殘留於基板上，或，因應必要藉由使用氯化硼(BCl 3)之電漿蝕刻等之方法來去除。
作為具有鉿與氧原子之化合物之例，可舉出如，鉿之氧化物、鉿之氧氮化物、鉿之氧氟化物。作為鉿之氧化物，可舉出如氧化鉿(HfO 2)。 作為具有鋯與氧原子之化合物之例，可舉出如，鋯之氧化物、鋯之氧氮化物、鋯之氧氟化物。作為鋯之氧化物，可舉出如氧化鋯(ZrO 2)。 作為具有矽與氧原子之化合物之例，可舉出如，矽之氧化物、矽之氧氮化物、矽之氧氟化物。作為矽之氧化物，可舉出如二氧化矽(SiO 2)等之氧化矽。
非蝕刻對象物由於幾乎不會受到本實施形態之乾蝕刻方法所蝕刻，故可藉由非蝕刻對象物來抑制利用蝕刻氣體之蝕刻對象物之蝕刻。因此，非蝕刻對象物係可使用作為抑制利用蝕刻氣體之蝕刻對象物之蝕刻用之阻劑或遮罩。作為能使用作為阻劑或遮罩之素材，可舉出如氧化鉿或氧化鋯等，且通常係將蝕刻對象物予以蝕刻後去除。
故，藉由使用本實施形態之乾蝕刻方法來蝕刻具有蝕刻對象物與非蝕刻對象物之被蝕刻構件時，在與非蝕刻對象物相比而能選擇性地將蝕刻對象物予以蝕刻。因此，由於本實施形態之乾蝕刻方法係利用於將經圖型化之非蝕刻對象物利用作為遮罩，並將蝕刻對象物加工(例如，將被蝕刻構件所具有之膜狀之蝕刻對象物加工成指定之膜厚)成指定形狀等之方法中，故能適宜地使用於製造半導體元件。
又，由於非蝕刻對象物幾乎不會被蝕刻，故可藉由非蝕刻對象物來抑制半導體元件之中本來就不應被蝕刻之部分受到蝕刻，且可防止因蝕刻而喪失半導體元件之特性。
其次，參照圖1並同時說明能實施本實施形態之乾蝕刻方法之蝕刻裝置之構成之一例，與使用該蝕刻裝置之乾蝕刻方法之一例。圖1之蝕刻裝置為不使用電漿之無電漿蝕刻裝置。首先說明關於圖1之蝕刻裝置。
圖1之蝕刻裝置具備：在內部進行蝕刻之腔室10、在腔室10之內部將受到蝕刻之被蝕刻構件12予以支撐支載台11、測量被蝕刻構件12之溫度之溫度計14、將腔室10之內部氣體予以排出用之排氣用配管13、設置於排氣用配管13上且係將腔室10之內部予以減壓之真空泵15，及測量腔室10之內部壓力之壓力計16。
又，圖1之蝕刻裝置具備：對腔室10之內部供給蝕刻氣體之蝕刻氣體供給部。該蝕刻氣體供給部具有：供給亞硝醯氟氣體之亞硝醯氟氣體供給部1、供給稀釋氣體之稀釋氣體供給部2、連接亞硝醯氟氣體供給部1與腔室10之亞硝醯氟氣體供給用配管5，及在亞硝醯氟氣體供給用配管5之中間部連接稀釋氣體供給部2之稀釋氣體供給用配管6。
並且，亞硝醯氟氣體供給用配管5上設置有：測量亞硝醯氟氣體壓力之壓力計7，及控制亞硝醯氟氣體流量之亞硝醯氟氣體流量控制裝置3。並且，稀釋氣體供給用配管6上設置有：控制稀釋氣體壓力之稀釋氣體壓力控制裝置8，及控制稀釋氣體流量之稀釋氣體流量控制裝置4。
且，將亞硝醯氟氣體作為蝕刻氣體供給至腔室10之情況，則構成為藉由從亞硝醯氟氣體供給部1對亞硝醯氟氣體供給用配管5送出亞硝醯氟氣體，亞硝醯氟氣體經由亞硝醯氟氣體供給用配管5而被供給至腔室10。
又，將亞硝醯氟氣體與惰性氣體等之稀釋氣體之混合氣體供給作為蝕刻氣體的情況，從亞硝醯氟氣體供給部1送出亞硝醯氟氣體至亞硝醯氟氣體供給用配管5，並同時從稀釋氣體供給部2經由稀釋氣體供給用配管6將稀釋氣體送出至亞硝醯氟氣體供給用配管5。藉此，構成為在亞硝醯氟氣體供給用配管5之中間部，亞硝醯氟氣體與稀釋氣體被混合而成為混合氣體，該混合氣體經由亞硝醯氟氣體供給用配管5而被供給至腔室10。但，亦可使亞硝醯氟氣體與稀釋氣體個別分開供給至腔室10而在腔室10內作成混合氣體。
尚且，亞硝醯氟氣體供給部1及稀釋氣體供給部2之構成並非係受到特別限定者，也可為例如氣瓶或氣缸等。又，作為亞硝醯氟氣體流量控制裝置3及稀釋氣體流量控制裝置4，可利用例如質量流量控制器或流量計等。
將蝕刻氣體供給至腔室10之際，以將蝕刻氣體之供給壓力(即，圖1中之壓力計7之值)保持在指定值來進行供給為佳。即，蝕刻氣體之供給壓力係以10Pa以上1.0MPa以下為佳，以100Pa以上0.5MPa以下為較佳，以500Pa以上0.3MPa以下為更佳。蝕刻氣體之供給壓力若在上述範圍內，則對腔室10供給蝕刻氣體會圓滑地進行，並且對圖1之蝕刻裝置所具有之零件(例如，前述各種裝置或前述配管)之負荷為小。
又，被供給至腔室10內之蝕刻氣體之壓力在從使被蝕刻構件12之表面均勻地進行蝕刻的觀點，以1kPa以上100kPa以下為佳，以2kPa以上90kPa以下為較佳，以3kPa以上80kPa以下為更佳。腔室10內之蝕刻氣體之壓力若在上述範圍內，由於鑭之氟化物等之鑭之化合物之揮發會圓滑地進行，故可取得充分之蝕刻速度，並且與非蝕刻對象物之蝕刻速度比，即蝕刻選擇比容易變高。
在供給蝕刻氣體前之腔室10內之壓力只要係在蝕刻氣體之供給壓力以下，或，比蝕刻氣體之供給壓力還要低壓，則並非係受到特別限定者，例如，以10 -5Pa以上且未滿100kPa為佳，以1Pa以上80kPa以下為較佳。
蝕刻氣體之供給壓力，與，供給蝕刻氣體前之腔室10內之壓力的差壓係以1.0MPa以下為佳，以0.5MPa以下為較佳，以0.3MPa以下為更佳。差壓若在上述範圍內，容易圓滑地進行對腔室10供給蝕刻氣體。
將蝕刻氣體供給至腔室10之際，以將蝕刻氣體之溫度保持在指定值來進行供給為佳。即，蝕刻氣體之供給溫度係以10℃以上250℃以下為佳。 在進行蝕刻時之被蝕刻構件12之溫度係以作成80℃以上250℃以下為佳，以作為90℃以上且未滿230℃為較佳，以作成100℃以上210℃以下為更佳。若在該溫度範圍內，被蝕刻構件12所具有之蝕刻對象物之蝕刻會圓滑地進行，並且對蝕刻裝置之負荷為小，蝕刻裝置之壽命容易變長。
蝕刻之處理時間(以下有記載為「蝕刻時間」的情況)係可根據欲將被蝕刻構件12所具有之蝕刻對象物蝕刻至何種程度來任意地設定，在考慮到半導體元件製造製程之生產效率時，以60分以內為佳，以40分以內為較佳，以30分以內為更佳。尚且，蝕刻之處理時間係指從對腔室10之內部導入蝕刻氣體後，為了結束蝕刻而將腔室10之內部之蝕刻氣體予以排氣為止時間。
本實施形態之乾蝕刻方法係可使用如圖1之蝕刻裝置般之使用於半導體元件製造步驟中之一般無電漿蝕刻裝置來實施，能使用之蝕刻裝置之構成並無特別限定。 例如，亞硝醯氟氣體供給用配管5與被蝕刻構件12之位置關係只要係能使蝕刻氣體與被蝕刻構件12進行接觸，即無特別限定。又，關於腔室10之溫度調節機構之構成，由於只要能將被蝕刻構件12之溫度調節成任意之溫度即可，故可為在載台11上直接具備被蝕刻構件12之溫度調節機構的構成，也可使用外裝之溫度調節器來從腔室10之外側對腔室10進行加溫或冷卻。
又，圖1之蝕刻裝置之材質只要係具有對亞硝醯氟之耐腐蝕性，且能減壓至指定壓力者，即無特別限定。例如，與蝕刻氣體接觸之部分係可使用不鏽鋼等之金屬，或氧化鋁等之陶瓷，或氟樹脂等。作為氟樹脂，可舉出例如，聚四氟乙烯(PTFE)、聚氯三氟乙烯(PCTFE)、四氟乙烯・全氟烷氧基乙烯共聚物(PFA)、聚偏二氟乙烯(PVDF)、Teflon(註冊商標)、Viton(註冊商標)、Kalrez(註冊商標)等。 [實施例]
以下展示實施例及比較例來更加詳細說明本發明。 (實施例1) 使用具有與圖1之蝕刻裝置略為相同構成之無電漿蝕刻裝置來進行被蝕刻構件之蝕刻。參照圖2並同時說明關於實施例1中所使用之被蝕刻構件(試驗片)。
準備在一邊2吋之正方形之矽基板21上成膜有由氧化鑭(La 2O 3)所構成之膜厚100nm之氧化物膜22者(Seiren KST股份有限公司製)，在該氧化物膜22上，使用油脂(大金工業股份有限公司製之Demnum Grease L-200)來接著尺寸1吋×2吋之長方形之鎳基板23(厚度100nm)，而將此作為試驗片。如圖2所示般，鎳基板23係以覆蓋氧化物膜22之約略一半之部分之方式來接著。
準備在矽基板21上取代由氧化鑭所構成之氧化物膜22而成膜有由氧化鉿(HfO 2)所構成之膜厚100nm之氧化物膜22者(Seiren KST股份有限公司製)，與上述同樣地接著鎳基板23而作為試驗片。準備在矽基板21上取代由氧化鑭所構成之氧化物膜22而成膜有由氧化鋯(ZrO 2)所構成之膜厚100nm之氧化物膜22者(Seiren KST股份有限公司製)，與上述同樣地接著鎳基板23而作為試驗片。準備在矽基板21上取代由氧化鑭所構成之氧化物膜22而成膜有由氧化矽(SiO 2)所構成之膜厚100nm之氧化物膜22者(Seiren KST股份有限公司製)，與上述同樣地接著鎳基板23而作為試驗片。
將該等4種試驗片載置於蝕刻裝置之腔室內部之載台上，將載台之溫度升溫至150℃。其次，將流量50mL／min之亞硝醯氟氣體與流量450mL／min之氬予以混合而作成混合氣體，並將該混合氣體作為蝕刻氣體。且，對腔室內部以流量500mL／min來供給該蝕刻氣體，使其流通10分鐘來進行蝕刻。
藉此，上述4種試驗片所具有之氧化物膜22之中，並未被鎳基板23所覆蓋之露出部分受到蝕刻。蝕刻氣體在流通時之腔室之內部壓力係作成40kPa，亞硝醯氟氣體之分壓係作成2kPa。若蝕刻氣體之流通結束後，終止載台之加熱，並以氬來取代腔室內部。
蝕刻結束後，開放腔室並取出試驗片，從經取出之試驗片拿出鎳基板23，使用乙醇洗淨接著面來去除油脂。且，使用股份有限公司Keyence製之原子力顯微鏡VN-8010來測量被鎳基板23所覆蓋而並未被蝕刻之氧化物膜22之覆蓋面22a，與並未被鎳基板23所覆蓋而被蝕刻之氧化物膜22之蝕刻面22b的階差的大小。藉由將經測量之階差之大小(nm)除以蝕刻時間(min)，而分別算出氧化鑭、氧化鉿、氧化鋯、及氧化矽之蝕刻速度(nm／min)。將結果展示於表1。
尚且，利用原子力顯微鏡所得之階差之大小之測量條件為如以下所示。 測量壓力：大氣壓(101.3kPa) 測量溫度：28℃ 測量環境：大氣 掃描範圍：寬80.0μm、高度20.0μm、角度0˚
又，從氧化鑭、氧化鉿、氧化鋯、及氧化矽之蝕刻速度，分別算出蝕刻對象物(氧化鑭)之蝕刻速度對非蝕刻對象物(氧化鉿、氧化鋯、氧化矽)之蝕刻速度的比(蝕刻選擇比)。將結果展示於表1。
尚且，表1中，將氧化鑭之蝕刻速度對氧化鉿之蝕刻速度的比(蝕刻選擇比)記載為La 2O 3／HfO 2。又，同樣地，將氧化鑭之蝕刻速度對氧化鋯之蝕刻速度的比(蝕刻選擇比)記載為La 2O 3／ZrO 2，將氧化鑭之蝕刻速度對氧化矽之蝕刻速度的比(蝕刻選擇比)記載為La 2O 3／SiO 2。
(實施例2~15及比較例1、2) 除了將蝕刻條件，即，蝕刻氣體之組成及體積比、載台之溫度、及腔室內之壓力改成如表1所示者以外，其他係與實施例1同樣地操作來進行4種試驗片的蝕刻。且，分別算出氧化鑭、氧化鉿、氧化鋯、及氧化矽之蝕刻速度，並從該數值與實施例1同樣地算出蝕刻選擇比。將結果展示於表1。
由實施例1~3及實施例14、15之結果，得知隨著蝕刻氣體中之亞硝醯氟之濃度變高，而蝕刻對象物之氧化鑭之蝕刻速度會變高。但，得知亞硝醯氟之濃度若在99.5體積%以上，則非蝕刻對象物之氧化鉿、氧化鋯、氧化矽也會受到蝕刻。又，得知亞硝醯氟之濃度若在0.5體積%以下，則蝕刻對象物之氧化鑭變得難以被蝕刻，蝕刻選擇比降低。
由於實施例2及實施例4~8之結果，得知隨著載台之溫度變高，而蝕刻對象物之氧化鑭之蝕刻速度會變高。但，得知載台之溫度若為260℃，則非蝕刻對象物也會受到蝕刻，且蝕刻選擇比降低。又，得知載台之溫度若為100℃以下，則非蝕刻對象物之氧化矽會被蝕刻，且蝕刻選擇比(La 2O 3／SiO 2)降低。
由實施例2及實施例9~13之結果，得知隨著腔室內之壓力變高，而蝕刻對象物之氧化鑭之蝕刻速度會變高。但，得知腔室內之壓力若超過50kPa，則非蝕刻對象物之氧化鉿、氧化鋯、氧化矽也會受到蝕刻，且3種蝕刻選擇比(La 2O 3／HfO 2、La 2O 3／ZrO 2、La 2O 3／SiO 2)會些微降低。
由比較例1、2之結果，得知在與使用亞硝醯氟氣體之情況相比，在使用三氟化氮(NF 3)氣體作為蝕刻氣體之情況，蝕刻對象物之氧化鑭之蝕刻速度為低。又，在使用三氟化氮氣體作為蝕刻氣體之情況，會導致非蝕刻對象物也會受到蝕刻。並且，在與使用亞硝醯氟氣體之情況相比，在使用三氟化氮氣體作為蝕刻氣體之情況，3種蝕刻選擇比(La 2O 3／HfO 2、La 2O 3／ZrO 2、La 2O 3／SiO 2)會大幅變小。
1:亞硝醯氟氣體供給部 2:稀釋氣體供給部 3:亞硝醯氟氣體流量控制裝置 4:稀釋氣體流量控制裝置 5:亞硝醯氟氣體供給用配管 6:稀釋氣體供給用配管 7:壓力計 8:稀釋氣體壓力控制裝置 10:腔室 11:載台 12:被蝕刻構件 13:排氣用配管 14:溫度計 15:真空泵 16:壓力計 21:矽基板 22:氧化物膜 23:鎳基板
[圖1]說明本發明之乾蝕刻方法之一實施形態之蝕刻裝置之一例之概略圖。 [圖2]說明實施例及比較例所使用之試驗片之圖。
1:亞硝醯氟氣體供給部
2:稀釋氣體供給部
3:亞硝醯氟氣體流量控制裝置
4:稀釋氣體流量控制裝置
5:亞硝醯氟氣體供給用配管
6:稀釋氣體供給用配管
7:壓力計
8:稀釋氣體壓力控制裝置
10:腔室
11:載台
12:被蝕刻構件
13:排氣用配管
14:溫度計
15:真空泵
16:壓力計

Claims (7)

  1. 一種乾蝕刻方法，其係具備乾蝕刻步驟，該乾蝕刻步驟係使含有亞硝醯氟之蝕刻氣體，與具有蝕刻對象物與非蝕刻對象物的被蝕刻構件進行接觸，不使用電漿，而與前述非蝕刻對象物相比來選擇性地蝕刻前述蝕刻對象物，前述蝕刻對象物為利用前述蝕刻氣體進行蝕刻之對象，前述非蝕刻對象物為並非係利用前述蝕刻氣體進行蝕刻之對象，且前述蝕刻對象物含有鑭。
  2. 如請求項1之乾蝕刻方法，其中前述蝕刻氣體為僅由亞硝醯氟所構成之氣體，或，含有亞硝醯氟與稀釋氣體之混合氣體。
  3. 如請求項1之乾蝕刻方法，其中前述蝕刻氣體中所含有之亞硝醯氟之含量為1體積%以上99體積%以下。
  4. 如請求項1之乾蝕刻方法，其中前述蝕刻對象物為含有鑭與氧原子之化合物。
  5. 如請求項1之乾蝕刻方法，其中前述非蝕刻對象物含有：具有鉿與氧原子之化合物、具有鋯與氧原子之化合物，及具有矽與氧原子之化合物之中之至少一種。
  6. 一種半導體元件之製造方法，其係使用 如請求項1~5中任一項之乾蝕刻方法來製造半導體元件者，前述被蝕刻構件為具有前述蝕刻對象物及前述非蝕刻對象物之半導體基板，且具備藉由前述蝕刻而從前述半導體基板去除前述蝕刻對象物之至少一部分的處理步驟。
  7. 一種清洗方法，其係使用如請求項1~5中任一項之乾蝕刻方法來清洗半導體元件之製造裝置之腔室之內面者，前述被蝕刻構件為前述腔室，前述腔室係在其內面具有伴隨前述半導體元件之製造裝置之運作所附著之附著物，前述附著物為前述蝕刻對象物，且具備藉由前述蝕刻而從前述腔室之內面去除前述附著物的清洗步驟。
TW111121166A 2021-06-09 2022-06-08 乾蝕刻方法、半導體元件之製造方法，及清洗方法 TWI836464B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-096657 2021-06-09
JP2021096657 2021-06-09

Publications (2)

Publication Number Publication Date
TW202314826A TW202314826A (zh) 2023-04-01
TWI836464B true TWI836464B (zh) 2024-03-21

Family

ID=84426014

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111121166A TWI836464B (zh) 2021-06-09 2022-06-08 乾蝕刻方法、半導體元件之製造方法，及清洗方法

Country Status (7)

Country Link
US (1) US20240282583A1 (zh)
EP (1) EP4354490A1 (zh)
JP (1) JPWO2022259953A1 (zh)
KR (1) KR20240018464A (zh)
CN (1) CN117461117A (zh)
TW (1) TWI836464B (zh)
WO (1) WO2022259953A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202105500A (zh) * 2019-05-15 2021-02-01 日商昭和電工股份有限公司 金屬除去方法、乾蝕刻方法、及半導體元件之製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100201215B1 (ko) 1997-02-21 1999-06-15 박광희 밤을 원료로 한 주류의 제조 방법
JP3705229B2 (ja) 2002-03-08 2005-10-12 セイコーエプソン株式会社 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP5174144B2 (ja) * 2007-03-27 2013-04-03 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 低温熱クリーニングのための方法
US10283319B2 (en) * 2016-12-22 2019-05-07 Asm Ip Holding B.V. Atomic layer etching processes
WO2018181104A1 (ja) * 2017-03-27 2018-10-04 関東電化工業株式会社 ドライエッチング方法またはドライクリーニング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202105500A (zh) * 2019-05-15 2021-02-01 日商昭和電工股份有限公司 金屬除去方法、乾蝕刻方法、及半導體元件之製造方法

Also Published As

Publication number Publication date
WO2022259953A1 (ja) 2022-12-15
JPWO2022259953A1 (zh) 2022-12-15
US20240282583A1 (en) 2024-08-22
KR20240018464A (ko) 2024-02-13
CN117461117A (zh) 2024-01-26
TW202314826A (zh) 2023-04-01
EP4354490A1 (en) 2024-04-17

Similar Documents

Publication Publication Date Title
TWI836464B (zh) 乾蝕刻方法、半導體元件之製造方法，及清洗方法
TWI765581B (zh) 乾蝕刻方法、半導體元件之製造方法，及清潔方法
KR20210136102A (ko) 드라이 에칭 방법 및 반도체 디바이스의 제조 방법
EP4050640A1 (en) Etching method for silicon nitride and production method for semiconductor element
TWI847120B (zh) 蝕刻方法及半導體元件的製造方法
WO2022244519A1 (ja) エッチング方法及び半導体素子の製造方法
WO2023017696A1 (ja) エッチング方法及び半導体素子の製造方法
TWI778566B (zh) 蝕刻方法及半導體元件的製造方法
WO2022085520A1 (ja) エッチング方法及び半導体素子の製造方法
TWI778649B (zh) 蝕刻方法及半導體元件的製造方法
US11972955B2 (en) Dry etching method, method for manufacturing semiconductor element, and cleaning method