KR20220122260A - 실리콘 함유막의 다중 적층체의 식각 방법 및 이를 포함하는 반도체 디바이스의 제조방법 - Google Patents

실리콘 함유막의 다중 적층체의 식각 방법 및 이를 포함하는 반도체 디바이스의 제조방법 Download PDF

Info

Publication number
KR20220122260A
KR20220122260A KR1020210026656A KR20210026656A KR20220122260A KR 20220122260 A KR20220122260 A KR 20220122260A KR 1020210026656 A KR1020210026656 A KR 1020210026656A KR 20210026656 A KR20210026656 A KR 20210026656A KR 20220122260 A KR20220122260 A KR 20220122260A
Authority
KR
South Korea
Prior art keywords
etching
silicon
etching gas
gas
containing film
Prior art date
Application number
KR1020210026656A
Other languages
English (en)
Inventor
곽정훈
권병향
조용준
Original Assignee
에스케이스페셜티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이스페셜티 주식회사 filed Critical 에스케이스페셜티 주식회사
Priority to KR1020210026656A priority Critical patent/KR20220122260A/ko
Priority to PCT/KR2022/001389 priority patent/WO2022182006A1/ko
Publication of KR20220122260A publication Critical patent/KR20220122260A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

본 발명에 따른 실리콘 함유막의 다중 적층체의 식각 방법은,
식각 장치의 공정 챔버내로 제1 실리콘 함유막 및 상기 제1 실리콘 함유막과 조성이 다른 제2 실리콘 함유막을 포함하는 다중 적층체가 형성된 기판을 도입하는 단계와,
상기 공정 챔버에 식각 가스를 공급하는 단계와,
상기 식각 가스를 플라즈마에 의해 활성화하여 상기 다중 적층체에 20:1 이상의 고종횡비 개구부를 식각하는 단계를 포함하며,
상기 식각 가스는, 불소(F), 질소(N) 및 산소(O) 원자를 가지되 탄소(C)원자를 가지지 않는 제1 식각 가스와, 적어도 탄소(C) 및 불소(F) 원자를 가지는 제2 식각 가스를 포함하는 것을 특징으로 한다.

Description

실리콘 함유막의 다중 적층체의 식각 방법 및 이를 포함하는 반도체 디바이스의 제조방법{Method for etching multi-stack of Si-containing layers and manufacturing method of semiconductor device including the same}
본 발명은 실리콘 함유막의 식각 방법 및 이를 포함하는 반도체 디바이스의 제조방법에 관한 것으로, 보다 구체적으로, 서로 다른 조성의 실리콘 함유막들의 다중 적층체에 대해 고종횡비(High Aspect Ratio) 식각을 행하는 방법과 그 식각 방법을 포함하는 반도체 디바이스의 제조방법에 관한 것이다.
일반적으로, 기판상에 반도체 디바이스를 제조하기 위하여, 증착, 노광, 식각 등의 일련의 공정들이 행해진다. 이러한 공정들은 증착 장치(예컨대, CVD 장치), 노광 장치, 식각 장치 등에서 행해진다. 이중 식각 공정은 증착 공정에 의해 기판상에 성막된 박막을, 노광 공정에 의해 형성된 패턴을 따라 선택적으로 제거함으로써 원하는 패턴의 초미세 구조물을 형성하는 공정이다.
최근, 반도체 메모리 분야에서는, 반도체 메모리 칩의 평면적 크기의 증가를 억제하면서도 반도체 메모리의 고집적화 또는 고용량화를 달성하기 위해서, 반도체 메모리의 셀을 수직으로 적층하는 기술이 적용되고 있다. 예컨대, 낸드(NAND) 플래시 메모리분야에서는 데이터를 기억하는 단위로서의 메모리 셀을 128단 또는 그 이상으로 적층하고 있으며(이러한 낸드 플래시 메모리를 3D 낸드 플래시 메모리라고도 함), 메모리 셀의 적층 단수는 낸드 플래시 메모리의 고집적화 또는 고용량화가 진행됨에 따라 더욱 커질 것으로 예측된다.
이러한 3D 낸드 플래시 메모리에서는, 메모리 셀의 적층을 위해, 서로 다른 성분의 실리콘 함유막(예컨대, 실리콘 질화막(SixNy)과 실리콘 산화막(SiO2))을 교대로 적층한 실리콘 함유막의 다중 적층체를 형성한 후, 수직 채널(channel)의 형성을 위해, 식각 공정에 의해 실리콘 함유막의 다중 적층체에 고종횡비의 홀(hole)을 형성한다.
3D 낸드 플래시 메모리에 형성되는 실리콘 함유 다중 적층체의 단수의 지속적인 증가에 따라 실리콘 함유 다중 적층체에 형성해야 할 홀(hole)의 종횡비는 더욱 커지고 있다.
실리콘 함유막의 다중 적층체에 고종횡비의 홀을 형성하기 위해서는, 실리콘 함유막이 식각 마스크(예컨대, 포토레지스트 또는 하드마스크)에 대해서는 높은 식각 선택비를 가지면서도, 다중 적층체를 이루는 서로 다른 성분의 실리콘 함유막들이 유사한 식각율(즉, 서로 다른 성분의 실리콘 함유막들이 서로에 대해 유사한 식각 선택비) 및 전체적으로 높은 식각율을 가질 것이 요구된다. 또한, 식각 부산물에 의하여 고종횡비의 홀이 막히는 현상이 생기거나 또는 보우잉(bowing) 현상이 생기지 않아야 한다.
실리콘 함유막의 다중 적층체에 고종횡비의 홀을 형성하는데 사용되는 식각 가스로서는, 불소화 탄화수소계(CxHyFz) 식각 가스가 알려져 있다(특허문헌 1, WO2014/104290). 특허문헌 1에서는, 사슬형 포화 불소화 탄화수소 화합물을 포함하는 식각 가스를 사용하여 실리콘 산화막 및 실리콘 질화막으로 이루어지는 다층막을 식각하는 방법이 개시되어 있다.
특허문헌 1에 개시된 사슬형 포화 불소화 탄화수소를 사용할 경우, 실리콘 질화막과 실리콘 산화막의 다층막을 식각 마스크에 대해서는 높은 선택비로 식각할 수는 있으나, 다층막을 구성하는 실리콘 질화막 및 실리콘 산화막간에 식각율 차이가 있어 고종횡비의 홀을 양호한 형성으로 하기 곤란하며, 또한, 전체적으로 식각율이 낮아 생산성이 저하되는 문제가 있다.
이러한 문제는 3D 낸드 플래시 메모리의 지속적인 고집적화를 가로막는 큰 장애가 되고 있다.
국제공개공보 WO2014/104290
본 발명은 이러한 종래 기술의 문제점을 해결하기 위한 것으로서, 실리콘 함유막의 다중 적층체에 고종횡비의 홀이나 트렌치를 형성함에 있어서, 실리콘 함유막의 다중 적층체를 식각 마스크에 대해 높은 선택비로 식각이 가능할 뿐만 아니라, 전체적인 식각율의 저하 없이 실리콘 질화막과 실리콘 산화막을 유사한 식각율로 식각하기 위한 방법 및 이를 사용하는 반도체 디바이스의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 또한 지구온난화지수(GWP)가 낮은 식각 가스를 사용하여 실리콘 함유막의 다중 적층체에 고종횡비의 홀을 식각을 행할 수 있는 식각 방법 및 이를 포함하는 반도체 디바이스 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 제1 양태에 따른 실리콘 함유막의 다중 적층체의 식각 방법은,
식각 장치의 공정 챔버내로 제1 실리콘 함유막 및 상기 제1 실리콘 함유막과 조성이 다른 제2 실리콘 함유막을 포함하는 다중 적층체가 형성된 기판을 도입하는 단계와,
상기 공정 챔버에 식각 가스를 공급하는 단계와,
상기 식각 가스를 플라즈마에 의해 활성화하여 상기 다중 적층체에 20:1 이상의 고종횡비 개구부를 식각하는 단계를 포함하며,
상기 식각 가스는, 불소(F), 질소(N) 및 산소(O) 원자를 가지되 탄소(C)원자를 가지지 않는 제1 식각 가스와, 적어도 탄소(C)와 불소(F) 원자를 가지는 제2 식각 가스를 포함하는 것을 특징으로 한다.
본 발명의 제2 양태에 따른 반도체 디바이스의 제조방법은,
제1 실리콘 함유막 및 상기 제1 실리콘 함유막과 조성이 다른 제2 실리콘 함유막의 다중 적층막을 기판상에 형성하는 단계와,
상기 다중 적층막상에 식각 마스크를 형성하는 단계와,
본 발명의 제1 양태에 따른 식각 방법에 의해 상기 다중 적층막을 식각하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 실리콘 함유막 다중 적층체에 양호한 수직 프로파일을 가지는 고종횡비의 홀을 형성할 수 있다. 또한, 식각 공정의 폐가스에 의한 지구 환경에의 영향 및 폐가스 처리 비용을 저감할 수 있다.
도 1a 및 1b는 본 발명의 일 실시예에 따른 식각 방법을 수행하기 위한 식각 장치의 모식도이다.
도 2는 본 발명의 일 실시예에 따른 식각 방법의 흐름도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법의 흐름도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
도 1a 및 1b는 본 발명의 일 실시예에 따른 식각 방법을 실시하기 위한 식각 장치(1)를 도시한다.
식각 장치(1)는, 다이렉트 플라즈마를 생성할 수 있는 용량 결합형 플라즈마(CCP; Capacitively Coupled Plasma) 장치로서, 플라즈마 방전을 통해 플라즈마(P)가 식각 장치(1)의 공정 챔버(10) 내에 직접 생성된다. 다만, 본 발명은 용량 결합형 플라즈마 장치로 한정되지 않으며, 플라즈마를 공정 챔버(10)내에 생성할 수 있는 한 다른 형태의 장치이어도 된다. 예컨대, 식각 장치(1)는 유도 결합형 플라즈마(ICP; Inductively Coupled Plasma) 장치이거나, 이들의 조합이어도 된다.
식각 장치(1)는, 전극의 역할을 겸하는 샤워 헤드(20) 및 샤워 헤드(20)에 연결된 RF 전원을 포함하며, RF 전원은 RF 생성기(30) 및 임피던스 매칭 네트워크(40, Impedance Matching Network: I.M.N.)를 포함한다.
식각 장치(1)의 샤워 헤드(20)는 공정 챔버(10) 내부의 상부에 배치되며, 식각 가스나 기타 가스를 공정 챔버(10) 내로 공급하는데 사용된다.
RF 생성기(30)는 RF 전원을 생성하고, 임피던스 매칭 네트워크(40)는 임피던스를 조절하여 플라즈마를 안정화한다.
도 1a 및 도 1b에 도시된 바와 같이, 식각 장치(1)는 처리 대상물인 기판(S)을 보유지지하는 스테이지(50)를 공정 챔버(10)내의 하부에 포함한다. 식각 장치(1)의 스테이지(50)는 접지되어, 접지 전극으로서 기능한다. 스테이지(50) 내부에는 열선(510) 또는 히터 전극 등이 배치되어, 기판(S)의 온도를 조절할 수 있다. 또한, 도 1a 및 1b에 도시하지 않았으나, 스테이지(50)는 식각 공정 동안 기판(S)을 고정할 수 있는 고정 수단(예컨대, 정전척 등)을 포함할 수 있다.
스테이지(50)가 접지된 상태에서, 샤워 헤드(20)에 소정의 파워의 RF 전원을 인가하면, 샤워헤드(20)와 스테이지(50) 사이에 강한 교번 전기장이 생성되어 플라즈마(P)가 생성된다. 다이렉트 CCP 형태의 식각 장치의 경우, RF 전원의 파워를 높이면 활성종의 농도가 높아져서, 식각 레이트가 커진다.
플라즈마(P)를 발생시키면, 식각 가스로부터 라디칼 이온, 전자, 자외선 등의 성분들이 생성된다. 이러한 라디칼과 이온, 전자, 자외선 등의 성분들 중 적어도 하나가 식각에 이용될 수 있다. 라디칼은 전기적으로 중성이고 이온은 전기적으로 극성을 갖는다. 그에 따라, 플라즈마(P)가 식각 공정에 이용되는 경우, 라디칼은 식각 대상을 화학적 식각에 의해 등방성으로 식각하고, 이온은 식각 대상을 물리적 식각에 의해 이방성으로 식각한다.
도 1a의 식각 장치(1)는 샤워 헤드(20)에 RF 전원을 연결하는 구조를 가지나, 식각 장치(1)는 이에 한정되지 않으며, 라디칼에 의한 화학적 식각 뿐만 아니라 플라즈마내의 이온의 물리적인 충돌에 의한 식각을 함께 행하기 위해, 도 1b에 도시한 바와 같이, 스테이지(50)에도 RF 전원 또는 DC 바이어스 전원이 추가적으로 연결될 수도 있다.
또한, 본 실시예의 식각 장치(1)는 ICP 장치가 복합된 형태를 가질 수도 있다. 이 경우, 식각 장치(1)에는 코일 안테나가 배치될 수 있고, 그러한 코일 안테나에 RF 전원이 연결될 수 있다. 또한, 본 실시예의 식각 장치(1)는 원격 플라즈마 장치가 결합한 형태를 가질 수도 있다.
이하, 도 2를 참조하여, 본 발명의 일 실시예에 따른 식각 방법을 설명한다.
도 2는 본 발명의 일 실시예에 따른 식각 방법의 흐름도이다. 도 2에 도시한 본 발명의 식각 방법은, 제1 실리콘 함유막 및 이와 조성이 다른 제2 실리콘 함유막을 포함하는 다중 적층체에 고종횡비의 홀(개구부)을 식각하기 위한 식각 가스로서, 불소(F), 질소(N) 및 산소(O) 원자를 가지되, 탄소(C) 원자를 함유하지 않는 제1 식각 가스와, 적어도 탄소(C) 및 불소(F) 원자를 가지는 제2 식각 가스를 함께 사용하는 것을 특징으로 한다.
제1 식각 가스는, 불소(F), 질소(N) 및 산소(O) 원자를 가짐으로써, 플라즈마에 의해 활성화되었을 때, 적어도 F 라디칼과 NO 라디칼을 생성할 수 있는 가스인 것이 바람직하다. 또한, 제1 식각 가스는 식각 공정동안 불화탄소계(CFx)의 내부식성 중합막을 형성하지 않도록 탄소(C) 원자를 포함하지 않는 가스인 것이 바람직하다. 예컨대, 제1 식각 가스는, 특히, F3NO인 것이 바람직하다.
제1 식각 가스는, 플라즈마에 의해 활성화되어 F 라디칼의 공급원으로서 기능한다. F 라디칼은 제1 실리콘 함유막으로서의 실리콘 질화막과 제2 실리콘 산화막으로서의 실리콘 산화막을 모두 식각하는 활성종으로서, 실리콘 질화막과 실리콘 산화막을 모두 높은 식각율로 식각한다.
또한, 제1 식각 가스는, 플라즈마에 의해 활성화되어 NO 라디칼의 공급원으로서 기능한다. NO 라디칼은 F 라디칼에 의한 실리콘 질화막의 식각 반응 에너지를 낮춤으로써, F 라디칼에 의한 실리콘 질화막의 식각율을 상대적으로 높이는 역할을 한다. 통상적으로, F 라디칼에 의한 실리콘 산화막의 식각율이 실리콘 질화막의 식각율보다 높은데, NO 라디칼이 F 라디칼에 의한 실리콘 산화막의 식각율은 저하시키지 않으면서, 실리콘 질화막의 식각율을 상대적으로 증가시키기 때문에, F 라디칼에 의한 실리콘 질화막과 실리콘 산화막의 식각율의 차이를 저감시킬 수 있으며, 이에 의해 이들간의 식각 선택비를 1에 가깝게(즉, 식각율이 유사하게) 할 수 있다.
즉, F 라디칼 및 NO 라디칼을 동시에 공급할 수 있는 식각 가스로서, F3NO를 사용함으로써, 제1 실리콘 함유막으로서의 실리콘 질화막과 제2 실리콘 함유막으로서의 실리콘 산화막을 선택비(SixNy/SiO2)를 1에 가깝게 하면서도 두 실리콘 함유막 모두를 높은 식각율로 식각할 수 있다.
또한, F 라디칼의 공급원과 NO 라디칼의 공급원을 서로 다른 식각 가스에 의해 공급하는 경우에 비해, 식각 장치의 구성을 간단하게 할 수 있으며, 식각 공정의 제어성을 향상시킬 수 있다.
특히, F3NO는, 종래 실리콘 함유막의 식각 가스로서 사용되던 CF4, C2F6 등(ITH 100년, CO2 기준으로 CF4의 지구 온난화 지수는 9,200 정도임)과 달리 지구 온난화 지수가 낮은 친환경적 식각 가스로서, 반도체 산업에서의 다량 사용으로 인한 지구 환경에의 영향을 최소화할 수 있다. 또한, 식각 공정후의 폐가스 중에는 분해되지 않은 과불화 물질이 매우 높은 조성비로 포함되어 있는데, 이러한 과불화물 식각 가스들은 안정한 물질로서 대기중에 매우 장기간 존재하기 때문에, 이러한 폐가스를 배출 허용기준치 이하로 처리하여 대기중으로 방출하여야 하며, 이에 많은 처리 비용이 필요하였다. 이에 비해, F3NO는 산, 알카리 수용액에서 쉽게 분해되어 폐가스 처리 비용을 크게 저감시킬 수 있다.
제2 식각 가스는, 플라즈마에 의해 활성화되어, 실리콘 질화막 및 실리콘 산화막의 다중 적층체에 고종횡비의 홀을 식각할 때, 홀의 측벽상에 불화탄소계(CFx) 중합체를 형성할 수 있는 불소화 탄화수소계 가스(CxHyFz)가 바람직하다.
이러한 불소화 탄화수소계 가스에 의해 홀의 측벽과 하드마스크(예컨대, 비정질 탄소계 하드마스크)상에 형성되는 불화탄소계 중합체는 일종의 보호층으로서 기능하여, 홀 측벽의 국부적인 영역들에서의 이온에 의한 측면 식각 또는 보잉을 방지하고 하드마스크의 데미지를 방지하여 홀의 깊이 방향 전체에 걸쳐서 홀의 폭을 일정하게 유지하고(즉, 홀의 수직 프로파일을 양호하게 하고), 홀 식각후의 변형을 방지할 수 있다.
제2 식각 가스로서의 불소화 탄화수소계(CxHyFz, x가 2내지 4이고, y는 0내지 4, z는 4내지 8) 가스는 C/F 비(x/z; 탄소원자수와 불소원자수의 비)가 0.5 이상인 것이 바람직하다. 이에 의해, 식각반응과 경합하여 일어나는 불화탄소계 중합체의 형성을 상대적으로 촉진함으로써, 고종횡비 식각에 있어서의 홀의 형상 변형을 효과적으로 저감할 수 있다. 다만, x가 5 이상이면, 고종횡비 홀의 입구 부분이 탄소계 중합체에 의해 좁아져 홀의 형상이 악화되기 쉬워지므로, x는 2내지 4 이하인 것이 바람직하다. 또한, C/F비가 너무 커지면, 상대적으로 식각 성능이 감소하므로, C/F비는 4 이하인 것이 바람직하다.
즉, 제2 식각 가스로서 불소화 탄화수소계 가스를 사용할 경우, 탄소계 중합체의 형성과 F 라디칼에 의한 식각 성능의 밸런스를 고려하여, x가 2~4이고, C/F비가 0.5~4인 불소화 탄화수소계 가스를 사용하는 것이 바람직하며, x가 2~4이며, 플라즈마에 의해 분해된 단편(라디칼)의 C/F비가 1인 불소화 탄화수소계 가스를 사용하는 것이 더욱 바람직하다.
예컨대, 제2 식각 가스로서 헥사플루오로프로판(C3H2F6), 헥사플루오로부텐(C4H2F6), 옥타플루오로부탄(C4H2F8), 헥사플루오로부탄(C4H4F6), 트리플루오로프로판(C3H5F3), 테트라플루오로부탄(C4H6F4), 트리플루오로부탄(C4H7F3), 디플루오로프로판(C3H6F2), 디플루오로부탄(C4H8F2), 플루오로프로판(C3H7F), 플루오로부탄(C4H9F), 플루오로메틸프로판(C4H9F) 등과 같은 사슬형 불소화 탄화수소계 가스, 옥타플루오로사이클로펜텐(C5F8), 헥사플루오로벤젠(C6F6)과 같은 고리형 불소화 탄소계 가스를 들 수 있다. 이 중 플라즈마에 의해 분해된 단편의 C:F=1:1인 헤테로원자를 포함하는 사슬형 불소화 탄화수소가스나 헥사플루오로벤젠이 가장 바람직하다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 식각 방법은, 제1 실리콘 함유막 및 이와 조성이 다른 제2 실리콘 함유막을 포함하는 다중 적층체가 형성된 기판을 게이트 밸브(미도시)를 통해 식각 장치(1)의 공정 챔버(10)내로 반입하여, 식각 장치(1)내의 스테이지(50)상에 재치한다(S01). 여기서, 기판(S)에 형성된 제1 실리콘 함유막은 실리콘 질화막(SixNy)을 포함하며, 제2 실리콘 함유막은 실리콘 산화막(SiO2)을 포함한다. 다만, 본 발명의 식각 방법은 이에 한정되지 않으며, 다른 실리콘 함유막(예컨대, 비정질 실리콘막, 폴리 실리콘막, 실리사이드막 등)을 포함할 수 있다.
이어서, 공정 챔버(10)내로 제1 식각 가스로서 F3NO와 제2 식각 가스로서 불소화 탄화수소계 가스를 소정의 유량비로 샤워 헤드(20)를 통해 별도로 공급한다(S02). 제1 식각 가스와 제2 식각 가스의 유량비는 3~5:0.5~2인 것이 바람직하다.
예컨대, 본 실시예에서는 F3NO를 40sccm의 유량으로 공급하고, 불소화 탄화수소계 가스로서 1,1,1-트리플루오로프로판(C3H5F3)를 10sccm의 유량으로 공급하였다. 즉, 제1 식각 가스와 제2 식각 가스의 공급유량비를 4:1로 하여 공급하였다. 불소화 탄화수소계 가스로서, 탄소 함유량(x)이 더 큰 테트라플루오로부탄(C4H6F4)를 사용할 경우에는, 상대적으로 제2 식각 가스의 공급 유량을 감소시키는 것이 바람직하다. 예컨대, 8sccm 정도로 낮추는 것이 바람직하다. 이를 통해, 실리콘 함유막 다중 적층체의 전체적인 식각 속도를 높게 유지하면서, 식각되는 고종횡비 홀의 수직 프로파일을 양호하게 유지할 수 있다.
다만, 본 발명은 이러한 유량비에 한정되지 않으며, 제2 식각 가스로서 어떤 가스를 사용하는가에 따라 식각속도 및 홀의 수직 프로파일에의 영향을 고려하여 최적화된 다른 유량비를 선택할 수 있다.
제1 식각 가스 및 제2 식각 가스를 공급하는 단계(S02)에서는, 이들 식각 가스이외에 F 라디칼의 농도를 제어하기 위해 수소(H)를 함유하는 가스를 함께 공급하여도 된다. 수소(H)를 함유하는 가스로는, H2, HBr 등을 들 수 있으나, 이에 한정되는 것은 아니다.
또한, 식각 가스와 함께 아르곤 등의 불활성 가스를 함께 공급하여도 된다. 불활성 가스로서는 아르곤이 가장 바람직하나, 이에 한정되지 않으며, 다른 불활성 가스를 사용하여도 된다. 이러한 불활성 가스의 사용을 통해 식각 가스의 식각 성능을 조절할 수 있다. 즉, 아르곤 가스를 함께 사용하면 이온 충돌이 증가하여 물리적 식각에 의한 식각 속도 및 이방성이 향상되며, Ar+ 이온빔이 실리콘 함유막의 실리콘 원자들 사이의 결합을 파괴하여 식각 가스의 활성종과의 반응의 활성화 에너지(activation energy)를 낮추므로, 활성종에 의한 화학적 식각 속도도 향상시킬 수 있다.
불소화 탄화수소계(CxHyFz, x가 2내지 4이고, y는 0내지 4, z는 4 내지 8) 식각 화합물 중 일부는 실온, 대기압에서 가스상이다. 비-가스상(즉, 액체)의 경우 이의 가스 형태는 직접 기화와 같은 통상적인 기화단계를 통해 화합물을 기화시킴으로써 또는 불활성가스(N2, Ar, He)로 버블링시킴으로써 형성될 수 있다. 비-가스상 식각 화합물은 액체상태로 공급될 수 있으며, 여기서 이는 반응기 내에 도입되기 전에 기화된다.
이어서, 적정 압력 및 온도 조건하에서 식각 장치(1)에 RF 생성기(30)를 통해 적정 파워를 인가함으로써, 공정 챔버(10)내에 다이렉트 플라즈마를 생성한다(S03). 본 발명의 실시예에 있어서는 식각 가스로서 F3NO 및 불소화 탄화수소계 가스가 함께 사용되므로, 공정 챔버(10)내에 생성된 다이렉트 플라즈마내에는 F, F2, FNO, NO, CFx 등의 라디칼이 생성된다.
본 실시예에서는, 식각 가스를 다이렉트 플라즈마에 의해 활성화하는 것으로 설명하였으나, 본 발명은 이에 한정되지 않으며, 원격 플라즈마에 의한 활성화를 선택적으로 또는 조합하여 사용할 수 있다.
공정 챔버(10)내에 생성된 다이렉트 플라즈마내의 라디칼은 스테이지(50)에 재치된 기판(S)상의 제1 실리콘 함유막 및 제2 실리콘 함유막과 반응하여 식각 대상인 실리콘 함유막의 다중 적층체를 식각 마스크에 대해 선택적으로 식각한다(S04). 식각 마스크로서는 포토레지스트, 아몰퍼스 카본막, 스핀도포형 카본막 등을 들 수 있으며, 본 발명의 식각 방법에 의하면, 이러한 식각 마스크에 대한 실리콘 함유막의 선택비를 4 이상으로 높게 할 수 있다.
본 발명의 실시예의 식각방법에 의하면, 제1 실리콘 함유막으로서의 실리콘 질화막 및 제2 실리콘 함유막으로서의 실리콘 산화막을 유사한 선택비로 식각할 수 있으므로, 고종횡비 홀의 수직 프로파일을 양호하게 할 수 있다. 즉, 본 발명의 일 실시예의 식각방법에 의하면, 종횡비가 20:1 이상인 고종횡비의 홀을 양호한 수직 프로파일로 형성할 수 있다.
이하, 도 3을 참조하여, 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법에 대하여 설명한다.
본 발명의 일 실시예에 따른 반도체 디바이스의 제조방법은, 기판상에 제1 실리콘 산화막으로서의 실리콘 질화막과 제2 실리콘 산화막으로서의 실리콘 산화막을 교대로 적층하여 형성하는 단계(S11)를 포함한다. 실리콘 질화막 및 실리콘 산화막의 적층단수는 각각 2층 이상이며, 각각 64층 이상이 바람직하며, 각각 128층 이상이 더 바람직하다. 다만, 본 발명은 실리콘 질화막 및 실리콘 산화막의 적층단수에 한정되지 않는다.
단계(S11)에서 실리콘 질화막과 실리콘 산화막은, CVD법 또는 ALD 법에 의해 형성되는 것이 바람직하나 이에 한정되는 것은 아니다.
이어서, 실리콘 질화막과 실리콘 산화막의 다중 적층체상에 식각 마스크를 형성한다(S12). 여기서 식각 마스크는, 포토레지스트 또는 하드마스크(Hardmask)일 수 있으며, 마스크로서의 기능을 위해 충분한 두께로 형성된다. 하드마스크는, 아몰퍼스 카본막 또는 스핀도포형 카본막을 포함할 수 있다.
이어서, 상술한 본 발명에 따른 식각 방법을 사용하여, 실리콘 함유막 다중 적층체를 식각 마스크에 대해 선택적으로 식각하여, 고종횡비의 홀을 형성한다(S13).
이상 설명한 바와 같이, 본 발명에 의하면, 실리콘 함유막 다중 적층체에 양호한 수직 프로파일을 가지는 고종횡비의 홀을 형성할 수 있다. 또한, 식각 공정의 폐가스에 의한 지구 환경에의 영향 및 폐가스 처리 비용을 저감할 수 있다.
10 공정 챔버
20 샤워 헤드
30 RF 생성기
40 임피던스 매칭 네트워크
50 스테이지

Claims (13)

  1. 실리콘 함유막의 다중 적층체의 식각 방법으로서,
    식각 장치의 공정 챔버내로 제1 실리콘 함유막 및 상기 제1 실리콘 함유막과 조성이 다른 제2 실리콘 함유막을 포함하는 다중 적층체가 형성된 기판을 도입하는 단계와,
    상기 공정 챔버에 식각 가스를 공급하는 단계와,
    상기 식각 가스를 플라즈마에 의해 활성화하여 상기 다중 적층체에 20:1 이상의 고종횡비 개구부를 식각하는 단계를 포함하며,
    상기 식각 가스는, 불소(F), 질소(N) 및 산소(O) 원자를 가지되 탄소(C)원자를 가지지 않는 제1 식각 가스와, 적어도 탄소(C) 및 불소(F) 원자를 가지는 제2 식각 가스를 포함하는 것을 특징으로 하는 실리콘 함유막의 다중 적층체의 식각 방법.
  2. 제1항에 있어서,
    상기 제1 식각 가스는, F3NO를 포함하는 것을 특징으로 하는 실리콘 함유막의 다중 적층체의 식각 방법.
  3. 제1항에 있어서,
    상기 제2 식각 가스는, CxHyFz의 화학식으로 표시되는 불소화 탄화수소계 식각가스를 포함하는 것을 특징으로 하는 실리콘 함유막의 다중 적층체의 식각 방법.
  4. 제3항에 있어서,
    상기 불소화 탄화수소계 식각가스는, x가 2~4이며, C와 F의 비(x:z)가 0.5~4인 것을 특징으로 하는 실리콘 함유막의 다중 적층체의 식각 방법.
  5. 제4항에 있어서,
    상기 불소화 탄화수소계 식각가스는, 헥사플루오로프로판(C3H2F6), 헥사플루오로부텐(C4H2F6), 옥타플루오로부탄(C4H2F8), 헥사플루오로부탄(C4H4F6), 트리플루오로프로판(C3H5F3), 테트라플루오로부탄(C4H6F4), 트리플루오로부탄(C4H7F3), 디플루오로프로판(C3H6F2), 디플루오로부탄(C4H8F2), 플루오로프로판(C3H7F), 플루오로부탄(C4H9F), 플루오로메틸프로판(C4H9F), 옥타플루오로사이클로펜텐(C5F8), 및 헥사플루오로벤젠(C6F6)로 이루어진 군으로부터 선택된 하나 이상의 가스인 것을 특징으로 하는 실리콘 함유막의 다중 적층체의 식각 방법.
  6. 제5항에 있어서,
    상기 불소화 탄화수소계 식각가스는, 트리플루오로프로판(C3H5F3), 테트라플루오로부탄(C4H6F4), 또는 헥사플루오로벤젠(C6F6)을 포함하는 것을 특징으로 하는 실리콘 함유막의 다중 적층체의 식각 방법.
  7. 제1항에 있어서,
    상기 공정 챔버에 상기 식각 가스를 공급하는 단계에서는, 수소 원자를 포함하는 제3 가스를 공급하는 것을 특징으로 하는 실리콘 함유막의 다중 적층체의 식각 방법.
  8. 제1항에 있어서,
    상기 공정 챔버에 상기 식각 가스를 공급하는 단계에서는, 헬륨, 아르곤, 네온, 크립톤 및 크세논으로 이루어지는 불활성 가스군에서 선택되는 적어도 하나의 불활성 가스를 공급하는 것을 특징으로 하는 실리콘 함유막의 다중 적층체의 식각 방법.
  9. 제1항에 있어서,
    상기 공급하는 단계에서는, 상기 제1 식각 가스와 상기 제2 식각 가스는 3~5:0.5~2의 유량비로 공급되는 것을 특징으로 하는 실리콘 함유막의 다중 적층체의 식각 방법.
  10. 제1항에 있어서,
    상기 식각하는 단계에서는, 다이렉트 플라즈마에 의해 상기 식각 가스를 활성화시 것을 특징으로 하는 실리콘 함유막의 다중 적층체의 식각 방법.
  11. 제1항에 있어서,
    상기 공급하는 단계에서는, 원격 플라즈마에 의해 활성화된 상기 식각 가스를 공급하는 것을 특징으로 하는 실리콘 함유막의 다중 적층체의 식각 방법.
  12. 제1항에 있어서,
    상기 제1 실리콘 산화막은 실리콘 질화막이며, 상기 제2 실리콘 산호막은 실리콘 산화막인 것을 특징으로 하는 실리콘 함유막의 다중 적층체의 식각 방법.
  13. 제1 실리콘 함유막 및 상기 제1 실리콘 함유막과 조성이 다른 제2 실리콘 함유막의 다중 적층막을 기판상에 형성하는 단계와,
    상기 다중 적층막상에 식각 마스크를 형성하는 단계와,
    제1항 내지 제3항 중 어느 한 항의 식각 방법에 의해 상기 다중 적층막을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
KR1020210026656A 2021-02-26 2021-02-26 실리콘 함유막의 다중 적층체의 식각 방법 및 이를 포함하는 반도체 디바이스의 제조방법 KR20220122260A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210026656A KR20220122260A (ko) 2021-02-26 2021-02-26 실리콘 함유막의 다중 적층체의 식각 방법 및 이를 포함하는 반도체 디바이스의 제조방법
PCT/KR2022/001389 WO2022182006A1 (ko) 2021-02-26 2022-01-26 실리콘 함유막의 다중 적층체의 식각 방법 및 이를 포함하는 반도체 디바이스의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210026656A KR20220122260A (ko) 2021-02-26 2021-02-26 실리콘 함유막의 다중 적층체의 식각 방법 및 이를 포함하는 반도체 디바이스의 제조방법

Publications (1)

Publication Number Publication Date
KR20220122260A true KR20220122260A (ko) 2022-09-02

Family

ID=83048362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210026656A KR20220122260A (ko) 2021-02-26 2021-02-26 실리콘 함유막의 다중 적층체의 식각 방법 및 이를 포함하는 반도체 디바이스의 제조방법

Country Status (2)

Country Link
KR (1) KR20220122260A (ko)
WO (1) WO2022182006A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014104290A1 (ja) 2012-12-27 2014-07-03 日本ゼオン株式会社 ドライエッチング方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI642809B (zh) * 2013-09-09 2018-12-01 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 用蝕刻氣體蝕刻半導體結構的方法
US10607850B2 (en) * 2016-12-30 2020-03-31 American Air Liquide, Inc. Iodine-containing compounds for etching semiconductor structures
US11075084B2 (en) * 2017-08-31 2021-07-27 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Chemistries for etching multi-stacked layers
US10410878B2 (en) * 2017-10-31 2019-09-10 American Air Liquide, Inc. Hydrofluorocarbons containing —NH2 functional group for 3D NAND and DRAM applications
US10529581B2 (en) * 2017-12-29 2020-01-07 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude SiN selective etch to SiO2 with non-plasma dry process for 3D NAND device applications

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014104290A1 (ja) 2012-12-27 2014-07-03 日本ゼオン株式会社 ドライエッチング方法

Also Published As

Publication number Publication date
WO2022182006A1 (ko) 2022-09-01

Similar Documents

Publication Publication Date Title
JP6527214B2 (ja) エッチング耐性ポリマー層を堆積させる方法及びパターンエッチング構造の製造方法
US11410860B2 (en) Process chamber for etching low k and other dielectric films
US6833325B2 (en) Method for plasma etching performance enhancement
JP3252518B2 (ja) ドライエッチング方法
US9502258B2 (en) Anisotropic gap etch
KR101029947B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
KR101160102B1 (ko) 가스 화학물 및 탄화 수소 첨가의 주기적 조절을 이용하는 플라즈마 스트리핑 방법
CN101911263B (zh) 蚀刻高纵横比接触的方法
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
CN101131927A (zh) 增强等离子体蚀刻性能的方法
JP3336975B2 (ja) 基板処理方法
TW201436033A (zh) 利用採用非腐蝕性蝕刻劑之電漿蝕刻腔室之二氧化矽－多晶矽多層堆疊蝕刻
CN1723549B (zh) 增强等离子体蚀刻性能的方法
TWI822631B (zh) 在選擇性地蝕刻氮化矽間隔物期間改進輪廓控制之方法
JPH10116824A (ja) 高いポリシリコン選択性を有するメタルシリサイドエッチング方法
US6955964B2 (en) Formation of a double gate structure
KR20220126045A (ko) 실리콘 함유막의 다중 적층체의 식각 방법 및 이를 포함하는 반도체 디바이스의 제조방법
KR20220122260A (ko) 실리콘 함유막의 다중 적층체의 식각 방법 및 이를 포함하는 반도체 디바이스의 제조방법
JP2023530554A (ja) 等方性窒化ケイ素の除去
KR102594634B1 (ko) 실리콘 함유막의 에칭 방법 및 이를 포함한 반도체 디바이스의 제조방법
JP7493378B2 (ja) エッチング処理方法及び基板処理装置
WO2000026954A1 (en) Method of reducing stop layer loss in a photoresist stripping process using hydrogen as a fluorine scavenger