JPH10116824A - 高いポリシリコン選択性を有するメタルシリサイドエッチング方法 - Google Patents

高いポリシリコン選択性を有するメタルシリサイドエッチング方法

Info

Publication number
JPH10116824A
JPH10116824A JP9196306A JP19630697A JPH10116824A JP H10116824 A JPH10116824 A JP H10116824A JP 9196306 A JP9196306 A JP 9196306A JP 19630697 A JP19630697 A JP 19630697A JP H10116824 A JPH10116824 A JP H10116824A
Authority
JP
Japan
Prior art keywords
etching
substrate
plasma
power level
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9196306A
Other languages
English (en)
Inventor
Hui-Ing Tsai
ツァイ フェイ−イン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH10116824A publication Critical patent/JPH10116824A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Abstract

(57)【要約】 【課題】 メタルシリサイド層とポリシリコン層とを備
えるポリサイド構造体を、実質的に異方的に且つ高いエ
ッチング選択性でエッチングする。 【解決手段】 基板をプラズマ領域に配置し、このプラ
ズマ領域に、Ｃｌ2と、Ｏ2と、Ｎ2とを備えるプロセス
ガスを導入する。このプロセスガスからプラズマを生成
し、ポリシリコン層をエッチングする第２の速度よりも
高い第１の速度でメタルシリサイド層を選択的にエッチ
ングしつつ、メタルシリサイド層とポリシリコン層に対
して実質的に異方的なエッチングを与える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体基板の処理
中にメタルシリサイド層をエッチングするための方法に
関する。
【０００２】
【従来の技術】集積回路の製造工程では、高融点金属の
珪化物（シリサイド）、例えば、タングステンシリサイ
ド、タンタルシリサイド、チタンシリサイドやモリブデ
ンシリサイド等を用いて、半導体基板上に形成されたデ
バイス同士を電気的に接続するための、高密度、高速、
高電導のインターコネクト（相互接続）の表面形状部や
ラインを形成する。例えば、ＷＳｉX層を二酸化珪素の
上に堆積し、集積回路のためのゲート電極として機能さ
せることができる。しかし、珪化物（シリサイド）と酸
化物（オキサイド）の界面では、ＳｉＯ2層から金属珪
化物（メタルシリサイド）へ珪素が拡散することによ
り、許容できない程度の高い電気抵抗を有するようにな
る。メタルシリサイド層に対する拡散の問題を低減する
ために、「ポリサイド」スタックが開発された。図１ａ
を参照すれば、代表的な半導体基板２０は、高融点金属
珪化物層２２ａ、２２ｂを備え、これらは、ドープポリ
シリコン層ないしノンドープポリシリコン層２４ａ、２
４ｂの上に堆積したものである。ポリサイド構造体は、
基板２０上の二酸化珪素層２６ａ、２６ｂの上に形成さ
れ、優れた界面特性を有する低電気抵抗の相互接続部
（インターコネクト）を提供する。
【０００３】ポリサイドインターコネクトを作製する従
来からの方法では、ポリシリコン層２４の上に金属珪化
物層２２を堆積させる。例えば、Telford らの米国特許
第５，５００，２４９号では、六弗化タングステンとジ
クロロシランのプラズマ励起化学気相堆積（ＰＥＣＶ
Ｄ：plasma enhanced chemical vapor deposition）に
より、ポリシリコン上にＷＳｉXを堆積させる化学気相
堆積（ＣＶＤ）プロセスが開示されている。金属珪化物
層２２を堆積させた後、従来からのフォトリソグラフィ
ープロセスを用いて、ポリサイド層の上にフォトレジス
ト層を塗布し、光に曝露して所望のインターコネクト表
面形状のパターンを形成する。パターニングされたレジ
スト３０は、従来のエッチングプロセスで用いるポリサ
イド構造体のエッチングのためのマスクとして機能し、
図１ｂに示されるように、所望の形状にエッチングされ
た表面形状４０を与える。その後、堆積プロセスとエッ
チングプロセスを繰り返すことにより、図１ｃ、図１ｄ
に示されるように、更にポリサイドスタックの各層を形
成することができる。
【０００４】従来からのエッチングプロセスでは、ハロ
ゲン含有ガスの、マイクロ波又は容量によるプラズマを
用いて、ポリサイドスタックをエッチングしている。通
常用いられる弗素化エッチャントガスにはＣＦ4、ＳＦ6
及びＮＦ3が含まれ、塩素含有エッチャントガスにはＣ
ｌ2やＢＣｌ3が含まれ、臭素含有ガスにはＨＢｒが含ま
れる。従来からのエッチングプロセスの問題点の１つ
に、メタルシリサイドをエッチングする場合に、ポリシ
リコンに対する選択性を高めつつ同時に、異方的なエッ
チング表面形状プロファイルを形成することが、比較的
困難なことがある。
【０００５】エッチング選択比は、メタルシリサイド層
２４のエッチング速度の、下方のポリシリコン層２２の
エッチング速度に対する比である。図１ｃに模式的に例
示されているような非平坦で非常に込み入った立体形状
を有するポリサイド構造体に対して、エッチング選択比
が高いことが特に望ましい。このような構造体では、共
形なメタルシリサイド層２２ｂのうち矢印Ａで示される
ようなエッチング表面形状とエッチング表面形状の間の
部分の方が、メタルシリサイド層２２ｂのうち矢印Ｂで
示されるようなエッチング表面形状の上部上の部分より
も厚くなっている。従って、エッチングプロセス中のあ
る時刻では、部分Ｂにおいてはメタル層をエッチングで
貫通してその下のポリシリコン層のエッチングが開始し
ているが、そのとき部分Ａでは、厚いメタルシリサイド
層２２はまだエッチングを受けている最中である。係る
効果を得るには、部分Ｂにおいてポリシリコン層２４ｂ
のエッチングがシリサイド層のエッチング速度に較べて
十分ゆっくりと進み、部分Ａの込み入ったメタルシリサ
イド層２２ｂの厚い部分のエッチングが完了する前に、
部分Ｂのポリシリコン層２４ｂ全部がエッチングされき
っていないことが要求される。従って、メタルシリサイ
ド層２２のエッチングが、ポリシリコン層２４のエッチ
ングに較べて速い速度で為されることが望ましい。
【０００６】異なる材料に対して、材料の相違に対する
プロセスガスの化学反応性の相違に応じて異なるエッチ
ング速度でエッチングするような組成のプロセスガスを
用いることにより、高いエッチング選択比が得られる。
しかし、ポリシリコンに対する高い選択比で、メタルシ
リサイドをエッチングすることは非常に困難であり、そ
れは、両方の材料とも珪素原子を含んでおり、従来から
用いられているほとんどのエッチャントプラズマがこの
珪素部分をエッチングしてガス状のＳｉＣｌXやＳｉＦX
を生成するからである。従って、エッチャントプラズマ
が、両者を化学的に区別しメタルシリサイド層２２の方
をポリシリコン層２４よりも高い速度で優先的にエッチ
ングすることは、困難である。また、ＥＣＲプロセスや
マイクロ波プラズマプロセス等のもっと化学反応性の高
いプラズマエッチングプロセスでは、エッチャントの分
離を更に進めて化学反応性を高くし、下記の如くシリサ
イド層を等方的にエッチングしてしまう。
【０００７】また、ポリサイドのスタックをエッチング
し異方的にエッチングした表面形状４０を形成すること
により、メタシリサイド層とポリシリコン層を実質的に
垂直にエッチングし、真っ直ぐな側壁４８を有する表面
形状を与えることが望ましい。エッチング表面形状の側
壁４８でエッチングが過剰に進むと、内向き又は外向き
に傾斜した壁となる有害な結果を与えることになる。あ
る種の異方性エッチングは、エッチャントガス中の分解
種同士が結合して複合的なポリマー副生成物を生成する
場合に生じ、これがエッチングされたばかりの表面形状
の４０の側壁に「パッシベーション」層として堆積し側
壁４８をこれ以上エッチングしないように制限する働き
をする。更に代表的には、異方的エッチングを得るに
は、（基板２０に対して垂直な電界にプラズマを作用さ
せることにより）指向性の強い運動エネルギーをエッチ
ャントプラズマ内の荷電種に与え、これにより、プラズ
マ種がエネルギーを得て縦のエッチング方向で入射し基
板材料を取り去る。しかし、異なる材料に対して高いエ
ネルギーを与えられたプラズマにより同じエッチング速
度でスパッタエッチングをすれば、エッチング選択性を
全く又はほとんど制御できなくなる。このような理由か
ら、メタルシリサイドとポリシリコンのエッチングに関
して、高いエッチング選択比で異方性エッチングを得る
ことは困難である。
【０００８】
【発明が解決しようとする課題】従って、ポリサイド構
造体を高いエッチング選択比でエッチングするためのエ
ッチングプロセスを有することが望ましく、特に、メタ
ルシリサイド層をポリシリコンよりも速いエッチング速
度でエッチングするためのエッチングプロセスが望まし
い。更に、このエッチングプロセスが実質的に異方的な
エッチングを与え、また、基板表面全面にわたって均一
なエッチング速度を与えることが望ましい。
【０００９】
【課題を解決するための手段】本発明は、メタルシリサ
イド層とポリシリコン層とを備えるポリサイド構造体
を、実質的に異方的に且つ高いエッチング選択性でエッ
チングするための方法に関する。この方法では、基板を
プラズマ領域に配置し、このプラズマ領域に、Ｃｌ
2と、Ｏ2と、Ｎ2とを備えるプロセスガスを導入する。
このプロセスガスからプラズマを生成し、ポリシリコン
層をエッチングする第２の速度よりも高い第１の速度で
メタルシリサイド層を選択的にエッチングしつつ、メタ
ルシリサイド層とポリシリコン層に対して実質的に異方
的なエッチングを与える。
【００１０】エッチャントプラズマの形成には、誘導プ
ラズマ源（ソース）と容量プラズマ源（ソース）の組み
合わせを用いることが好ましく、例えば、インダクタコ
イルとプロセス電極とを備えたプロセスチャンバの如き
である。Ｃｌ2と、Ｏ2と、Ｎ2とを備えるプロセスガス
はチャンバ内でイオン化してプラズマイオンを生成し、
これは、（ｉ）ＲＦ電流を第１の電力レベルでインダク
タコイルに印加し、（ｉｉ）ＲＦ電圧を第２の電力レベ
ルでプロセス電極に印加することにより、エネルギーを
もって基板上に入射する。第１の電力レベルと第２の電
力レベルの比である電力比Ｐｒを選択して、ポリシリコ
ン層に対する高い選択性をもってメタルシリサイド層を
エッチングしつつ、これら両方の層を実質的に異方的に
エッチングする。
【００１１】メタルシリサイドのエッチング速度がポリ
シリコンのエッチング速度の少なくとも１．２倍となる
ように、且つ、メタルシリサイド層とポリシリコン層が
エッチングを受けて形成された表面形状の側壁が、基板
表面に対して少なくとも約８８゜の角をなすように、プ
ラズマのガス組成と電力比Ｐｒを選択することが好まし
い。Ｏ2：Ｎ2の体積流量比が約０．２５：１〜約５：１
であり、Ｃｌ2の体積流量の、Ｏ2及びＮ2の合計の体積
流量に対する比が、約５：１〜約２０：１となることが
好ましい。更に好ましくは、第１の電力レベルと第２の
電力レベルの比である電力比Ｐｒを、約０．１：１〜約
１００：１とする。
【００１２】
【発明の実施の形態】本発明のエッチングプロセスは、
図１ａ〜１ｄに示されるようなメタルシリサイド層２２
ａ、２２ｂをその下のポリシリコン層２４ａ、２４ｂの
上に備えるポリサイドスタックを有する基板２０に対し
て、高いエッチング選択性、良好なエッチング速度及び
異方性エッチングでエッチングするために有用である。
基板２０は、あらゆる材料製であってよく、例えば、ガ
ラス、セラミック、メタル、ポリマー等、又はシリコン
ウエハやガリウム砒素ウエハ等の半導体ウエハであって
もよい。基板２０上のメタルシリサイド層２２は代表的
には、例えばタングステンシリサイド、タンタルシリサ
イド、チタンシリサイド、モリブデンシリサイドを、厚
さ約５００オングストローム〜１００００オングストロ
ームで備えている。メタルシリサイド層２２の下のポリ
シリコン層２４も、代表的には厚さ約５００オングスト
ローム〜１００００オングストロームである。このポリ
サイドスタックは、厚さ約１０００オングストロームの
二酸化珪素層２６の上に堆積している。
【００１３】メタルシリサイド層２２及びポリシリコン
層２４はエッチングを施されて、基板２０上に電気相互
接続（インターコネクト）ラインを形成する。代表的に
は、デュポン社の「ＲＩＳＴＯＮ」等のフォトレジスト
３０を、厚さ約０．４〜約１．３ミクロンでメタルシリ
サイド層２２の上に塗布し、従来からのリソグラフプロ
セス、即ち所望の表面形状４０の配置に応じたマスクを
介した光のパターンにレジスト３０を曝露して、メタル
シリサイド層及びポリシリコン層にエッチングで形成し
ようとする表面形状４０を画する。エッチング表面形状
４０のサイズは、代表的には、約０．２〜約１０ミクロ
ンであり、更に代表的には、約０．４〜２ミクロン、表
面形状間の間隔は代表的には約０．２〜１０ミクロンで
ある。エッチングプロセス中は、ポリマーパッシベーシ
ョン堆積物４４が、以下に説明するように、エッチング
表面形状４０の側壁４８上に形成する。
【００１４】メタルシリサイド層２２及びポリシリコン
層２４のエッチングは、例えば図２に模式的に例示され
ているような、米国カリフォルニア州サンタクララのア
プライドマテリアルズ社から市販されている「ＤＰＳ」
チャンバ等のプロセスチャンバ５０において行われる。
このプロセスチャンバ５０は、１９９６年２月２日出願
の米国特許出願第０８／５９７，４４５号、標題「ハイ
ブリッド形コンダクタ及び多半径ドーム天井部を有する
ＲＦプラズマリアクタ」や、１９９３年２月１５日出願
の米国特許出願第０８／３８９，８８９号にも記載され
ている。ここに示すプロセスチャンバ５０の特定の具体
例は、半導体基板２０の処理用に適したものであるが、
発明を例示するためだけに与えられるものであり、本発
明の範囲を制限するものではない。例えば、本発明のエ
ッチングプロセスは、あらゆる基板のエッチングに用い
ることができ、また、半導体製造以外の製造プロセスに
用いることができる。
【００１５】本プロセスを行うに際し、チャンバ５０を
１トール未満の圧力に脱気し、基板２０をチャンバ内の
プラズマ領域５５内に配置する。エッチングプロセスの
最中は、機械式チャックや静電チャックを用いて基板２
０を保持してもよく、このとき静電チャックではグルー
ブを備え、その中にヘリウム等のクーラントガスが保持
され基板２０の温度を調節する。支持体５２の少なくと
も一部は導電性であり、プロセスカソード電極６０とし
て作用する。カソード電極６０は、アノード電極６５と
して作用するアースされたチャンバ５０の側壁と共に、
プラズマ領域６５内のプロセス電極を成す。
【００１６】プロセスガスが、基板２０の周りを囲むよ
うに配置されたガスディストリビュータ７０を介してチ
ャンバ５０内に導入され、チャンバの圧力は約０．１〜
約１００ミリトール、更に典型的には２〜２０ミリトー
ルに維持される。電界をプラズマ領域５５内に結合させ
るプラズマジェネレータを用いて、プロセスガスからプ
ラズマを生成させる。プラズマジェネレータは、インダ
クタコイル７５をプロセスチャンバ５０に隣接して備え
ていてもよく、これは、コイル電力供給器７６により電
力が与えられれば、チャンバ内に誘導電界を形成する能
力を有している。好ましくは、第１の電力レベルでＲＦ
電流がインダクタコイル７５に印加され、この第１の電
力レベルは好ましくは約２００ワット〜約２０００ワッ
トである。
【００１７】インダクタコイルに加えて、電極電力供給
器７８により電力が供給されるカソード電極６０及びア
ノード電極６５を用いて、プロセスチャンバ５０内に容
量電界を発生させる。代表的には約１００〜約２０００
ワットのバイアス電力レベルでＲＦ電圧をカソード電極
６０に印加し、アノード電極６５はアースされる。容量
電界は、基板２０の面に垂直であり、誘導により形成し
たプラズマ種を基板の方へと加速して、垂直方向の指向
性高く異方性エッチングを基板に施す。プロセス電極６
０、６５及び／又はインダクタコイル７５に印加するＲ
Ｆ電圧の周波数は、代表的には、約５０ｋＨｚ〜約６０
ＭＨｚであり、更に代表的には約１３．５６ＭＨｚであ
る。
【００１８】最適なエッチングの性質を得るために、疑
似遠隔プラズマ領域５５を有するチャンバ５０を用いる
ことが好ましい。この疑似遠隔プラズマ領域５５は、
（ｉ）基板２０と、（ｉｉ）基板に隣接するチャンバ側
壁８０と、（ｉｉｉ）基板の上約１００ｍｍ〜約１７５
ｍｍ（４〜７インチ）の高さＨに頂点を有するチャンバ
の天井部８５とにより仕切られた領域の中にある。この
天井部の高さは、基板のサイズの変化に対して変えるこ
とができることに注意すべきであり、ここに記載する天
井部高さは、直径約１５０ｍｍ〜３０４ｍｍ（６〜１２
インチ）の基板に適している。疑似遠隔プラズマ領域５
５は容量が少なくとも約１００００ｃｍ3であることが
好ましく、更に好ましくは、約１００００〜５００００
ｃｍ3である。この疑似遠隔プラズマ領域の中では、プ
ラズマは天井部８５の真下で基板２０のすぐ上にに生成
している。好ましくは、疑似遠隔プラズマ領域５５は、
基板２０の真上約５０〜約１５０ｍｍの距離のところに
中心８８が配置されており、更に好ましくは、基板から
約７５ｍｍ以上約１２５ｍｍ未満の距離のところに配置
されている。
【００１９】疑似遠隔プラズマ領域５５では、解離エッ
チャントＣｌ+イオンの量の方が非解離Ｃｌ2 +イオンよ
りも増えると考えられ、その理由は、プラズマは基板に
すぐ隣接した比較的大きな容量の空間の中で生成するか
らである。この特徴により、プラズマの基板２０へのエ
ッチングが、多量の解離イオンＣｌ+イオンが再結合し
て非解離Ｃｌ2 +イオンを生成する前に、行えるようにな
る。プラズマ領域５５の中心８８が基板から離れている
場合、例えば約３０ｃｍ以上の距離にある場合は、解離
プラズマイオンは、再結合して非解離イオンを生成する
一方で、遠隔プラズマソースから基板２０へと移動す
る。逆に、プラズマ領域５５の中心８８が基板に近すぎ
る場合、例えば約１０ｃｍ未満の距離にある場合は、プ
ラズマイオンの解離を高めるためにプラズマジェネレー
タに印加する高電力電流により、プラズマイオンが過剰
に大きな運動エネルギーを有することとなり、その結
果、エッチング性能が低くなる。同様に、プラズマ領域
５５の容量が過剰に大きい場合は、プラズマ領域内の解
離イオンが再結合して非解離種を生成する。また、プラ
ズマ領域５５の容量が過剰に小さい場合は、解離プラズ
マイオンの生成は困難であり、何故なら、エネルギーが
与えられた不活性ガスイオンの平均自由行程が小さすぎ
ることとなり、その結果、不活性ガスとエッチャントガ
ス分子の衝突がほとんど生じなくなるからである。この
ような理由により、疑似遠隔プラズマ領域５５を用いる
ことが好ましい。
【００２０】プロセスチャンバ５０の天井部８５は、平
坦又は方形、弓形、円錐、ドーム状あるいは多半径ドー
ム状であってもよい。プロセスチャンバ５０は、基板２
０の上方の多半径ドーム状天井部８５を有して、プラズ
マ領域５５の容量全体にわたって均一なプラズマソース
電力を与えることによりエッチャントガスの分解を促進
することが好ましく、これは例えば、１９９６年２月５
日出願の Diana Ma らの米国特許出願第０８／５９６，
９６０号、標題「多成分合金のエッチングのためのプラ
ズマプロセス」に記載されている如きである。多半径ド
ーム状天井部８５は、基板近傍での分解イオンの再結合
による損失をフラットな天井部における場合に較べて低
減するため、プラズマイオン密度は基板２０全面に更に
均一になる。これは、イオン再結合による損失は天井部
８５に近いことにより影響を受けるからであり、ドーム
状天井部はフラットな天井部よりもその中心では距離が
あるからである。
【００２１】インダクタコイル７５は、「平坦化され
た」ドーム形状を有する多半径のドーム状インダクタコ
イルの形態でプロセスチャンバ５０の側壁８０の周りを
取り囲むことが好ましく、これは、プラズマソース電力
を更に有効利用せしめ、また、基板中心の真上プラズマ
イオン密度を増大させる。これは、イオン密度がインダ
クタコイル７５近傍の局所的イオン化に影響を受けるか
らであり、また、多半径インダクタコイルの方が、半球
コイルに較べて基板中心から近いからである。別の好ま
しい具体例では、天井部８５は多半径のドーム形状を有
し、中心半径Ｒとこの中心半径Ｒよりも小さなコーナー
半径ｒとを少なくとも有し、Ｒ／ｒが約２〜約１０であ
る。
【００２２】疑似遠隔プラズマ領域５５内に形成される
プラズマを、磁気励起リアクタを用いて励起してもよ
く、そこでは、永久磁石や電磁コイル等の磁界発生器を
用いてプラズマ領域５５内に磁界を印加し、プラズマの
密度及び均一性を高める。この磁界は、１９８９年６月
２７日発行の米国特許第４，８４２，６８３号に記載さ
れているように、基板２０の面に平行に回転する磁界軸
を有する回転する磁界を備えていることが好ましい。チ
ャンバ５０内の磁界は、プラズマ中のイオン密度を高め
るに十分強くあるべきであり、また、ＣＭＯＳゲート等
の表面形状に対するチャージアップのダメージを低減す
る程度に十分均一であるべきである。一般的には、基板
表面上で測定される磁界は、約５００ガウス未満であ
り、更に典型的には約１０〜約１００ガウス、最も典型
的には約１０〜約３０ガウスである。
【００２３】プロセスチャンバ５０内に最低圧力約１０
-3ミリトールを実現する能力を有する排気システム９５
を介して、プロセスチャンバ５０から、消費したプロセ
スガス及びエッチャント副生成物が排気される。チャン
バ５０内の圧力を調整するため、絞り弁１００が具備さ
れる。また、終点測定技術をしばしば用いて、検出すべ
きガス種に対応した特定の波長の発光の変化を計測し
て、特定の層のエッチングプロセスが完了したことを測
定する。検出種（例えばプロセスガスと二酸化珪素層２
６の反応により生じる珪素種等）が突然に減少又は増加
すれば、それは、メタルシリサイド層２２のエッチング
が完了しその下の層のエッチングが開始したことを示す
ものである。
【００２４】本発明のエッチングプロセスは、高いエッ
チング速度を与え、また、ポリシリコンに対する高い選
択性をもってメタルシリサイドをエッチングする。この
エッチングプロセスで用いるプロセスガスは、（ｉ）塩
素と、（ｉｉ）酸素と、（ｉｉｉ）窒素とを備える。塩
素ガスは、原子塩素及び塩素含有種を生成し、これらは
基板２０条のメタルシリサイド２２層及びポリシリコン
層２４をエッチングする。例えば、メタルシリサイド層
２２及びポリシリコン層２４は、塩素含有イオン及び中
性物によりエッチングを受けて、揮発性のＳｉＣｌXを
生成することができ、これはチャンバ５０から排気され
る。ここで塩素ガスは、Ｃｌ2を備えていてもよく、あ
るいは、塩素と等価な塩素含有ガス、例えばＨＣｌ、Ｂ
Ｃｌ3やこれらの混合物を備えていてもよい。
【００２５】酸素ガス、例えばＯ2、Ｏ3及びその他の等
価な酸素含有ガスを用いて、メタルシリサイド層２２の
エッチング速度を高め、その下にある層、例えばポリシ
リコン層２４等のエッチング速度は高めない。しかし、
酸素ガスの流量が過剰に高ければ、エッチング表面形状
上に形成されたパッシベーション堆積物４４を取り去る
ことにより、基板のエッチングの等方性が高くなること
があり、また、ポリシリコンエッチング速度が過剰に低
くなることがある。このような理由から、酸素ガスの流
量を塩素ガスの流量よりも低く維持することにより、基
板２０を迅速にエッチングするに十分な量の塩素含有種
を供給し、他方で、シリサイド対シリコンの選択性とエ
ッチングの異方性を高く与える。
【００２６】窒素ガスは、塩素ガス及び酸素ガスと一緒
に用いることで、予期せぬ効果を与える。窒素ガスを増
やせば、メタルシリサイド層２２のエッチング速度を下
げることなく、ポリシリコン層２４のエッチングのエッ
チング速度が著しく下がる。塩素ガス、窒素ガス及び酸
素ガスがメタルシリサイドと反応して、揮発性の副生成
物（例えば、タングステンシリサイド層をエッチングす
る際、ＷXＯYＮZＣｌやＷXＯYＮZ等の揮発性種が生成す
る）が生成し、これが、ＭＳｉX層のエッチング速度を
ポリシリコン層２４のエッチング速度に較べて増加させ
る働きをすると考えられる。活性プラズマの原子及び分
子の構成の分析は困難であるため、メタル含有揮発種の
素性又は組成を正確に決めることは困難である。また、
窒素と酸素の組み合わせにより、基板のエッチング表面
形状の上のパッシベーション堆積物の堆積速度と除去速
度をバランスさせて、基板２０のエッチングの異方性を
高めると考えられる。この窒素ガスは、Ｎ2や、Ｎ2と等
価な他の窒素含有ガス、例えばＮＯ2やＮ2Ｏ等を備えて
いることが好ましい。
【００２７】Ｃｌ2−Ｏ2−Ｎ2プロセスガスで与えられ
る予期せぬ結果は、図３〜５に例証されており、これら
の図は、Ｏ2及びＮ2の流量を上げた場合の、ＷＳｉXを
備えるメタルシリサイド層のエッチング速度及びポリシ
リコン層のエッチング速度に対する影響を示す。図３
は、Ｏ2及びＮ2の流量を増加させたときの、ＷＳｉXエ
ッチング速度を表している。Ｎ2流量を上げても、ＷＳ
ｉXのエッチング速度にほとんど影響を与えないことが
観測される。対称的に、Ｏ2流量を０ｓｃｃｍから１０
ｓｃｃｍに上げれば、ＷＳｉX流量が２５０ｎｍ／ｍｉ
ｎ．から３５０ｎｍ／ｍｉｎ．に上がる。従って、Ｏ2
とＮ2をＣｌ2に加えることにより、珪素原子が含まれて
いる２つの材料（ＷＳｉX及びポリシリコン）に対し、
ＷＳｉXのエッチング速度が増大し、同時にポリシリコ
ンのエッチング速度が低減されるという予期せぬ効果が
与えられる。この結果は、ポリシリコンに対してのＷＳ
ｉXエッチングのエッチング選択比を高め、同時に、高
いＷＳｉXエッチング速度を与え、これら両者の組み合
わせは非常に好ましい。
【００２８】図４は、Ｏ2及びＮ2の流量を上げた場合の
ポリシリコンエッチング速度を示している。一般には、
Ｏ2の流量を上げれば、Ｎ2の流量を上げた場合と同じ
く、ポリシリコンエッチング速度は下がる。従って、塩
素にＯ2及びＮ2を添加することにより、ポリシリコンの
エッチング速度を下げることによって、ポリシリコンに
対するＷＳｉXのエッチング選択比を基本的に改善する
ことができる。図５は、プロセスガス中のＯ2及びＮ2の
流量を上げた場合のポリシリコンに対するＷＳｉXのエ
ッチング選択比を示している。Ｏ2の流量を上げ、Ｎ2の
流量を上げれば、エッチング選択比が上がることが観測
される。従って、Ｏ2及びＮ2の両方が、エッチング選択
比の向上に寄与する。
【００２９】様々なプロセスガスの構成の組成及び体積
流量比を選択して、メタルシリサイド層２２の方をポリ
シリコン層２４よりも速くエッチングできるようにし、
好ましくはエッチング選択比を少なくとも約１．２、更
に好ましくは少なくとも約１．５となるようにする。ま
た、プロセスガスの体積流量比を選択して、異方的エッ
チングにより形成した表面形状の側壁４８が、スムーズ
な面を有し且つ基板２０の面と少なくとも約８８゜の角
度（α）（更に好ましい角度は約８９゜〜約９０゜）を
なすようにする。Ｏ2：Ｎ2の体積流量比は、好ましくは
約０．２５：１〜約５：１、更に好ましくは約０．５：
１〜約３：１である。Ｃｌ2の体積流量対Ｏ2とＮ2の合
計の体積流量の比は、好ましくは約５：１〜約２０：
１，更に好ましくは約７：１〜約１５：１である。
【００３０】ここに記載したプロセスチャンバのサイズ
に対しては、Ｃｌ2の流量は好ましくは約２０〜約８０
０ｓｃｃｍ、Ｎ2の流量は約４〜６０ｓｃｃｍ、Ｏ2の流
量は約０．１〜４０ｓｃｃｍである。好ましくは、Ｎ2
の流量はＯ2の流量から約２０ｓｃｃｍ以内に維持し、
更に好ましくは、Ｏ2の流量とＮ2の流量は共に約１〜約
５０ｓｃｃｍである。ここで、流量はプロセスチャンバ
のサイズに依存し、異なるサイズのプロセスチャンバに
対する等価な流量は本発明の範囲の中にまで及ぶと理解
されるべきである。
【００３１】また、（インダクタコイル７５への）第１
の電流電力レベルと（プロセス電極６０、６５への）第
２の電圧電力レベルとの電力比Ｐｒを選択して、エッチ
ャントプラズマがメタルシリサイド層２２に対して、ポ
リシリコン層２４に対する選択性が高く異方的にエッチ
ングを行えるようにする。インダクタコイル７５に印加
する第１の電力レベルを上げることにより得られる高い
電力比Ｐｒは、分解エッチャント種の量を増加させ、エ
ッチングの速度を高め等方性を高くしてしまう。逆に、
コイルへの第１の電力レベルを低くして得られる低い電
力比Ｐｒでは、エッチャントガスの解離イオンへの解離
が不充分となり、エッチング速度とエッチング選択性が
低くなる。プロセス電極６０、６５に印加する第２の電
力レベルを上げれば、プラズマへの運動衝突エネルギー
成分が高くなることから、メタルシリサイド層２２のエ
ッチングの異方性の度合いが高くなる。しかし、第２の
電力レベルが過剰に高く（これにより電力比Ｐｒが低く
なる）なれば、基板２０のスパッタリングが生じる結
果、基板のエッチングが非均一となる。好ましい電力比
Ｐｒは、少なくとも約０．１：１、更に好ましくは約
０．１：１〜約１００：１であることが見出された。更
に好ましくは、プラズマの生成は、プラズマ領域５５に
隣接するインダクタコイル７５に、約２００〜２０００
ワットの第１の電力レベルで電流を印加することにより
行われ、プラズマは、プラズマ領域内のプロセス電極６
０、６５に約５〜５００ワットの電力レベルの電圧を印
加することにより、基板２０に引きつけられる。
【００３２】以下の例は、本発明を半導体基板上のメタ
ルシリサイド層のエッチングに用いることを例示するも
のである。しかし、この装置と方法は、当業者に自明で
あるような他の用途にも使用可能であり、本発明の範囲
を、ここに与えられる例示のための実施例に制限するべ
きではない。
【００３３】ここでの実施例では、直径２００ｍｍ（８
インチ）のシリコン基板に対してエッチングプロセスを
行った。基板はそれぞれ、（ｉ）厚さ４０００オングス
トロームのＷＳｉXの上層と、（ｉｉ）厚さ４０００オ
ングストロームのポリシリコン中層と、（ｉｉｉ）単結
晶シリコン基板上に堆積した１０００オングストローム
のＳｉＯ2の下層とを備えていた。基板上のＷＳｉX層
は、Ｓｉ：Ｗの比が約２．１：１又は約２．９６：１の
いずれかであり、ポリシリコン層又はノンドープポリシ
リコン層の何れかを備えていた。Ｓｉ：Ｗの比を変える
ことにより、Ｓｉ：Ｗの比を変えた場合のエッチング速
度の変化を測定した。基板のエッチングは、上述の構成
を有する「ＤＰＳ」プロセスチャンバにおいて行われ、
このチャンバの支持体５２は温度５０℃に維持された。
【００３４】エッチングを行ったウエハのＳＥＭ写真を
用いて、（ｉ）メタルシリサイド又はポリシリコンのエ
ッチング速度、（ｉｉ）メタルシリサイドのポリシリコ
ンに対するエッチング選択比、（ｉｉｉ）側壁４８のプ
ロファイル角、を測定した。エッチング速度の算出は、
ＳＥＭ写真で観測したエッチング表面形状４０のステッ
プ高さ又は深さを測定して行った。エッチング選択比の
算出は、メタルシリサイド層のエッチング速度とポリシ
リコン層２４のエッチング速度の比から行った。
【００３５】実施例１及び２では本発明のエッチングプ
ロセスを例証し、ここでは、Ｃｌ2を１３０ｓｃｃｍ、
Ｏ2を５ｓｃｃｍ、Ｎ2を１８ｓｃｃｍ備えたプロセスガ
スを用い、チャンバ内の圧力を４ミリトールに維持し
た。インダクタコイルに１４００ワットの第１の電力レ
ベルでＲＦ電流を印加し、１００ワットの第２の電力レ
ベルのＲＦ電圧を用いてプロセス電極にバイアスを与え
て、プラズマを生成した。実施例１では、基板上のＷＳ
ｉX層のＳｉ：Ｗの比は約２．１：１であり、実施例２
では、基板上のＷＳｉX層のＳｉ：Ｗの比は約２．９
８：１であった。
【００３６】図６は、実施例１及び２のＷＳｉX膜のＳ
ｉ：Ｗの比を上げた場合の、ＷＳｉX膜のドープポリシ
リコンに対するエッチング選択比を示す。Ｃｌ2／Ｏ2／
Ｎ2のプロセスガスが、Ｓｉ：Ｗの化学量論比の全範囲
にわたって、エッチング選択比約１．８の比較的均一な
エッチング選択比を与えることが観測された。図７は、
実施例１及び２に対して、ＷＳｉX膜のＳｉ：Ｗの比を
上げた場合のＷＳｉX膜のノンドープポリシリコンに対
するエッチング選択比を示す。Ｃｌ2／Ｏ2／Ｎ2のプロ
セスガスが、Ｓｉ：Ｗの化学量論比の全範囲にわたっ
て、エッチング選択比約１〜２の比較的均一なエッチン
グ選択比を与えることが観測された。ドープポリシリコ
ン及びノンドープポリシリコンの双方において、広い範
囲のＳｉ：Ｗにわたってエッチング選択比を均一にする
ことにより、Ｓｉ：Ｗの比を変化する場合に対しても、
ＷＳｉX層のエッチングに対してプロセスの再現性を与
える。
【００３７】ここまで好ましい具体例に関して詳細に本
発明を説明してきたが、他の態様も可能である。従っ
て、特許請求の範囲はここに含まれる好ましい態様の説
明に制限されるべきではない。
【図面の簡単な説明】
【図１】１ａは、半導体基板上のポリシリコン層の上に
堆積したメタルシリサイド層を備えるポリサイドスタッ
クの縦断面図であり、１ｂは、メタルシリサイド層とポ
リシリコン層をエッチングした後の実質的に異方的なエ
ッチング表面形状を示す、図１ａの基板の縦断面図であ
り、１ｃは、基板上のポリシリコン層の上に堆積したメ
タルシリサイド層の非平坦で非常に込み入った立体形状
をの縦断面図であり、１ｄは、メタルシリサイド層とポ
リシリコン層をエッチングした後の実質的に異方的なエ
ッチング表面形状を示す、図１ｃの基板の縦断面図であ
る。
【図２】本発明のエッチプロセスの実行に適するプロセ
スチャンバの縦断面図である。
【図３】Ｏ2とＮ2の流量を上げた場合の、ＷＳｉXエッ
チング速度を示すグラフである。
【図４】Ｏ2とＮ2の流量を上げた場合の、ポリシリコン
エッチング速度を示すグラフである。
【図５】プロセスガス中のＯ2とＮ2の流量を上げた場合
の、ＷＳｉX対ポリシリコンのエッチング選択比を示す
グラフである。
【図６】ＷＳｉX膜のＳｉ：Ｗの比を上げた場合の、Ｗ
ＳｉX膜のドープポリシリコンに対するエッチング選択
比を示すグラフである。
【図７】ＷＳｉX膜のＳｉ：Ｗの比を上げた場合のＷＳ
ｉX膜のノンドープポリシリコンに対するエッチング選
択比を示すグラフである。
【符号の説明】
２２…シリサイド層、２４…ポリシリコン層、２６…二
酸化珪素層、３０…フォトレジスト、４０…表面形状、
４４…パッシベーション層、５０…チャンバ、５２…支
持体、５５…プラズマ領域、６０…プロセスカソード電
極、６５…プロセスアノード電極、７５…インダクタコ
イル、８０…側壁、８５…天井部。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 シリコンウエハ又はその他の基板の上の
    メタルシリサイド層又はポリシリコン層を選択的にエッ
    チングするための方法であって、該方法は、プラズマ領
    域内に基板を配置するステップと、プラズマ領域内に導
    入したプロセスガスからプラズマを発生させて、基板上
    のメタルシリサイド層とポリシリコン層をエッチングす
    るステップとを備え、プロセスガスがＣｌ2とＯ2とＮ2
    とを備える方法。
  2. 【請求項２】 第１の電力レベルでＲＦ電流をインダク
    タコイルに印加することにより、また、第２の電力レベ
    ルでＲＦ電圧をプロセス電極に印加することにより、プ
    ラズマを生成し、メタルシリサイド層をエッチングする
    第１のエッチング速度が、ポリシリコン層をエッチング
    する第２のエッチング速度の少なくとも１．２倍となる
    ように、第１の電力レベル対第２の電力レベルの電力比
    Ｐｒを選択する請求項１に記載の方法。
  3. 【請求項３】 シリコンウエハ又はその他の基板の上の
    メタルシリサイド層又はポリシリコン層を選択的にエッ
    チングするための方法であって、該方法は、プロセス電
    極とインダクタコイルとを備えるプロセスチャンバ内に
    基板を配置するステップと、プロセスチャンバ内に導入
    したプロセスガスからプラズマを発生させて、基板上の
    メタルシリサイド層とポリシリコン層をエッチングする
    ステップとを備え、（１）プロセスガスがＣｌ2とＯ2と
    Ｎ2とを備え、（２）第１の電力レベルでＲＦ電流をイ
    ンダクタコイルに印加することにより、また、第２の電
    力レベルでＲＦ電圧をプロセス電極に印加することによ
    り、プラズマを生成し、メタルシリサイド層をエッチン
    グする第１のエッチング速度が、ポリシリコン層をエッ
    チングする第２のエッチング速度の少なくとも１．２倍
    となるように、第１の電力レベル対第２の電力レベルの
    電力比Ｐｒを選択する方法。
  4. 【請求項４】 第１の電力レベル対第２の電力レベルの
    電力比Ｐｒが、０．１：１〜１００：１である請求項２
    又は３のいずれかに記載の方法。
  5. 【請求項５】 第１の電力レベルが２００〜２０００ワ
    ットであり、第２の電力レベルが５〜５００ワットであ
    る請求項４に記載の方法。
  6. 【請求項６】（１）Ｏ2対Ｎ2の体積流量比が０．２５〜
    ５：１であるか、又は（２）Ｃｌ2の体積流量とＯ2とＮ
    2の合計の体積流量との比が５：１〜２０：１である請
    求項１〜５のいずれかに記載の方法。
  7. 【請求項７】 Ｏ2対Ｎ2の体積流量比が０．５：１〜
    ３：１であり、且つ、Ｃｌ2の体積流量とＯ2とＮ2の合
    計の体積流量との比が７：１〜１５：１である請求項１
    〜６のいずれかに記載の方法。
  8. 【請求項８】 Ｃｌ2の流量が２０〜８００ｓｃｃｍで
    あり、Ｎ2の流量が４〜６０ｓｃｃｍであり、Ｏ2の流量
    が０．１〜４０ｓｃｃｍである請求項１〜７のいずれか
    に記載の方法。
  9. 【請求項９】 プロセスガスが、Ｃｌ2とＯ2とＮ2とか
    ら本質的に成る請求項１〜８のいずれかに記載の方法。
JP9196306A 1996-06-17 1997-06-17 高いポリシリコン選択性を有するメタルシリサイドエッチング方法 Withdrawn JPH10116824A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/664,576 US5880033A (en) 1996-06-17 1996-06-17 Method for etching metal silicide with high selectivity to polysilicon
US08/664576 1996-06-17

Publications (1)

Publication Number Publication Date
JPH10116824A true JPH10116824A (ja) 1998-05-06

Family

ID=24666546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9196306A Withdrawn JPH10116824A (ja) 1996-06-17 1997-06-17 高いポリシリコン選択性を有するメタルシリサイドエッチング方法

Country Status (5)

Country Link
US (1) US5880033A (ja)
EP (1) EP0814501A3 (ja)
JP (1) JPH10116824A (ja)
KR (1) KR980005799A (ja)
TW (1) TW344863B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544887B1 (en) 2000-03-31 2003-04-08 Lam Research Corporation Polycide etch process
WO2006057202A1 (ja) * 2004-11-29 2006-06-01 Tokyo Electron Limited エッチング方法及びエッチング装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008139A (en) * 1996-06-17 1999-12-28 Applied Materials Inc. Method of etching polycide structures
US6074960A (en) * 1997-08-20 2000-06-13 Micron Technology, Inc. Method and composition for selectively etching against cobalt silicide
US6242330B1 (en) * 1997-12-19 2001-06-05 Advanced Micro Devices, Inc. Process for breaking silicide stringers extending between silicide areas of different active regions
WO1999052135A1 (en) * 1998-04-02 1999-10-14 Applied Materials, Inc. Method for etching low k dielectrics
US6083815A (en) * 1998-04-27 2000-07-04 Taiwan Semiconductor Manufacturing Company Method of gate etching with thin gate oxide
US6074956A (en) * 1998-05-12 2000-06-13 Advanced Micro Devices, Inc. Method for preventing silicide residue formation in a semiconductor device
US6096643A (en) * 1998-10-01 2000-08-01 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having polysilicon line with extended silicide layer
US6583063B1 (en) * 1998-12-03 2003-06-24 Applied Materials, Inc. Plasma etching of silicon using fluorinated gas mixtures
US6312616B1 (en) 1998-12-03 2001-11-06 Applied Materials, Inc. Plasma etching of polysilicon using fluorinated gas mixtures
US6808647B1 (en) 1999-07-12 2004-10-26 Applied Materials Inc Methodologies to reduce process sensitivity to the chamber condition
EP1156519A1 (en) * 2000-05-16 2001-11-21 Semiconductor 300 GmbH & Co. KG Gate etch process for 12 inch wafers
US7115523B2 (en) * 2000-05-22 2006-10-03 Applied Materials, Inc. Method and apparatus for etching photomasks
US6391790B1 (en) 2000-05-22 2002-05-21 Applied Materials, Inc. Method and apparatus for etching photomasks
US7183201B2 (en) * 2001-07-23 2007-02-27 Applied Materials, Inc. Selective etching of organosilicate films over silicon oxide stop etch layers
KR20040012451A (ko) * 2002-05-14 2004-02-11 어플라이드 머티어리얼스, 인코포레이티드 포토리소그래픽 레티클을 에칭하는 방법
US7208361B2 (en) * 2004-03-24 2007-04-24 Intel Corporation Replacement gate process for making a semiconductor device that includes a metal gate electrode
US8293430B2 (en) * 2005-01-27 2012-10-23 Applied Materials, Inc. Method for etching a molybdenum layer suitable for photomask fabrication
US7910488B2 (en) * 2007-07-12 2011-03-22 Applied Materials, Inc. Alternative method for advanced CMOS logic gate etch applications
US10643858B2 (en) 2017-10-11 2020-05-05 Samsung Electronics Co., Ltd. Method of etching substrate

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1204525A (en) * 1982-11-29 1986-05-13 Tetsu Fukano Method for forming an isolation region for electrically isolating elements
US4411734A (en) * 1982-12-09 1983-10-25 Rca Corporation Etching of tantalum silicide/doped polysilicon structures
US4460435A (en) * 1983-12-19 1984-07-17 Rca Corporation Patterning of submicrometer metal silicide structures
US4490209B2 (en) * 1983-12-27 2000-12-19 Texas Instruments Inc Plasma etching using hydrogen bromide addition
US4878994A (en) * 1987-07-16 1989-11-07 Texas Instruments Incorporated Method for etching titanium nitride local interconnects
JP2926864B2 (ja) * 1990-04-12 1999-07-28 ソニー株式会社 銅系金属膜のエッチング方法
JPH0779102B2 (ja) * 1990-08-23 1995-08-23 富士通株式会社 半導体装置の製造方法
US5094712A (en) * 1990-10-09 1992-03-10 Micron Technology, Inc. One chamber in-situ etch process for oxide and conductive material
US5211804A (en) * 1990-10-16 1993-05-18 Oki Electric Industry, Co., Ltd. Method for dry etching
US5160407A (en) * 1991-01-02 1992-11-03 Applied Materials, Inc. Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
US5338398A (en) * 1991-03-28 1994-08-16 Applied Materials, Inc. Tungsten silicide etch process selective to photoresist and oxide
US5431772A (en) * 1991-05-09 1995-07-11 International Business Machines Corporation Selective silicon nitride plasma etching process
JP3210359B2 (ja) * 1991-05-29 2001-09-17 株式会社東芝 ドライエッチング方法
US5192702A (en) * 1991-12-23 1993-03-09 Industrial Technology Research Institute Self-aligned cylindrical stacked capacitor DRAM cell
KR0164618B1 (ko) * 1992-02-13 1999-02-01 이노우에 쥰이치 플라즈마 처리방법
US5188980A (en) * 1992-07-06 1993-02-23 United Microelectronics Corporation Inert gas purge for the multilayer poly gate etching improvement
US5256245A (en) * 1992-08-11 1993-10-26 Micron Semiconductor, Inc. Use of a clean up step to form more vertical profiles of polycrystalline silicon sidewalls during the manufacture of a semiconductor device
US5262352A (en) * 1992-08-31 1993-11-16 Motorola, Inc. Method for forming an interconnection structure for conductive layers
US5346578A (en) * 1992-11-04 1994-09-13 Novellus Systems, Inc. Induction plasma source
JP3342164B2 (ja) * 1993-04-16 2002-11-05 三菱電機株式会社 半導体装置およびその製造方法
JP3326644B2 (ja) * 1993-11-16 2002-09-24 ソニー株式会社 シリコン系材料層の加工方法
US5468296A (en) * 1993-12-17 1995-11-21 Lsi Logic Corporation Apparatus for igniting low pressure inductively coupled plasma
JP2907314B2 (ja) * 1993-12-30 1999-06-21 日本電気株式会社 半導体装置の製造方法
US5437765A (en) * 1994-04-29 1995-08-01 Texas Instruments Incorporated Semiconductor processing
US5540800A (en) * 1994-06-23 1996-07-30 Applied Materials, Inc. Inductively coupled high density plasma reactor for plasma assisted materials processing
JP3105403B2 (ja) * 1994-09-14 2000-10-30 松下電器産業株式会社 プラズマ処理装置
US5529197A (en) * 1994-12-20 1996-06-25 Siemens Aktiengesellschaft Polysilicon/polycide etch process for sub-micron gate stacks
US5591301A (en) * 1994-12-22 1997-01-07 Siemens Aktiengesellschaft Plasma etching method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544887B1 (en) 2000-03-31 2003-04-08 Lam Research Corporation Polycide etch process
WO2006057202A1 (ja) * 2004-11-29 2006-06-01 Tokyo Electron Limited エッチング方法及びエッチング装置
JP2006156675A (ja) * 2004-11-29 2006-06-15 Tokyo Electron Ltd エッチング方法、エッチング装置及び記憶媒体
KR100910681B1 (ko) 2004-11-29 2009-08-04 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
US7842617B2 (en) 2004-11-29 2010-11-30 Tokyo Electron Limited Etching method and etching apparatus

Also Published As

Publication number Publication date
US5880033A (en) 1999-03-09
KR980005799A (ko) 1998-03-30
EP0814501A2 (en) 1997-12-29
TW344863B (en) 1998-11-11
EP0814501A3 (en) 1998-01-07

Similar Documents

Publication Publication Date Title
US6008139A (en) Method of etching polycide structures
US5866483A (en) Method for anisotropically etching tungsten using SF6, CHF3, and N2
US5880033A (en) Method for etching metal silicide with high selectivity to polysilicon
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
JP4579611B2 (ja) ドライエッチング方法
US5779926A (en) Plasma process for etching multicomponent alloys
US5843847A (en) Method for etching dielectric layers with high selectivity and low microloading
US7473377B2 (en) Plasma processing method
US6284666B1 (en) Method of reducing RIE lag for deep trench silicon etching
JP3215151B2 (ja) ドライエッチング方法
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
US6037265A (en) Etchant gas and a method for etching transistor gates
US20040072443A1 (en) Method for plasma etching performance enhancement
US5883007A (en) Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading
US5591301A (en) Plasma etching method
KR20020027323A (ko) 실리콘 산화물 및 반사방지용 유전체 코팅의 식각 방법
JPH10135194A (ja) ハードマスクを用いてトランジスタゲートをエッチングする方法
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
US5880037A (en) Oxide etch process using a mixture of a fluorine-substituted hydrocarbon and acetylene that provides high selectivity to nitride and is suitable for use on surfaces of uneven topography
US20030068898A1 (en) Dry etching method for manufacturing processes of semiconductor devices
TW200401946A (en) Process for etching photomasks
JPH04298035A (ja) プラズマエッチング方法
JP3732079B2 (ja) 試料の表面加工方法
JPH0629257A (ja) 反応性イオン・エッチング方法
JPH0637058A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040907