KR100910681B1 - 에칭 방법 및 에칭 장치 - Google Patents

에칭 방법 및 에칭 장치 Download PDF

Info

Publication number
KR100910681B1
KR100910681B1 KR1020077014786A KR20077014786A KR100910681B1 KR 100910681 B1 KR100910681 B1 KR 100910681B1 KR 1020077014786 A KR1020077014786 A KR 1020077014786A KR 20077014786 A KR20077014786 A KR 20077014786A KR 100910681 B1 KR100910681 B1 KR 100910681B1
Authority
KR
South Korea
Prior art keywords
gas
etching
flow rate
plasma
base layer
Prior art date
Application number
KR1020077014786A
Other languages
English (en)
Other versions
KR20070086761A (ko
Inventor
데쓰야 니시즈카
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20070086761A publication Critical patent/KR20070086761A/ko
Application granted granted Critical
Publication of KR100910681B1 publication Critical patent/KR100910681B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은, 실리콘 함유 재료로 이루어진 베이스층 상에 텅스텐 함유 재료로 이루어진 에칭 대상층이 형성된 피처리체에 대해, 진공 흡인 가능하게 되어 있는 처리 용기 내에서 플라즈마의 존재하에 에칭 처리를 실시하도록 한 에칭 방법에 있어서, 상기 에칭시의 가스로서, 염소 함유 가스, 산소 함유 가스 및 질소 함유 가스가 사용되는 것을 특징으로 하는 에칭 방법이다.

Description

에칭 방법 및 에칭 장치{ETCHING METHOD AND ETCHING APPARATUS}
본 발명은, 반도체 웨이퍼 등의 피처리체의 표면에 플라즈마에 의해 활성화된 에칭 가스를 이용하여 에칭 처리를 실시하는 에칭 방법 및 에칭 장치에 관한 것이다.
일반적으로, 반도체 제품의 집적 회로를 형성하기 위해서는, 반도체 웨이퍼 등의 피처리체에 대해, 성막 처리, 개질 처리, 산화 확산 처리, 에칭 처리 등의 각종 처리가 행하여진다. 최근의 반도체 집적 회로의 한층 더한 고밀도화, 고미세화, 박막화 및 제품 수율 향상의 요청에 따라, 에칭 처리에 있어서도, 베이스층과의 선택성을 높게 유지하면서, 에칭 형상을 설계대로 정밀도 좋게 형성하는 것이 요청되고 있다.
일반적으로, 에칭 처리를 하는 경우에는, 에칭 대상층과 그 하층에 위치하는 에칭 스토퍼층이 되는 베이스층과의 선택성을 고려하여, 에칭 가스가 선정된다. 또한, 에칭 처리를 할 때에는, 저온에서 처리를 할 수 있고, 또한 에칭 효율을 높이기 위해서, 플라즈마가 사용되는 경향이 있다(일본 특허공개 1999-111689호 공보 및 일본 특허공개 2004-39935호 공보 참조).
여기서, 종래의 에칭 방법에 대하여, 예컨대 게이트 전극을 형성하기 위해서 폴리실리콘층 상에 형성된 텅스텐 함유막을 패턴 에칭하는 경우를 예로서 설명한다.
도 8은 피처리체의 일부를 나타내는 부분 확대 단면도이다. 도 8에 나타낸 바와 같이, 이 피처리체는, 실리콘 기판 등의 반도체 웨이퍼(W)로 이루어진다. 여기서는, 상기 반도체 웨이퍼(W)의 표면에, 게이트 산화막으로 되는 SiO2막(2) 및 실리콘 함유 재료인 예컨대 폴리실리콘층으로 이루어진 베이스층(4)이 형성되어 있다. 그리고, 상기 베이스층(4) 상에, 텅스텐 함유 재료로 이루어진 에칭 대상층(6)이 형성되어 있다. 이 에칭 대상층(6)은, 여기서는, 예컨대 하층으로 되는 질화텅스텐(WN)막(6A)과 상층으로 되는 텅스텐(W)막(6B)의 적층 구조를 갖고 있다. 그리고, 이와 같이 형성된 에칭 대상층(6)의 상면에, 예컨대 게이트 전극을 형성하기 위한 패턴화된 마스크(8)가 형성되어 있다. 마스크(8)로서는, 예컨대 SiN막, SiO2막, 포토레지스트막 등이 사용된다.
그런데, 상기한 바와 같은 적층 구조를 갖는 반도체 웨이퍼(W)에 대하여 에칭 처리가 행하여지는 경우에는, 종래에는, 에칭 가스로서 Cl2 가스나 NF3 가스나 SF6 가스가 사용되고, 첨가 가스로서 베이스층과의 선택성을 높이기 위해서 O2 가스 등이 사용되고, 이들 가스가 플라즈마에 의해 활성화되어 에칭 처리가 행하여진다. 또한, 필요에 따라, 불활성 가스, 예컨대 Ar 가스가 공급되는 경우도 있다. 또한, O2 가스 대신 N2 가스가 사용되는 경우도 있다.
상기한 바와 같은 반도체 웨이퍼(W)를 에칭하는 경우, 플라즈마에 의해 에칭 가스가 플라즈마화되어 활성화되어, 발생된 활성종이 에칭 대상층(6)을 공격한다. 이 때, 에칭 대상층(6)을 형성하고 있는 재료와 활성종 및 첨가 가스가 반응하여, 반응 생성물이 생성된다. 그리고, 상기 반응 생성물은 기화하여 가스로 되어 배출되어, 결과적으로, 마스크(8)에 의해서 보호되어 있는 부분 이외의 에칭 대상층이 삭취(削取; scrape)된다. 당해 에칭은, 스토퍼층으로서 기능하는 베이스층(4)의 부분에서 정지한다.
그런데, 에칭 처리시에 발생되는 반응 생성물로서는, 여러 가지 물질이 있다. WF나 WOCl4 등의 반응 생성물은, 비교적 휘발성이 높기 때문에 문제는 없지만, 에칭 가스로서 Cl계 가스가 사용되었을 때에 발생되는 WO3나 WClxOy(x, y: 양수) 등의 반응 생성물은, 비교적 휘발성이 낮으므로 퇴적하기 쉽다는 성질을 갖고 있다.
여기서, 베이스층(4)과의 선택비를 높이기 위해서는, 상기한 바와 같이, O2 가스의 유량비를 증가시키면 바람직하다. 그러나, O2 가스의 유량비가 증가되면, 상기 WO3나 WClxOy 등의 휘발하기 어려운 반응 생성물이 에칭 부분에 부착하여 에칭 형상을 열화시켜 버린다. 또한, 에칭 가스로서 F계 가스가 사용되는 경우, 상기 가스는 반응성이 풍부하기 때문에, 에칭 대상층(6)이 과도하게 삭취되어 언더컷이 생겨 에칭 형상이 열화되어 버린다는 문제가 있다.
도 9A 내지 도 9C는, 이 에칭 처리시의 에칭 형상의 일례를 나타내는 전자현미경 사진과 그 모식도이다. 도 9A는, 에칭이 적정히 실시되어 적정한 에칭 형상이 수득된 상태의 모식도를 나타낸다. 도 9B는, 에칭 가스로서 N2가 첨가된 Cl2 가스가 사용되었을 때의 에칭 형상을 나타낸다. 이 경우, 에칭 형상의 측부에 WO3나 WClxOy 등의 불휘발성 퇴적물(10)이 퇴적한다고 하는 현상이 발생하고 있다. 도 9C는, 에칭 가스로서 O2가 첨가된 Cl2 가스가 사용되었을 때의 에칭 형상을 나타낸다. 이 경우, 에칭 형상의 측부가 원호 형상으로 과도하게 삭취되어 언더컷부(12)가 형성된다고 하는 현상이 발생하고 있다. 즉, 도 9B 및 도 9C에 나타낸 바와 같이, 종래의 에칭 방법으로는, 에칭 형상이 열화하는 경우가 있다. 한편, 에칭 가스로서 단지 Cl2 가스만이 사용되는 경우에는, 선택비가 극단적으로 저하되어, 베이스층인 폴리실리콘층도 삭취되어 버린다.
상기한 바와 같은 에칭 형상의 열화는, 선폭 등의 치수의 설계 룰이 그다지 엄하지 않던 종래의 경우에는, 그다지 문제가 되지 않았다. 그러나 미세화가 더욱 진행하여 치수의 설계 룰이 보다 엄하게 됨에 따라 해결이 요망되는 문제이다.
발명의 요지
본 발명은, 이상과 같은 문제점에 주목하여, 이것을 유효하게 해결하기 위해 창안되었다. 본 발명의 목적은, 베이스층에 대하여 높은 선택성을 유지하면서, 더구나, 적정한 에칭 형상을 얻는 것이 가능한 에칭 방법 및 에칭 장치를 제공하는 것이다.
본건 발명자는, 에칭 처리시의 에칭 가스와 첨가 가스에 대하여 예의 연구했다. 그 결과, 텅스텐막이나 질화텅스텐막 등의 텅스텐 함유 재료로 이루어진 박막을 에칭하는 경우에는, Cl2 가스와 O2 가스와 N2 가스를 이용하거나, Cl2 가스와 NO 등의 산화질소계 가스를 이용하는 것에 의해, 높은 선택성 및 적정한 에칭 형상이 얻어진다는 지견을 얻었다. 그리고, 상기 지견에 따라서, 본건 발명자는 본 발명을 도출하기에 이르렀다.
본 발명은, 실리콘 함유 재료로 이루어진 베이스층 상에 텅스텐 함유 재료로 이루어진 에칭 대상층이 형성된 피처리체에 대해, 진공 흡인 가능하게 되어 있는 처리 용기 내에서 플라즈마의 존재하에 에칭 처리를 실시하도록 한 에칭 방법에 있어서, 상기 에칭시의 가스로서, 염소 함유 가스와 산소 함유 가스와 질소 함유 가스가 사용되는 것을 특징으로 하는 에칭 방법이다.
본 발명에 의하면, 에칭시의 가스로서 염소 함유 가스와 산소 함유 가스와 질소 함유 가스가 사용됨으로써, 베이스층에 대하여 높은 선택성을 유지하면서, 더구나 적정한 에칭 형상을 얻을 수 있다.
이 경우, 예컨대 상기 염소 함유 가스 및 상기 질소 함유 가스의 합계 유량에 대한 상기 산소 함유 가스의 첨가량은 2.9 내지 8.6%의 범위 내이며, 상기 염소 함유 가스 및 상기 질소 함유 가스의 합계 유량에 대한 상기 질소 함유 가스의 유량비는 50 내지 80%의 범위 내이다.
또는, 본 발명은, 실리콘 함유 재료로 이루어진 베이스층 상에 텅스텐 함유 재료로 이루어진 에칭 대상층이 형성된 피처리체에 대해, 진공 흡인 가능하게 되어 있는 처리 용기 내에서 플라즈마의 존재하에 에칭 처리를 실시하도록 한 에칭 방법에 있어서, 상기 에칭시의 가스로서, 염소 함유 가스와 산화질소계 가스가 사용되는 것을 특징으로 하는 에칭 방법이다.
본 발명에 의하면, 에칭시의 가스로서 염소 함유 가스와 산화질소계 가스가 사용됨으로써, 베이스층에 대하여 높은 선택성을 유지하면서, 더구나 적정한 에칭 형상을 얻을 수 있다.
이 경우, 예컨대, 상기 플라즈마는 마이크로파에 의해서 발생된다.
또한, 예컨대, 상기 에칭 처리는 RLSA(Radial Line Slot Antenna) 방식의 평면 안테나 부재를 갖는 처리 용기 내에서 실시된다.
또한, 예컨대, 상기 베이스층은 폴리실리콘층으로 이루어지고, 상기 에칭 대상층은 질화텅스텐막과 텅스텐막의 적층 구조를 갖는다.
또한, 본 발명은, 실리콘 함유 재료로 이루어진 베이스층 상에 텅스텐 함유 재료로 이루어진 에칭 대상층이 형성된 피처리체에 대해, 진공 흡인 가능하게 되어 있는 처리 용기 내에서 플라즈마의 존재하에 에칭 처리를 실시하는 에칭 장치에 관하여, 상기 에칭시의 가스로서, 염소 함유 가스와 산소 함유 가스와 질소 함유 가스를 이용하여 에칭 처리를 실시하도록 에칭 장치를 제어하는 프로그램을 포함하는 컴퓨터 판독 가능한 기록 매체이다.
또한, 본 발명은, 실리콘 함유 재료로 이루어진 베이스층 상에 텅스텐 함유 재료로 이루어진 에칭 대상층이 형성된 피처리체에 대해, 진공 흡인 가능하게 되어 있는 처리 용기 내에서 플라즈마의 존재하에 에칭 처리를 실시하는 에칭 장치에 관하여, 상기 에칭시의 가스로서, 염소 함유 가스와 산화질소계 가스를 이용하여 에칭 처리를 실시하도록 에칭 장치를 제어하는 프로그램을 포함하는 컴퓨터 판독 가능한 기록 매체이다.
또한, 본 발명은, 내부가 진공 흡인 가능한 처리 용기와, 실리콘 함유 재료로 이루어진 베이스층 상에 텅스텐 함유 재료로 이루어진 에칭 대상층이 형성된 피처리체를 재치하기 위해서 상기 처리 용기 내에 설치된 재치대와, 상기 처리 용기 내로 염소 함유 가스와 산소 함유 가스와 질소 함유 가스를 에칭시의 가스로서 공급하기 위한 가스 공급 수단과, 상기 처리 용기 내에서 플라즈마를 발생시키기 위한 플라즈마 형성 수단과, 상기 처리 용기 내로 상기 에칭시의 가스를 공급하는 공정과 상기 처리 용기 내에서 플라즈마를 발생시켜 에칭을 행하는 공정을 실행하도록 상기 가스 공급 수단 및 상기 플라즈마 형성 수단을 제어하는 제어 수단을 구비한 것을 특징으로 하는 에칭 장치이다.
또한, 본 발명은, 내부가 진공 흡인 가능한 처리 용기와, 실리콘 함유 재료로 이루어진 베이스층 상에 텅스텐 함유 재료로 이루어진 에칭 대상층이 형성된 피처리체를 재치하기 위해서 상기 처리 용기 내에 설치된 재치대와, 상기 처리 용기 내로 염소 함유 가스와 산화질소계를 에칭시의 가스로서 공급하기 위한 가스 공급 수단과, 상기 처리 용기 내에서 플라즈마를 발생시키기 위한 플라즈마 형성 수단과, 상기 처리 용기 내로 상기 에칭시의 가스를 공급하는 공정과 상기 처리 용기 내에서 플라즈마를 발생시켜 에칭을 행하는 공정을 실행하도록 상기 가스 공급 수단 및 상기 플라즈마 형성 수단을 제어하는 제어 수단을 구비한 것을 특징으로 하는 에칭 장치이다.
이 경우, 예컨대, 상기 플라즈마는 마이크로파에 의해서 발생된다.
또한, 예컨대, 상기 플라즈마 형성 수단은 RLSA(Radial Line Slot Antenna) 방식의 평면 안테나 부재에 의해서 플라즈마를 형성하게 되어 있다.
도 1은 본 발명에 따른 에칭 장치의 1실시의 형태를 나타내는 구성도이다.
도 2는 플라즈마 형성 수단의 평면 안테나 부재를 나타내는 평면도이다.
도 3은 가스 공급 수단의 샤워 헤드부를 나타내는 하면도이다.
도 4는 Cl2 가스 및 N2 가스의 합계 유량에 대한 N2 가스의 유량비의 에칭 의존성을 나타내는 그래프이다.
도 5A 내지 도 5D는 N2 가스의 유량비가 50%, 70%, 80%, 90%일 때의 각각의 에칭 상태를 나타내는 전자현미경 사진이다.
도 6은 Cl2 가스 및 N2 가스의 합계 유량에 대한 O2 가스의 첨가량과 베이스층에 대한 선택성과의 관계를 나타내는 그래프이다.
도 7A 내지 도 7E는 O2 가스의 첨가량이 2.9%, 4.3%, 5.7%, 8.6%, 11.4%일 때의 각각의 에칭 상태를 나타내는 전자현미경 사진이다.
도 8은 피처리체의 일부를 나타내는 부분 확대 단면도이다.
도 9A 내지 도 9C는 에칭 처리시의 에칭 형상의 예를 나타내는 전자현미경 사진 및 그 모식도이다.
발명을 실시하기 위한 최선의 형태
이하에, 본 발명에 따른 에칭 장치 및 에칭 방법의 실시형태를 첨부 도면에 기초하여 상술한다.
도 1은 본 발명에 따른 에칭 장치의 1실시의 형태를 나타내는 구성도이다. 도 2는 플라즈마 형성 수단의 평면 안테나 부재를 나타내는 평면도이다. 도 3은 가스 공급 수단의 샤워 헤드부를 나타내는 하면도이다. 여기서는, 에칭 장치로서, 래디얼 라인 슬롯 안테나(RLSA: Radial Line Slot Antenna) 방식의 평면 안테나 부재가 사용된 에칭 장치가 예로서 설명된다.
도 1에 나타낸 바와 같이, 본 실시형태의 에칭 장치(22)는, 전체가 통체상(筒體狀)으로 성형된 처리 용기(24)를 갖고 있다. 처리 용기(24)의 측벽이나 저부는, 알루미늄 등의 도체에 의해 구성되어, 접지되어 있다. 처리 용기(24)의 내부는, 밀폐된 처리 공간(S)으로서 구성되어, 이 처리 공간(S) 내에 플라즈마가 형성되게 되어 있다.
처리 용기(24) 내에는, 상면에 피처리체로서의 예컨대 반도체 웨이퍼(W)를 재치하는 재치대(26)가 수용되어 있다. 재치대(26)는, 예컨대 알루마이트 처리된 알루미늄 등으로 이루어진 평탄 원판상으로 형성되어 있다. 재치대(26)는, 처리 용기(24)의 저부로부터 기립하는 예컨대 알루미늄 등으로 이루어진 지주(28)에 지지되어 있다.
처리 용기(24)의 측벽에는, 처리 용기(24)의 내부에 대하여 웨이퍼를 반입·반출하기 위해서 개폐하는 게이트 밸브(30)가 설치되어 있다. 또한, 처리 용기(24)의 저부에는 배기구(32)가 설치되어 있다. 배기구(32)에는, 압력 제어 밸브(34) 및 진공 펌프(36)가 순차 개접(順次介接)된 배기로(38)가 접속되어 있다. 이것에 의해, 필요에 따라, 처리 용기(24) 내를 소정의 압력까지 진공 흡인할 수 있도록 되어 있다.
또한, 처리 용기(24)의 천장부는 개구되어 있다(개구부를 갖고 있다). 여기서, 마이크로파에 대해서는 투과성을 갖는 천판(40)이 O링 등의 시일 부재(42)를 통해서 기밀(氣密)로 설치되어 있다. 천판(40)은, 예컨대 Al2O3 등의 세라믹재 등으로 이루어진다. 천판(40)의 두께는, 내압성을 고려하여 예컨대 20mm 정도로 설정된다.
그리고, 천판(40)의 상면에, 처리 용기(24) 내에서 플라즈마를 발생시키기 위한 플라즈마 형성 수단(44)이 설치되어 있다. 구체적으로는, 플라즈마 형성 수단(44)은, 천판(40)의 상면에 설치된 원판상의 평면 안테나 부재(46)를 갖고 있다. 평면 안테나 부재(46) 상에는, 지파재(遲波材)(48)가 설치되어 있다. 지파재(48)는, 마이크로파의 파장을 단축하기 위해서 고유전율 특성을 갖고 있다. 지파재(48)의 상방 및 측방의 대략 전면은, 도전성의 중공 원통상 용기로 이루어진 도파 상자(50)에 의해서 덮여 있다. 평면 안테나 부재(46)는, 도파 상자(50)의 저판으로서 구성되어, 재치대(26)에 대향하고 있다. 도파 상자(50)의 상부에는, 이것을 냉각하기 위한 냉매가 흐르는 냉각 재킷(52)이 설치되어 있다.
도파 상자(50) 및 평면 안테나 부재(46)의 주변부는, 모두 처리 용기(24)와 도통되어 있다. 도파 상자(50)의 상면의 중심에, 동축 도파관(54)의 외관(54A)이 접속되어 있다. 동축 도파관(54)의 내부의 내부 케이블(54B)은 지파재(48)의 중심의 관통 구멍을 통과하여 평면 안테나 부재(46)의 중심부에 접속되어 있다.
동축 도파관(54)은, 모드 변환기(56) 및 도파관(58)을 통해서, 매칭 유닛(도시하지 않음)을 갖는 예컨대 2.45GHz의 마이크로파 발생기(60)에 접속되어 있다. 이것에 의해, 평면 안테나 부재(46)로 마이크로파를 전파할 수 있게 되어 있다. 마이크로파의 주파수는 2.45GHz에 한정되지 않고, 다른 주파수, 예컨대 8.35GHz 등이더라도 좋다. 도파관(58)으로서는, 단면 원형 또는 단면 직사각형의 도파관이나 동축 도파관을 이용할 수 있다. 그리고, 도파 상자(50) 내의, 평면 안테나 부재(46)의 상면에 설치된 고유전율 특성을 갖는 지파재(48)는, 파장 단축 효과에 의해서, 마이크로파의 관내 파장을 짧게 하도록 작용한다. 지파재(48)로서는, 예컨대 질화알루미늄 등을 이용할 수 있다.
평면 안테나 부재(46)는, 300mm 크기의 웨이퍼에 대응하는 경우에는, 예컨대 직경이 400 내지 500mm, 두께가 1 내지 수 mm 정도인 도전성 재료로부터 구성된다. 보다 구체적으로는, 예컨대 표면이 은 도금된 구리판 또는 알루미늄판으로 구성될 수 있다. 평면 안테나 부재(46)에는, 예컨대 긴 홈 모양의 관통 구멍으로 된 다수의 마이크로파 방사 구멍(62)이 형성되어 있다. 마이크로파 방사 구멍(62)의 배치 형태는 특별히 한정되지 않는다. 예컨대, 동심원상, 나선상, 방사상 등으로 배치될 수 있다. 또는, 평면 안테나 부재 전면에 균일하게 되도록 분포될 수 있다. 도 2에 나타내는 예에서는, 2개의 마이크로파 방사 구멍(62)을 약간 이간시켜 대략 T자 형상으로 배치하여 형성되는 쌍(pair)이 동심원상으로 배치되어 있다. 이 평면 안테나 부재(46)는, 이른바 RLSA(Radial Line Slot Antenna) 방식의 안테나 구조이며, 이것에 의해, 고밀도 플라즈마 및 저전자 에너지라는 특징이 얻어진다.
또한, 재치대(26)의 상방에는, 처리 용기(24) 내로 에칭시에 필요하게 되는 가스를 공급하기 위한 가스 공급 수단(64)이 설치되어 있다. 구체적으로는, 가스 공급 수단(64)은, 도 3에 나타낸 바와 같이, 격자상으로 형성된 가스 유로(66), 링상의 가스 유로(66a), 및 상기 가스 유로(66)의 도중에 형성된 다수의 가스 분사 구멍(68)을 갖는 샤워 헤드부(70)를 갖추고 있다. 이 경우, 격자상의 각 가스 유로(66)의 양 단부가 링상의 가스 유로(66a)에 접속되어 있고, 각 가스 유로(66)에는 충분히 가스가 흐를 수 있게 되어 있다. 또한, 샤워 헤드부(70)에는, 상기 각 가스 유로(66, 66a)를 피하도록 하는 위치에, 상하 방향으로 빠져나가는 다수의 개구부(72)가 형성되어 있다. 이 개구부(72)를 통해서, 상하 방향으로 가스가 유통할 수 있게 되어 있다. 이러한 샤워 헤드부(70) 전체는, 에칭 가스와의 관계에서 내구성을 유지하기 위해서, 석영이나 알루미늄 등으로 형성될 수 있다. 특히, 염소계 가스가 사용되는 경우에는, 석영으로 형성되는 것이 바람직하다.
또한, 링상의 가스 유로(66a)에는, 외부로 연장되는 가스로(74)가 접속되어 있다. 이 가스로(74)는, 도중에서 복수의 분기로로 분기되고, 각 분기로에는 개폐 밸브(76)나 매스 플로우 컨트롤러 같은 유량 제어기(78)가 각각 개설(介設)되면서 각 가스원에 접속되어 있다. 여기서, 에칭시의 가스로서, 염소 함유 가스와 산소 함유 가스와 질소 함유 가스가 사용된다. 구체적인 가스원으로서는, 염소 함유 가스로서 예컨대 Cl2 가스를 저류하는 Cl2 가스원(80A), 산소 함유 가스로서 예컨대 O2 가스를 저류하는 O2 가스원(80B), 및 질소 함유 가스로서 예컨대 N2 가스를 저류하는 N2 가스원(80C)이 사용되고 있다. 한편, 상기한 바와 같은 샤워 헤드부(70)를 상하 2단으로 설치하여, 그 한쪽으로부터 O2 가스와 N2 가스를 흐르게 하고, 다른 쪽으로부터 Cl2 가스를 흐르게 하도록 하는 구성을 채용할 수도 있다.
또한, 재치대(26)의 하방에는, 웨이퍼(W)의 반출입시에 웨이퍼(W)를 승강시키는 복수, 예컨대 3개의 승강 핀(82)(도 1에 있어서는 2개만 기입)이 설치되고 있다. 이 승강 핀(82)은, 신축가능한 벨로즈(bellows)(84)를 통해서 용기 저부를 관통하도록 설치된 승강 로드(86)에 의해서 승강된다. 또한, 재치대(26)에는, 승강 핀(82)을 삽통시키기 위한 핀 삽통 구멍(88)이 형성되어 있다.
재치대(26) 전체는, 내열 재료, 예컨대 알루미나 등의 세라믹에 의해 구성되어 있다. 이 내열 재료 중에, 가열 수단(90)이 설치되어 있다. 본 실시형태의 가열 수단(90)은, 재치대(26)의 대략 전역에 걸쳐 설치된 박판상의 저항 가열 히터(92)를 갖고 있다. 이 저항 가열 히터(92)는, 지주(28) 내를 지나는 배선(94)을 통해서 히터 전원(96)에 접속되어 있다.
또한, 재치대(26)의 상면측에는, 내부에 예컨대 망상으로 설치된 도체선(98)을 갖는 얇은 정전 척(100)이 설치되어 있다. 정전 척(100)의 도체선(98)은, 정전 흡착력을 발휘하기 위해서, 배선(102)을 통해서 직류 전원(104)에 접속되어 있다. 이것에 의해, 재치대(26) 상, 상세하게는 정전 척(100) 상에 재치되는 웨이퍼(W)가, 정전 흡착력에 의해 흡착될 수 있게 된다. 한편, 배선(102)에는, 에칭시에 예컨대 13.56MHz의 바이어스용의 고주파 전력을 정전 척(100)의 도체선(98)으로 인가하기 위해서, 바이어스용 고주파 전원(106)도 접속되어 있다.
그리고, 이 에칭 장치(22)의 전체의 동작은, 예컨대 마이크로컴퓨터 등으로 이루어진 제어 수단(108)에 의해서 제어되게 되어 있다. 이 동작을 하는 컴퓨터의 프로그램은, 플렉시블 디스크나 CD(Compact Disc)나 플래쉬 메모리 등의 기억 매체(110)에 기억되어 있다. 구체적으로는, 이 제어 수단(108)으로부터의 지령에 의해, 각 가스의 공급이나 유량 제어, 마이크로파나 고주파의 공급이나 전력 제어, 프로세스 온도나 프로세스 압력의 제어 등이 실시되게 되어 있다.
다음으로, 이상과 같이 구성된 에칭 장치(22)를 이용하여 행하여지는 에칭 방법에 대하여 설명한다.
우선, 게이트 밸브(30)를 통해서, 반도체 웨이퍼(W)가 반송 암(도시하지 않음)에 의해서 처리 용기(24) 내에 수용된다. 승강 핀(82)을 상하 운동시킴에 따라, 반도체 웨이퍼(W)는 재치대(26)의 상면인 재치면에 재치된다. 그리고, 이 반도체 웨이퍼(W)는, 정전 척(100)에 의해서 정전 흡착된다. 이 웨이퍼(W)에서는, 도 8에 나타낸 바와 같이, 베이스층(4) 상에 에칭 대상층(6)이 형성되어 있다. 이 에칭 대상층(6) 상에, 패턴화된 마스크(8)가, 미리 전공정으로써 형성되어 있다.
웨이퍼(W)는, 가열 수단(90)에 의해서 소정의 프로세스 온도로 유지된다. 한편, 각 가스원(80A 내지 80C)에서 Cl2 가스, O2 가스 및 N2 가스가 각각 소정의 유량으로 샤워 헤드부(70)를 통해서 처리 용기(24) 내로 공급된다. 그리고, 압력 제어 밸브(34)가 제어되어, 처리 용기(24) 내가 소정의 프로세스 압력으로 유지된다. 이것과 동시에, 플라즈마 형성 수단(44)의 마이크로파 발생기(60)가 구동되어, 마이크로파 발생기(60)에서 발생된 마이크로파가, 도파관(58) 및 동축 도파관(54)을 통해서 평면 안테나 부재(46)에 공급된다. 평면 안테나 부재(46)로부터 처리 공간으로는, 지파재(48)에 의해서 파장이 짧게 된 마이크로파가 도입된다. 이것에 의해, 처리 공간 내에 플라즈마가 발생되어, 소정의 플라즈마를 이용한 에칭 처리가 행하여진다.
상세하게는, 평면 안테나 부재(46)로부터 처리 용기(24) 내로 마이크로파가 도입되면, Cl2, O2, N2의 각 가스가 상기 마이크로파에 의해서 플라즈마화되어 활성화되고, 이 때에 발생되는 활성종에 의해서, 웨이퍼(W)의 표면에 형성되어 있는 텅스텐 함유 재료로 이루어진 에칭 대상층(6)이, 마스크(8)에 의해 보호되어 있는 부분을 제외하고 에칭되어 제거된다. 상기 각 가스는, 재치대(26)의 주변부에 대략 균등하게 확산하면서 하방으로 흘러 가, 배기구(32)를 통해서 배기로(38)로부터 배출된다. 또한, 에칭 처리에 있어서는, 바이어스용 고주파 전원(106)으로부터 정전 척(100) 중의 도체선(98)으로 바이어스용의 고주파가 인가된다. 이것에 의해, 활성종 등이 웨이퍼 표면에 대하여 양호한 직진성으로 들어가기 때문에, 에칭 형상이 무너질 우려가 저감된다.
여기서, 본 실시형태에 있어서는, 에칭 가스로서 염소 함유 가스인 Cl2 가스가 사용되고, 첨가 가스로서 산소 함유 가스인 O2 가스와 질소 함유 가스인 N2 가스가 사용되고 있기 때문에, 폴리실리콘층으로 이루어진 베이스층(4)에 대하여, 질화텅스텐막(6A)과 텅스텐막(6B)의 적층 구조로 이루어진 에칭 대상층(6)이 선택성 좋게 에칭될 수 있다. 한편, 그 에칭 형상이 무너지지 않고, 적정한 형상으로 유지될 수 있다. 바꾸어 말하면, 본 실시형태에 의하면, 종래 방법에서 발생하였던 도 9B에 나타낸 바와 같은 불휘발성 퇴적물(10)의 부착이 방지되고, 또한 종래 방법에서 발생하고 있었던 도 9C에 나타낸 바와 같은 언더컷부(12)의 발생도 방지되어, 도 9A에 나타낸 바와 같은 적정한 에칭 형상을 얻을 수 있다. 한편, 상기 각 가스에 더하여, 불활성 가스, 예컨대 Ar 가스나 He 가스 등이 첨가되더라도 좋다.
본 실시형태에 있어서 적절한 에칭 처리가 실시되는 이유는, 아래와 같이 생각된다. 즉, 에칭 가스로서 Cl2 가스가 사용되고, 베이스층(4)인 폴리실리콘층과의 선택비를 얻기 위해서 산소 함유 가스로서 O2 가스가 적절량 첨가되며, 또한 에칭 형상을 적절하게 하기 위해서 질소 함유 가스로서 N2 가스가 적절량 첨가되는 것에 의해, 반응 생성물로서 휘발성이 낮은 물질이 거의 발생하는 일 없이, 주로 휘발성이 높은 물질, 예컨대 W0, W02 등이 발생한다. 이야말로, 최적의 에칭 조건이다. 또한, 반응 생성물로서 휘발성이 낮은 물질이 일시적으로 생겼다고 해도, 이 물질은 N2 가스의 활성종에 의해서 환원되어 휘발성이 높은 물질로 변환된다고 생각된다.
한편, 본 실시형태의 프로세스 조건에 관해서는, 프로세스 온도는 예컨대 60 내지 80℃의 범위 내이며, 프로세스 압력은 예컨대 0.5 내지 2Pa의 범위 내이다.
또한, 각 가스에 관해서는, 염소 함유 가스(Cl2 가스)의 유량은, 처리 용기(2)의 크기에도 따르지만, 예컨대 웨이퍼 크기가 300mm일 때에는 100 내지 1000sccm 정도의 범위 내이다.
또한, 염소 함유 가스(Cl2 가스) 및 질소 함유 가스(N2 가스)의 합계 유량에 대한 질소 함유 가스의 유량비는, 50 내지 80%의 범위 내이다. 여기서, N2 가스의 유량비가 50%보다도 적은 경우에는, 에칭 대상층(6)과 베이스층(4)의 선택비가 충분히 얻어질 수 없어져, 적정한 에칭 형상이 얻어질 수 없게 되어 버린다. 또한, N2 가스의 유량비가 80%보다도 많은 경우에는, 에칭률이 급격히 저하되는 동시에, 에칭 대상층(6)의 측벽이 깎여 사이드 에칭이 발생하여 버린다.
또한, 염소 함유 가스(Cl2 가스) 및 질소 함유 가스(N2 가스)의 합계 유량에 대한 산소 함유 가스(O2 가스)의 첨가량은 2.9 내지 8.6%의 범위 내이다. 여기서, O2 가스의 유량비가 2.9%보다도 적은 경우에는, 에칭률이 대폭 저하되어 스루풋이 충분하지 않게 되어 버린다. 또한, O2 가스의 유량비가 8.6%보다도 큰 경우에는, 측벽에 데포(depot)가 발생하여 에칭 형상이 열화되어 버린다.
여기서, 각 가스의 유량비에 대한 에칭 형상의 양부 및 베이스층에 대한 선택성에 대하여 실제로 평가를 했다. 그 평가 결과에 대하여 설명한다.
도 4는, Cl2 가스 및 N2 가스의 합계 유량에 대한 N2 가스의 유량비의 에칭 의존성을 나타내는 그래프이다. 여기서는, 좌측의 세로축에 에칭률(에칭 대상층 및 베이스층)이 표시되고, 오른쪽의 세로축에 선택비가 표시되어 있다. 또한, 도 5A 내지 도 5D는, N2 가스의 유량비가 50%, 70%, 80%, 90%일 때의 각 에칭 상태를 나타내는 전자현미경 사진이다. 이 때의 에칭 조건은, Cl2 가스와 N2 가스의 합계 유량이 700sccm에서 일정하게 되어, 양 가스의 비율이 변화되었다. 한편, O2 가스의 유량은 30sccm으로 고정되었다.
도 5A 내지 도 5C는 비교적 적정한 에칭 형상을 나타내고 있다. 그러나, 도 5D에서는, 사이드 에칭이 발생하고 있다. 그리고, 도 4의 그래프로부터 분명하듯이, N2 가스의 유량비가 증가될 때, 에칭 대상층의 에칭률은 그다지 저하하지 않는 데 대하여, 베이스층의 에칭률은 대폭 저하된다. 즉, 이 경우, 선택비가 향상되어 바람직하다. 그러나, N2 가스의 유량비가 80%를 넘어 커지면, 에칭 대상층의 에칭률이 과도하게 저하된다. 또한 이 경우, 도 4의 그래프에는 나타내어져 있지 않지만, 도 5D에 나타낸 바와 같이, 에칭 대상층에 사이드 에칭이 발생한다. 즉, 이 경우는 바람직하지 못하다. 한편, N2의 가스 유량비가 50%보다도 작은 경우에는, 선택비가 지나치게 작게 되어 버려 바람직하지 못하다. 이상으로부터, N2 가스의 유량비에 대하여, 50 내지 80%의 범위 내인 것이 필요하고, 특히 70 내지 80%의 범위 내에서 선택비가 실용상 충분한 값인 3.0 이상이 되어 바람직하다는 것이 확인되었다.
도 6은 Cl2 가스 및 N2 가스의 합계 유량에 대한 O2 가스의 첨가량과 베이스층에 대한 선택성과의 관계를 나타내는 그래프이다. 여기서는, 좌측의 세로축에 에칭률(에칭 대상층 및 베이스층)이 표시되고, 오른쪽의 세로축에 선택비가 표시되어 있다. 도 7A 내지 도 7E는, O2 가스의 첨가량이 2.9%, 4.3%, 5.7%, 8.6%, 11.4%일 때의 각 에칭 상태의 전자현미경 사진을 나타낸다. 이 때의 프로세스 조건은, Cl2 가스와 N2 가스의 유량이 각각 200sccm 및 500sccm으로 고정되어, O2 가스의 유량만이 변화되었다.
도 7A 내지 도 7D는 비교적 적정한 에칭 형상을 나타내고 있다. 그러나, 도 7E에서는, 측벽에 데포가 발생하고 있다. 한편, 도 6의 그래프로부터 분명하듯이, O2 가스의 첨가량이 증대될수록, 에칭 대상층의 에칭률은 커지는 데 대하여, 베이스층의 에칭률은 저하되고, 따라서 선택비는 증대하고 있다. 또한, O2 가스의 첨가량이 2.9%보다도 적은 경우에는, 에칭률이 과도하게 저하되어 버려 바람직하지 못하다. 또한, O2 가스의 첨가량이 8.6%보다도 커지면, 도 7E에 나타낸 바와 같이, 측벽에 데포가 발생하여 에칭 형상이 열화하여 버리기 때문에 바람직하지 못하다. 이상으로부터, O2 가스의 첨가량이 2.9 내지 8.6%인 범위 내에서는, 적정한 선택비가 얻어지고, 특히 4.3 내지 5.7%의 범위 내에서는, 3.0 이상의 선택비가 얻어져 측벽 데포도 전혀 발생하지 않아 바람직하다는 것을 확인할 수 있었다.
상기 실시형태에서는, 염소 함유 가스로서 Cl2 가스가 사용되고 있지만, 본 발명은 이것에 한정되지 않는다. 예컨대, BCl3 등을 이용할 수 있다. 또한 상기 실시형태에서는, 첨가 가스로서 산소 함유 가스와 질소 함유 가스의 2종류의 가스가 사용되고 있지만, 이들 2종류의 가스 대신 산화질소 가스를 사용할 수 있다. 이 산화질소 가스로서는, 예컨대 NO 가스, N2O 가스, NO2 가스 등을 이용할 수 있다.
또한, 여기서는, 피처리체인 반도체 웨이퍼(W)의 단면 구조로서, 베이스층(4)으로서 폴리실리콘층이 형성되어 있는 경우를 예로서 설명했지만, 본 발명은 이것에 한정되지 않는다. 예컨대, 베이스층(4)이 실리콘 단결정으로 이루어지는 경우에도 본 발명을 적용할 수 있다. 또한, 에칭 대상층(6)으로서는, 질화텅스텐막(6A)과 텅스텐막(6B)의 적층 구조에 한정되지 않고, 텅스텐을 포함하는 재료이면, 어떠한 막이라도 좋다. 예컨대, 질화텅스텐막만의 단층, 또는 텅스텐막만의 단층의 경우에도 본 발명을 적용할 수 있다.
또한, 피처리체로서는, 반도체 웨이퍼에 한정되지 않고, 유리 기판, LCD 기판 등에도 본 발명을 적용할 수 있다.

Claims (13)

  1. 실리콘 함유 재료로 이루어진 베이스층 상에 텅스텐, 질화텅스텐 또는 이들의 조합으로 이루어진 에칭 대상층이 형성된 피처리체에 대해, 진공 흡인 가능하게 되어 있는 처리 용기 내에서 플라즈마의 존재하에 에칭 처리를 실시하도록 한 에칭 방법에 있어서,
    상기 에칭시의 가스로서, 염소 가스와 산소 가스와 질소 가스만이 사용되고,
    상기 염소 가스 및 상기 질소 가스의 합계 유량에 대한 상기 산소 가스의 첨가량은 2.9 내지 8.6%의 범위 내이며,
    상기 염소 가스 및 상기 질소 가스의 합계 유량에 대한 상기 질소 가스의 유량비는 50 내지 80%의 범위 내인 것을 특징으로 하는 에칭 방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 플라즈마는 마이크로파에 의해서 발생되는 것을 특징으로 하는 에칭 방법.
  5. 제 1 항에 있어서,
    상기 에칭 처리는 RLSA(Radial Line Slot Antenna) 방식의 평면 안테나 부재를 갖는 처리 용기 내에서 행해지는 것을 특징으로 하는 에칭 방법.
  6. 제 1 항에 있어서,
    상기 베이스층은 폴리실리콘층으로 이루어지고,
    상기 에칭 대상층은 질화텅스텐막과 텅스텐막의 적층 구조를 갖는 것을 특징으로 하는 에칭 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제 1 항에 있어서,
    상기 염소 가스 및 상기 질소 가스의 합계 유량에 대한 상기 산소 가스의 첨가량은 4.3 내지 5.7%의 범위 내이며,
    상기 염소 가스 및 상기 질소 가스의 합계 유량에 대한 상기 질소 가스의 유량비는 70 내지 80%의 범위 내인 것을 특징으로 하는 에칭 방법.
KR1020077014786A 2004-11-29 2005-11-18 에칭 방법 및 에칭 장치 KR100910681B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004344608A JP4701691B2 (ja) 2004-11-29 2004-11-29 エッチング方法
JPJP-P-2004-00344608 2004-11-29

Publications (2)

Publication Number Publication Date
KR20070086761A KR20070086761A (ko) 2007-08-27
KR100910681B1 true KR100910681B1 (ko) 2009-08-04

Family

ID=36497939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077014786A KR100910681B1 (ko) 2004-11-29 2005-11-18 에칭 방법 및 에칭 장치

Country Status (6)

Country Link
US (1) US7842617B2 (ko)
JP (1) JP4701691B2 (ko)
KR (1) KR100910681B1 (ko)
CN (1) CN100580887C (ko)
TW (1) TWI385721B (ko)
WO (1) WO2006057202A1 (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW477009B (en) * 1999-05-26 2002-02-21 Tadahiro Ohmi Plasma process device
KR101418438B1 (ko) * 2007-07-10 2014-07-14 삼성전자주식회사 플라즈마 발생장치
WO2009084194A1 (en) * 2007-12-28 2009-07-09 Tokyo Electron Limited Etching method for metal film and metal oxide film, and manufacturing method for semiconductor device
JP2010118549A (ja) 2008-11-13 2010-05-27 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
US20110065276A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
US20110061812A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
US20110061810A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
JP2011174540A (ja) * 2010-02-24 2011-09-08 Tokyo Electron Ltd 真空排気用のボールバルブ及び真空排気装置
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
CN103003924B (zh) * 2010-06-28 2015-07-08 东京毅力科创株式会社 等离子体处理装置及方法
US8969210B2 (en) 2010-09-15 2015-03-03 Tokyo Electron Limited Plasma etching apparatus, plasma etching method, and semiconductor device manufacturing method
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
JP5413342B2 (ja) * 2010-09-27 2014-02-12 株式会社Ｓｕｍｃｏ シリコンウェーハ表層部のエッチング方法およびシリコンウェーハの金属汚染分析方法
JP5916044B2 (ja) * 2010-09-28 2016-05-11 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US8562785B2 (en) * 2011-05-31 2013-10-22 Lam Research Corporation Gas distribution showerhead for inductively coupled plasma etch reactor
US9245717B2 (en) 2011-05-31 2016-01-26 Lam Research Corporation Gas distribution system for ceramic showerhead of plasma etch reactor
JP5377587B2 (ja) * 2011-07-06 2013-12-25 東京エレクトロン株式会社 アンテナ、プラズマ処理装置及びプラズマ処理方法
US8808562B2 (en) * 2011-09-12 2014-08-19 Tokyo Electron Limited Dry metal etching method
US8592328B2 (en) 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
SG2013083654A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Methods for depositing films on sensitive substrates
WO2014208050A1 (ja) * 2013-06-27 2014-12-31 日本電気株式会社 スイッチング素子とその製造方法および半導体装置とその製造方法
US9589790B2 (en) 2014-11-24 2017-03-07 Lam Research Corporation Method of depositing ammonia free and chlorine free conformal silicon nitride film
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US9633867B2 (en) * 2015-01-05 2017-04-25 Lam Research Corporation Method and apparatus for anisotropic tungsten etching
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9601693B1 (en) 2015-09-24 2017-03-21 Lam Research Corporation Method for encapsulating a chalcogenide material
WO2017210518A1 (en) * 2016-06-03 2017-12-07 Entegris, Inc. Vapor phase etching of hafnia and zirconia
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10629435B2 (en) 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10074543B2 (en) 2016-08-31 2018-09-11 Lam Research Corporation High dry etch rate materials for semiconductor patterning applications
US9865455B1 (en) 2016-09-07 2018-01-09 Lam Research Corporation Nitride film formed by plasma-enhanced and thermal atomic layer deposition process
JP6725176B2 (ja) * 2016-10-31 2020-07-15 株式会社日立ハイテク プラズマエッチング方法
US10832908B2 (en) 2016-11-11 2020-11-10 Lam Research Corporation Self-aligned multi-patterning process flow with ALD gapfill spacer mask
US10454029B2 (en) 2016-11-11 2019-10-22 Lam Research Corporation Method for reducing the wet etch rate of a sin film without damaging the underlying substrate
US10134579B2 (en) 2016-11-14 2018-11-20 Lam Research Corporation Method for high modulus ALD SiO2 spacer
US10373804B2 (en) * 2017-02-03 2019-08-06 Applied Materials, Inc. System for tunable workpiece biasing in a plasma reactor
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
KR20200118504A (ko) 2018-03-02 2020-10-15 램 리써치 코포레이션 가수분해를 사용한 선택적인 증착
CN113643973A (zh) * 2020-04-27 2021-11-12 中微半导体设备(上海)股份有限公司 一种低温刻蚀的方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116824A (ja) 1996-06-17 1998-05-06 Applied Materials Inc 高いポリシリコン選択性を有するメタルシリサイドエッチング方法
KR20000071381A (ko) * 1999-02-25 2000-11-25 이데이 노부유끼 드라이 에칭 방법 및 반도체 장치의 제조 방법
KR20030004429A (ko) * 2001-03-28 2003-01-14 동경 엘렉트론 주식회사 플라즈마 처리 장치, 플라즈마 처리 방법 및 지파판

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6050923A (ja) * 1983-08-31 1985-03-22 Hitachi Ltd プラズマ表面処理方法
JPS6265331A (ja) * 1985-09-17 1987-03-24 Hitachi Ltd 銅もしくは銅合金のエツチング方法
JPH11135481A (ja) 1997-10-28 1999-05-21 Yamaha Corp エッチング方法
US6217704B1 (en) * 1998-09-22 2001-04-17 Canon Kabushiki Kaisha Plasma processing apparatus
JP2002025986A (ja) * 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd ドライエッチング方法
JP4717295B2 (ja) * 2000-10-04 2011-07-06 株式会社半導体エネルギー研究所 ドライエッチング装置及びエッチング方法
JP4147017B2 (ja) * 2001-10-19 2008-09-10 東京エレクトロン株式会社 マイクロ波プラズマ基板処理装置
JP2004119781A (ja) 2002-09-27 2004-04-15 Sharp Corp ドライエッチング方法
JP2004273532A (ja) 2003-03-05 2004-09-30 Hitachi High-Technologies Corp プラズマエッチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116824A (ja) 1996-06-17 1998-05-06 Applied Materials Inc 高いポリシリコン選択性を有するメタルシリサイドエッチング方法
KR20000071381A (ko) * 1999-02-25 2000-11-25 이데이 노부유끼 드라이 에칭 방법 및 반도체 장치의 제조 방법
KR20030004429A (ko) * 2001-03-28 2003-01-14 동경 엘렉트론 주식회사 플라즈마 처리 장치, 플라즈마 처리 방법 및 지파판

Also Published As

Publication number Publication date
TW200636851A (en) 2006-10-16
US20080138996A1 (en) 2008-06-12
TWI385721B (zh) 2013-02-11
CN101069272A (zh) 2007-11-07
JP2006156675A (ja) 2006-06-15
US7842617B2 (en) 2010-11-30
JP4701691B2 (ja) 2011-06-15
KR20070086761A (ko) 2007-08-27
WO2006057202A1 (ja) 2006-06-01
CN100580887C (zh) 2010-01-13

Similar Documents

Publication Publication Date Title
KR100910681B1 (ko) 에칭 방법 및 에칭 장치
TWI430360B (zh) Plasma etching method and plasma etching device
KR100896552B1 (ko) 플라즈마 에칭방법
US10923360B2 (en) Method of etching film and plasma processing apparatus
JP5138261B2 (ja) シリコン酸化膜の形成方法、プラズマ処理装置および記憶媒体
CN112259457B (zh) 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台
US9735025B2 (en) Etching method
KR100967458B1 (ko) 에칭 방법 및 에칭 장치
KR102496968B1 (ko) 에칭 방법
JP3808902B2 (ja) プラズマエッチング方法
US20090203219A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
US20210327719A1 (en) Method for processing workpiece
JP2010087186A (ja) 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
US20230335409A1 (en) Substrate processing method and substrate processing apparatus
US11264248B2 (en) Etching method and substrate processing apparatus
US10504741B2 (en) Semiconductor manufacturing method and plasma processing apparatus
JP7220603B2 (ja) 膜をエッチングする方法及びプラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 10