KR20210019398A - 에칭 방법 및 플라즈마 처리 장치 - Google Patents

에칭 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR20210019398A
KR20210019398A KR1020207006292A KR20207006292A KR20210019398A KR 20210019398 A KR20210019398 A KR 20210019398A KR 1020207006292 A KR1020207006292 A KR 1020207006292A KR 20207006292 A KR20207006292 A KR 20207006292A KR 20210019398 A KR20210019398 A KR 20210019398A
Authority
KR
South Korea
Prior art keywords
gas
silicon film
etching
oxide layer
plasma
Prior art date
Application number
KR1020207006292A
Other languages
English (en)
Other versions
KR102608061B1 (ko
Inventor
유스케 시미즈
마사히코 다카하시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210019398A publication Critical patent/KR20210019398A/ko
Application granted granted Critical
Publication of KR102608061B1 publication Critical patent/KR102608061B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32311—Circuits specially adapted for controlling the microwave discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

예시적 실시형태에 관한 방법은, 실리콘막과 실리콘막 상에 마련된 마스크를 포함하는 피가공물을 준비하는 공정과, 제1 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 마스크를 이용하여 실리콘막을 에칭하는 공정과, 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스의 플라즈마에 의하여, 실리콘막의 표면을 산화층으로 개질하는 공정이며, 산화층은 마스크의 측벽면을 따라 뻗어 있는 제1 영역 및 실리콘막 상에 뻗어 있는 제2 영역을 포함하는 공정과, 제1 영역을 남기면서 제2 영역을 제거하도록 산화층을 에칭하는 공정과, 제3 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 마스크 및 제1 영역을 포함하는 산화층을 이용하여 실리콘막을 에칭하는 공정을 포함한다.

Description

에칭 방법 및 플라즈마 처리 장치
본 개시의 예시적 실시형태는, 에칭 방법 및 플라즈마 처리 장치에 관한 것이다.
특허문헌 1은, 핀형 전계 효과 트랜지스터의 더미 게이트를 형성하기 위한 에칭 방법을 개시한다. 이 방법에서는, 어모퍼스 실리콘(a-Si)으로 형성된 게이트 재료를 질화 실리콘(SiN)의 마스크를 이용하여 에칭한다. 에칭 가스는, 아르곤(Ar) 가스와, 브로민화 수소(HBr) 가스와, 산소(O2) 가스의 혼합 가스이다.
특허문헌 1: 일본 공개특허공보 2015-37091호
본 개시는, 실리콘막의 에칭을 설계대로 행할 수 있는 기술을 제공한다.
하나의 예시적 실시형태에 관한 에칭 방법은, 실리콘막과 실리콘막 상에 마련된 마스크를 포함하는 피가공물을 준비하는 공정과, 제1 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 마스크를 이용하여 실리콘막을 에칭하는 공정과, 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스의 플라즈마에 의하여, 실리콘막의 표면을 산화층으로 개질하는 공정이며, 산화층은 마스크의 측벽면을 따라 뻗어 있는 제1 영역 및 실리콘막 상에 뻗어 있는 제2 영역을 포함하는 공정과, 제1 영역을 남기면서 제2 영역을 제거하도록 산화층을 에칭하는 공정과, 제3 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 마스크 및 제1 영역을 포함하는 산화층을 이용하여 실리콘막을 에칭하는 공정을 포함한다.
하나의 예시적 실시형태에 관한 에칭 방법에 의하면, 실리콘막의 에칭을 설계대로 행할 수 있다.
도 1은, 하나의 예시적 실시형태에 관한 에칭 방법의 플로차트이다.
도 2는, 도 1에 나타나는 에칭 방법의 실행에 이용하는 것이 가능한 플라즈마 처리 장치를 예시하는 도이다.
도 3은, 도 1에 나타나는 에칭 방법이 적용될 수 있는 일례의 피가공물의 단면도이다.
도 4는, 제1 에칭 공정을 행한 일례의 피가공물의 단면도이다.
도 5는, 보호막 형성 공정을 행한 일례의 피가공물의 단면도이다.
도 6은, 보호막 에칭 공정을 행한 일례의 피가공물의 단면도이다.
도 7은, 제2 에칭 공정을 행한 일례의 피가공물의 단면도이다.
도 8은, 산소 라디칼만을 이용한 실리콘막의 산화의 원리를 설명하는 도이다.
도 9는, 산소 라디칼만을 이용한 실리콘막의 산화의 원리를 설명하는 도이다.
도 10은, 산소 라디칼만을 이용한 실리콘막의 산화의 원리를 설명하는 도이다.
도 11은, 산소 라디칼, 불소 라디칼 및 수소 라디칼을 이용한 실리콘막의 산화의 원리를 설명하는 도이다.
도 12는, 산소 라디칼, 불소 라디칼 및 수소 라디칼을 이용한 실리콘막의 산화의 원리를 설명하는 도이다.
도 13은, 산소 라디칼, 불소 라디칼 및 수소 라디칼을 이용한 실리콘막의 산화의 원리를 설명하는 도이다.
도 14는, 마스크 바로 밑에서부터의 깊이 DP와 CD차와의 관계를 가스종별로 나타내는 그래프이다.
도 15는, 산화층의 막두께를 가스종별로 나타내는 그래프이다.
도 16은, 산화층의 막밀도를 가스종별로 나타내는 그래프이다.
도 17은, 산소 가스의 플라즈마를 이용하여 산화를 행한 실리콘막의 깊이와 조성과의 관계를 나타내는 그래프이다.
도 18은, 산소 가스 및 수소 가스의 플라즈마를 이용하여 산화를 행한 실리콘막의 깊이와 조성과의 관계를 나타내는 그래프이다.
도 19는, 산소 가스 및 플루오로메테인 가스의 플라즈마를 이용하여 산화를 행한 실리콘막의 깊이와 조성과의 관계를 나타내는 그래프이다.
도 20은, 마스크 바로 밑에서부터의 깊이 DP와 산화막두께의 차분과의 관계를 가스종별로 나타내는 그래프이다.
도 21은, 마스크 바로 밑에서부터의 깊이 DP와 산화막두께의 차분과의 관계를 플루오로메테인 가스의 유량별로 나타내는 그래프이다.
도 22는, 마스크 바로 밑에서부터의 깊이 DP와 산화막두께의 차분과의 관계를 산소 가스의 유량별로 나타내는 그래프이다.
도 23은, 산소 가스의 플라즈마를 이용하여 산화를 행한 경우의 스텝 시간과 산화막두께와의 관계를 마스크 바로 밑에서부터의 깊이 DP별로 나타내는 그래프이다.
도 22는, 산소 가스 및 플루오로메테인 가스의 플라즈마를 이용하여 산화를 행한 경우의 스텝 시간과 산화막두께와의 관계를 마스크 바로 밑에서부터의 깊이 DP별로 나타내는 그래프이다.
이하, 다양한 예시적 실시형태에 대하여 설명한다.
가스의 플라즈마에 의하여 마스크를 이용하여 실리콘막을 에칭하는 경우, 마스크 패턴에 따라서는 에칭하기 어려운 개소가 있다. 예를 들면, 패턴의 모서리 등의 마스크단 하방에 위치하는 실리콘막의 영역은, 에칭이 되기 어려워, 사다리꼴 형상이 된다. 실리콘막의 사다리꼴 형상을 개선하기 위하여, 오버 에칭을 행하는 것이 생각된다. 오버 에칭이란, 저스트 에칭에 대하여 장시간의 에칭을 행하는 것이다. 저스트 에칭이란, 실리콘막이 에칭되어 소실되어, 그 하지(下地)층 표면이 출현하였을 때에 에칭을 종료하는 것이다. 오버 에칭에 의하여 에칭량을 증가시킴으로써, 마스크단 하방의 실리콘막의 사다리꼴 형상은 개선할 수 있다.
그러나, 오버 에칭에 의하여 에칭량을 증가시킨 경우, 실리콘막의 가로 방향으로도 에칭이 진행된다. 이 때문에, 실리콘막은, 보잉 형상이 될 우려가 있다. 이와 같이, 마스크단 하방의 실리콘막의 사다리꼴 형상의 개선과 보잉 형상의 회피는 트레이드오프의 관계에 있다.
하나의 예시적 실시형태에 의하면, 에칭 방법이 제공된다. 하나의 예시적 실시형태에 관한 에칭 방법은, 실리콘막과 실리콘막 상에 마련된 마스크를 포함하는 피가공물을 준비하는 공정과, 제1 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 마스크를 이용하여 실리콘막을 에칭하는 공정과, 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스의 플라즈마에 의하여, 실리콘막의 표면을 산화층으로 개질하는 공정이며, 산화층은 마스크의 측벽면을 따라 뻗어 있는 제1 영역 및 실리콘막 상에 뻗어 있는 제2 영역을 포함하는 공정과, 제1 영역을 남기면서 제2 영역을 제거하도록 산화층을 에칭하는 공정과, 제3 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 마스크 및 제1 영역을 포함하는 산화층을 이용하여 실리콘막을 에칭하는 공정을 포함한다.
이 에칭 방법에 있어서는, 실리콘막의 에칭의 도중에 있어서 실리콘막의 표면을 산화층으로 개질하는 공정을 포함한다. 이 공정은, 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스의 플라즈마가 이용된다. 산소 라디칼은 실리콘막의 표면을 산화한다. 이때, 제2 할로젠 원자의 라디칼은, 실리콘막의 표면으로부터 실리콘 결정의 내부에 침입한다. 침입한 제2 할로젠 원자의 라디칼은, Si-Si 결합을 절단하고, 실리콘과 결합하거나, 또는 실리콘의 미결합손을 만들어낸다. 산소 라디칼은, 제2 할로젠 원자의 라디칼에 의하여 절단된 실리콘의 미결합손에 결합할 수 있다. 이 때문에, 산소 라디칼은, 제2 할로젠 원자의 라디칼을 이용함으로써, 보다 깊은 위치에서 실리콘과 결합할 수 있다. 이로써, 실리콘막의 표면을, 보다 깊은 위치까지 개질할 수 있다.
수소 라디칼은, 처리 용기 측벽 등에 잔류하여 재해리되는 잉여 할로젠 원자나, 막 중에 도입되어 버리는 제2 할로젠 원자를, 스캐빈지(Scavenge)할 수 있다. 즉, 수소 라디칼은, 할로젠 원자를 포함하지 않는 산화층을 형성할 수 있다. 그 결과, 할로젠 원자의 라디칼에 대하여 내(耐)에칭성이 높은 산화막이 형성된다.
상술한 바와 같은, 순도가 높고 또한 두꺼운 산화층이, 마스크단 하방의 실리콘 측벽(제1 영역)에 형성된다. 형성된 산화막은 측벽 보호막이 되기 때문에, 가로 방향으로 에칭이 진행되는 것이 억제된다. 따라서, 이 에칭 방법에 의하면, 실리콘막의 에칭을 설계대로 행할 수 있다.
하나의 예시적 실시형태에 있어서, 에칭 방법은, 실리콘막의 표면을 산화층으로 개질하는 공정과, 산화층을 에칭하는 공정과, 마스크 및 제1 영역을 포함하는 산화층을 이용하여 실리콘막을 에칭하는 공정을 반복 실행해도 된다. 이 경우, 측벽 보호와 에칭을 반복 실행하게 된다. 따라서, 이 에칭 방법은, 이상(異常) 형상을 억제하면서, 보다 깊은 위치까지 에칭할 수 있다.
하나의 예시적 실시형태에 있어서, 실리콘막의 표면을 산화층으로 개질하는 공정은, 피가공물에 대하여 바이어스 전력을 인가하지 않아도 된다. 이 경우, 피가공물에 대한 이온의 인입이 발생하지 않으므로, 수직 방향에 대한 이방성이 완화되어, 제1 영역을 형성하기 쉽게 할 수 있다.
하나의 예시적 실시형태에 있어서, 마스크를 이용하여 실리콘막을 에칭하는 공정, 실리콘막의 표면을 산화층으로 개질하는 공정, 산화층을 에칭하는 공정 및, 마스크 및 제1 영역을 포함하는 산화층을 이용하여 실리콘막을 에칭하는 공정은, 동일한 처리 용기 내에서 연속하여 행해져도 된다. 이 경우, 이 에칭 방법은, 처리 용기 밖으로 한 번도 피가공물을 반출하지 않고, 또 도중에 피가공물이 대기에 노출되지 않고, 에칭을 완료할 수 있다.
하나의 예시적 실시형태에 있어서, 마스크를 이용하여 실리콘막을 에칭하는 공정, 실리콘막의 표면을 산화층으로 개질하는 공정, 산화층을 에칭하는 공정 및, 마스크 및 제1 영역을 포함하는 산화층을 이용하여 실리콘막을 에칭하는 공정은, 진공일관(眞空一貫)의 환경에 있어서 피가공물을 반송함으로써 다른 처리 용기 내에서 연속하여 행해져도 된다. 이 경우, 이 에칭 방법은, 도중에 피처리체가 대기에 노출되지 않고, 에칭을 완료할 수 있다.
다른 예시적 실시형태에 의하면, 에칭 방법이 제공된다. 에칭 방법은, 실리콘막과 실리콘막 상에 마련된 마스크를 포함하는 피가공물을 준비하는 공정과, 제1 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 마스크를 이용하여 실리콘막을 에칭하는 공정과, 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스의 플라즈마에 의하여, 실리콘막의 표면 중 마스크의 측벽면을 따라 뻗어 있는 제1 영역을 산화층으로 개질하는 공정과, 제3 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 마스크 및 제1 영역을 포함하는 산화층을 이용하여 실리콘막을 에칭하는 공정을 포함한다.
다른 예시적 실시형태에 있어서, 제1 영역을 산화층으로 개질하는 공정은, 피가공물에 대하여 바이어스 전력을 인가해도 된다. 이 경우, 피가공물에 대한 이온의 인입이 발생한다. 산화층은 마스크의 측벽면을 따라 뻗어 있는 제1 영역 및 실리콘막 상에 뻗어 있는 제2 영역을 포함하지만, 제2 영역은 이온에 의하여 바로 에칭되어 제거된다. 즉, 다른 예시적 실시형태에 의하면, 제2 영역을 제거하는 공정을 생략할 수 있다.
제1 영역을 산화층으로 개질하는 공정에 있어서, 실리콘막의 표면 중 실리콘막 상에 뻗어 있는 제2 영역에서는, 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 실리콘막을 산화층으로 개질하는 개질 속도에 비하여, 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스의 플라즈마로부터 생성되는 제2 할로젠 원자를 함유하는 이온에 의하여 산화층을 에칭하는 에칭 속도 쪽이 빠르거나, 또는 개질 속도와 에칭 속도는 동일해도 된다.
하나 또는 다른 예시적 실시형태에 있어서, 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스는, 산소 원자를 함유하는 가스와, 수소 원자 및 제2 할로젠 원자를 함유하는 가스와의 혼합 가스여도 된다.
하나 또는 다른 예시적 실시형태에 있어서, 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스는, 산소 원자를 함유하는 가스와, 수소 원자를 함유하는 가스와, 제2 할로젠 원자를 함유하는 가스와의 혼합 가스여도 된다.
하나 또는 다른 예시적 실시형태에 있어서, 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스는, 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 분자로 이루어진 가스여도 된다.
하나 또는 다른 예시적 실시형태에 있어서, 제2 할로젠 원자는, 실리콘 결정의 격자간 거리보다 작은 원자 반경을 가져도 된다. 이 경우, 제2 할로젠 원자의 라디칼은, 실리콘막의 표면으로부터 실리콘 결정의 내부에 침입할 수 있다.
또한 다른 예시적 실시형태에 의하면, 플라즈마 처리 장치가 제공된다. 플라즈마 처리 장치는, 플라즈마가 생성되는 처리 공간을 구획 형성하는 처리 용기와, 처리 공간 내에 처리 가스를 공급하는 가스 공급부와, 처리 용기 내에 공급되는 가스의 플라즈마를 발생시키는 플라즈마 발생원과, 가스 공급부 및 플라즈마 발생원을 제어하는 컨트롤러를 구비하고, 컨트롤러는, 제1 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 마스크를 이용하여 실리콘막을 에칭하는 공정과, 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스의 플라즈마에 의하여, 실리콘막의 표면을 산화층으로 개질하는 공정이며, 산화층은 마스크의 측벽면을 따라 뻗어 있는 제1 영역 및 실리콘막 상에 뻗어 있는 제2 영역을 포함하는 공정과, 제1 영역을 남기면서 제2 영역을 제거하도록 산화층을 에칭하는 공정과, 제3 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 마스크 및 제1 영역을 포함하는 산화층을 이용하여 실리콘막을 에칭하는 공정을 실행하도록 구성된다.
또한 다른 예시적 실시형태에 의하면, 플라즈마 처리 장치가 제공된다. 플라즈마 처리 장치는, 플라즈마가 생성되는 처리 공간을 구획 형성하는 처리 용기와, 처리 공간 내에 처리 가스를 공급하는 가스 공급부와, 처리 용기 내에 공급되는 가스의 플라즈마를 발생시키는 플라즈마 발생원과, 가스 공급부 및 플라즈마 발생원을 제어하는 컨트롤러를 구비하며, 컨트롤러는, 제1 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 마스크를 이용하여 실리콘막을 에칭하는 공정과, 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스의 플라즈마에 의하여, 실리콘막의 표면 중 마스크의 측벽면을 따라 뻗어 있는 제1 영역을 산화층으로 개질하는 공정과, 제3 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 마스크 및 제1 영역을 포함하는 산화층을 이용하여 실리콘막을 에칭하는 공정을 포함한다.
또한 다른 예시적 실시형태에 있어서, 제1 영역을 산화층으로 개질하는 공정은, 피가공물에 대하여 바이어스 전력을 인가해도 된다.
상술한 또 다른 예시적 실시형태에 의하면, 하나 또는 다른 예시적 실시형태와 동일한 효과를 나타낸다.
이하, 도면을 참조하여 다양한 실시형태에 대하여 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당하는 부분에 대해서는 동일한 부호를 붙이는 것으로 한다.
(에칭 방법의 개요)
도 1은, 하나의 예시적 실시형태에 관한 에칭 방법의 플로차트이다. 도 1에 나타나는 에칭 방법(이하, "방법(MT)"이라고 함)은 실리콘막을 에칭하기 위하여 실행된다. 실리콘막이란, 실리콘(Si)으로 형성된 막이다. 실리콘은 어모퍼스 실리콘이어도 된다. 실리콘은, 단결정 실리콘이나 다결정 실리콘이어도 된다.
방법(MT)의 실행에는, 플라즈마 처리 장치가 이용된다. 도 2는, 방법(MT)의 실행에 이용하는 것이 가능한 일례의 플라즈마 처리 장치를 개략적으로 나타내는 도이다. 도 2에 나타나는 바와 같이, 플라즈마 처리 장치(10)는, 처리 용기(12)를 구비하고 있다. 처리 용기(12)는, 피가공물(W)(웨이퍼)을 수용하기 위한 처리 공간(S)을 구획 형성하고 있다. 처리 용기(12)는, 측벽(12a), 바닥부(12b) 및 천장부(12c)를 포함할 수 있다.
측벽(12a)은, 축선(Z)이 뻗는 방향(이하, "축선(Z) 방향"이라고 함)으로 뻗어 있는 대략 원통 형상을 갖고 있다. 측벽(12a)의 내경은, 예를 들면, 540mm이다. 바닥부(12b)는, 측벽(12a)의 하단 측에 마련되어 있다. 측벽(12a)의 상단부는 개구되어 있다. 측벽(12a)의 상단부 개구는, 유전체창(18)에 의하여 폐쇄되어 있다. 유전체창(18)은, 측벽(12a)의 상단부와 천장부(12c)의 사이에 협지되어 있다. 이 유전체창(18)과 측벽(12a)의 상단부의 사이에는 밀봉 부재(SL1)가 개재되어 있어도 된다. 밀봉 부재(SL1)는, 예를 들면 O링이며, 처리 용기(12)의 밀폐에 기여한다.
플라즈마 처리 장치(10)는, 재치대(20)를 더 구비하고 있다. 재치대(20)는, 처리 용기(12) 내 또한 유전체창(18)의 하방에 마련되어 있다. 이 재치대(20)는, 플레이트(22) 및 정전 척(24)을 포함하고 있다.
플레이트(22)는, 대략 원반상의 금속제의 부재이며, 예를 들면, 알루미늄으로 구성되어 있다. 플레이트(22)는, 통 형상의 지지부(SP1)에 의하여 지지되어 있다. 지지부(SP1)는, 바닥부(12b)로부터 수직 상방으로 뻗어 있다. 플레이트(22)는, 고주파 전극을 겸하고 있다. 플레이트(23)는, 매칭 유닛(MU) 및 급전봉(PFR)을 통하여, 고주파 바이어스 전력을 발생시키는 고주파 전원(RFG)에 전기적으로 접속되어 있다. 고주파 전원(RFG)은, 피가공물(W)로 인입되는 이온의 에너지를 제어하기에 적합한 일정한 주파수, 예를 들면, 13.56MHz에서 바이어스 전력을 출력한다. 또한, 고주파 전원(RFG)은, 전력 ON과 전력 OFF를 반복함으로써, 펄스 변조시킨 바이어스 전력을 출력 가능하게 구성되어 있다. 펄스 변조의 주파수는, 예를 들면 10~250Hz의 범위에서 가변적으로 해도 되고, 또, 펄스 변조의 주파수에 있어서의 1주기의 시간에 대한 전력 ON의 시간의 비율(듀티비)을 가변적으로 해도 된다. 매칭 유닛(MU)은, 고주파 전원(RFG) 측의 임피던스와, 주로 전극, 플라즈마, 처리 용기(12)와 같은 부하 측의 임피던스의 사이에서 정합을 취하기 위한 정합기를 수용하고 있다. 이 정합기 중에 자기(自己) 바이어스 생성용 블로킹 콘덴서가 포함되어 있다.
플레이트(22)의 상면에는, 정전 척(24)이 마련되어 있다. 정전 척(24)은, 베이스 플레이트(24a) 및 척부(24b)를 포함하고 있다. 베이스 플레이트(24a)는, 대략 원반상의 금속제의 부재이며, 예를 들면, 알루미늄으로 구성되어 있다. 베이스 플레이트(24a)는, 플레이트(22) 상에 마련되어 있다. 베이스 플레이트(24a)의 상면에는 척부(24b)가 마련되어 있다. 척부(24b)의 상면은, 피가공물(W)을 재치하기 위한 재치 영역(MR)이 된다. 척부(24b)는, 피가공물(W)을 정전 흡착력으로 유지한다. 척부(24b)는, 유전체막 사이에 끼워진 전극막을 포함하고 있다. 척부(24b)의 전극막에는, 직류 전원(DSC)이 스위치(SW) 및 피복선(CL)을 통하여 전기적으로 접속되어 있다. 척부(24b)는, 직류 전원(DSC)으로부터 인가되는 직류 전압에 의하여 발생하는 쿨롱력에 의하여, 그 상면에 피가공물(W)을 흡착 유지할 수 있다. 이 척부(24b)의 직경 방향 외측에는, 피가공물(W)의 에지를 환상으로 둘러싸는 포커스 링(FR)이 마련되어 있다.
베이스 플레이트(24a)의 내부에는, 둘레 방향으로 뻗은 환상의 냉매실(24g)이 마련되어 있다. 이 냉매실(24g)에는, 칠러 유닛으로부터 배관(PP1, PP3)을 통하여 소정의 온도의 냉매, 예를 들면, 냉각수가 순환 공급된다. 척부(24b) 상의 피가공물(W)의 처리 온도는, 냉매의 온도에 의하여 제어될 수 있다. 또한, 전열 가스 공급부로부터의 전열 가스, 예를 들면, He 가스가 공급관(PP2)을 통하여 척부(24b)의 상면과 피가공물(W)의 이면 사이에 공급된다.
재치대(20)의 주위에는, 환상의 배기로(VL)가 마련되어 있다. 배기로(VL)의 축선(Z) 방향에 있어서의 중간에는, 복수의 관통 구멍이 형성된 환상의 배플판(26)이 마련되어 있다. 배기로(VL)는, 배기구(28h)를 제공하는 배기관(28)에 접속되어 있다. 배기관(28)은, 처리 용기(12)의 바닥부(12b)에 장착되어 있다. 배기관(28)에는, 배기 장치(30)가 접속되어 있다. 배기 장치(30)는, 압력 조정기, 및 터보 분자 펌프 등의 진공 펌프를 갖고 있다. 이 배기 장치(30)에 의하여, 처리 용기(12) 내의 처리 공간(S)을 원하는 진공도까지 감압할 수 있다. 또, 배기 장치(30)를 동작시킴으로써, 재치대(20)의 바깥 둘레로부터 배기로(VL)를 통하여 가스를 배기할 수 있다.
또, 플라즈마 처리 장치(10)는, 온도 제어 기구로서, 히터(HT, HS, HC, 및 HE)를 더 구비할 수 있다. 히터(HT)는, 천장부(12c) 내에 마련되어 있고, 안테나(14)를 둘러싸도록, 환상으로 뻗어 있다. 또, 히터(HS)는, 측벽(12a) 내에 마련되어 있고, 환상으로 뻗어 있다. 히터(HC)는, 베이스 플레이트(24a) 내에 마련되어 있다. 히터(HC)는, 베이스 플레이트(24a) 내에 있어서, 상술한 재치 영역(MR)의 중앙 부분의 하방, 즉 축선(Z)에 교차하는 영역에 마련되어 있다. 또, 히터(HE)는, 베이스 플레이트(24a) 내에 마련되어 있고, 히터(HC)를 둘러싸도록 환상으로 뻗어 있다. 히터(HE)는, 상술한 재치 영역(MR)의 바깥 가장자리 부분의 하방에 마련되어 있다.
또, 플라즈마 처리 장치(10)는, 안테나(14), 동축 도파관(16), 유전체창(18), 마이크로파 발생기(32), 튜너(34), 도파관(36), 및 모드 변환기(38)를 더 구비할 수 있다. 마이크로파 발생기(32)는, 예를 들면 2.45GHz의 주파수의 마이크로파를 발생시킨다. 마이크로파 발생기(32)는, 튜너(34), 도파관(36), 및 모드 변환기(38)를 통하여, 동축 도파관(16)의 상부에 접속되어 있다. 동축 도파관(16)은, 그 중심 축선인 축선(Z)을 따라 뻗어 있다. 하나의 예시적인 실시형태에 있어서는, 재치대(20)의 재치 영역(MR)의 중심은, 축선(Z) 상에 위치하고 있다.
동축 도파관(16)은, 외측 도체(16a) 및 내측 도체(16b)를 포함하고 있다. 외측 도체(16a)는, 축선(Z) 중심으로 뻗어 있는 원통 형상을 갖고 있다. 외측 도체(16a)의 하단은, 도전성의 표면을 갖는 냉각 재킷(40)의 상부에 전기적으로 접속될 수 있다. 내측 도체(16b)는, 외측 도체(16a)의 내측에 있어서, 해당 외측 도체(16a)와 동축에 마련되어 있다. 내측 도체(16b)는, 축선(Z) 중심으로 뻗어 있는 원통 형상을 갖고 있다. 내측 도체(16b)의 하단은, 안테나(14)의 슬롯판(44)에 접속되어 있다.
하나의 예시적인 형태에 있어서는, 안테나(14)는, 레이디얼 라인 슬롯 안테나이다. 이 안테나(14)는, 천장부(12c)에 형성된 개구 내에 배치되어 있고, 유전체창(18)의 상면 상에 마련되어 있다. 안테나(14)는, 유전체판(42) 및 슬롯판(44)을 포함하고 있다. 유전체판(42)은, 마이크로파의 파장을 단축시키는 것이며, 대략 원반상을 갖고 있다. 유전체판(42)은, 예를 들면, 석영 또는 알루미나로 구성된다. 유전체판(42)은, 슬롯판(44)과 냉각 재킷(40)의 하면의 사이에 협지되어 있다. 따라서, 안테나(14)는, 유전체판(42), 슬롯판(44), 및 냉각 재킷(40)의 하면에 의하여 구성될 수 있다.
슬롯판(44)은, 박판(薄板)상이며, 원반상이다. 슬롯판(44)의 판두께 방향의 양면은, 각각 평평하다. 원형의 슬롯판(44)의 중심은, 축선(Z) 상에 위치하고 있다. 슬롯판(44)에는, 복수의 슬롯쌍이 마련되어 있다. 복수의 슬롯쌍의 각각은, 판두께 방향으로 관통하는 2개의 슬롯 구멍을 포함하고 있다. 슬롯 구멍 각각의 평면 형상은, 긴 구멍 형상이다. 각 슬롯쌍에 있어서, 슬롯 구멍의 장축이 뻗는 방향과, 슬롯 구멍의 장축이 뻗는 방향은, 서로 교차 또는 직교하고 있다.
유전체창(18)은, 대략 원반상을 갖고, 석영 또는 알루미나와 같은 유전체로 구성되어 있다. 유전체창(18)의 상면 상에는, 슬롯판(44)이 마련되어 있다.
유전체창(18)의 중앙에는, 관통 구멍이 형성되어 있다. 관통 구멍의 상측 부분은, 후술하는 중앙 도입부(50)의 인젝터(50b)가 수용되는 공간이 되고, 하측 부분은, 후술하는 중앙 도입부(50)의 중앙 도입구(18i)가 된다. 또한, 유전체창(18)의 중심 축선은, 축선(Z)과 일치하고 있다.
유전체창의 하면은, 처리 공간(S)에 접하고 있으며, 플라즈마를 생성하는 측의 면이 된다. 이 하면(18b)은, 다양한 형상을 구획 형성하고 있다. 구체적으로, 하면은, 중앙 도입구(18i)를 둘러싸는 중앙 영역에 있어서, 평탄면을 갖고 있다. 이 평탄면은, 축선(Z)에 직교하는 평탄한 면이다. 하면은, 평탄면의 직경 방향 외측 영역에 있어서, 환상으로 이어져 유전체창(18)의 판두께 방향 내방 측을 향하여 테이퍼 형상으로 오목한 환상의 제1 오목부(181)를 구획 형성하고 있다. 또, 하면은, 평탄면으로부터 판두께 방향 내방 측을 향하여 오목한 복수의 제2 오목부(182)를 구획 형성하고 있다.
플라즈마 처리 장치(10)에서는, 마이크로파 발생기(32)에 의하여 발생된 마이크로파가, 동축 도파관(16)을 통과하여, 유전체판(42)에 전파되고, 슬롯판(44)의 슬롯 구멍(44a 및 44b)으로부터 유전체창(18)에 부여된다.
유전체창(18)에서는, 제1 오목부(181)를 구획 형성하는 부분의 판두께 및 제2 오목부(182)를 구획 형성하는 부분의 판두께는, 다른 부분보다 얇게 되어 있다. 따라서, 유전체창(18)에서는, 제1 오목부(181)를 구획 형성하는 부분 및 제2 오목부(182)를 구획 형성하는 부분에 있어서, 마이크로파의 투과성이 높아져 있다. 제1 오목부(181) 및 제2 오목부(182)에 마이크로파의 전계가 집중되어, 해당 제1 오목부(181) 및 제2 오목부(182)에 마이크로파의 에너지가 집중된다. 그 결과, 제1 오목부(181) 및 제2 오목부(182)에 있어서, 플라즈마를 안정적으로 발생시키는 것이 가능해지고, 유전체창(18)의 바로 밑에서 직경 방향 및 둘레 방향으로 분포한 플라즈마를 안정적으로 발생시키는 것이 가능해진다.
또, 플라즈마 처리 장치(10)는, 중앙 도입부(50) 및 주변 도입부(52)를 구비하고 있다. 중앙 도입부(50)는, 도관(50a), 인젝터(50b), 및 중앙 도입구(18i)를 포함하고 있다. 도관(50a)은, 동축 도파관(16)의 내측 도체(16b)의 내부 구멍에 통과되어 있다. 또, 도관(50a)의 단부는, 유전체창(18)이 축선(Z)을 따라 구획 형성하는 공간 내까지 뻗어 있다. 이 공간 내 또한 도관(50a)의 단부의 하방에는, 인젝터(50b)가 수용되어 있다. 인젝터(50b)에는, 축선(Z) 방향으로 뻗는 복수의 관통 구멍이 마련되어 있다. 또, 유전체창(18)은, 중앙 도입구(18i)를 구획 형성하고 있다. 중앙 도입구(18i)는, 공간(18s)의 하방으로 연속하여, 또한 축선(Z)을 따라 뻗어 있다. 이러한 구성의 중앙 도입부(50)는, 도관(50a)을 통하여 인젝터(50b)에 가스를 공급하고, 인젝터(50b)로부터 중앙 도입구(18i)를 통하여 가스를 분사한다. 이와 같이, 중앙 도입부(50)는, 축선(Z)을 따라 유전체창(18)의 바로 밑으로 가스를 분사한다. 즉, 중앙 도입부(50)는, 전자 온도가 높은 플라즈마 생성 영역에 가스를 도입한다.
주변 도입부(52)는, 복수의 주변 도입구(52i)를 포함하고 있다. 복수의 주변 도입구(52i)는, 주로 피가공물(W)의 에지 영역에 가스를 공급한다. 복수의 주변 도입구(52i)는, 피가공물(W)의 에지 영역 또는 재치 영역(MR)의 가장자리부를 향하여 개구되어 있다. 복수의 주변 도입구(52i)는, 중앙 도입구(18i)보다 하방, 또한, 재치대(20)의 상방에 있어서 둘레 방향을 따라 배열되어 있다. 즉, 복수의 주변 도입구(52i)는, 유전체창(18)의 바로 밑보다 전자 온도가 낮은 영역(플라즈마 확산 영역)에 있어서 축선(Z)을 중심으로 하여 환상으로 배열되어 있다. 이 주변 도입부(52)는, 전자 온도가 낮은 영역으로부터 피가공물(W)을 향하여 가스를 공급한다. 따라서, 주변 도입부(52)로부터 처리 공간(S)에 도입되는 가스의 해리도는, 중앙 도입부(50)로부터 처리 공간(S)에 공급되는 가스의 해리도보다 억제된다.
중앙 도입부(50)에는, 제1 유량 제어 유닛군(FCG1)을 통하여 제1 가스 소스군(GSG1)이 접속되어 있다. 또, 주변 도입부(52)에는, 제2 유량 제어 유닛군(FCG2)을 통하여 제2 가스 소스군(GSG2)이 접속되어 있다.
제1 가스 소스군(GSG1)은, 복수의 제1 가스 소스를 포함하고 있다. 복수의 제1 가스 소스는, 아르곤 가스의 소스 및 헬륨(He) 가스의 소스를 포함할 수 있다. 복수의 제1 가스 소스는, 산소 원자를 함유하는 가스의 소스를 포함할 수 있다. 산소 원자를 함유하는 가스의 일례는, 산소 가스, 일산화 탄소(CO) 가스, 이산화 탄소(CO2) 가스 또는 오존(O3) 가스이다. 복수의 제1 가스 소스는, 수소 원자를 함유하는 가스의 소스를 포함할 수 있다. 수소 원자를 함유하는 가스의 일례는, 수소 가스, 하이드로카본계 가스(CH4, C2H6, C2H4 등)이다.
복수의 제1 가스 소스는, 제1 할로젠 원자를 함유하는 가스의 소스를 포함할 수 있다. 제1 할로젠 원자는, 할로젠 원자이면 특별히 한정되지 않는다. 제1 할로젠 원자의 일례는, 불소(F), 염소(Cl), 브로민(Br) 등이다. 제1 할로젠 원자를 함유하는 가스의 일례는, 불화 탄소(CF4) 가스, 염소(Cl2) 가스, 브로민화 수소(HBr) 가스 등이다.
복수의 제1 가스 소스는, 제2 할로젠 원자를 함유하는 가스의 소스를 포함할 수 있다. 제2 할로젠 원자는, 할로젠 원자이면 특별히 한정되지 않는다. 제2 할로젠 원자는, 실리콘 결정의 격자간 거리보다 작은 원자 반경을 가질 수 있다. 제2 할로젠 원자의 일례는, 불소(F)이다. 제2 할로젠 원자를 함유하는 가스의 일례는, 불화 질소(NF3) 가스, 불화 탄소 가스, 불소 가스(F2), 불화 제논(XeF2) 등이다.
복수의 제1 가스 소스는, 제3 할로젠 원자를 함유하는 가스의 소스를 포함할 수 있다. 제3 할로젠 원자는, 할로젠 원자이면 특별히 한정되지 않는다. 제3 할로젠 원자의 일례는, 불소, 염소, 브로민 등이다. 제3 할로젠 원자를 함유하는 가스의 일례는, 불화 탄소 가스, 염소 가스, 브로민화 수소 가스, 플루오로메테인 가스 등이다.
복수의 제1 가스 소스는, 수소 원자 및 제2 할로젠 원자를 함유하는 가스의 소스를 포함할 수 있다. 수소 원자 및 제2 할로젠 원자를 함유하는 가스의 일례는, 하이드로플루오로카본(CxHyFz) 가스이다. x, y, z는 1 이상의 정수일 수 있다. y는 z 보다 커도 된다. 이와 같은 가스의 일례로서는, 플루오로메테인(CH3F) 가스, C2H4F2 가스 등이다.
복수의 제1 가스 소스는, 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 분자로 이루어진 가스의 소스를 포함할 수 있다. 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 분자의 일례는, CxHyFzO이다. x, y, z는 1 이상의 정수일 수 있다.
제1 가스 소스군(GSG1)은, 상술한 가스와는 다른 가스의 소스를 더 포함하고 있어도 된다.
제1 유량 제어 유닛군(FCG1)은, 밸브와 유량 제어기를 포함하고 있다. 유량 제어기는, 예를 들면, 매스 플로 컨트롤러이다. 복수의 제1 가스 소스는 각각, 밸브와 유량 제어기를 통하여, 공통 가스 라인(GL1)에 접속되어 있다. 이 공통 가스 라인(GL1)은, 중앙 도입부(50)에 접속되어 있다.
제2 가스 소스군(GSG2)은, 복수의 제2 가스 소스를 포함하고 있다. 제2 가스 소스는, 제1 가스 소스에 있어서 예시된 가스의 소스를 포함할 수 있다. 제2 가스 소스군(GSG2)은, 제1 가스 소스의 가스와는 다른 가스의 소스를 더 포함하고 있어도 된다.
제2 유량 제어 유닛군(FCG2)은, 밸브와 유량 제어기를 포함하고 있다. 유량 제어기는, 예를 들면, 매스 플로 컨트롤러이다. 복수의 제2 가스 소스는 각각, 밸브와 유량 제어기를 통하여, 공통 가스 라인(GL2)에 접속되어 있다. 이 공통 가스 라인(GL2)은, 주변 도입부(52)에 접속되어 있다.
이와 같이, 플라즈마 처리 장치(10)에서는, 복수의 제1 가스 소스 및 복수의 제1 유량 제어 유닛이 중앙 도입부(50) 전용으로 마련되어 있다. 그리고, 이들 복수의 제1 가스 소스 및 복수의 제1 유량 제어 유닛과는 독립적인 복수의 제2 가스 소스 및 복수의 제2 유동 제어 유닛이 주변 도입부(52) 전용으로 마련되어 있다. 따라서, 중앙 도입부(50)로부터 처리 공간(S)에 도입되는 가스의 종류, 중앙 도입부(50)로부터 처리 공간(S)에 도입되는 하나 이상의 가스의 유량을 독립적으로 제어할 수 있다. 또, 주변 도입부(52)로부터 처리 공간(S)에 도입되는 가스의 종류, 주변 도입부(52)로부터 처리 공간(S)에 도입되는 하나 이상의 가스의 유량을 독립적으로 제어할 수 있다.
하나의 예시적인 실시형태에 있어서는, 플라즈마 처리 장치(10)는, 도 2에 나타나는 바와 같이, 제어부(Cnt)(컨트롤러의 일례)를 더 구비할 수 있다. 제어부(Cnt)는, 프로그램 가능한 컴퓨터 장치와 같은 제어기일 수 있다. 제어부(Cnt)는, 레시피에 근거하는 프로그램에 따라 플라즈마 처리 장치(10)의 각부를 제어할 수 있다. 예를 들면, 제어부(Cnt)는, 복수의 제1 유량 제어 유닛군(FCG1)에 제어 신호를 송출하여, 중앙 도입부(50)에 공급하는 가스종 및 가스의 유량을 조정할 수 있다. 또, 제어부(Cnt)는, 복수의 제2 유량 제어 유닛군(FCG2)에 제어 신호를 송출하여, 주변 도입부(52)에 공급하는 가스종 및 가스의 유량을 조정할 수 있다. 또, 제어부(Cnt)는, 마이크로파의 파워, RF 바이어스의 파워와 ON/OFF 및 처리 용기(12) 내의 압력을 제어하도록, 마이크로파 발생기(32), 고주파 전원(RFG), 배기 장치(30)에 제어 신호를 공급할 수 있다. 또한, 제어부(Cnt)는, 히터(HT, HS, HC 및 HE)의 온도를 조정하기 위하여, 이들 히터에 접속된 히터 전원에 제어 신호를 송출할 수 있다.
하나의 예시적인 실시형태에 있어서는, 제어부(Cnt)는, RF 바이어스 전력의 ON/OFF의 비를 조정하고, 펄스 형상의 RF 바이어스 전력을 생성할 수 있다. RF 바이어스 전력의 OFF 시간을 마련하지 않는 경우에는, 일정한 바이어스 전압이 시간에 의존하지 않고 연속적으로 인가된다. 펄스 형상으로 인가된 경우에는, ON 시간만 일정한 바이어스 전압이 인가된다. 즉, ON 시간만 웨이퍼 측으로 이온이 인입되어 에칭이 행해진다. 그리고, OFF 시간에는, 바이어스 전력이 0이 된다. 즉, OFF 시간은, 에칭이 행해지지 않고, 에칭에 의하여 생성된 부생성물이 배기된다. 상술한 ON 시간과 OFF 시간이 반복함으로써 RF 바이어스 전력이 펄스 변조된다.
펄스 변조된 바이어스 전력은, 1개의 ON 시간과 그 ON 시간에 연속한 1개의 OFF 시간으로 이루어지는 주기를 갖는다. 여기에서는, 주기에 차지하는 ON 시간의 비를 듀티비라고 한다. 제어부(Cnt)는, 예를 들면 듀티비가 50% 이하가 되도록 펄스 변조할 수 있다. 또한, 듀티비가 0인 경우에는, 에칭이 행해지지 않게 된다. 이 때문에, 제어부(Cnt)는, 예를 들면 듀티비가 0% 보다 커지도록 펄스 변조할 수 있다. 혹은, 제어부(Cnt)는, 예를 들면 듀티비가 5% 이상 50% 이하의 범위가 되도록 펄스 변조할 수 있다. 또한, 듀티비가 100%일 때는, 연속적인 바이어스 전압이 된다.
하나의 예시적인 실시형태에 있어서는, 주변 도입부(52)는, 환상의 관(52p)을 더 포함한다. 이 관(52p)에는, 복수의 주변 도입구(52i)가 형성되어 있다. 환상의 관(52p)은, 예를 들면 석영으로 구성될 수 있다. 도 2에 나타나는 바와 같이, 환상의 관(52p)은, 하나의 예시적인 실시형태에 있어서는, 측벽(12a)의 내벽면을 따라 마련되어 있다. 환언하면, 환상의 관(52p)은, 유전체창(18)의 하면과 재치 영역(MR), 즉 피가공물(W)을 잇는 경로 상에는 배치되어 있지 않다. 따라서, 환상의 관(52p)은, 플라즈마의 확산을 저해하지 않는다. 또, 환상의 관(52p)이 측벽(12a)의 내벽면을 따라 마련되어 있으므로, 해당 환상의 관(52p)의 플라즈마에 의한 소모가 억제되어, 해당 환상의 관(52p)의 교환 빈도를 감소시키는 것이 가능해진다. 또한, 환상의 관(52p)은, 히터에 의한 온도 제어가 가능한 측벽(12a)을 따라 마련되어 있으므로, 주변 도입부(52)로부터 처리 공간(S)에 도입되는 가스의 온도의 안정성을 향상시키는 것이 가능해진다.
또, 하나의 예시적인 실시형태에 있어서는, 복수의 주변 도입구(52i)는, 피가공물(W)의 에지 영역을 향하여 개구되어 있다. 즉, 복수의 주변 도입구(52i)는, 피가공물(W)의 에지 영역을 향하여 가스를 분사하도록, 축선(Z)에 직교하는 평면에 대하여 경사져 있다. 이와 같이 주변 도입구(52i)가, 피가공물(W)의 에지 영역을 향하여 경사지도록 개구되어 있으므로, 해당 주변 도입구(52i)로부터 분사된 가스의 활성종은, 피가공물(W)의 에지 영역에 직접적으로 향한다. 이로써, 가스의 활성종을 피가공물(W)의 에지에 실활(失活)시키지 않고 공급하는 것이 가능해진다. 그 결과, 피가공물(W)의 직경 방향에 있어서 각 영역의 처리 속도의 편차를 저감시키는 것이 가능해진다.
도 3은, 방법(MT)이 적용될 수 있는 일례의 피가공물의 단면도이다. 도 3에 나타나는 피가공물(W)은, 기판(L1), 실리콘 산화막(L2), 실리콘막(L3) 및 마스크(MK)를 갖는다. 실리콘막(L3)은, 에칭 대상의 막이다.
기판(L1)은, 예를 들면 실리콘으로 형성된다. 기판(L1) 상에는, 실리콘 산화막(L2)이 마련된다. 실리콘 산화막(L2)의 두께의 일례는, 30nm이다. 실리콘막(L3)은, 실리콘 산화막(L2) 상에 마련된다. 실리콘막(L3)의 두께의 일례는, 150nm이다. 마스크(MK)는, 실리콘막(L3)과 선택비를 확보할 수 있는 재료로 형성된다. 재료의 일례는, 질화 실리콘이다. 마스크(MK)의 두께의 일례는, 50nm이다. 또한, 도 3에 나타낸 피가공물(W)의 구성, 재료, 및 상술한 각 층의 두께는 일례이며, 방법(MT)의 적용 대상은 도 2에 나타낸 피가공물(W)에 한정되지 않는다.
이하, 다시 도 1을 참조하여 방법(MT)에 대하여 상세하게 설명한다. 여기에서는, 도 2에 나타나는 플라즈마 처리 장치(10)를 이용하여, 도 3에 나타나는 피가공물(W)이 에칭되는 예에 대하여 설명한다. 도 1에 나타나는 바와 같이, 방법(MT)은, 준비 공정(S10), 제거 공정(S12), 제1 에칭 공정(S14), 보호막 형성 공정(S16), 보호막 에칭 공정(S18), 및 제2 에칭 공정(S20)을 포함한다.
준비 공정(S10)에 있어서, 제어부(Cnt)는 피가공물(W)을 준비한다. 제어부(Cnt)는, 플라즈마 처리 장치(10)의 처리 용기(12) 내, 즉, 처리 공간(S)에 피가공물(W)을 배치한다. 처리 공간(S)에서는, 피가공물(W)은 재치대(20) 상에 재치된다.
제거 공정(S12)에 있어서, 제어부(Cnt)는, 피가공물(W)의 표층에 형성된 자연 산화막을 플라즈마 에칭에 의하여 제거한다. 에칭 가스의 일례는, 불화 탄소 가스이다. 제거 공정(S12)에서는, 일례로서 아르곤 가스 및 불화 탄소 가스의 혼합 가스가 중앙 도입부(50) 및 주변 도입부(52)로부터 공급된다. 그리고, 마이크로파 발생기(32)에 의하여 발생된 마이크로파에 의하여 플라즈마가 생성된다. 제어부(Cnt)는, 피가공물(W)용의 RF 바이어스의 파워를 ON으로 한다. 에칭 가스는, 실리콘 산화막을 제거할 수 있는 가스이면, 상술한 가스에 한정되지 않는다.
제1 에칭 공정(S14)에 있어서, 제어부(Cnt)는, 제1 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 마스크(MK)를 이용하여 실리콘막(L3)을 에칭한다. 제1 할로젠 원자의 일례는, 불소, 염소, 브로민 등이다. 에칭 가스의 일례는, 불화 탄소 가스, 염소 가스, 브로민 수소 가스 등이다. 제1 에칭 공정(S14)에서는, 일례로서, 아르곤 가스, 염소 가스 및 산소 가스의 혼합 가스가 중앙 도입부(50) 및 주변 도입부(52)로부터 공급된다. 그리고, 마이크로파 발생기(32)에 의하여 발생된 마이크로파에 의하여 플라즈마가 생성된다. 제어부(Cnt)는, 피가공물(W)용의 RF 바이어스의 파워를 ON으로 한다. 제어부(Cnt)는, 소정량의 실리콘막(L3)이 에칭되도록, 가스 유량 및 에칭 시간을 제어한다. 소정량의 실리콘막(L3)은, 예를 들면 실리콘막(L3)의 두께에 대하여 10%~90%의 범위의 두께이다. 도 4는, 제1 에칭 공정을 행한 일례의 피가공물의 단면도이다. 도 4에 나타나는 바와 같이, 실리콘막(L3)에 오목부가 형성되고, 실리콘막(L3)의 에칭은, 도중에 일단 종료한다.
보호막 형성 공정(S16)에 있어서, 제어부(Cnt)는, 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스의 플라즈마에 의하여, 실리콘막(L3)의 표면을 산화층으로 개질한다. 제2 할로젠 원자의 일례는, 불소이다.
산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스는, 산소 원자를 함유하는 가스와, 수소 원자 및 제2 할로젠 원자를 함유하는 가스와의 혼합 가스여도 된다. 산소 원자를 함유하는 가스의 일례는, 산소 가스, 일산화 탄소 가스, 이산화 탄소 가스 또는 오존 가스이다. 수소 원자 및 제2 할로젠 원자를 함유하는 가스의 일례는, 하이드로플루오로카본(CxHyFz) 가스이다. x, y, z는 1 이상의 정수일 수 있다. y는 z 보다 커도 된다. 이와 같은 가스의 일례로서는, 플루오로메테인(CH3F) 가스, C2H4F2 가스 등이다. 산소 원자를 함유하는 가스에 대한 하이드로플루오로카본 가스의 비율은, 산소 원자를 함유하는 가스를 1이라고 하면, 하이드로플루오로카본 가스는 0.3~1.8의 범위가 된다.
산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스는, 산소 원자를 함유하는 가스와, 수소 원자를 함유하는 가스와, 제2 할로젠 원자를 함유하는 가스와의 혼합 가스여도 된다. 산소 원자를 함유하는 가스의 일례는, 산소 가스, 일산화 탄소 가스, 이산화 탄소 가스 또는 오존 가스이다. 수소 원자를 함유하는 가스의 일례는, 수소 가스, 하이드로카본계 가스(CH4, C2H6, C2H4 등)이다. 제2 할로젠 원자를 함유하는 가스의 일례는, 불화 질소 가스, 불화 탄소 가스 등이다.
산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스는, 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 분자로 이루어지는 가스여도 된다. 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 분자로 이루어지는 가스의 일례는 CxHyFzO 가스이다. x, y, z는 1 이상의 정수일 수 있다.
보호막 형성 공정(S16)에서는, 일례로서, 헬륨(He) 가스, 산소 가스, 및 플루오로메테인 가스의 혼합 가스가 중앙 도입부(50) 및 주변 도입부(52)로부터 공급된다. 그리고, 마이크로파 발생기(32)에 의하여 발생된 마이크로파에 의하여 플라즈마가 생성된다. 이로써, 실리콘막(L3)의 표면이 산화층으로 개질된다.
도 5는, 보호막 형성 공정을 행한 일례의 피가공물의 단면도이다. 도 5에 나타나는 바와 같이, 실리콘막(L3)의 표면이 상술한 가스의 플라즈마에 의하여 개질되어, 산화층(L4)이 형성된다. 산화층(L4)은, 마스크(MK)의 측벽면을 따라 뻗어 있는 제1 영역(L41) 및 실리콘막(L3) 상에 뻗어 있는 제2 영역(L42)을 포함한다.
보호막 형성 공정(S16)에 있어서, 제어부(Cnt)는, 피가공물(W)용의 RF 바이어스의 파워를 OFF로 해도 된다. 이로써, 피가공물(W)에 대한 이온의 인입이 발생하지 않으므로, 수직 방향에 대한 이방성이 완화되고, 제1 영역(L41)을 형성하기 쉽게 할 수 있다. 또, 등방성의 보호막 형성이 되기 때문에, 제1 영역(L41)과 제2 영역(L42)은 동일한 정도로 얇은 막두께가 되고, 후술하는 보호막 에칭 공정(S18)에 있어서, 제2 영역(L42)의 제거가 용이해진다.
보호막 형성 공정(S16)에 있어서, 제어부(Cnt)는, 피가공물(W)용의 RF 바이어스의 파워를 ON으로 해도 된다. 피가공물(W)에 인가된 바이어스에 의하여, 플루오로메테인 가스의 플라즈마로부터 생성되는 플루오로카본 이온(CF+)이 피가공물(W)에 인입된다. 이 때문에, 산소 원자에 의하여 개질된 실리콘막(L3)의 표면의 산화층은, 곧 플루오로카본 이온(CF+)에 의하여 에칭된다. 이로써, 보호막 형성 공정(S16) 종료 후, 산화층(L4)의 제2 영역(L42)은 형성되지 않는다. 따라서, 후술하는 보호막 에칭 공정(S18)은 생략하는 것이 가능하다. 이 경우, 산소 원자에 의하여 개질되는 실리콘막(L3) 표면의 산화층 생성 레이트(개질 속도)와, 플루오로카본 이온(CF+)의 인입에 의하여 에칭되는 산화층의 에칭 레이트(에칭 속도)는, 대략 일치할 수 있다. 혹은, 에칭 레이트는 생성 레이트보다 약간 빨라도 된다. 피가공물(W)에 인가된 바이어스에 의하여 피가공물(W)로 인입된 플루오로카본 이온(CF+)은, 피가공물(W)에 대하여 수직 방향에 대한 이방성을 갖는다. 이 때문에, 마스크(MK)의 측벽면을 따라 뻗어 있는 제1 영역(L41)의 산화층은, 에칭되지 않고 생성된다.
보호막 에칭 공정(S18)에 있어서, 제어부(Cnt)는, 제1 영역(L41)을 남기면서 제2 영역(L42)을 제거하도록 산화층(L4)을 에칭한다. 에칭 가스의 일례는, 불화 탄소 가스 및 염소 가스의 혼합 가스이다. 보호막 에칭 공정(S18)에서는, 일례로서, 아르곤 가스, 불화 탄소 가스 및 염소 가스의 혼합 가스가 중앙 도입부(50) 및 주변 도입부(52)로부터 공급된다. 그리고, 마이크로파 발생기(32)에 의하여 발생된 마이크로파에 의하여 플라즈마가 생성된다. 제어부(Cnt)는, 피가공물(W)용의 RF 바이어스의 파워를 ON으로 한다. 에칭 가스는, 실리콘 산화막을 제거할 수 있는 가스이면, 상술한 가스에 한정되지 않는다.
도 6은, 보호막 에칭 공정을 행한 일례의 피가공물의 단면도이다. 도 6에 나타나는 바와 같이, 산화층(L4)은, 제1 영역(L4)만을 남기고, 제2 영역(L42)은 에칭된다. 이로써, 실리콘막(L3)에 형성된 오목부의 바닥부의 표면이 노출된다.
제2 에칭 공정(S20)에 있어서, 제어부(Cnt)는, 제3 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 마스크(MK) 및 제1 영역(L41)을 포함하는 산화층(L4)을 이용하여 실리콘막(L3)을 에칭한다. 제3 할로젠 원자의 일례는, 불소, 염소, 브로민 등이다. 에칭 가스의 일례는, 불화 탄소 가스, 염소 가스, 브로민화 수소 가스, 플루오로메테인 가스 등이다. 제2 에칭 공정(S20)에서는, 일례로서, 헬륨 가스, 이산화 탄소 가스, 염소 가스 및 플루오로메테인 가스의 혼합 가스가 중앙 도입부(50) 및 주변 도입부(52)로부터 공급된다. 그리고, 마이크로파 발생기(32)에 의하여 발생된 마이크로파에 의하여 플라즈마가 생성된다. 제어부(Cnt)는, 피가공물(W)용의 RF 바이어스의 파워를 ON으로 한다. 제어부(Cnt)는, 펄스 변조된 바이어스 전력을 인가해도 된다.
도 7은, 제2 에칭 공정을 행한 일례의 피가공물의 단면도이다. 도 7에 나타나는 바와 같이, 실리콘막(L3)은, 수직 방향으로 설계값대로 에칭된다. 측벽 보호막을 형성함으로써, 실리콘막(L3)의 보잉 형상은 개선된다. 이하의 설명에서는, 마스크(MK)에서부터의 깊이를 DP[nm], 마스크(MK) 바로 밑의 실리콘막(L3)의 폭을 CD[nm]로 하여 설명한다.
방법(MT)에 있어서, 보호막 형성 공정(S16)과, 보호막 에칭 공정(S18)과, 제2 에칭 공정(S20)은, 반복 실행되어도 된다. 이로써, 제2 에칭 공정(S20)에 의하여 더 형성된 실리콘막(L3)의 오목부의 표면에도 산화층(L4)의 제1 영역(L41)을 보호막으로서 형성할 수 있기 때문에, 실리콘막(L3)의 보잉 형상은 더 개선된다.
방법(MT)에 포함되는 공정은, 동일한 처리 용기 내에서 연속하여 행해져도 된다. 또, 방법(MT)에 포함되는 공정은, 소정의 공정만, 다른 처리 용기 내에서 행해도 된다. 이 경우, 피가공물(W)은 진공일관의 환경에 있어서 처리 용기 간에서 반송될 수 있다. 진공일관의 환경이 아닌, 보호막 에칭 공정(S18) 후에 피가공물(W)이 대기에 노출되어 버리면, 노출되어 있는 실리콘막(L3)에 형성된 오목부의 바닥부 표면에 자연 산화막이 형성된다. 이 때문에, 제2 에칭 공정(S20)을 행할 때, 재차, 제거 공정(S12)과 동일하게 피가공물(W)의 표층에 형성된 자연 산화막을 플라즈마 에칭에 의하여 제거할 필요가 있어, 생산성의 저감으로 이어진다. 보호막 형성 공정(S16)과 보호막 에칭 공정(S18)에 있어서는, 가스 조건에 할로젠이 포함되어 있다. 이 때문에, 보호막 형성 공정(S16)과 보호막 에칭 공정(S18) 후에 피가공물(W)이 대기에 노출된 경우, 피가공물(W)에 부착되어 있는 잔류 할로젠과 대기 중에 포함되어 있는 수분이 반응하여, 피가공물(W)이 부식될 우려가 있다. 이 경우, 실리콘막(L3)의 폭이나 수직 형상이 유지될 수 없는 경우도 있다. 동일한 처리 용기 내에서 연속하여 행해지는 경우는, 피가공물(W)이 대기에 노출되지 않는다. 즉, 방법(MT)에 포함되는 공정은 동일한 처리 용기 내에서, 또는 진공일관의 환경에서 연속하여 행해짐으로써, 생산성의 향상을 도모하면서, 원하는 에칭 형상을 얻을 수 있다.
(실리콘막의 산화 원리: 산화 라디칼만)
먼저, 산소 가스의 플라즈마로 실리콘막의 표면을 산화하는 경우를 설명한다. 도 8~도 10은, 산소 라디칼만을 이용한 실리콘막의 산화의 원리를 설명하는 도이다. 도 8에 나타나는 바와 같이, 실리콘막은, Si-Si 결합으로 이루어지는 실리콘의 결정 격자를 구성하고 있다. 실리콘막의 표면(Sf)에 산소 가스로부터 해리되어 생성된 산소 라디칼이 흡착된다.
도 9에 나타나는 바와 같이, 흡착된 산소 라디칼은, 실리콘 결정의 격자간 거리보다 원자 반경이 작기 때문에, 실리콘층의 표면으로부터 깊이 방향으로 침입한다. 침입한 산소 라디칼은, Si-Si 결합을 절단하고 미결합손(댕글링 본드)을 생성하면서, Si-O 결합을 형성한다. 처리 용기(12) 내에는, 수소나 불소 등의 잔류 원자가 존재하고 있어, 이들 원자도 막 내에 도입된다. 이 때문에, 예를 들면 Si-F 결합도 형성된다. 또한, 산화층(L4)의 제1 영역(L41)의 표층에 가까운 영역에 Si-F 결합이 존재하는 경우, 측벽 보호막으로서의 효과가 저감되는 것이 예상된다. 구체적으로는, 다음의 공정인 제2 에칭 공정(S20)에 있어서 제3 할로젠 원자에 의하여 실리콘을 에칭할 때에, 산화층(L4)의 제1 영역(L41)에는 미리 할로젠이 포함되게 된다. 이 때문에, 산화층(L4)의 제1 영역(L41)의 에칭이 촉진되어, 측벽 보호막으로서의 효과가 저감되는 것이 예상된다.
도 10에 나타나는 바와 같이, 산소를 포함하는 결합은 O-Si-O의 결합으로 안정화한다. 불소는, Si-F 결합을 유지한다. 산소 라디칼이 실리콘막의 표면으로부터 깊이 방향으로 침입하지만, 침입 깊이가 깊어짐에 따라, 산소 라디칼의 에너지가 감소하여, Si-Si 결합을 절단하는 에너지 이하가 되는 일정한 깊이(D1) 이상에서는 실리콘막의 산화는 촉진되지 않는다. 이 때문에, 산화된 층의 두께는, 깊이(D1) 정도가 된다.
(실리콘막의 산화 원리: 산소 라디칼, 불소 라디칼 및 수소 라디칼)
다음으로, 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스의 플라즈마로 실리콘막의 표면을 산화하는 경우를 설명한다. 도 11~도 13은, 산소 라디칼, 불소 라디칼 및 수소 라디칼을 이용한 실리콘막의 산화의 원리를 설명하는 도이다. 도 11에 나타나는 바와 같이, 실리콘막은, Si-Si 결합으로 이루어지는 실리콘의 결정 격자를 구성하고 있다. 처리 용기(12) 내에서는, 예를 들면, 산소 가스와 플루오로메테인 가스의 혼합 가스의 플라즈마가 생성된다. 이로써, 산소 가스와 플루오로메테인 가스로부터 해리되어, 산소 라디칼, 불소 라디칼 및 수소 라디칼이 생성된다. 생성된 산소 라디칼, 불소 라디칼 및 수소 라디칼은, 실리콘막의 표면(Sf)에 흡착된다.
불소 라디칼은, 실리콘 결정의 격자간 거리보다 원자 반경이 작기 때문에, 실리콘층의 표면으로부터 깊이 방향으로 침입한다. 또한, 불소 라디칼은, 산소 라디칼보다 전기 음성도가 높아, 실리콘막의 표면(Sf)에 흡착되면 실리콘의 결정 격자로부터 전자를 추출하여 불소의 음이온(F-)을 형성한다. 그 결과 야기되는 전계에 의하여, F- 이온은, 결정 격자 내부에 비교적 용이하게 침입하고, 양으로 하전(荷電)된 실리콘과 반응한다. 이 때문에, F- 이온은, Si-Si 결합을 절단하고 이온성 결합 Si-F를 만드는 능력이 높다. 따라서, 도 12에 나타나는 바와 같이, 불소 라디칼은, 많은 미결합손(댕글링 본드)과 Si-F 결합을 형성하면서 실리콘막의 깊은 곳까지 침입한다. 생성된 미결합손에 대하여 산소, 수소, 불소가 결합하여, Si-O 결합, Si-H 결합, Si-F 결합이 형성된다.
도 13에 나타나는 바와 같이, 산소를 포함하는 결합은 O-Si-O의 결합으로 안정화된다. 실리콘막 내의 표층의 불소는, 수소와 결합하여 HF 가스로서 제거된다. 이 때문에, 불소 라디칼 및 수소 라디칼을 포함하는 플라즈마여도, 실리콘막의 표층에 불소는 적다. 실리콘막의 표층은, 실리콘 및 산소가 주가 된 순도가 높고 품질이 양호한 산화막이 된다. 또, 산소 라디칼은 침입 깊이가 깊어짐에 따라, 산소 라디칼의 에너지가 감소하지만, 불소 라디칼에 의하여 깊은 위치까지 미결합손(댕글링 본드)이 생성되어 있다. 이 때문에, 산소 라디칼의 에너지가 낮아도 Si-O 결합을 형성할 수 있다. 따라서, 산화된 층의 두께는, 깊이(D1)보다 깊은 깊이(D2) 정도가 된다.
(실시형태의 정리)
이상, 예시적 실시형태에 관한 방법(MT) 및 플라즈마 처리 장치(10)에 의하면, 실리콘막(L3)의 에칭 도중에 있어서 실리콘막(L3)의 표면을 산화층(L4)으로 개질하는 보호막 형성 공정(S16)이 실행된다. 보호막 형성 공정(S16)은, 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스의 플라즈마가 이용된다. 산소 라디칼은 실리콘막(L3)의 표면을 산화한다. 이때, 제2 할로젠 원자의 라디칼은, 실리콘막(L3)의 표면으로부터 실리콘 결정의 내부에 침입한다. 침입한 제2 할로젠 원자의 라디칼은, Si-Si 결합을 절단하고, 실리콘과 결합하거나, 혹은 실리콘의 미결합손을 만들어낸다. 산소 라디칼은, 제2 할로젠 원자의 라디칼에 의하여 절단된 실리콘의 미결합손에 결합할 수 있다. 이 때문에, 산소 라디칼은, 제2 할로젠 원자의 라디칼을 이용함으로써, 보다 깊은 위치에서 실리콘과 결합할 수 있다. 이로써, 실리콘막(L3)의 표면을, 보다 깊은 위치까지 개질할 수 있다.
수소 라디칼은, 처리 용기 측벽 등에 잔류하여 재해리되는 잉여 할로젠 원자나, 막 중에 도입되어 버리는 제2 할로젠 원자를, 스캐빈지할 수 있다. 즉, 수소 라디칼은, 할로젠 원자를 포함하지 않은 산화층(L4)을 형성할 수 있다. 그 결과, 할로젠 원자의 라디칼에 대하여 내에칭성이 높은 산화막이 형성된다.
상술한 바와 같이 순도가 높고 또한 두꺼운 산화층(L4)이, 마스크(MK)단 하방의 실리콘 측벽(제2 영역)에 형성된다. 형성된 산화층(L4)은 측벽 보호막이 되기 때문에, 가로 방향으로 에칭이 진행하는 것이 억제된다. 따라서, 방법(MT) 및 플라즈마 처리 장치(10)에 의하면, 실리콘막(L3)의 에칭을 설계대로 행할 수 있다.
제2 할로젠 원자는, 실리콘 결정의 격자간 거리보다 작은 원자 반경을 갖기 때문에, 실리콘막(L3)의 표면으로부터 실리콘 결정의 내부에 침입할 수 있다.
방법(MT)에 있어서, 보호막 형성 공정(S16)과, 보호막 에칭 공정(S18)과, 제2 에칭 공정(S20)이, 반복 실행됨으로써, 이상 형상을 억제하면서, 보다 깊은 위치까지 에칭할 수 있다.
방법(MT)에 포함되는 공정이 동일한 처리 용기(12) 내에서 연속하여 행해짐으로써, 처리 용기(12) 밖으로 한 번도 반출하지 않고, 에칭을 완료할 수 있다.
이상, 다양한 예시적 실시형태에 대하여 설명해왔지만, 상술한 예시적 실시형태에 한정되는 것은 아니고, 다양한 생략, 치환, 및 변경이 이루어져도 된다. 또, 다른 실시형태에 있어서의 요소를 조합하여 다른 실시형태를 형성하는 것이 가능하다.
예를 들면, 방법(MT)의 각 공정은, 마이크로파를 이용한 플라즈마 처리 장치 이외의 임의의 플라즈마원을 이용한 장치로 행해도 된다. 이와 같은 장치로서, 예를 들면 평행 평판형 플라즈마 처리 장치나, 전자 사이클론 공명형의 플라즈마 처리 장치 등을 들 수 있다. 또, 방법(MT)에 있어서, 제거 공정(S12)은 실행되지 않아도 된다.
이하, 플라즈마 처리 장치(10)를 이용하여 상기 에칭 방법의 평가를 위하여 행한 실험예에 대하여 설명한다. 또한, 본 개시는 이들의 실험예에 한정되는 것은 아니다.
(측벽 보호막의 효과의 검증)
(실시예 1)
피가공물(W)을 준비하여, 이하의 조건으로 에칭했다.
제1 에칭 공정(S14)
처리 용기(12) 내의 압력: 60mTorr(7.99Pa)
마이크로파: 2.45GHz, 500W
고주파 바이어스 전력: 13.56MHz, 150W, 연속 인가
처리 가스
아르곤 가스 유량: 400sccm
염소 가스 유량: 100sccm
산소 가스 유량: 5sccm
처리 시간: 60초
보호막 형성 공정(S16)
처리 용기(12) 내의 압력: 100mTorr(13.33Pa)
마이크로파: 2.45GHz, 1500W
고주파 바이어스 전력: 13.56MHz, 0W (인가 없음)
처리 가스
헬륨 가스 유량: 300sccm
플루오로메테인 가스 유량: 45sccm
산소 가스 유량: 150sccm
처리 시간: 30초
보호막 에칭 공정(S18)
처리 용기(12) 내의 압력: 80mTorr(10.66Pa)
마이크로파: 2.45GHz, 500W
고주파 바이어스 전력: 13.56MHz, 150W, 연속 인가
처리 가스
아르곤 가스 유량: 400sccm
불화 탄소 가스 유량: 25sccm
염소 가스 유량: 100sccm
처리 시간: 10초
제2 에칭 공정(S20)
처리 용기(12) 내의 압력: 120mTorr(15.99Pa)
마이크로파: 2.45GHz, 1000W
고주파 바이어스 전력: 13.56MHz, 400W,
펄스 변조: 100Hz, 듀티비 15%
처리 가스
헬륨 가스 유량: 1000sccm
이산화 탄소 가스 유량: 50sccm
염소 가스 유량: 150sccm
플루오로메테인 가스 유량: 10sccm
처리 시간: 20초
(비교예 1)
비교예 1은, 실시예 1과 비교하여, 보호막 형성 공정(S16)의 처리 가스만 다르고, 그 외에는 동일하다. 보호막 형성 공정(S16)의 처리 가스는 이하와 같다.
처리 가스
헬륨 가스 유량: 300sccm
산소 가스 유량: 150sccm
(비교예 2)
비교예 2는, 실시예 1과 비교하여, 보호막 형성 공정(S16)의 처리 가스만 다르고, 그 외에는 동일하다. 보호막 형성 공정(S16)의 처리 가스는 이하와 같다.
처리 가스
헬륨 가스 유량: 300sccm
수소 가스 유량: 45sccm
산소 가스 유량: 150sccm
실시예 1, 비교예 1 및 비교예 2를 이용하여 측벽 보호막의 효과를 검증했다. 보호막 형성 공정(S16) 종료 시의 CD[nm](도 7 참조)로부터, 제2 에칭 공정(S20) 종료 시의 CD[nm]를 감산한 CD차[nm]를 산출했다. DP[nm](도 7 참조)가 0, 20, 40, 80인 경우에 있어서의 CD차[nm]를 각각 산출했다. 결과는 도 14에 나타난다.
도 14는 마스크 바로 밑에서부터의 깊이 DP와 CD차와의 관계를 가스종별로 나타내는 그래프이다. 가로축이 CD차, 세로축이 DP이다. 도 14에 나타나는 바와 같이 CD차가 음이 된 경우에는, 보호막 형성 공정(S16)으로부터 제2 에칭 공정(S20)을 거쳐 CD가 감소한 것을 나타낸다. 비교예 1(도면 중 O2), 비교예 2(도면 중 O2/H2)는, 다소의 오차는 있지만, CD가 감소하는 경향이 있는 것을 알 수 있다. 특히, DP가 커짐에 따라 그 경향은 강해진다. 한편, 실시예 1(도면 중 O2/CH3F)은, 0 부근에서 안정되어 있다. 즉, 실시예 1은, 비교예 1 및 비교예 2와 비교하여, 측벽 보호막이 충분히 기능하는 것이 확인되었다.
(메커니즘의 검증)
도 8~도 13을 이용하여 설명된 메커니즘의 타당성을 검증했다. 여기서는, 후술하는 측정 기계, 분석 기계의 관계상, 도 4에 나타내는 바와 같은 제1 에칭 공정을 행한 일례의 피가공물이 아니라, 다른 샘플을 준비하였다. 구체적으로는, 베어 실리콘 기판을 이용하여, 이하의 조건으로 베어 실리콘 기판을 처리하고, 베어 실리콘 기판의 표면에 산화막층을 형성함으로써, 피가공물(W)의 실리콘막(L3)을 개질하여, 산화층(L4)이 생성된 것으로 간주했다.
처리 용기(12) 내의 압력: 100mTorr(13.33Pa)
마이크로파: 2.45GHz, 1500W
고주파 바이어스 전력: 0W
처리 시간: 120초
처리 가스만 다른 조건으로 샘플을 작성했다.
(실시예 2)
헬륨 가스 유량: 300sccm
플루오로메테인 가스 유량: 45sccm
산소 가스 유량: 150sccm
(비교예 3)
헬륨 가스 유량: 300sccm
이산화 탄소 가스 유량: 100sccm
(비교예 4)
헬륨 가스 유량: 300sccm
산소 가스 유량: 150sccm
(비교예 5)
헬륨 가스 유량: 300sccm
수소 가스 유량: 45sccm
산소 가스 유량: 150sccm
실시예 2, 비교예 3, 비교예 4 및 비교예 5의 샘플에 대하여, 엘립소메트리 및 X선 반사율법(X-ray Reflectivity: XRR)을 이용하여 산화층(L4)의 두께를 측정했다. 결과를 도 15에 나타낸다.
도 15는, 산화층의 막두께를 가스종별로 나타내는 그래프이다. 도 15의 가로축은, 샘플 식별자이며, 세로축은 막두께이다. 도 15에 나타나는 바와 같이, 비교예 3(도면 중 He/CO2), 비교예 4(도면 중 He/O2), 비교예 5(도면 중 He/O2/H2)에 있어서의 산화층(L4)은, 엘립소메트리 및 XRR 모두 3nm 정도의 두께가 되었다. 즉, 측정 장치에 의존하지 않고, 산화층(L4)은 3nm 정도의 두께가 되는 것이 확인되었다. 한편, 실시예 2(He/O2/CH3F)에 있어서 산화층(L4)은, 엘립소메트리 및 XRR 모두 7nm 정도의 두께가 되었다. 즉, 측정 장치에 의존하지 않고, 산화층(L4)은 7nm 정도의 두께가 되는 것이 확인되었다. 실시예 2와 비교예 3, 비교예 4 및 비교예 5를 비교하면, 실시예 2의 산화층(L4)은, 비교예 3, 비교예 4 및 비교예 5의 산화층(L4)의 2배 이상의 두께를 갖는 것이 확인되었다.
실시예 2, 비교예 3 및 비교예 4의 샘플에 대하여, XRR을 이용하여 산화층(L4)의 막밀도를 측정했다. 결과를 도 16에 나타낸다.
도 16은, 산화층의 막밀도를 가스종별로 나타내는 그래프이다. 도 16의 가로축은, 샘플 식별자이며, 세로축은 막밀도[g/cm3]이다. 도 16에 나타나는 바와 같이, 비교예 3(도면 중 He/CO2), 비교예 4(도면 중 He/O2), 실시예 2(He/O2/CH3F)에 있어서의 산화층(L4)은, 2g/cm3 정도의 막밀도가 되었다. 이와 같이, 실시예 및 비교예에 있어서, 막밀도는 크게 변화가 없었다. 이 때문에, 산화층(L4)의 막두께가 두꺼워지는 것이, 측벽 보호막의 효과에 큰 영향을 주고 있다고 추측된다.
실시예 2, 비교예 4, 비교예 5의 샘플에 대하여, 고감도 러더퍼드 후방 산란 분석법(High Resolution-Rutherford Back-Scattering Spectroscopy: HR-RBS) 및 고감도 반도 입자 검출법(High Resolution-Elastic Recoil Detection Analysis: HR-ERDA)을 이용하여 깊이 방향의 조성 분석을 행했다. 결과를 도 17~도 19에 나타낸다. 또한, 도 17~도 19에 있어서, 실리콘(Si), 불소(F), 산소(O) 및 탄소(C)는 HR-RBS를 이용하고, 수소(H)는 HR-ERDA를 이용하여 분석을 행했다.
도 17은, 산소 가스의 플라즈마를 이용하여 산화를 행한 실리콘막의 깊이와 조성과의 관계를 나타내는 그래프이다(비교예 4의 그래프). 도 17의 가로축은, 실리콘막에 있어서의 표면으로부터의 깊이[nm]이며, 세로축은 각각의 원소의 농도[at%]이다. 도 17에 나타나는 바와 같이, 깊이 3nm 정도부터 산소의 함유량이 감소하여, 깊이 4.5nm 정도에서 완전히 실리콘막이 되어 있는 것을 알 수 있다. 또, 깊이 4nm 정도까지 불소가 포함되어 있는 것을 알 수 있다. 이 불소는, 처리 용기(12) 측벽 등에 잔류하여 재해리된 불소라고 추측된다. 비교예 4에는, 표면부터 깊이 4nm 정도까지는 SiOFH의 조성으로 되어 있는 것이 확인되었다. 도면 중의 사선 영역의 조성을 수치로 나타내면, Si가 32%, F가 5.3%, O가 55.9%, H가 6.8%였다.
도 18은, 산소 가스 및 수소 가스의 플라즈마를 이용하여 산화를 행한 실리콘막의 깊이와 조성과의 관계를 나타내는 그래프이다(비교예 5의 그래프). 도 18의 가로축은, 실리콘막에 있어서의 표면으로부터의 깊이[nm]이며, 세로축은 각각의 원소의 농도[at%]이다. 도 18에 나타나는 바와 같이, 깊이 3nm 정도부터 산소의 함유량이 감소하여, 깊이 5nm 정도에서 완전히 실리콘막이 되어 있는 것을 알 수 있다. 또, 깊이 3nm 정도까지 불소가 포함되어 있는 것을 알 수 있다. 이 불소는, 처리 용기(12) 측벽 등에 잔류하여 재해리된 불소라고 추측된다. 비교예 5에는, 표면부터 깊이 3nm 정도까지는 SiOFH의 조성으로 되어 있고, 깊이 3~5nm에서는 SiOH의 조성으로 되어 있는 것이 확인되었다. 도면 중의 사선 영역의 조성을 수치로 나타내면, Si가 32.5%, F가 2.1%, O가 58.1%, H가 7.3%였다.
도 19는, 산소 가스 및 플루오로메테인 가스의 플라즈마를 이용하여 산화를 행한 실리콘막의 깊이와 조성과의 관계를 나타내는 그래프이다(실시예 2의 그래프). 도 19의 가로축은, 실리콘막에 있어서의 표면으로부터의 깊이[nm]이며, 세로축은 각각의 원소의 농도[at%]이다. 도 19에 나타나는 바와 같이, 깊이 6nm 정도부터 산소의 함유량이 감소하여, 깊이 9nm 정도에서 완전히 실리콘막이 되어 있는 것을 알 수 있다. 또, 깊이 4nm~9nm의 범위에서 불소가 포함되어 있고, 표면으로부터 깊이 4nm 정도까지는 거의 불소가 포함되어 있지 않은 것을 알 수 있다. 실시예 2에는, 표면부터 깊이 4nm 정도까지는 SiOH의 조성으로 되어 있고, 깊이 4~9nm에서는 SiOH의 조성으로 되어 있는 것이 확인되었다. 도면 중의 사선 영역의 조성을 수치로 나타내면, Si가 30.6%, O가 59.2%, H가 10.2%였다.
도 17~도 19에 나타나는 바와 같이, 실시예 2에서는, 비교예 4 및 비교예 5와 비교하여, 불소가 깊은 곳까지 실리콘막 내로 침입하는 것이 확인되었다. 즉, 불소가 산화층의 막두께의 증대에 기여하고 있는 것이 확인되었다. 또한, 실시예 2에서는, 비교예 4 및 비교예 5와 비교하여, 실리콘막의 표층에 포함되는 불소가 적은 것이 확인되었다. 즉, 수소가 스캐빈지 효과를 발휘하여 불소를 제거하고 있는 것이 확인되었다. 상기와 같이, 도 8~도 13을 이용하여 설명된 메커니즘의 타당성이 확인되었다. 또한, 실시예 2에서는, 실리콘막의 표층 부분은, 순수한 산화 실리콘에 가까운 조성인 것도, 에칭 내성이 높아지는 하나의 요인이라고 생각된다.
(하이드로플루오로카본의 조건의 확인)
하이드로플루오로카본(CxHyFz) 가스에 대하여, 산화층(L4)의 제1 영역(L41)을 충분하게 형성할 수 있는지 여부를 검증했다. 하이드로플루오로카본 가스로서, 플루오로메테인(CH3F) 가스, C2H2F2 가스, C2HF3 가스를 준비하여 산화층(L4)의 제1 영역(L41)을 형성했다. 각각에 대하여, 산화층(L4)의 제1 영역(L41)의 막두께를 측정했다. 그리고, 산화 가스에 의하여 형성된 산화층(L4)의 제1 영역(L41)의 막두께와 비교했다. 결과를 도 20에 나타낸다.
도 20은, 마스크 바로 밑에서부터의 깊이 DP와 산화막두께의 차분과의 관계를 가스종별로 나타내는 그래프이다. 도 20의 가로축은 산화막두께의 차분[nm], 세로축은 DP[nm]이다. 도 20에 나타나는 바와 같이, 어느 가스종에 있어서도 산소 가스를 이용한 경우보다 두꺼운 산화층이 형성되는 것이 확인되었다.
플루오로메테인 가스, C2H2F2 가스, C2HF3 가스의 에칭 형상을 TEM 사진으로부터 확인했다. CD를 확인한 결과, C2H2F2 가스 및 C2HF3 가스는 산화층(L4) 형성 시에 있어서 에칭이 진행하는 것이 확인되었다. 이 때문에, y는 z보다도 클 필요가 있는 것이 확인되었다.
(보호막 형성 시의 혼합 가스의 비교의 확인)
산소 가스와 하이드로플루오로카본 가스의 혼합비에 대하여 최적값을 검증했다. 구체적으로는, 산소 가스에 대한 플루오로메테인 가스의 비율을 변경하여, 산화층(L4)을 형성했다. 각각에 대하여, 산화층(L4)의 제1 영역(L41)의 막두께를 측정했다. 그리고, 산화 가스에 의하여 형성된 산화층(L4)의 제1 영역(L41)의 막두께와 비교했다. 결과를 도 21에 나타낸다.
도 21은, 마스크 바로 밑에서부터의 깊이 DP와 산화막두께의 차분과의 관계를 플루오로메테인 가스의 유량별로 나타내는 그래프이다. 도 21의 가로축은 산화막두께의 차분[nm], 세로축은 DP[nm]이다. 산소 가스의 유량이 150cc, 플루오로메테인 가스의 유량이 6cc, 15cc, 45cc, 90cc인 경우별로, 산화층(L4)의 막두께의 차분을 측정했다. 도 21에 나타나는 바와 같이, 보호막 형성의 효과를 발휘하는 플루오로메테인 가스의 최저 유량은, 45cc인 것이 확인되었다. 즉, 산소:플루오로메테인=150:45=1:0.3인 것이 확인되었다.
도 22는, 마스크 바로 밑에서부터의 깊이 DP와 산화막두께의 차분과의 관계를 산소 가스의 유량별로 나타내는 그래프이다. 도 22의 가로축은 산화막두께의 차분[nm], 세로축은 DP[nm]이다. 플루오로메테인 가스의 유량이 45cc, 산소 가스의 유량이 0cc, 25cc, 50cc, 150cc인 경우별로, 산화층(L4)의 막두께의 차분을 측정했다. 도 22에 나타나는 바와 같이, 보호막 형성의 효과를 발휘하는 산소 가스의 최저 유량은, 25cc인 것이 확인되었다. 즉, 산소:플루오로메테인=25:45=1:1.8인 것이 확인되었다. 도 21 및 도 22의 결과에 근거하여, 산소 원자를 함유하는 가스를 1이라고 하면, 하이드로플루오로카본 가스는 0.3~1.8의 범위로 하는 것이 양호하다는 것이 확인되었다.
(처리 시간 의존성)
실시예 2 및 비교예 4를 이용하여, 산화층의 두께의 시간 의존성을 검증했다. 도 23은, 산소 가스의 플라즈마를 이용하여 산화를 행한 경우의 스텝 시간과 산화막두께와의 관계를 마스크 바로 밑에서부터의 깊이 DP별로 나타내는 그래프이다(비교예 4의 그래프). 도 23의 가로축은 스텝 시간[sec], 세로축은 산화막두께[nm]이다. 도 23에 나타나는 바와 같이, 스텝 시간 30sec 이상이 된 경우, 어느 깊이에 있어서도 산화막두께는 성장하지 않는 것이 확인되었다.
도 24는, 산소 가스 및 플루오로메테인 가스의 플라즈마를 이용하여 산화를 행한 경우의 스텝 시간과 산화막두께와의 관계를 마스크 바로 밑에서부터의 깊이 DP별로 나타내는 그래프이다(실시예 2의 그래프). 도 24의 가로축은 스텝 시간[sec], 세로축은 산화막두께[nm]이다. 도 24에 나타나는 바와 같이, 어느 깊이에 있어서도, 약간 포화 경향이 있지만, 산화막두께는 스텝 시간에 의존하여 성장하는 것이 확인되었다.
도 23 및 도 24의 결과로부터, 실시예 2의 처리 가스를 이용함으로써, 막두께 제어를 용이하게 행할 수 있고, 또 비교예 4보다도 두꺼운 산화막을 형성할 수 있는 것이 확인되었다.
이상의 설명으로부터, 본 개시의 다양한 실시형태는, 설명의 목적으로 본 명세서에서 설명되어 있으며, 본 개시의 범위 및 주지로부터 벗어나지 않고 다양한 변경을 할 수 있는 것이, 이해될 것이다. 따라서, 본 명세서에 개시한 다양한 실시형태는 한정하는 것을 의도하지 않으며, 실제 범위와 주지는, 첨부한 특허청구의 범위에 의하여 나타난다.
10 플라즈마 장치
12 처리 용기
14 안테나
18 유전체창
20 재치대
30 배기 장치
32 마이크로파 발생기
42 유전체판
44 슬롯판
W 피가공물(웨이퍼)

Claims (15)

  1. 실리콘막과 상기 실리콘막 상에 마련된 마스크를 포함하는 피가공물을 준비하는 공정과,
    제1 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 상기 마스크를 이용하여 상기 실리콘막을 에칭하는 공정과,
    산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스의 플라즈마에 의하여, 상기 실리콘막의 표면을 산화층으로 개질하는 공정이며, 상기 산화층은 상기 마스크의 측벽면을 따라 뻗어 있는 제1 영역 및 상기 실리콘막 상에 뻗어 있는 제2 영역을 포함하는 상기 공정과,
    상기 제1 영역을 남기면서 상기 제2 영역을 제거하도록 상기 산화층을 에칭하는 공정과,
    제3 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 상기 마스크 및 상기 제1 영역을 포함하는 상기 산화층을 이용하여 상기 실리콘막을 에칭하는 공정을 포함하는 에칭 방법.
  2. 청구항 1에 있어서,
    상기 실리콘막의 표면을 상기 산화층으로 개질하는 공정은, 상기 피가공물에 대하여 바이어스 전력을 인가하지 않는, 에칭 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 실리콘막의 표면을 상기 산화층으로 개질하는 공정과, 상기 산화층을 에칭하는 공정과, 상기 마스크 및 상기 제1 영역을 포함하는 상기 산화층을 이용하여 상기 실리콘막을 에칭하는 공정을 반복 실행하는, 에칭 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 마스크를 이용하여 상기 실리콘막을 에칭하는 공정, 상기 실리콘막의 표면을 상기 산화층으로 개질하는 공정, 상기 산화층을 에칭하는 공정, 및 상기 마스크 및 상기 제1 영역을 포함하는 상기 산화층을 이용하여 상기 실리콘막을 에칭하는 공정은, 동일한 처리 용기 내에서, 또는 진공일관의 환경에서 연속하여 행해지는 에칭 방법.
  5. 실리콘막과 상기 실리콘막 상에 마련된 마스크를 포함하는 피가공물을 준비하는 공정과,
    제1 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 상기 마스크를 이용하여 상기 실리콘막을 에칭하는 공정과,
    산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스의 플라즈마에 의하여, 상기 실리콘막의 표면 중 상기 마스크의 측벽면을 따라 뻗어 있는 제1 영역을 산화층으로 개질하는 공정과,
    제3 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 상기 마스크 및 상기 제1 영역을 포함하는 상기 산화층을 이용하여 상기 실리콘막을 에칭하는 공정을 포함하는 에칭 방법.
  6. 청구항 5에 있어서,
    상기 제1 영역을 상기 산화층으로 개질하는 공정은, 상기 피가공물에 대하여 바이어스 전력을 인가하는, 에칭 방법.
  7. 청구항 5에 있어서,
    상기 제1 영역을 상기 산화층으로 개질하는 공정에 있어서, 상기 실리콘막의 표면 중 상기 실리콘막 상에 뻗어 있는 제2 영역에서는, 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 상기 실리콘막을 상기 산화층으로 개질하는 개질 속도에 비하여, 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스의 플라즈마로부터 생성되는 제2 할로젠 원자를 함유하는 이온에 의하여 상기 산화층을 에칭하는 에칭 속도 쪽이 빠르거나, 또는 상기 개질 속도와 상기 에칭 속도는 동일한, 에칭 방법.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스는, 산소 원자를 함유하는 가스와, 수소 원자 및 제2 할로젠 원자를 함유하는 가스의 혼합 가스인, 에칭 방법.
  9. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스는, 산소 원자를 함유하는 가스와, 수소 원자를 함유하는 가스와, 제2 할로젠 원자를 함유하는 가스의 혼합 가스인, 에칭 방법.
  10. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스는, 산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 분자로 이루어지는 가스인, 에칭 방법.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
    상기 제2 할로젠 원자는, 실리콘 결정의 격자간 거리보다 작은 원자 반경을 갖는, 에칭 방법.
  12. 실리콘막과 상기 실리콘막 상에 마련된 마스크를 포함하는 피가공물을 에칭하는 플라즈마 처리 장치로서,
    플라즈마가 생성되는 처리 공간을 구획 형성하는 처리 용기와,
    상기 처리 공간 내에 처리 가스를 공급하는 가스 공급부와,
    상기 처리 용기 내에 공급되는 가스의 플라즈마를 발생시키는 플라즈마 발생원과,
    상기 가스 공급부 및 상기 플라즈마 발생원을 제어하는 컨트롤러를 구비하고,
    상기 컨트롤러는,
    제1 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 상기 마스크를 이용하여 상기 실리콘막을 에칭하는 공정과,
    산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스의 플라즈마에 의하여, 상기 실리콘막의 표면을 산화층으로 개질하는 공정이며, 상기 산화층은 상기 마스크의 측벽면을 따라 뻗어 있는 제1 영역 및 상기 실리콘막 상에 뻗어 있는 제2 영역을 포함하는 상기 공정과,
    상기 제1 영역을 남기면서 상기 제2 영역을 제거하도록 상기 산화층을 에칭하는 공정과,
    제3 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 상기 마스크 및 상기 제1 영역을 포함하는 상기 산화층을 이용하여 상기 실리콘막을 에칭하는 공정을 실행하도록 구성된, 플라즈마 처리 장치.
  13. 청구항 12에 있어서,
    상기 실리콘막의 표면을 상기 산화층으로 개질하는 공정은, 상기 피가공물에 대하여 바이어스 전력을 인가하지 않는, 플라즈마 처리 장치.
  14. 실리콘막과 상기 실리콘막 상에 마련된 마스크를 포함하는 피가공물을 에칭하는 플라즈마 처리 장치로서,
    플라즈마가 생성되는 처리 공간을 구획 형성하는 처리 용기와,
    상기 처리 공간 내에 처리 가스를 공급하는 가스 공급부와,
    상기 처리 용기 내에 공급되는 가스의 플라즈마를 발생시키는 플라즈마 발생원과,
    상기 가스 공급부 및 상기 플라즈마 발생원을 제어하는 컨트롤러를 구비하고,
    상기 컨트롤러는,
    제1 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 상기 마스크를 이용하여 상기 실리콘막을 에칭하는 공정과,
    산소 원자, 수소 원자 및 제2 할로젠 원자를 함유하는 가스의 플라즈마에 의하여, 상기 실리콘막의 표면 중 상기 마스크의 측벽면을 따라 뻗어 있는 제1 영역을 산화층으로 개질하는 공정과,
    제3 할로젠 원자를 함유하는 가스의 플라즈마에 의하여 상기 마스크 및 상기 제1 영역을 포함하는 상기 산화층을 이용하여 상기 실리콘막을 에칭하는 공정을 포함하는 플라즈마 처리 장치.
  15. 청구항 14에 있어서,
    상기 제1 영역을 상기 산화층으로 개질하는 공정은, 상기 피가공물에 대하여 바이어스 전력을 인가하는, 플라즈마 처리 장치.
KR1020207006292A 2018-06-15 2019-06-05 에칭 방법 및 플라즈마 처리 장치 KR102608061B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018114692A JP7071884B2 (ja) 2018-06-15 2018-06-15 エッチング方法及びプラズマ処理装置
JPJP-P-2018-114692 2018-06-15
PCT/JP2019/022416 WO2019239991A1 (ja) 2018-06-15 2019-06-05 エッチング方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
KR20210019398A true KR20210019398A (ko) 2021-02-22
KR102608061B1 KR102608061B1 (ko) 2023-11-30

Family

ID=68843397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207006292A KR102608061B1 (ko) 2018-06-15 2019-06-05 에칭 방법 및 플라즈마 처리 장치

Country Status (4)

Country Link
US (1) US11011386B2 (ko)
JP (1) JP7071884B2 (ko)
KR (1) KR102608061B1 (ko)
WO (1) WO2019239991A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7090521B2 (ja) * 2018-09-26 2022-06-24 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362519A (ja) * 1989-07-28 1991-03-18 Nec Corp 半導体装置の製造方法
KR20010062750A (ko) * 1999-12-28 2001-07-07 니시무로 타이죠 드라이 에칭 방법 및 반도체 장치의 제조 방법
KR20140016920A (ko) * 2011-03-04 2014-02-10 도쿄엘렉트론가부시키가이샤 질화규소막 에칭 방법
KR20140050627A (ko) * 2011-07-12 2014-04-29 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법
KR101393185B1 (ko) * 2011-02-22 2014-05-08 도쿄엘렉트론가부시키가이샤 패턴 형성 방법 및 반도체 장치의 제조 방법
JP2015037091A (ja) 2013-08-12 2015-02-23 東京エレクトロン株式会社 エッチング方法
KR20150068327A (ko) * 2013-12-11 2015-06-19 도쿄엘렉트론가부시키가이샤 실리콘층을 에칭하는 방법 및 플라즈마 처리 장치
JP2016189409A (ja) * 2015-03-30 2016-11-04 東京エレクトロン株式会社 薄膜の形成方法
US20170345673A1 (en) * 2016-05-29 2017-11-30 Tokyo Electron Limited Method of selective silicon oxide etching
KR102015697B1 (ko) * 2016-03-04 2019-08-28 도쿄엘렉트론가부시키가이샤 기판 처리 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414868A (ja) * 1990-05-09 1992-01-20 Hitachi Ltd 半導体記憶装置とその製造方法
JP2002043413A (ja) * 2000-07-25 2002-02-08 Toshiba Corp 半導体装置及び半導体装置の製造方法
KR100869359B1 (ko) * 2006-09-28 2008-11-19 주식회사 하이닉스반도체 반도체 소자의 리세스 게이트 제조 방법
US9620376B2 (en) * 2015-08-19 2017-04-11 Lam Research Corporation Self limiting lateral atomic layer etch
US10403507B2 (en) * 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
JP6812284B2 (ja) * 2017-03-28 2021-01-13 東京エレクトロン株式会社 エッチング方法及び記録媒体

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362519A (ja) * 1989-07-28 1991-03-18 Nec Corp 半導体装置の製造方法
KR20010062750A (ko) * 1999-12-28 2001-07-07 니시무로 타이죠 드라이 에칭 방법 및 반도체 장치의 제조 방법
KR101393185B1 (ko) * 2011-02-22 2014-05-08 도쿄엘렉트론가부시키가이샤 패턴 형성 방법 및 반도체 장치의 제조 방법
KR20140016920A (ko) * 2011-03-04 2014-02-10 도쿄엘렉트론가부시키가이샤 질화규소막 에칭 방법
KR20140050627A (ko) * 2011-07-12 2014-04-29 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법
JP2015037091A (ja) 2013-08-12 2015-02-23 東京エレクトロン株式会社 エッチング方法
KR20150068327A (ko) * 2013-12-11 2015-06-19 도쿄엘렉트론가부시키가이샤 실리콘층을 에칭하는 방법 및 플라즈마 처리 장치
JP2016189409A (ja) * 2015-03-30 2016-11-04 東京エレクトロン株式会社 薄膜の形成方法
KR102015697B1 (ko) * 2016-03-04 2019-08-28 도쿄엘렉트론가부시키가이샤 기판 처리 장치
US20170345673A1 (en) * 2016-05-29 2017-11-30 Tokyo Electron Limited Method of selective silicon oxide etching

Also Published As

Publication number Publication date
WO2019239991A1 (ja) 2019-12-19
US20210074550A1 (en) 2021-03-11
TW202002074A (zh) 2020-01-01
KR102608061B1 (ko) 2023-11-30
US11011386B2 (en) 2021-05-18
JP7071884B2 (ja) 2022-05-19
JP2019220508A (ja) 2019-12-26

Similar Documents

Publication Publication Date Title
US10727080B2 (en) Tantalum-containing material removal
JP6033496B2 (ja) 垂直ｎａｎｄ素子のための新規のマスク除去方法
JP6553049B2 (ja) 窒化ケイ素の選択的なエッチング
TWI556305B (zh) 透過介穩氫終止之矽的選擇性蝕刻
JP3670277B2 (ja) 低い固有応力および／または低い水素含有率をもつＳｉＯ▲Ｘ▼フィルムの堆積法
KR101884262B1 (ko) 실리콘 막들에 대한 선택적인 식각
TWI497582B (zh) 用於含碳膜的矽選擇性乾式蝕刻方法
US20060252265A1 (en) Etching high-kappa dielectric materials with good high-kappa foot control and silicon recess control
US20210134604A1 (en) Etching method
US20150206764A1 (en) Titanium oxide etch
TW201611080A (zh) 電漿處理方法及電漿處理裝置
CN110544628A (zh) 对膜进行蚀刻的方法和等离子体处理装置
US20030211748A1 (en) Method of plasma etching of high-K dielectric materials
JP3336975B2 (ja) 基板処理方法
US20210287911A1 (en) Atomic layer etching using acid halide
KR20140056068A (ko) 텅스텐 에칭의 방법
TWI766866B (zh) 蝕刻方法
KR102280572B1 (ko) 플라즈마 처리 방법
KR20210055103A (ko) 박막 처리 프로세스
WO2003056617A1 (fr) Procede de gravure et dispositif de gravure au plasma
US20090325388A1 (en) Method of semiconductor processing
KR102608061B1 (ko) 에칭 방법 및 플라즈마 처리 장치
TWI633598B (zh) Plasma etching method
US11450532B2 (en) Deposition of self assembled monolayer for enabling selective deposition and etch
JP6952542B2 (ja) プラズマ処理方法およびプラズマ処理装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant