KR20150068327A - 실리콘층을 에칭하는 방법 및 플라즈마 처리 장치 - Google Patents

실리콘층을 에칭하는 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR20150068327A
KR20150068327A KR1020140177525A KR20140177525A KR20150068327A KR 20150068327 A KR20150068327 A KR 20150068327A KR 1020140177525 A KR1020140177525 A KR 1020140177525A KR 20140177525 A KR20140177525 A KR 20140177525A KR 20150068327 A KR20150068327 A KR 20150068327A
Authority
KR
South Korea
Prior art keywords
gas
plasma
silicon layer
control
process gas
Prior art date
Application number
KR1020140177525A
Other languages
English (en)
Other versions
KR102305374B1 (ko
Inventor
아키노리 기타무라
에이지 스즈키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150068327A publication Critical patent/KR20150068327A/ko
Application granted granted Critical
Publication of KR102305374B1 publication Critical patent/KR102305374B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

실리콘층 및 이 실리콘층 상에 설치된 마스크를 갖는 피처리체의 표면에 형성된 산화막을 제거하여, 상기 실리콘층을 에칭하는 방법이 제공된다. 이 방법은, 피처리체를 수용한 처리 용기 내에서, 수소, 질소 및 불소를 함유하는 제1 처리 가스의 플라즈마를 생성하고, 산화막을 변질시켜, 변질 영역을 형성하는 공정(a), 처리 용기 내에서 희가스의 플라즈마를 생성하여, 변질 영역을 제거하는 공정(b1)과, 처리 용기 내에서 제2 처리 가스의 플라즈마를 생성하여, 실리콘층을 에칭하는 공정(c)을 포함한다.

Description

실리콘층을 에칭하는 방법 및 플라즈마 처리 장치{METHOD FOR ETCHING SILICON LAYER AND PLASMA PROCESSING APPARATUS}
본 발명의 실시형태는 실리콘층을 에칭하는 방법 및 플라즈마 처리 장치에 관한 것이다.
핀형 전계 효과 트랜지스터와 같은 전자 디바이스의 제조에서는, 실리콘층에 마스크의 패턴을 전사하기 위해서 플라즈마 에칭이 행해진다. 또한, 상기 실리콘층 및 마스크를 갖는 피처리체에는 자연 산화막이 형성되는 경우가 있어, 이 자연 산화막을 제거한 후에, 실리콘층의 플라즈마 에칭이 이루어지는 경우가 있다. 통상, 자연 산화막은, 플루오로카본계 가스의 플라즈마에 피처리체를 노출함으로써 제거되고 있다.
자연 산화막과 같은 산화막의 제거에는, 실리콘층 및 마스크에 대하여 그 산화막을 선택적으로 제거하는 것이 요구된다. 산화막을 선택적으로 제거하는 방법으로서는, COR(Chemical Oxide Removal)이라고 불리는 방법이 알려져 있다. COR에서는, 수소, 질소 및 불소를 포함하는 처리 가스에 피처리체가 노출된다. 이에 따라, 산화막을 구성하는 산화실리콘은, (NH4)2SiF6, 즉, 규불화암모늄으로 변질되어, 변질 영역이 형성된다. 이어서, COR에서는, 피처리체가 가열되어, 변질 영역의 규불화암모늄이 열분해된다. 이에 따라, 산화막이 제거된다.
또한, 전술한 변질 영역은 플라즈마 처리에 의해 형성되는 경우도 있다. 즉, 상기 처리 가스의 플라즈마에 피처리체가 노출됨으로써, 변질 영역이 형성되는 경우가 있다. 이러한 플라즈마를 이용한 COR에 관해서는 하기 특허문헌 1에 기재되어 있다.
특허문헌 1: 일본 특허 공개 평성6-188226호 공보
COR에서는, 플라즈마 처리 장치에 있어서 변질 영역을 형성한 후에, 플라즈마 처리 장치와는 별도의 가열 장치에 피처리체가 반송된다. 따라서, 실리콘층의 에칭까지 필요한 공정수가 많아진다.
따라서, 실리콘층의 에칭의 전(前)처리에 있어서 높은 스루풋으로 산화막을 제거할 필요가 있다.
제1 측면에서는, 실리콘층 및 이 실리콘층 상에 설치된 마스크를 갖는 피처리체의 표면에 형성된 산화막을 제거하여, 상기 실리콘층을 에칭하는 방법이 제공된다. 이 방법은, 피처리체를 수용한 처리 용기 내에서, 수소, 질소 및 불소를 함유하는 제1 처리 가스의 플라즈마를 생성하고, 상기 산화막을 변질시켜, 변질 영역을 형성하는 공정(a), 상기 처리 용기 내에서 희가스의 플라즈마를 생성하여, 변질 영역을 제거하는 공정(b1)과, 상기 처리 용기 내에서 제2 처리 가스의 플라즈마를 생성하여, 실리콘층을 에칭하는 공정(c)을 포함한다.
제1 측면의 방법에 따르면, 공정(b1)에서, 변질 영역을 희가스의 플라즈마로 제거할 수 있다. 또한, 공정(a), 공정(b1) 및 공정(c)을 단일의 처리 용기 내에서 실시할 수 있다. 따라서, 실리콘층의 에칭의 전처리에 있어서 높은 스루풋으로 산화막을 제거할 수 있게 된다.
제2 측면에서는, 실리콘층 및 이 실리콘층 상에 설치된 마스크를 갖는 피처리체의 표면에 형성된 산화막을 제거하여, 상기 실리콘층을 에칭하는 방법이 제공된다. 이 방법은, 피처리체를 수용한 처리 용기 내에서, 수소, 질소 및 불소를 함유하는 제1 처리 가스의 플라즈마를 생성하고, 상기 산화막을 변질시켜, 변질 영역을 형성하는 공정(a)과, 상기 처리 용기로부터 피처리체를 빼내지 않고서 공정(a)에 계속하여, 상기 처리 용기 내에서 제2 처리 가스의 플라즈마를 생성하고, 변질 영역을 제거하는 공정(b2)과, 상기 처리 용기 내에서 제2 처리 가스의 플라즈마를 생성하여, 실리콘층을 에칭하는 공정(c)을 포함한다.
제2 측면의 방법에 따르면, 공정(b2)에서, 공정(c)에서 이용하는 제2 처리 가스의 플라즈마에 의해 변질 영역을 제거할 수 있다. 즉, 변질 영역의 제거와 실리콘층의 에칭을, 가스종을 변경하지 않고서 연속해서 실시할 수 있다. 또한, 공정(a), 공정(b2) 및 공정(c)을 단일의 처리 용기 내에서 실시할 수 있다. 따라서, 실리콘층의 에칭의 전처리에 있어서 높은 스루풋으로 산화막을 제거할 수 있게 된다.
제1 측면 및 제2 측면의 일 형태에서는, 변질 영역을 형성하는 공정 및 변질 영역을 제거하는 공정은 무바이어스로 실시되어도 좋다. 이러한 일 형태에 따르면, 실리콘층 및 마스크에 대한 손상이 억제된다.
제1 측면 및 제2 측면의 일 형태에서, 제1 처리 가스는 SF6 가스를 포함하고 있어도 좋다.
제3 측면에서는, 제1 측면에 따른 방법의 실시에 이용할 수 있는 플라즈마 처리 장치가 제공된다. 이 플라즈마 처리 장치는, 처리 용기, 배치대, 가스 공급부, 플라즈마 생성부 및 제어부를 구비한다. 배치대는, 처리 용기 내에서 그 위에 피처리체를 배치한다. 가스 공급부는, 처리 용기 내에 수소, 질소 및 불소를 함유하는 제1 처리 가스, 희가스 및 실리콘층 에칭용의 제2 처리 가스를 공급한다. 플라즈마 생성부는, 처리 용기 내에 공급되는 가스를 여기시키기 위한 에너지를 발생시킨다. 제어부는 가스 공급부 및 플라즈마 생성부를 제어한다. 제어부는, 가스 공급부에 제1 처리 가스를 공급하여, 플라즈마 생성부에 에너지를 발생시키는 제1 제어와, 가스 공급부에 상기 희가스를 공급하여, 플라즈마 생성부에 에너지를 발생시키는 제2 제어와, 가스 공급부에 제2 처리 가스를 공급하여, 플라즈마 생성부에 에너지를 발생시키는 제3 제어를 실행한다.
제3 측면의 일 형태에서는, 제1 제어 및 제2 제어에 있어서 배치대에 대하여 바이어스 전력이 공급되지 않아도 된다.
제4 측면에서는, 제2 측면에 따른 방법의 실시에 이용할 수 있는 플라즈마 처리 장치가 제공된다. 이 플라즈마 처리 장치는, 처리 용기, 배치대, 가스 공급부, 플라즈마 생성부 및 제어부를 구비한다. 배치대는, 처리 용기 내에서 그 위에 피처리체를 배치한다. 가스 공급부는, 처리 용기 내에 수소, 질소 및 불소를 함유하는 제1 처리 가스 및 실리콘층 에칭용의 제2 처리 가스를 공급한다. 플라즈마 생성부는, 처리 용기 내에 공급되는 가스를 여기시키기 위한 에너지를 발생시킨다. 제어부는 가스 공급부 및 플라즈마 생성부를 제어한다. 제어부는, 가스 공급부에 제1 처리 가스를 공급하여, 플라즈마 생성부에 에너지를 발생시키는 제1 제어와, 제1 제어에 계속하여, 가스 공급부에 제2 처리 가스를 공급하게 하고, 플라즈마 생성부에 에너지를 발생시키는 제2 제어를 실행한다. 이 플라즈마 처리 장치에 따르면, 제2 제어에서 변질 영역이 제거되고, 이어서, 실리콘층이 에칭된다.
제4 측면의 일 형태에서는, 제1 제어 및 제2 제어의 시작에서부터 일정 기간에 있어서, 배치대에 대하여 바이어스 전력을 공급하지 않고, 제2 제어의 시작에서부터 상기 일정 기간의 경과 후, 배치대에 대하여 바이어스 전력을 공급하여도 좋다.
또한, 제3 측면 및 제4 측면의 일 형태에서, 제1 처리 가스는 SF6 가스를 포함하고 있어도 좋다.
이상 설명한 바와 같이, 실리콘층 에칭의 전처리에 있어서 높은 스루풋으로 산화막을 제거할 수 있게 된다.
도 1은 실리콘층을 에칭하는 방법의 일 실시형태를 도시하는 흐름도이다.
도 2는 피처리체의 일례를 도시하는 단면도이다.
도 3은 도 1에 도시하는 방법의 공정 ST1을 설명하기 위한 도면이다.
도 4는 도 1에 도시하는 방법의 공정 ST2를 설명하기 위한 도면이다.
도 5는 도 1에 도시하는 방법의 공정 ST3을 설명하기 위한 도면이다.
도 6은 다른 실시형태에 따른 방법의 공정 ST2 및 공정 ST3을 설명하기 위한 도면이다.
도 7은 일 실시형태에 따른 플라즈마 처리 장치를 개략적으로 도시하는 단면도이다.
도 8은 슬롯판의 일례를 도시하는 평면도이다.
도 9는 유전체창의 일례를 도시하는 평면도이다.
도 10은 도 9의 X-X선을 따라서 취한 단면도이다.
도 11은 도 9에 도시하는 유전체창 상에 도 8에 도시하는 슬롯판을 설치한 상태를 도시하는 평면도이다.
도 12는 제1 유량 제어 유닛 그룹, 제1 가스 소스 그룹, 제2 유량 제어 유닛 그룹 및 제2 가스 소스 그룹을 포함하는 가스 공급부를 도시하는 도면이다.
이하, 도면을 참조하여 여러 가지 실시형태에 관해서 상세히 설명한다. 한편, 각 도면에서 동일하거나 또는 상당하는 부분에 대해서는 동일한 부호를 부여하기로 한다.
도 1은 실리콘 산화막을 에칭하는 방법의 일 실시형태를 도시하는 흐름도이다. 도 1에 도시하는 방법(MT)은, 피처리체(이하, 「웨이퍼(W)」라고 함)로부터 산화막을 제거하여, 실리콘층을 에칭하기 위한 방법이다. 이 방법은, 도 2에 도시하는 웨이퍼(W)에 대하여 적용될 수 있다. 도 2는 방법(MT)이 적용될 수 있는 피처리체의 일례를 도시하는 도면이다. 도 2에 도시하는 웨이퍼(W)는, 핀형 전계 효과 트랜지스터의 제조 도중에 얻어지는 생산물이며, 예컨대, 실리콘제(製)의 더미 게이트를 형성하기 전단계에서 얻어지는 생산물이다.
도 2에 도시하는 바와 같이, 웨이퍼(W)는 실리콘층(100) 및 마스크(102)를 갖는다. 실리콘층(100)은 예컨대 다결정 실리콘으로 구성된다. 마스크(102)는 실리콘층(100) 상에 설치되어 있다. 마스크(102)는 예컨대 SiN으로 구성된다. 이러한 웨이퍼(W)의 표면에는, 실리콘층(100) 에칭의 전(前)단계에서, 자연 산화막과 같은 산화막(104)이 형성되는 경우가 있다. 방법(MT) 및 후술하는 다른 실시형태에 따른 방법에서는, 이러한 산화막(104)을 제거하여, 실리콘층(100)을 에칭할 수 있다. 한편, 본 명세서에서 개시되는 여러 가지 실시형태에 따른 방법이 적용되는 피처리체는, 도 2에 도시하는 웨이퍼(W)에 한정되지 않고, 실리콘층 상에 마스크가 설치되어 있고, 그 실리콘층 에칭의 전단계에서 그 표면에 산화막이 형성되는 피처리체라면, 임의의 피처리체가 적용 대상이 된다. 이하, 도 2의 웨이퍼(W)를 일례로 하여, 방법(MT)에 관해서 설명한다.
다시 도 1을 참조한다. 또한, 이하의 설명에서는, 도 3, 도 4 및 도 5를 적절하게 참조한다. 도 1에 도시하는 바와 같이, 방법(MT)에서는, 우선 공정 ST1이 행해진다. 공정 ST1에서는, 도 3에 도시하는 바와 같이, 산화막(104)을 변질시켜, 변질 영역(104a)을 형성한다. 도 3의 (a)에 도시하는 바와 같이, 공정 ST1에서는, 웨이퍼(W)를 수용한 처리 용기 내에서, 제1 처리 가스의 플라즈마(PL1)가 생성된다. 공정 ST1에서는, 이 플라즈마(PL1)에 웨이퍼(W)가 노출된다.
제1 처리 가스는 수소, 질소 및 불소를 함유한다. 일 실시형태에서, 제1 처리 가스는, 수소원으로서 H2 가스를 포함하고, 질소원으로서 N2 가스를 포함할 수 있다. 또한, 제1 처리 가스는, 불소원으로서, 플루오로카본 가스, 플루오로하이드로 카본 가스, NF3 가스 및 SF6 가스 중 1종 이상의 가스를 포함할 수 있다. 플루오로카본 가스로서는, CF4 가스, C4F8 가스, C5F8 가스, C4F6 가스가 예시된다. 또한, 플루오로하이드로카본 가스로서는, CHF3 가스, CH2F2 가스, CH3F 가스가 예시된다.
공정 ST1에서는, 제1 처리 가스의 플라즈마는 임의의 플라즈마원에 의해 생성될 수 있다. 예컨대, 제1 처리 가스는, 마이크로파에 의해 여기되어도 좋고, 용량 결합형의 플라즈마원에 의해 여기되어도 좋고, 혹은 유도 결합형의 플라즈마원에 의해 여기되어도 좋다. 한편, 공정 ST1과 마찬가지로, 후술하는 공정 ST2 및 공정 ST3에서도, 임의의 플라즈마원을 이용할 수 있다.
공정 ST1에서, 처리 용기 내의 압력은, 40 Pa(300 mTorr) ∼ 66.66 Pa(500 mTorr) 범위 내의 압력으로 설정될 수 있다. 또한, 공정 ST1에서는, 제1 처리 가스는 N2 가스를 포함하고, N2 가스의 유량이 300 ∼ 1000 sccm 범위의 유량으로 설정될 수 있다. 또한, 공정 ST1에서, 제1 처리 가스는 SF6 가스를 포함하고, 상기 제1 처리 가스의 전체 유량 중에 차지하는 SF6 가스의 유량의 비율이 3 ∼ 8% 범위 내의 비율로 설정될 수 있다. 또한, 일 실시형태에서는, 공정 ST1, 후술하는 공정 ST2 및 공정 ST3은, 마이크로파에 의해 가스를 여기시키는 플라즈마 처리 장치에서 실시된다. 이 실시형태의 공정 ST1에서는, 마이크로파의 파워가 800 W ∼ 3000 W 범위 내의 파워로 설정될 수 있다.
또한, 공정 ST1에서는, 웨이퍼(W)에 대하여 플라즈마 중의 이온을 인입하기 위한 바이어스 전력이 이용되지 않더라도 좋다. 즉, 무바이어스로 공정 ST1이 실시되어도 좋다. 무바이어스로 공정 ST1이 실시됨으로써, 이온 스퍼터링 효과에 의한 웨이퍼(W)의 손상이 억제된다. 특히, 마스크(102)의 변형이 억제된다.
제1 처리 가스의 플라즈마(PL1)에 웨이퍼(W)가 노출되면, 산화막(104)을 구성하는 산화실리콘이 변질되어, 도 3의 (b)에 도시하는 바와 같이 산화막(104)은 변질 영역(104a)으로 된다. 구체적으로는, 제1 처리 가스에 포함되는 수소, 질소 및 불소와 산화막(104)을 구성하는 산화실리콘이 반응한다. 이에 따라, 산화실리콘은 (NH4)2SiF6, 즉, 규불화암모늄으로 변질된다.
이어서, 방법(MT)에서는 공정 ST2이 실시된다. 공정 ST2에서는, 공정 ST1에서 형성된 변질 영역(104a)이 제거된다. 이 공정 ST2는, 공정 ST1에서 이용된 처리 용기로부터 웨이퍼(W)를 빼내는 일없이, 상기 처리 용기 내에서 행해진다. 일 실시형태의 공정 ST2에서는, 도 4의 (a)에 도시하는 바와 같이, 처리 용기 내에서 희가스의 플라즈마(PL2)가 생성된다. 희가스로서는, 예컨대 Ar 가스, Xe 가스, Ne 가스, Kr 가스와 같은 임의의 희가스를 이용할 수 있다. 공정 ST2에서는, 이 플라즈마(PL2)에 웨이퍼(W)가 노출된다. 이에 따라, 변질 영역(104a)이 제거되고, 웨이퍼(W)는 도 4의 (b)에 도시하는 상태가 된다.
공정 ST2에서는, 웨이퍼(W)에 대하여 플라즈마 내의 이온을 인입하기 위한 바이어스 전력이 이용되지 않아도 된다. 즉, 무바이어스로 공정 ST2이 실시되어도 좋다. 무바이어스로 공정 ST2이 실시됨으로써, 이온 스퍼터링 효과에 의한 웨이퍼(W)의 손상이 억제된다. 특히, 마스크(102)의 변형이 억제된다.
이어서, 방법(MT)에서는 공정 ST3이 실시된다. 공정 ST3에서는, 실리콘층(100)의 에칭이 이루어진다. 이 공정 ST3은, 공정 ST1 및 공정 ST2에 이용된 처리 용기로부터 웨이퍼(W)를 빼내는 일없이, 그 처리 용기 내에서 행해진다. 도 5에 도시하는 바와 같이, 공정 ST3에서는, 제2 처리 가스의 플라즈마(PL3)가 생성된다. 제2 처리 가스는 예컨대 HBr 가스를 포함한다. 또한, 제2 처리 가스는 희가스 및 산소 가스를 더 포함할 수 있다. 공정 ST3에서는, 플라즈마(PL3)에 웨이퍼(W)가 노출된다. 이에 따라, 실리콘층(100)이 에칭되고, 그 실리콘층(100)에 마스크(102)의 패턴이 전사된다. 한편, 공정 ST3에서는 바이어스 전력이 이용되어도 좋다. 상기 바이어스 전력에 의해, 웨이퍼(W)에 이온이 인입된다. 이에 따라, 실리콘층(100)의 에칭에 의해서 형성되는 형상의 수직성을 향상시킬 수 있게 된다.
이러한 방법(MT)에 따르면, 공정 ST2에서, 변질 영역(104a)을 희가스의 플라즈마로 제거할 수 있다. 또한, 공정 ST1, 공정 ST2 및 공정 ST3을 단일의 처리 용기 내에서 실시할 수 있다. 따라서, 실리콘층(100) 에칭의 전처리에 있어서 높은 스루풋으로 산화막(104)을 제거할 수 있게 된다. 결과적으로, 산화막(104)의 제거 및 실리콘층(100)의 에칭을 포함하는 일련의 처리의 스루풋을 향상시킬 수 있게 된다.
이하, 다른 실시형태에 따른 방법에 관해서 설명한다. 다른 실시형태에 따른 방법은, 방법(MT)의 공정 ST1 및 공정 ST3과 동일한 공정 ST1 및 공정 ST3을 포함한다. 다른 실시형태에 따른 방법의 공정 ST2는, 방법(MT)과는 달리, 제2 처리 가스의 플라즈마가 생성된다.
즉, 다른 실시형태에 따른 방법의 공정 ST2에서는, 도 6의 (a)에 도시하는 바와 같이, 실리콘층(100) 에칭용의 제2 처리 가스의 플라즈마(PL3)에 웨이퍼(W)가 노출되게 된다. 이에 따라, 변질 영역(104a)이 제거된다. 그리고, 공정 ST2에 연속하여, 공정 ST3에서 플라즈마(PL3)를 생성함으로써, 도 6의 (b)에 도시하는 바와 같이, 실리콘층(100)이 에칭된다. 한편, 공정 ST2는 무바이어스로 행해지고, 공정 ST3에서는 이온 인입용의 바이어스 전력이 공급되어도 좋다. 이와 같이, 제2 처리 가스의 플라즈마를 변질 영역(104a)의 제거 및 실리콘층(100)의 에칭 양쪽에 연속적으로 이용할 수 있다. 따라서, 이 실시형태에 따르면, 공정 ST2와 공정 ST3 사이에서의 가스의 전환을 생략할 수 있게 된다.
이하, 전술한 여러 가지 실시형태의 방법의 실시에 이용할 수 있는 플라즈마 처리 장치에 관해서 설명한다. 도 7은 일 실시형태에 따른 플라즈마 처리 장치를 개략적으로 도시하는 단면도이다.
도 7에 도시하는 플라즈마 처리 장치(10)는 처리 용기(12)를 구비한다. 처리 용기(12)는, 웨이퍼(W)를 수용하기 위한 처리 공간(S)을 구획하고 있다. 처리 용기(12)는 측벽(12a), 바닥부(12b) 및 천장부(12c)를 포함할 수 있다.
측벽(12a)은, 축선 Z를 대략 중심으로 하여, 이 축선 Z가 연장되는 방향(이하 「축선 Z 방향」이라고 함)으로 연장되는 대략 원통 형상을 갖고 있다. 측벽(12a)의 내경은 예컨대 540 mm이다. 바닥부(12b)는 측벽(12a)의 하단(下端) 측에 형성되어 있다. 측벽(12a)의 상단부는 개구되어 있다. 측벽(12a)의 상단부 개구는 유전체창(18)에 의해 닫혀 있다. 유전체창(18)은 측벽(12a)의 상단부와 천장부(12c) 사이에 협지되어 있다. 이 유전체창(18)과 측벽(12a)의 상단부 사이에는 밀봉 부재(SL1)가 개재되어 있어도 좋다. 밀봉 부재(SL1)는 예컨대 O 링이며, 처리 용기(12)의 밀폐에 기여한다.
플라즈마 처리 장치(10)는 배치대(20)를 더 구비한다. 배치대(20)는, 처리 용기(12) 내부이면서 유전체창(18)의 아래쪽에 설치되어 있다. 이 배치대(20)는 플레이트(22) 및 정전 척(24)을 포함한다.
플레이트(22)는 대략 원반형의 금속제 부재이며, 예컨대, 알루미늄으로 구성되어 있다. 플레이트(22)는 통 형상의 지지부(SP1)에 의해 지지되어 있다. 지지부(SP1)는 바닥부(12b)에서 수직 상방으로 연장되어 있다. 플레이트(22)는 고주파 전극을 겸하고 있다. 플레이트(22)는, 매칭 유닛(MU) 및 급전 막대(PFR)를 통해, 고주파 바이어스 전력을 발생하는 고주파 전원(RFG)에 전기적으로 접속되어 있다. 고주파 전원(RFG)은, 웨이퍼(W)에 인입하는 이온의 에너지를 제어하는 데 알맞은 일정한 주파수, 예컨대 13.65 MHz의 고주파 바이어스 전력을 출력한다. 매칭 유닛(MU)은, 고주파 전원(RFG) 측의 임피던스와, 주로 전극, 플라즈마, 처리 용기(12)와 같은 부하 측의 임피던스 사이에서 정합을 잡기 위한 정합기를 수용하고 있다. 이 정합기 중에는, 자기 바이어스 생성용의 블로킹 콘덴서가 포함되어 있다.
플레이트(22)의 상면에는 정전 척(24)이 설치되어 있다. 정전 척(24)은, 베이스 플레이트(24a) 및 척부(24b)를 포함한다. 베이스 플레이트(24a)는, 대략 원반형의 금속제 부재이며, 예컨대 알루미늄으로 구성되어 있다. 베이스 플레이트(24a)는, 플레이트(22) 상에 설치되어 있다. 베이스 플레이트(24a)의 상면에는 척부(24b)가 마련되어 있다. 척부(24b)의 상면은, 웨이퍼(W)를 배치하기 위한 배치 영역(MR)으로 된다. 척부(24b)는 웨이퍼(W)를 정전 흡착력으로 유지한다. 척부(24b)는 유전체막 사이에 끼워진 전극막을 포함한다. 척부(24b)의 전극막에는, 직류 전원(DSC)이 스위치(SW) 및 피복선(CL)을 통해 전기적으로 접속되어 있다. 척부(24b)는, 직류 전원(DSC)으로부터 인가되는 직류 전압에 의해 발생하는 쿨롱력에 의해서, 그 상면에 웨이퍼(W)를 흡착 유지할 수 있다. 이 척부(24b)의 직경 방향 외측에는, 웨이퍼(W)의 엣지를 환형으로 둘러싸는 포커스 링(FR)이 설치되어 있다.
또한, 플라즈마 처리 장치(10)는 온도 제어 기구를 구비한다. 온도 제어 기구의 일부로서, 베이스 플레이트(24a)의 내부에는, 둘레 방향으로 연장되는 환형의 냉매실(24g)이 설치되어 있다. 이 냉매실(24g)에는, 칠러 유닛으로부터 배관(PP1, PP3)을 통해 정해진 온도의 냉매, 예컨대 냉각수가 순환 공급된다. 척부(24b) 상의 웨이퍼(W)의 처리 온도는 냉매의 온도에 의해서 제어될 수 있다. 또한, 전열 가스 공급부로부터의 전열 가스, 예컨대 He 가스가 공급관(PP2)을 통해 척부(24b)의 상면과 웨이퍼(W)의 이면과의 사이에 공급된다.
또한, 플라즈마 처리 장치(10)는, 온도 제어 기구의 일부로서, 히터(HT, HS, HC 및 HE)를 더 구비할 수 있다. 히터(HT)는 천장부(12c) 내에 설치되어 있으며, 안테나(14)를 둘러싸도록 환형으로 연장되어 있다. 또한, 히터(HS)는 측벽(12a) 내에 설치되어 있으며, 환형으로 연장되어 있다. 히터(HC)는 베이스 플레이트(24a) 내에 설치되어 있다. 히터(HC)는, 베이스 플레이트(24a) 내에서, 전술한 배치 영역(MR)의 중앙 부분의 아래쪽, 즉 축선 Z에 교차하는 영역에 설치되어 있다. 또한, 히터(HE)는 베이스 플레이트(24a) 내에 설치되어 있으며, 히터(HC)를 둘러싸도록 환형으로 연장되어 있다. 히터(HE)는 전술한 배치 영역(MR)의 외연 부분의 아래쪽에 설치되어 있다.
또한, 배치대(20)의 주위에는, 환형의 배기로(VL)가 형성되어 있다. 배기로(VL)의 축선 Z 방향에 있어서의 중간에는, 복수의 관통 구멍이 형성된 환형의 배플판(26)이 설치되어 있다. 배기로(VL)는, 배기구(28h)를 제공하는 배기관(28)에 접속되어 있다. 배기관(28)은 처리 용기(12)의 바닥부(12b)에 부착되어 있다. 배기관(28)에는 배기 장치(30)가 접속되어 있다. 배기 장치(30)는, 압력 조정기 및 터보 분자 펌프 등의 진공 펌프를 갖고 있다. 이 배기 장치(30)에 의해, 처리 용기(12) 내의 처리 공간(S)을 원하는 진공도까지 감압할 수 있다. 또한, 배기 장치(30)를 동작시킴으로써, 배치대(20)의 외주로부터 배기로(VL)를 통해 가스를 배기할 수 있다.
또한, 플라즈마 처리 장치(10)는, 일 실시형태의 플라즈마 생성부(PG)를 더 구비한다. 플라즈마 생성부(PG)는, 안테나(14), 동축 도파관(16), 유전체창(18), 마이크로파 발생기(32), 튜너(34), 도파관(36) 및 모드 변환기(38)를 포함한다. 마이크로파 발생기(32)는, 예컨대 2.45 GHz 주파수의 마이크로파를 발생한다. 마이크로파 발생기(32)는, 튜너(34), 도파관(36) 및 모드 변환기(38)를 통해, 동축 도파관(16)의 상부에 접속되어 있다. 동축 도파관(16)은, 그 중심 축선인 축선 Z를 따라서 연장되어 있다. 일 실시형태에서, 배치대(20)의 배치 영역(MR)의 중심은 축선 Z 상에 위치하고 있다.
동축 도파관(16)은 외측 도체(16a) 및 내측 도체(16b)를 포함한다. 외측 도체(16a)는, 그 중심 축선인 축선 Z를 따라서 연장되는 원통 형상을 갖고 있다. 외측 도체(16a)의 하단(下端)은, 도전성의 표면을 갖는 냉각 재킷(40)의 상부에 전기적으로 접속될 수 있다. 내측 도체(16b)는, 외측 도체(16a)의 내측에서, 상기 외측 도체(16a)와 동축에 설치되어 있다. 내측 도체(16b)는, 그 중심 축선인 축선 Z를 따라서 연장되어 있는 원통 형상을 갖고 있다. 내측 도체(16b)의 하단은 안테나(14)의 슬롯판(44)에 접속되어 있다.
일 실시형태에서, 안테나(14)는 레이디얼 라인 슬롯 안테나이다. 이 안테나(14)는, 천장부(12c)에 형성된 개구 내에 배치되어 있고, 유전체창(18)의 상면 위에 설치되어 있다. 안테나(14)는 유전체판(42) 및 슬롯판(44)을 포함한다. 유전체판(42)은, 마이크로파의 파장을 단축시키는 것으로, 대략 원반 형상을 갖고 있다. 유전체판(42)는 예컨대 석영 또는 알루미나로 구성된다. 유전체판(42)은, 슬롯판(44)과 냉각 재킷(40)의 하면 사이에 협지되어 있다. 안테나(14)는, 따라서, 유전체판(42), 슬롯판(44) 및 냉각 재킷(40)에 의해 구성될 수 있다.
도 8은 슬롯판의 일례를 도시하는 평면도이다. 슬롯판(44)은 박판형이며, 원반형이다. 슬롯판(44)의 판 두께 방향의 양면은 각각 평평하다. 원형의 슬롯판(44)의 중심 CS는 축선 Z 상에 위치하고 있다. 슬롯판(44)에는 복수의 슬롯쌍(44p)이 마련되어 있다. 복수의 슬롯쌍(44p)의 각각은, 판 두께 방향으로 관통하는 2개의 슬롯 구멍(44a, 44b)을 포함한다. 슬롯 구멍(44a, 44b) 각각의 평면 형상은 장공(長孔) 형상이다. 각 슬롯쌍(44p)에 있어서, 슬롯 구멍(44a)의 장축이 연장되는 방향과, 슬롯 구멍(44b)의 장축이 연장되는 방향은 상호 교차 또는 직교하고 있다.
도 8에 도시하는 예에서, 복수의 슬롯쌍(44p)은, 축선 Z를 중심으로 하는 가상 원 VC의 내측에 설치된 내측 슬롯쌍 그룹(ISP)과 가상 원 VC의 외측에 설치된 외측 슬롯쌍 그룹(OSP)으로 대별(大別)되어 있다. 내측 슬롯쌍 그룹(ISP)은 복수의 슬롯쌍(44p)을 포함한다. 도 8에 도시하는 예에서는, 내측 슬롯쌍 그룹(ISP)은 7개의 슬롯쌍(44p)을 포함한다. 내측 슬롯쌍 그룹(ISP)의 복수의 슬롯쌍(44p)은, 중심 CS에 대하여 둘레 방향으로 등간격으로 배열되어 있다. 내측 슬롯쌍 그룹(ISP)에 포함되는 복수의 슬롯 구멍(44a)은, 그 슬롯 구멍(44a)의 무게 중심이 슬롯판(44)의 중심 CS에서부터 반경 r1의 원 상에 위치하도록 등간격으로 배열되어 있다. 또한, 내측 슬롯쌍 그룹(ISP)에 포함되는 복수의 슬롯 구멍(44b)은, 상기 슬롯 구멍(44b)의 무게 중심이 슬롯판(44)의 중심 CS에서부터 반경 r2의 원 상에 위치하도록 등간격으로 배열되어 있다. 여기서, 반경 r2는 반경 r1보다 크다.
외측 슬롯쌍 그룹(OSP)은 복수의 슬롯쌍(44p)을 포함한다. 도 8에 도시하는 예에서, 외측 슬롯쌍 그룹(OSP)은 28개의 슬롯쌍(44p)을 포함한다. 외측 슬롯쌍 그룹(OSP)의 복수의 슬롯쌍(44p)은, 중심 CS에 대하여 둘레 방향으로 등간격으로 배열되어 있다. 외측 슬롯쌍 그룹(OSP)에 포함되는 복수의 슬롯 구멍(44a)은, 그 슬롯 구멍(44a)의 무게 중심이 슬롯판(44)의 중심 CS에서부터 반경 r3의 원 상에 위치하도록 등간격으로 배열되어 있다. 또한, 외측 슬롯쌍 그룹(OSP)에 포함되는 복수의 슬롯 구멍(44b)은, 그 슬롯 구멍(44b)의 무게 중심이 슬롯판(44)의 중심 CS에서부터 반경 r4의 원 상에 위치하도록 등간격으로 배열되어 있다. 여기서, 반경 r3은 반경 r2보다 크고, 반경 r4는 반경 r3보다 크다.
또한, 내측 슬롯쌍 그룹(ISP) 및 외측 슬롯쌍 그룹(OSP)의 슬롯 구멍(44a)의 각각은, 중심 CS와 그 무게 중심을 연결하는 선분에 대하여, 그 장축이 동일한 각도를 갖도록 형성되어 있다. 또한, 내측 슬롯쌍 그룹(ISP) 및 외측 슬롯쌍 그룹(OSP)의 슬롯 구멍(44b)의 각각은, 중심 CS와 그 무게 중심을 연결하는 선분에 대하여, 그 장축이 동일한 각도를 갖도록 형성되어 있다.
도 9는 유전체창의 일례를 도시하는 평면도이며, 이 유전체창을 처리 공간(S) 측에서 본 상태를 도시하고 있다. 도 10은 도 9의 X-X선을 따라 취한 단면도이다. 유전체창(18)은 대략 원반 형상을 가지며, 석영 또는 알루미나와 같은 유전체로 구성되어 있다. 유전체창(18)의 상면(18u) 상에는 슬롯판(44)이 설치되어 있다.
유전체창(18)의 중앙에는 관통 구멍(18h)이 형성되어 있다. 관통 구멍(18h)의 상측 부분은, 후술하는 중앙 도입부(50)의 인젝터(50b)가 수용되는 공간(18s)이며, 하측 부분은, 후술하는 중앙 도입부(50)의 중앙 도입구(18i)이다. 한편, 유전체창(18)의 중심 축선은 축선 Z와 일치하고 있다.
유전체창의 상면(18u)과 반대쪽의 면, 즉 하면(18b)은, 처리 공간(S)에 접하고 있으며, 플라즈마를 생성하는 쪽의 면으로 된다. 이 하면(18b)은 여러 가지 형상을 구획하고 있다. 구체적으로, 하면(18b)은, 중앙 도입구(18i)를 둘러싸는 중앙 영역에서, 평탄면(180)을 갖고 있다. 이 평탄면(180)은 축선 Z에 직교하는 평탄한 면이다. 하면(18b)은, 평탄면(180)의 직경 방향 외측 영역에서, 환형으로 연속해 있으며 유전체창(18)의 판 두께 방향 안쪽을 향해 테이퍼형으로 움푹 파이는 환형의 제1 오목부(181)를 구획하고 있다.
제1 오목부(181)는, 내측 테이퍼면(181a), 바닥면(181b) 및 외측 테이퍼면(181c)에 의해서 구획되어 있다. 바닥면(181b)은, 평탄면(180)보다 상면(18u) 측에 형성되어 있고, 평탄면(180)과 평행하게 환형으로 연장되어 있다. 내측 테이퍼면(181a)은, 평탄면(180)과 바닥면(181b) 사이에서 환형으로 연장되어 있으며, 평탄면(180)에 대하여 경사져 있다. 외측 테이퍼면(181c)은, 바닥면(181b)과 하면(18b)의 주연부 사이에서 환형으로 연장되어 있으며, 바닥면(181b)에 대하여 경사져 있다. 한편, 하면(18b)의 주연부 영역은 측벽(12a)에 접하는 면으로 된다.
또한, 하면(18b)은, 평탄면(180)으로부터 판 두께 방향 안쪽을 향해 움푹 들어가는 복수의 제2 오목부(182)를 구획하고 있다. 복수의 제2 오목부(182)의 개수는, 도 9 및 도 10에 도시하는 예에서는 7개이다. 이들 복수의 제2 오목부(182)는 둘레 방향을 따라서 등간격으로 형성되어 있다. 또한, 복수의 제2 오목부(182)는, 축선 Z에 직교하는 면에서 원형의 평면 형상을 갖고 있다. 구체적으로는, 제2 오목부(182)를 구획하는 내측면(182a)은 축선 Z 방향으로 연장되어 있는 원통면이다. 또한, 제2 오목부(182)를 구획하는 바닥면(182b)은, 평탄면(180)보다 상면(18u) 측에 형성되어 있으며, 평탄면(180)과 평행한 원형의 면이다.
도 11은 도 9에 도시하는 유전체창 상에 도 8에 도시하는 슬롯판을 설치한 상태를 도시하는 평면도이며, 유전체창(18)을 아래쪽에서 본 상태를 도시하고 있다. 도 11에 도시하는 바와 같이, 평면에서 보았을 때, 즉, 축선 Z 방향으로 보면, 외측 슬롯쌍 그룹(OSP)의 복수의 슬롯 구멍(44a) 및 복수의 슬롯 구멍(44b), 그리고 내측 슬롯쌍 그룹(ISP)의 복수의 슬롯 구멍(44b)은 제1 오목부(181)에 겹쳐 있다. 구체적으로는, 평면에서 보았을 때, 외측 슬롯쌍 그룹(OSP)의 복수의 슬롯 구멍(44b)은 일부에서 외측 테이퍼면(181c)에 겹쳐 있고, 일부에서 바닥면(181b)에 겹쳐 있다. 또한, 평면에서 보았을 때, 외측 슬롯쌍 그룹(OSP)의 복수의 슬롯 구멍(44a)은, 바닥면(181b)에 겹쳐 있다. 또한, 평면에서 보았을 때, 내측 슬롯쌍 그룹(ISP)의 복수의 슬롯 구멍(44b)은, 일부에서 내측 테이퍼면(181a)에 겹쳐 있고, 일부에서 바닥면(181b)에 겹쳐 있다.
또한, 평면에서 보았을 때, 즉, 축선 Z 방향으로 보면, 내측 슬롯쌍 그룹(ISP)의 복수의 슬롯 구멍(44a)은 제2 오목부(182)에 겹쳐 있다. 구체적으로는, 평면에서 보았을 때, 복수의 제2 오목부(182)의 바닥면의 무게 중심(중심) 각각이, 내측 슬롯쌍 그룹(ISP)의 복수의 슬롯 구멍(44a) 내에 위치하도록 구성되어 있다.
다시 도 7을 참조한다. 플라즈마 처리 장치(10)에서는, 마이크로파 발생기(32)에 의해 발생된 마이크로파가, 동축 도파관(16)을 지나, 유전체판(42)에 전파되어, 슬롯판(44)의 슬롯 구멍(44a 및 44b)으로부터 유전체창(18)에 주어진다.
유전체창(18)에서는, 전술한 바와 같이 제1 오목부(181)를 구획하는 부분의 판 두께 및 제2 오목부(182)를 구획하는 부분의 판 두께는, 다른 부분보다 얇게 되어 있다. 따라서, 유전체창(18)에서는, 제1 오목부(181)를 구획하는 부분 및 제2 오목부(182)를 구획하는 부분에서, 마이크로파의 투과성이 높아지고 있다. 또한, 축선 Z 방향으로 본 경우에, 외측 슬롯쌍 그룹(OSP)의 슬롯 구멍(44a 및 44b), 그리고 내측 슬롯쌍 그룹(ISP)의 슬롯 구멍(44b)은 제1 오목부(181)에 겹쳐 있고, 내측 슬롯쌍 그룹(ISP)의 슬롯 구멍(44a)은 제2 오목부(182)에 겹쳐 있다. 따라서, 제1 오목부(181) 및 제2 오목부(182)에 마이크로파의 전계가 집중하고, 상기 제1 오목부(181) 및 제2 오목부(182)에 마이크로파의 에너지가 집중한다. 그 결과, 제1 오목부(181) 및 제2 오목부(182)에 있어서, 플라즈마를 안정적으로 발생시킬 수 있게 되어, 유전체창(18) 바로 아래에서 직경 방향 및 둘레 방향으로 분포된 플라즈마를 안정적으로 발생시킬 수 있게 된다.
또한, 플라즈마 처리 장치(10)는, 중앙 도입부(50) 및 주변 도입부(52)를 더 구비한다. 중앙 도입부(50)는, 도관(50a), 인젝터(50b) 및 중앙 도입구(18i)를 포함한다. 도관(50a)은, 동축 도파관(16)의 내측 도체(16b)의 안쪽 구멍에 통하게 되어 있다. 또한, 도관(50a)의 단부는, 유전체창(18)이 축선 Z를 따라서 구획하는 공간(18s)(도 10 참조) 안에까지 연장되어 있다. 이 공간(18s) 내부이면서 도관(50a)의 단부의 아래쪽에는 인젝터(50b)가 수용되어 있다. 인젝터(50b)에는, 축선 Z 방향으로 연장되는 복수의 관통 구멍이 형성되어 있다. 또한, 유전체창(18)은 중앙 도입구(18i)를 구획하고 있다. 중앙 도입구(18i)는, 공간(18s)의 아래쪽으로 연속되면서 또한 축선 Z를 따라서 연장되어 있다. 이러한 구성의 중앙 도입부(50)는, 도관(50a)을 통해 인젝터(50b)에 가스를 공급하고, 인젝터(50b)로부터 중앙 도입구(18i)를 통해 가스를 분사한다. 이와 같이, 중앙 도입부(50)는, 축선 Z를 따라서 유전체창(18)의 바로 아래에 가스를 분사한다. 즉, 중앙 도입부(50)는, 전자 온도가 높은 플라즈마 생성 영역에 가스를 도입한다.
주변 도입부(52)는 복수의 주변 도입구(52i)를 포함한다. 복수의 주변 도입구(52i)는 주로 웨이퍼(W)의 엣지 영역에 가스를 공급한다. 복수의 주변 도입구(52i)는, 웨이퍼(W)의 엣지 영역 또는 배치 영역(MR)의 가장자리부를 향해서 개구되어 있다. 복수의 주변 도입구(52i)는, 중앙 도입구(18i)보다 아래쪽이면서 배치대(20)의 위쪽에서 둘레 방향을 따라서 배열되어 있다. 즉, 복수의 주변 도입구(52i)는, 유전체창의 바로 아래보다 전자 온도가 낮은 영역(플라즈마 확산 영역)에서 축선 Z를 중심으로 하여 환형으로 배열되어 있다. 이 주변 도입부(52)는, 전자 온도가 낮은 영역에서 웨이퍼(W)를 향해서 가스를 공급한다. 따라서, 주변 도입부(52)로부터 처리 공간(S)에 도입되는 가스의 해리도는, 중앙 도입부(50)로부터 처리 공간(S)에 공급되는 가스의 해리도보다 억제된다.
중앙 도입부(50)에는, 제1 유량 제어 유닛 그룹(FCG1)을 통해 제1 가스 소스 그룹(GSG1)이 접속되어 있다. 또한, 주변 도입부(52)에는, 제2 유량 제어 유닛 그룹(FCG2)을 통해 제2 가스 소스 그룹(GSG2)이 접속되어 있다. 도 12는, 제1 유량 제어 유닛 그룹, 제1 가스 소스 그룹, 제2 유량 제어 유닛 그룹 및 제2 가스 소스 그룹을 포함하는 가스 공급부를 도시하는 도면이다. 도 12에 도시하는 바와 같이, 제1 가스 소스 그룹(GSG1), 제1 유량 제어 유닛 그룹(FCG1), 제2 가스 소스 그룹(GSG2), 제2 유량 제어 유닛 그룹(FCG2)은 일 실시형태의 가스 공급부(GU)를 구성하고 있다.
제1 가스 소스 그룹(GSG1)은 복수의 제1 가스 소스(GS11 ∼ GS16)를 포함한다. 가스 소스(GS11)는 수소를 함유하는 가스의 소스이며, 예컨대 H2 가스의 소스이다. 가스 소스(GS12)는 질소를 함유하는 가스의 소스이며, 예컨대 N2 가스의 소스이다. 가스 소스(GS13)는 불소를 함유하는 가스의 소스이다. 불소를 함유하는 가스로서는, 전술한 플루오로카본 가스, 플루오로하이드로카본 가스, NF3 가스 및 SF6 가스 중 1종 이상의 가스가 이용될 수 있다. 가스 소스(GS11), 가스 소스(GS12) 및 가스 소스(GS13)는 일 실시형태의 제1 처리 가스의 가스 소스이다. 가스 소스(GS14)는 희가스의 소스이며, 예컨대 Ar 가스의 소스이다. 또한, 가스 소스(GS15)는 전술한 HBr 가스의 소스이다. 또한, 가스 소스(GS16)는 O2 가스의 소스이다. 가스 소스(GS15)는 일 실시형태의 제2 처리 가스를 구성하는 가스의 소스이다.
제1 유량 제어 유닛 그룹(FCG1)은 복수의 제1 유량 제어 유닛(FC11 ∼ FC16)을 포함한다. 복수의 제1 유량 제어 유닛(FC11 ∼ FC16)의 각각은, 예컨대 2개의 밸브와, 이 2개의 밸브 사이에 설치된 유량 제어기를 포함한다. 유량 제어기는 예컨대 매스플로우 컨트롤러이다. 복수의 제1 가스 소스(GS11 ∼ GS16)는 각각 복수의 제1 유량 제어 유닛(FC11 ∼ FC16)을 통해, 공통 가스 라인(GL1)에 접속되어 있다. 이 공통 가스 라인(GL1)은 중앙 도입부(50)에 접속되어 있다.
제2 가스 소스 그룹(GSG2)은 복수의 제2 가스 소스(GS21 ∼ GS26)를 포함한다. 제2 가스 소스(GS21 ∼ GS26)는 각각 가스 소스(GS11 ∼ GS16)와 동종의 가스의 소스이다.
제2 유량 제어 유닛 그룹(FCG2)은 복수의 제2 유량 제어 유닛(FC21 ∼ FC26)을 포함한다. 복수의 제2 유량 제어 유닛(FC21 ∼ FC26)의 각각은, 예컨대 2개의 밸브와, 이 2개의 밸브 사이에 설치된 유량 제어기를 포함한다. 유량 제어기는 예컨대 매스플로우 컨트롤러이다. 복수의 제2 가스 소스(GS21 ∼ GS26)는 각각 복수의 제2 유량 제어 유닛(FC21 ∼ FC26)을 통해, 공통 가스 라인(GL2)에 접속되어 있다. 이 공통 가스 라인(GL2)은 주변 도입부(52)에 접속되어 있다.
이와 같이, 플라즈마 처리 장치(10)에서는, 복수의 제1 가스 소스 및 복수의 제1 유량 제어 유닛이 중앙 도입부(50) 전용으로 설치되어 있고, 이들 복수의 제1 가스 소스 및 복수의 제1 유량 제어 유닛과는 독립된 복수의 제2 가스 소스 및 복수의 제2 유량 제어 유닛이 주변 도입부(52) 전용으로 설치되어 있다. 따라서, 중앙 도입부(50)로부터 처리 공간(S)에 도입되는 가스의 종류, 중앙 도입부(50)로부터 처리 공간(S)에 도입되는 1 이상의 가스의 유량을 독립적으로 제어할 수 있고, 또한, 주변 도입부(52)로부터 처리 공간(S)에 도입되는 가스의 종류, 주변 도입부(52)로부터 처리 공간(S)에 도입되는 1 이상의 가스의 유량을 독립적으로 제어할 수 있다.
일 실시형태에서는, 주변 도입부(52)는 환형의 관(管)(52p)을 더 포함한다. 이 관(52p)에는 복수의 주변 도입구(52i)가 형성되어 있다. 환형의 관(52p)은 예컨대 석영으로 구성될 수 있다. 도 7에 도시하는 바와 같이, 환형의 관(52p)은, 일 실시형태에서는, 측벽(12a)의 내벽면을 따라서 설치되어 있다. 바꿔 말하면, 환형의 관(52p)은, 유전체창(18)의 하면과 배치 영역(MR), 즉 웨이퍼(W)를 연결하는 경로 상에는 배치되어 있지 않다. 따라서, 환형의 관(52p)은 플라즈마의 확산을 저해하지 않는다. 또한, 환형의 관(52p)이 측벽(12a)의 내벽면을 따라서 설치되어 있기 때문에, 상기 환형의 관(52p)의 플라즈마에 의한 소모가 억제되어, 상기 환형의 관(52p)의 교환 빈도를 감소시킬 수 있게 된다. 또한, 환형의 관(52p)은 히터에 의한 온도 제어가 가능한 측벽(12a)을 따라서 설치되어 있기 때문에, 주변 도입부(52)로부터 처리 공간(S)에 도입되는 가스의 온도 안정성을 향상시킬 수 있게 된다.
또한, 일 실시형태에서는, 복수의 주변 도입구(52i)는, 웨이퍼(W)의 엣지 영역을 향해서 개구되어 있다. 즉, 복수의 주변 도입구(52i)는, 웨이퍼(W)의 엣지 영역을 향해서 가스를 분사하도록, 축선 Z에 직교하는 평면에 대하여 경사져 있다. 이와 같이 주변 도입구(52i)가 웨이퍼(W)의 엣지 영역을 향해서 경사지도록 개구되어 있기 때문에, 상기 주변 도입구(52i)로부터 분사된 가스의 활성종은 웨이퍼(W)의 엣지 영역에 직접적으로 향한다. 이에 따라, 가스의 활성종을 웨이퍼(W)의 엣지에 실활시키지 않고서 공급할 수 있게 된다.
또한, 플라즈마 처리 장치(10)는 제어부(Cnt)를 더 구비한다. 제어부(Cnt)는 프로그램 가능한 컴퓨터 장치와 같은 제어기일 수 있다. 제어부(Cnt)는, 레시피에 기초한 프로그램에 따라서 플라즈마 처리 장치(10)의 각 부를 제어할 수 있다.
방법(MT)의 공정 ST1을 실시할 때에는, 제어부(Cnt)는, 가스 공급부(GU)에 제1 처리 가스를 공급하여, 플라즈마 생성부(PG)에 에너지를 발생시키는 제어를 실행한다. 이 제어에 의해, 가스 공급부(GU)는, 가스 소스(GS11, GS12, GS13, GS21, GS22, GS23)로부터의 가스의 혼합 가스를, 제1 처리 가스로서 처리 용기(12) 내에 공급한다. 또한, 이 제어에 의해, 플라즈마 생성부(PG)는, 마이크로파를 유전체창(18)을 통해, 처리 용기(12) 내에 도입한다. 이에 따라, 제1 처리 가스의 플라즈마가 생성되어, 웨이퍼(W)가 그 플라즈마에 노출되게 된다. 일 실시형태에서는, 이 제어에 있어서, 제어부(Cnt)는, 고주파 전원(RFG)으로부터의 고주파 바이어스 전력의 플레이트(22), 즉 고주파 전극에의 공급을 정지시키더라도 좋다.
또한, 방법(MT)의 공정 ST2를 실시할 때에, 제어부(Cnt)는, 가스 공급부(GU)에 희가스를 공급하여, 플라즈마 생성부(PG)에 에너지를 발생시키는 제어를 실행한다. 이 제어에 의해, 가스 공급부(GU)는, 가스 소스(GS14) 및 가스 소스(GS24)로부터의 희가스를 처리 용기(12) 내에 공급한다. 또한, 이 제어에 의해, 플라즈마 생성부(PG)는, 마이크로파를 유전체창(18)을 통해, 처리 용기(12) 내에 도입한다. 이에 따라, 희가스의 플라즈마가 생성되어, 웨이퍼(W)가 그 플라즈마에 노출되게 된다. 일 실시형태에서는, 이 제어에 있어서, 제어부(Cnt)는, 고주파 전원(RFG)으로부터의 고주파 바이어스 전력의 플레이트(22), 즉 고주파 전극에의 공급을 정지시키더라도 좋다.
또한, 방법(MT)의 공정 ST3을 실시할 때에, 제어부(Cnt)는, 가스 공급부(GU)에 제2 처리 가스를 공급하여, 플라즈마 생성부(PG)에 에너지를 발생시키는 제어를 실행한다. 이 제어에 의해, 가스 공급부(GU)는, 예컨대, 가스 소스(GS14, GS15, GS16, GS24, GS25, GS26)로부터의 가스의 혼합 가스를, 제2 처리 가스로서 처리 용기(12) 내에 공급한다. 또한, 이 제어에 의해, 플라즈마 생성부(PG)는, 마이크로파를 유전체창(18)을 통해, 처리 용기(12) 내에 도입한다. 이에 따라, 제2 처리 가스의 플라즈마가 생성되고, 웨이퍼(W)가 그 플라즈마에 노출되게 된다. 일 실시형태에서는, 이 제어에 있어서, 제어부(Cnt)는, 고주파 전원(RFG)으로부터 플레이트(22), 즉 고주파 전극에 고주파 바이어스 전력이 공급되도록 고주파 전원 (RFG)을 제어하더라도 좋다.
또한, 도 6을 참조하여 설명한 전술한 다른 실시형태에 따른 방법의 공정 ST2 및 공정 ST3을 실시할 때에는, 제어부(Cnt)는, 가스 공급부(GU)에 제2 처리 가스를 공급하여, 플라즈마 생성부(PG)에 에너지를 발생시키는 제어를 실행한다. 이 제어에 의해, 가스 공급부(GU)는, 예컨대 가스 소스(GS14, GS15, GS16, GS24, GS25, GS26)로부터의 가스의 혼합 가스를, 제2 처리 가스로서 처리 용기(12) 내에 공급한다. 또한, 이 제어에 의해, 플라즈마 생성부(PG)는, 마이크로파를 유전체창(18)을 통해, 처리 용기(12) 내에 도입한다. 이에 따라, 제2 처리 가스의 플라즈마가 생성되고, 웨이퍼(W)가 그 플라즈마에 노출되게 된다. 또한, 이 제어에 있어서, 제어부는, 이 제어의 시작부터 일정 기간은 바이어스 전력을 공급하지 않고, 이 일정 기간 경과 후에 바이어스 전력을 공급함으로써, 공정 ST2 및 공정 ST3을 실시할 수 있다.
10: 플라즈마 처리 장치, 12: 처리 용기, 20: 배치대, 30: 배기 장치, RFG: 고주파 전원, GU: 가스 공급부, PG: 플라즈마 생성부, Cnt: 제어부, W: 웨이퍼, 100: 실리콘층, 102: 마스크, 104: 산화막, 104a: 변질 영역.

Claims (9)

  1. 실리콘층 및 이 실리콘층 상에 설치된 마스크를 갖는 피처리체의 표면에 형성된 산화막을 제거하여, 상기 실리콘층을 에칭하는 방법으로서,
    상기 피처리체를 수용한 처리 용기 내에서, 수소, 질소 및 불소를 함유하는 제1 처리 가스의 플라즈마를 생성하고, 상기 산화막을 변질시켜, 변질 영역을 형성하는 공정과,
    상기 처리 용기 내에서 희가스의 플라즈마를 생성하여, 상기 변질 영역을 제거하는 공정과,
    상기 처리 용기 내에서 제2 처리 가스의 플라즈마를 생성하여, 상기 실리콘층을 에칭하는 공정을 포함하는 실리콘층을 에칭하는 방법.
  2. 실리콘층 및 이 실리콘층 상에 설치된 마스크를 갖는 피처리체의 표면에 형성된 산화막을 제거하여, 상기 실리콘층을 에칭하는 방법으로서,
    상기 피처리체를 수용한 처리 용기 내에서, 수소, 질소 및 불소를 함유하는 제1 처리 가스의 플라즈마를 생성하고, 상기 산화막을 변질시켜, 변질 영역을 형성하는 공정과,
    상기 처리 용기로부터 상기 피처리체를 빼내지 않고서 상기 변질 영역을 형성하는 공정에 계속해서, 상기 처리 용기 내에서 제2 처리 가스의 플라즈마를 생성하여, 상기 변질 영역을 제거하는 공정과,
    상기 처리 용기 내에서 상기 제2 처리 가스의 플라즈마를 생성하여, 상기 실리콘층을 에칭하는 공정을 포함하는 실리콘층을 에칭하는 방법.
  3. 제1항 또는 제2항에 있어서, 상기 변질 영역을 형성하는 공정 및 상기 변질 영역을 제거하는 공정은, 무(無)바이어스로 실시되는 것인 실리콘층을 에칭하는 방법.
  4. 제1항 또는 제2항에 있어서, 상기 제1 처리 가스는 SF6 가스를 포함하는 것인 실리콘층을 에칭하는 방법.
  5. 처리 용기와,
    상기 처리 용기 내에서 피처리체를 배치하기 위한 배치대와,
    상기 처리 용기 내에 수소, 질소 및 불소를 함유하는 제1 처리 가스, 희가스 및 실리콘층 에칭용 제2 처리 가스를 공급하는 가스 공급부와,
    상기 처리 용기 내에 공급되는 가스를 여기시키기 위한 에너지를 발생시키는 플라즈마 생성부와,
    상기 가스 공급부 및 상기 플라즈마 생성부를 제어하는 제어부를 구비하며,
    상기 제어부는,
    상기 가스 공급부에 상기 제1 처리 가스를 공급하여, 상기 플라즈마 생성부에 에너지를 발생시키는 제1 제어와,
    상기 가스 공급부에 상기 희가스를 공급하여, 상기 플라즈마 생성부에 에너지를 발생시키는 제2 제어와,
    상기 가스 공급부에 상기 제2 처리 가스를 공급하여, 상기 플라즈마 생성부에 에너지를 발생시키는 제3 제어를 실행하는 것인 플라즈마 처리 장치.
  6. 제5항에 있어서, 상기 제1 제어 및 상기 제2 제어에 있어서, 상기 배치대에 대하여 바이어스 전력을 공급하지 않는 플라즈마 처리 장치.
  7. 처리 용기와,
    상기 처리 용기 내에서 피처리체를 배치하기 위한 배치대와,
    상기 처리 용기 내에 수소, 질소 및 불소를 함유하는 제1 처리 가스 및 실리콘층 에칭용 제2 처리 가스를 공급하는 가스 공급부와,
    상기 처리 용기 내에 공급되는 가스를 여기시키기 위한 에너지를 발생시키는 플라즈마 생성부와,
    상기 가스 공급부 및 상기 플라즈마 생성부를 제어하는 제어부를 구비하며,
    상기 제어부는,
    상기 가스 공급부에 상기 제1 처리 가스를 공급하여, 상기 플라즈마 생성부에 에너지를 발생시키는 제1 제어와,
    상기 제1 제어에 계속해서, 상기 가스 공급부에 상기 제2 처리 가스를 공급하여, 상기 플라즈마 생성부에 에너지를 발생시키는 제2 제어를 실행하는 것인 플라즈마 처리 장치.
  8. 제7항에 있어서, 상기 제1 제어 및 상기 제2 제어의 시작에서부터 일정 기간에 있어서, 상기 배치대에 대하여 바이어스 전력을 공급하지 않고, 상기 제2 제어의 시작에서부터 상기 일정 기간의 경과 후, 상기 배치대에 대하여 바이어스 전력을 공급하는 플라즈마 처리 장치.
  9. 제5항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 처리 가스는, SF6 가스를 포함하는 것인 플라즈마 처리 장치.
KR1020140177525A 2013-12-11 2014-12-10 실리콘층을 에칭하는 방법 및 플라즈마 처리 장치 KR102305374B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013256041A JP6239365B2 (ja) 2013-12-11 2013-12-11 シリコン層をエッチングする方法
JPJP-P-2013-256041 2013-12-11

Publications (2)

Publication Number Publication Date
KR20150068327A true KR20150068327A (ko) 2015-06-19
KR102305374B1 KR102305374B1 (ko) 2021-09-24

Family

ID=53271894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140177525A KR102305374B1 (ko) 2013-12-11 2014-12-10 실리콘층을 에칭하는 방법 및 플라즈마 처리 장치

Country Status (4)

Country Link
US (2) US9779954B2 (ko)
JP (1) JP6239365B2 (ko)
KR (1) KR102305374B1 (ko)
TW (1) TWI650812B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210019398A (ko) * 2018-06-15 2021-02-22 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6086862B2 (ja) * 2013-08-30 2017-03-01 東京エレクトロン株式会社 酸化シリコンから構成された領域を選択的に除去する方法及びプラズマ処理装置
JP6380899B2 (ja) * 2014-08-29 2018-08-29 国立研究開発法人物質・材料研究機構 電磁波吸収及び輻射材料及びその製造方法並びに赤外線源
JP6438831B2 (ja) * 2015-04-20 2018-12-19 東京エレクトロン株式会社 有機膜をエッチングする方法
JP6623943B2 (ja) * 2016-06-14 2019-12-25 東京エレクトロン株式会社 半導体装置の製造方法、熱処理装置及び記憶媒体。

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188226A (ja) 1992-12-21 1994-07-08 Sony Corp ドライエッチング方法
US20020072016A1 (en) * 2000-12-13 2002-06-13 Applied Materials, Inc. Substrate cleaning apparatus and method
US20050103748A1 (en) * 2002-06-27 2005-05-19 Tokyo Electron Limited Plasma processing method
JP2005252126A (ja) * 2004-03-08 2005-09-15 Disco Abrasive Syst Ltd ウエーハの加工方法
US20070090093A1 (en) * 2005-10-24 2007-04-26 Tokyo Electron Limited Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, control program and computer storage medium
JP2008047686A (ja) * 2006-08-15 2008-02-28 Tokyo Electron Ltd 基板処理方法、基板処理装置及び記憶媒体

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501407B2 (ja) * 1991-12-30 2004-03-02 ソニー株式会社 有機シリコーン系樹脂膜の形成方法、及び半導体装置の製造方法
JPH07135198A (ja) * 1993-11-10 1995-05-23 Sony Corp エッチング方法
US6406999B1 (en) * 1999-09-16 2002-06-18 Agere Systems Guardian Corp. Semiconductor device having reduced line width variations between tightly spaced and isolated features
JP2002118100A (ja) * 2000-10-11 2002-04-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005050917A (ja) * 2003-07-30 2005-02-24 Toshiba Corp 半導体装置及びその製造方法
US6949460B2 (en) * 2003-11-12 2005-09-27 Lam Research Corporation Line edge roughness reduction for trench etch
JP5100057B2 (ja) * 2006-08-18 2012-12-19 東京エレクトロン株式会社 半導体装置の製造方法
JP5530088B2 (ja) * 2008-10-20 2014-06-25 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
FR2953988B1 (fr) * 2009-12-11 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de detourage d'un substrat chanfreine.
US8988012B2 (en) * 2010-03-31 2015-03-24 Tokyo Electron Limited Dielectric window for plasma processing apparatus, plasma processing apparatus and method for mounting dielectric window for plasma processing apparatus
US8969210B2 (en) * 2010-09-15 2015-03-03 Tokyo Electron Limited Plasma etching apparatus, plasma etching method, and semiconductor device manufacturing method
KR101335237B1 (ko) * 2010-11-05 2013-11-29 가부시키가이샤 알박 라디칼 클리닝 장치 및 방법
WO2013171988A1 (ja) * 2012-05-16 2013-11-21 株式会社アルバック 成膜方法及び成膜装置
JP6438831B2 (ja) * 2015-04-20 2018-12-19 東京エレクトロン株式会社 有機膜をエッチングする方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188226A (ja) 1992-12-21 1994-07-08 Sony Corp ドライエッチング方法
US20020072016A1 (en) * 2000-12-13 2002-06-13 Applied Materials, Inc. Substrate cleaning apparatus and method
US20050103748A1 (en) * 2002-06-27 2005-05-19 Tokyo Electron Limited Plasma processing method
JP2005252126A (ja) * 2004-03-08 2005-09-15 Disco Abrasive Syst Ltd ウエーハの加工方法
US20070090093A1 (en) * 2005-10-24 2007-04-26 Tokyo Electron Limited Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, control program and computer storage medium
JP2008047686A (ja) * 2006-08-15 2008-02-28 Tokyo Electron Ltd 基板処理方法、基板処理装置及び記憶媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210019398A (ko) * 2018-06-15 2021-02-22 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치

Also Published As

Publication number Publication date
JP6239365B2 (ja) 2017-11-29
US20170323796A1 (en) 2017-11-09
TW201535509A (zh) 2015-09-16
JP2015115443A (ja) 2015-06-22
TWI650812B (zh) 2019-02-11
US20150162203A1 (en) 2015-06-11
US9779954B2 (en) 2017-10-03
KR102305374B1 (ko) 2021-09-24
US10121674B2 (en) 2018-11-06

Similar Documents

Publication Publication Date Title
KR20150020093A (ko) 에칭 방법
KR101755077B1 (ko) 산화실리콘으로 구성된 영역을 선택적으로 제거하는 방법 및 플라즈마 처리 장치
KR20160003565A (ko) 피처리체를 처리하는 방법
US10121674B2 (en) Method for etching silicon layer and plasma processing apparatus
KR20160117220A (ko) 에칭 방법
KR20150064020A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR20210061937A (ko) 막을 에칭하는 방법 및 플라즈마 처리 장치
KR102183566B1 (ko) 에칭 방법
KR102185192B1 (ko) 플라즈마 에칭 방법
KR102332886B1 (ko) 반도체 디바이스를 제조하는 방법
TWI818953B (zh) 被加工物之處理方法
KR101810966B1 (ko) 유기막을 에칭하는 방법
KR102271689B1 (ko) 플라즈마 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant