CN116034456A - 选择性各向异性金属蚀刻 - Google Patents

选择性各向异性金属蚀刻 Download PDF

Info

Publication number
CN116034456A
CN116034456A CN202180054717.2A CN202180054717A CN116034456A CN 116034456 A CN116034456 A CN 116034456A CN 202180054717 A CN202180054717 A CN 202180054717A CN 116034456 A CN116034456 A CN 116034456A
Authority
CN
China
Prior art keywords
containing layer
metal
substrate
plasma
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180054717.2A
Other languages
English (en)
Inventor
乔纳森•肖
普里亚达希•潘达
南希·冯
董永昶
索玛耶·拉苏利
李吉恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN116034456A publication Critical patent/CN116034456A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供图案化基板的方法。方法包括以下步骤：借由将含金属层的表面暴露至含氯气体前驱物与含氧气体前驱物的等离子体流出物来修改形成在基板之上的含金属层的表面以形成含金属层的被修改的表面，而基板定位在处理腔室的处理区域中。方法进一步包括步骤：引导惰性气体前驱物的等离子体流出物朝向含金属层的被修改的表面。借由施加偏压至固持基板的基板支座来引导惰性气体前驱物的等离子体流出物。方法进一步包括步骤：利用惰性气体前驱物的等离子体流出物各向异性地蚀刻含金属层的被修改的表面以在含金属层形成具有第一侧壁的第一凹部。

Description

选择性各向异性金属蚀刻
背景
领域
本公开内容的多个实施方式一般涉及半导体装置和半导体装置制造。更具体地，本公开内容的多个实施方式涉及选择性各向异性蚀刻在半导体装置中使用的导电材料的方法。
相关技术说明
半导体装置的制造包括形成(如，图案化)一种或多种具有期望尺寸和间距的材料。举例而言，导电材料可被图案化成导电线，诸如存取线(如，字线)、数位线(如，读出线、位线)、导电接点和导电迹线(conductive trace)。其他特征结构可被图案化以形成，例如，存储器单元的选择装置、存储器存储元件和半导体装置的其他组件。
由于半导体装置的特征尺寸持续缩减，越来越难形成具有期望临界尺寸的特征结构的图案。此外，由于半导体装置的复杂度增加，包括待图案化材料的堆叠物结构可展现较大厚度(如，高度)。另外，由于图案化动作的数目因半导体装置的增加的复杂度而增加，诸如光刻胶材料和硬模材料的掩模材料的尺寸(如，高度)或深宽比(定义为结构的高度与宽度间的比例)可增加以促进半导体装置的期望数目特征结构的图案化。然而，由于掩模材料的高度和/或深宽比增加，通过掩模形成的材料可展现侧壁粗糙度、线宽粗糙度(LWR)，或前述的组合的非期望的增加。此外，用于导电材料的当前的蚀刻工艺经常侧向地蚀刻导电材料，这会恶化侧壁粗糙度和LWR。另外，当使用的导电材料(金属)是晶粒生长金属(诸如钌)时，该晶粒生长金属于的装置的温度和热预算内生长晶粒，沿着金属的弱晶界有额外的侧向蚀刻倾向，造成侧壁粗糙度和LWR。
因此，需要蚀刻导电材料的改进的方法。
发明内容
本公开内容的多个实施方式一般涉及半导体装置和半导体装置制造。尤其是，本公开内容的多个实施方式涉及选择性各向异性蚀刻在半导体装置中使用的导电材料的方法。
在一个方面中，提供图案化基板的方法。方法包括步骤：借由将含金属层的表面暴露至含氯气体前驱物和含氧气体前驱物来修改(modify)形成在基板之上的含金属层的表面以形成含金属层的被修改的表面，基板定位在处理腔室的处理区域中。方法进一步包括步骤：引导惰性气体前驱物的等离子体流出物朝向含金属层的被修改的表面，其中借由施加偏压至固持基板的基板支座来引导惰性气体前驱物的等离子体流出物。方法进一步包括步骤：利用惰性气体前驱物的等离子体流出物各向异性地蚀刻含金属层的被修改的表面以在含金属层中形成具有第一侧壁的第一凹部，其中惰性气体前驱物的等离子体流出物，相对于未被修改的部分，选择性地蚀刻含金属层的被修改的表面。
实施方式包括下列的一个或多个。惰性气体前驱物是氩。含金属层包括由下列组成的群组的一个或多个：钌(Ru)、铱(Ir)、铂(Pt)和铑。各向异性地蚀刻含金属层的被修改的表面形成包含字符线含金属层的特征结构。含氯气体前驱物以从约10sccm至约50sccm的流动速率流入处理区域中且含氧气体前驱物以从约100sccm至约150sccm的流动速率流入处理区域中。在修改含金属层的表面和各向异性地蚀刻含金属层的被修改的表面时，处理区域内的压强被维持在或低于约20毫托。引导惰性气体前驱物的等离子体流出物朝向含金属层的被修改的表面的偏压是或低于约150瓦特。方法被重复至少一个额外的循环。处理腔室静电卡盘(ESC)的温度被维持在或低于约50摄氏度。执行修改含金属层的表面而不蚀刻含金属层的表面。在修改含金属层的表面之前，布植(implant)惰性气体离子至含金属层的表面中。将第一凹部暴露至包括钝化气体和蚀刻剂气体的蚀刻剂气体混合物以从含金属层移除额外的金属。方法进一步包括步骤：形成蚀刻剂气体混合物的等离子体；利用钝化气体的等离子体流出物来钝化第一凹部的第一侧壁；和利用蚀刻剂气体的等离子体流出物各向异性地蚀刻第一凹部，以利用与第一侧壁对准的含金属层中的第二侧壁来加深第一凹部。钝化气体选自氮(N2)、二氧化硫(SO2)或上述物质的组合。蚀刻剂气体包含氧(O2)和氯(Cl2)。
在另一个方面中，提供图案化基板的方法。方法包括步骤：将形成在基板之上的含金属层的表面暴露至包括选自N2和SO2的钝化气体和包含O2和Cl2的蚀刻剂气体的蚀刻剂气体混合物，而基板定位在处理腔室的处理区域中。方法进一步包括步骤：利用蚀刻剂气体混合物的等离子体各向异性地蚀刻含金属层。
多个实施方式可包括下列的一个或多个。方法进一步包括步骤：在暴露含金属层的表面至蚀刻剂气体混合物之前，借由将含金属层的表面暴露至含氯气体前驱物和含氧气体前驱物的等离子体流出物来修改含金属层的表面以形成含金属层的被修改的表面。利用蚀刻剂气体混合物的等离子体各向异性地蚀刻含金属层来移除含金属层的被修改的表面。
在又另一个方面中，提供图案化基板的方法。方法包括步骤：将形成在基板之上的含钌层的表面暴露至蚀刻剂气体混合物，而基板定位在处理腔室的处理区域中。蚀刻剂气体混合物包括50-200sccm的O2；10-100sccm的Cl2；100-300sccm的氩；和5-100sccm的N2或10-30sccm的SO2。方法进一步包括步骤：利用蚀刻剂气体混合物的等离子体各向异性地蚀刻含钌层，包括将基板维持在从约20摄氏度至约40摄氏度的温度和将蚀刻剂气体混合物的等离子体维持在从约10毫托至约20毫托的压强。
多个实施方式可包括下列一个或多个。各向异性地蚀刻含钌层来形成包含字符线含钌层的特征结构。
在又另一个方面中，非暂时性计算机可读介质具有储存在非暂时性计算机可读介质上的指令，当由处理器执行这些指令时使工艺执行以上装置和/或方法的操作。
附图说明
为可详细理解本公开内容的以上记载的特征结构，借由参照多个实施方式可得到以上简要综述的多个实施方式的更具体的描述，在附图中说明这些实施方式的一些实施方式。然而，要注意的是，附图仅说明此公开内容的多个典型实施方式且并不因此视为限制此公开内容的范畴，因为本公开内容可承认其他多个等效的实施方式。
图1说明根据本公开内容的方面的等离子体处理腔室的一个实例的截面图。
图2说明根据本公开内容中公开的方面的在基板中蚀刻特征结构的方法的流程图。
图3A-图3G说明根据本公开内容中公开的方面的蚀刻工艺的各种阶段。
图4说明根据本公开内容中公开的方面的在基板中蚀刻特征结构的另一个方法的流程图。
图5A-图5D说明根据本公开内容中公开的方面的蚀刻工艺的各种阶段。
图6说明根据本公开内容中公开的方面的在基板中蚀刻特征结构的另一个方法的流程图。
图7A-图7E说明根据本公开内容中公开的方面的蚀刻工艺的各种阶段。
为便于理解，已尽可能使用相同的附图标记表示附图共同的相同的元件。所考虑的是，一个实施方式的元件和特征结构可有利地并入其他多个实施方式而无需进一步叙述。
具体实施方式
以下公开内容描述导电特征结构的蚀刻。在以下说明和图1-图7E中阐述一些特定细节以提供此公开内容的各种实施方式的透彻理解。在以下公开内容中没有提出描述与蚀刻相关的已知结构和系统的其他细节，以避免不必要地模糊各种实施方式的叙述。此外，本公开内容中描述的设备说明是说明性的且不应被视为或解释为限制本公开内容描述的多个实施方式的范畴。
图式中显示的许多细节、操作、尺寸、角度和其他特征结构仅说明多个特定实施方式。因此，其他多个实施方式可具有其他细节、部件、尺寸、角度和特征结构而不背离本公开内容的精神或范畴。此外，可实施此公开内容的进一步实施方式而不需要以下描述的一些细节。
本公开内容的多个实施方式涉及用于包括导电特征结构的半导体装置中的导电材料的选择性各向异性蚀刻的方法，和用于形成具有降低的电阻和表面粗糙度的例如字符线堆叠物的导电特征结构的方法，和用于形成具有降低的电阻和字符线表面粗糙度的字符线堆叠物的方法。尽管需要缩小节点，此公开内容的一个或多个实施方式有利地解决电阻率降低的问题。在一些实施方式中，借由降低字符线金属的表面粗糙度来降低字符线的电阻率。此公开内容的一些实施方式有利地提供改进的粗糙度、受控制的各向异性蚀刻、对硬模材料的改进的选择性，和改进的晶片对晶片和晶片内均匀性的一个或多个。
现有公知的蚀刻工艺典型地沿着晶粒边界蚀刻金属材料，这可导致粗糙侧壁。现有的逐层蚀刻的原子层蚀刻工艺经常缺少方向性。这种方向性的缺少可导致垂直侧壁的侧向蚀刻，这降低临界尺寸并且劣化侧壁粗糙度，造成沿着诸如字符线的长度的结构的缺陷。本公开内容中描述的多个实施方式减少存在现有已知蚀刻技术中的侧向蚀刻并因此提供具有降低的电阻率的平滑侧壁。
尽管可实现本公开内容中描述的实施方式的特定设备并不受到限制，特别有益在实现多个实施方式的是由加州圣克拉拉市的应用材料公司所贩卖的
Figure BDA0004108315000000051
蚀刻系统。此外，其他可用的蚀刻系统亦可受益在本公开内容中描述的多个实施方式。
如本公开内容中所使用的“基板”，意指材料的表面，或在制造工艺期间在上面执行膜处理的表面或材料的一部分。举例而言，取决于应用，在上面可执行处理的基板表面包括诸如下述的材料，硅、氧化硅、应变硅、绝缘体上硅(SOI)、掺杂碳的氧化硅、非晶硅、经掺杂的硅、经掺杂的非晶硅、聚硅、经掺杂的聚硅、锗、砷化镓、玻璃、蓝宝石和任何其他材料，诸如金属、金属氮化物、金属合金和其他导电材料。基板包括但不限在半导体晶片。除了直接在基板自身的表面上的膜处理，在本公开内容中，如以下更仔细公开的亦可在形成在基板上的下层(under-layer)上执行任何公开的膜处理步骤，和如本文表明的，术语“基板表面”意图包括此下层。因此，例如，当膜/层或部分的膜/层沉积在基板表面上时，新沉积的膜/层的暴露的表面成为基板表面。
基板可以是硅晶片，如200-mm晶片、300-mm晶片或450-mm晶片，包括具有一层或多层诸如介电、导电或半导电的材料沉积在晶片上的晶片。图案化的基板可具有诸如过孔(via)或接触孔(contact hole)的“特征结构”，该特征结构可特征在于窄和/或凹入开口、特征结构内的缢缩(constriction)，和高深宽比的一个或多个。特征结构可形成在以上描述的层的一个或多个中。特征结构的一个实例是在基板上的半导体基板或层中的孔(hole)或过孔。另一个实例是在基板或层中的沟槽。在一些实施方式中，特征结构可具有下层，诸如阻挡层或粘附层。下层的非限制性实例包括介电层和导电层，如氧化硅、氮化硅、碳化硅、金属氧化物、金属氮化物、金属碳化物和金属层。
在一些实施方式中，由执行公开的多个实施方式所制造的基板的类型可取决在执行公开的多个实施方式之前的基板上的特征结构的深宽比。深宽比是特征结构的深度对特征结构的临界尺寸的比较(如，宽度/直径)。在一些实施方式中，在基板上的特征结构可具有至少约2：1、至少约3：1、至少约4：1、至少约6：1、至少约10：1或更高的深宽比。特征结构亦可具有靠近开口的尺寸，如介于约5nm至500nm间的线宽的开口直径，例如介于约25nm和约300nm间。在针对DRAM应用的一个实例中，特征结构具有线间距的从约10nm至约40nm的线宽，其中线间距从约10nm至约30nm(如，具有20nm间距的24nm线宽；具有30nm间距的35nm线宽；或具有6nm间距的12nm线宽)。
此公开内容的一个或多个实施方式一般提供结构，这些结构包括一个或多个由膜耐火金属(如，钌)形成的低电阻率特征结构，如可实施在字符线结构和/或栅极堆叠物中的特征结构。一些实施方式包括用于形成字符线堆叠物的方法。作为实例，根据本公开内容的多个实施方式所形成的字符线结构可以是存储器类型半导体装置，诸如DRAM类型集成电路。
图1是适用于图案化材料层以及形成设置在等离子体处理腔室100中的基板300上的材料层的等离子体处理腔室100的一个实例的简化剖视图。等离子体处理腔室100适用于执行如本公开内容中所描述的蚀刻工艺。可适应以受益在此公开内容的等离子体处理腔室100的一个实例是购自位于加州圣克拉拉市的应用材料公司的
Figure BDA0004108315000000061
处理腔室。所考虑的是，包括得从其他制造商的其他处理腔室可适应以实施此公开内容的多个实施方式。
等离子体处理腔室100包括腔室主体105，腔室主体105具有界定在其中的处理空间101。腔室主体105具有侧壁112和底部118，侧壁112和底部118耦接至接地126。侧壁112具有衬垫115以保护侧壁112且延长等离子体处理腔室100的维修循环间的时间。腔室主体105和等离子体处理腔室100的相关组件的尺寸不受限并且可按比例大于待在腔室主体105和等离子体处理腔室100的相关组件的尺寸中处理的基板300的大小。工作件大小的实例尤其(among others)包括直径200mm、直径250mm、直径300mm和直径450mm。
腔室主体105支撑腔室盖组件110以包围处理空间101。可由铝或其他适合的材料来制造腔室主体105。通过腔室主体105的侧壁112形成基板存取出入端口113，促进基板300移送进和出等离子体处理腔室100。基板存取出入端口113可耦接至移送腔室和/或基板处理系统的其他腔室(未显示)。
泵送端口145界定在腔室主体105中且连接至处理空间101。泵送装置(未显示)通过泵送端口145而耦接至处理空间101以排空并控制处理空间101的压强。泵送装置可包括一个或多个泵和节流阀。
气体面板160借由气体线167而耦接至腔室主体105以供应处理气体至处理空间101中。气体面板160可包括一个或多个处理气体源161、162、163、164且若需要，可额外地包括惰性气体、非反应性气体和反应性气体。可由气体面板160提供的处理气体的实例包括但不限于含氧气体，包括O2、H2O、H2O2、O3、N2O、NO2；含卤素气体，包括Cl2、HCl、HF、F2、Br2、HCl、HBr、SF6、NF3；钝化气体，包括氮(N2)和二氧化硫(SO2)；和惰性气体，包括氩、氦。此外，处理气体可包括含氮、氯、氟、氧和氢气体，尤其是诸如BCl3、C2F4、C4F8、C4F6、CHF3、CH2F2、CH3F、NF3、NH3、CO2、SO2、CO、N2、NO2、N2O和H2。
阀166控制自气体面板160来自源161、162、163、164的处理气体流并且受到系统控制器165管理。来自气体面板160供应至腔室主体105的气体流可包括气体的组合。
腔室盖组件110可包括喷嘴114。喷嘴114具有用于引导来自气体面板160的源161、162、163、164的处理气体进入处理空间101中的一个或多个端口。在引导处理气体进入等离子体处理腔室100中之后，激励(energize)气体以形成等离子体。可提供诸如一个或多个传感器线圈的天线148邻接等离子体处理腔室100。天线电源142可通过匹配电路141供电给天线148以电感耦合诸如RF能量的能量至处理气体，以维持由等离子体处理腔室100的处理空间101中的处理气体所形成的等离子体。可供选择地，或除了天线电源142以外，可使用基板300下方和/或基板300上方的处理电极以电容耦合RF功率至处理气体以维持处理空间101内的等离子体。借由诸如系统控制器165的控制器可控制天线电源142的操作，控制器亦控制等离子体处理腔室100中其他组件的操作。
基板支持托架135设置在处理空间101中以在处理期间支撑基板300。基板支持托架135可包括用于在处理期间固持基板300的静电卡盘(ESC)122。ESC 122使用静电吸引将基板300固持至基板支持托架135。由与匹配电路124整合的RF电源125供电给ESC 122。ESC122包括埋入介电主体内的电极121。电极121耦合至RF电源125并且提供偏压，这吸引由处理空间101中的处理气体所形成的等离子体离子至ESC 122和定位在ESC 122上的基板300。在基板300的处理期间，RF电源125可循环开跟关，或脉冲。为使ESC 122的侧壁较不吸引等离子体以延长ESC 122的维修寿命循环的目的，ESC 122具有隔离器128。此外，基板支持托架135可具有阴极衬垫136以保护基板支持托架135的侧壁不遭受等离子体气体并且延长等离子体处理腔室100的维修间的时间。
另外，电极121耦合至电源150。电源150提供约200伏特至约2000伏特的夹持电压至电极121。借由引导DC电流至电极121来夹持和去夹持基板300，电源150亦可包括用于控制电极121的操作的系统控制器。
ESC 122可包括设置在ESC 122中并且连接至电源的用于加热基板的加热器(未显示)，而支撑ESC 122的冷却基座129可包括用于循环传热流体的管道以维持ESC 122和设置在ESC 122上的基板300的温度。ESC 122被构造为在待在基板300上制造的装置的热预算所希望的温度范围中执行。举例而言，ESC 122被构造为在约25摄氏度至约150摄氏度的温度维持基板300。
提供冷却基座129以协助控制基板300的温度。为减缓工艺飘移和时间，在基板300位于等离子体处理腔室100中的全部时间借由冷却基座129可维持基板300的温度实质上恒定。在一个实施方式中，在全部的蚀刻工艺维持基板300的温度在约25摄氏度至约150摄氏度。
盖环130设置在ESC 122上且沿着基板支持托架135的周边(periphery)。盖环130被构造为限制蚀刻气体至基板300的暴露的顶表面的期望部分，而屏蔽基板支持托架135的顶表面不遭受等离子体处理腔室100内的等离子体环境。升降杆(未显示)通过基板支持托架135选择性地移动以抬升基板300至基板支持托架135上方以促进由传送机器人(未显示)或其他适合的传送机构对基板300的进取。
可利用系统控制器165来控制处理顺序、调节来自气体面板160至等离子体处理腔室100中的气体流和其他工艺参数。当由CPU执行时，软件例程将CPU转换成控制等离子体处理腔室100的专用计算机(控制器)，使得根据本公开内容来执行处理。软件例程亦可由与等离子体处理腔室100并置(collocated)的第二控制器(未显示)储存和/或执行。
图2说明根据本公开内容中公开的方面的在基板中蚀刻特征结构的方法200的流程图。图3A-图3G说明根据本公开内容中公开的方面的蚀刻处理的各种阶段。虽然在含金属层中蚀刻高深宽比特征结构的内容中论述方法200和图3A-3G，应理解的是可使用方法200在其他类型的基板中蚀刻其他特征结构。一般，方法200可适用至DRAM、闪存和逻辑设备的HAR接触掩模开口处理和HAR线/间距图案(如，用于栅极线、字符线、互联线蚀刻)。举例而言，在DRAM应用中，用于形成字符线的线/间距蚀刻。
借由提供基板，方法200在操作210处开始。基板可以是图1中描绘的基板300。基板300包括设置在基板300上的膜堆叠物302。在图3A中显示的实施方式中，膜堆叠物302包括含金属层310，金属层310具有设置在含金属层310上的硬模层312。没有硬模层312的膜堆叠物302(即，仅含金属层310)亦可根据方法200进行处理。此外，膜堆叠物302可包括额外的层。举例而言，针对一些DRAM应用，膜堆叠物302可进一步包括帽材料(cap materials)、阻挡层材料和/或光刻胶材料。在一些实施方式中，含金属层310包含、基本上(essentially)由下列组成，或由下列组成：诸如钌的晶粒生长金属层，晶粒生长金属层在用于存储器制造的正常热预算(如，900摄氏度持续五分钟)生长晶粒。在一些实施方式中，含金属层310包含钌(Ru)、铱(Ir)、铂(Pt)或铑(Rh)的一种或多种。在一个实例中，含金属层310包含、基本上由下列组成，或由下列组成：钌。如本公开内容中所使用的，术语“基本上由钌组成”代表含金属层310的钌或组成大于或等于含金属层310的约95％、98％或99％。在一个实例中，含金属层310是字符线金属层。字符线金属层可包含、基本上由下列组成，或由下列组成：钌。在一些实施方式中，硬模层312包含氧化硅、氮化硅、氧氮化硅、碳化硅或碳氮化硅的一种或多种。在一个实例中，硬模层312包含氮化硅或由氮化硅组成。在一个实例中，含金属层310是钌层和硬模层312是氮化硅硬模层。
在图3A中显示的实施方式中，含金属层310是毯覆层(blanket layer)且硬模层312是图案化的硬模，该硬模具有成通过硬模中的开口或孔隙(aperture)314。接续(following)硬模层312的沉积，可采用众所周知的光刻术和蚀刻工艺以图案化硬模层312和形成延伸通过硬模层312的孔隙314。接着(then)可提供基板300至处理区域以继续方法200。
然而，如图3B的实施方式中所示，含金属层310可具有形成或部分地形成在含金属层310中至少第一特征结构320。至少一个第一特征结构320可从含金属层310的顶表面322朝向含金属层310的底表面324延伸一个特征结构深度。至少一个第一特征结构320具有由第一侧壁326a和第二侧壁326b界定的宽度。至少一个第一特征结构320可从含金属层310的顶表面322延伸特征结构深度至第一特征结构320的底表面328。
在操作220，执行任选的预非晶化处理工艺以修改含金属层310的暴露的表面。预非晶化处理可包括暴露基板300至离子掺杂/布植处理。在一个实施方式中，采用光束线布植技术来布植掺杂剂物种。在另一个实施方式中，可采用诸如等离子体掺杂(PLAD)技术的共形掺杂技术来布植掺杂剂物种。
在未执行操作220的预非晶化处理工艺的多个实施方式中，在操作230可在含金属层310上不需预非晶化处理而直接地执行修改工艺，这将如下更仔细描述。
在一些实施方式中，执行操作220的离子掺杂/布植处理以掺杂、涂布、处理、布植、插入或修改在特定位置上的特定膜/表面性质，特定位置包括具有掺杂剂形成至其中的含金属层310的第一特征结构320的底表面328，形成含金属层310中的掺杂的区域332。离子掺杂/布植处理利用入射离子来修改含金属层310上的膜/表面性质，掺杂剂被掺杂至金属层310以形成掺杂的区域332。可以以期望浓度掺杂包括期望类型原子(如，惰性物种)的离子至含金属层310中。掺杂至含金属层310中的离子可修改含金属层310的膜/表面性质，这可影响、改进或改变含金属层310的晶格结构、结晶程度、键合结构(bonding structure)或膜密度，形成掺杂的区域332。典型地执行操作220的离子掺杂/布植处理以修改含金属层310的表面而不溅射或实质上(substantially)溅射含金属层310。
可从诸如氦、氩、氖、氪和氙的惰性前驱物材料产生用于离子掺杂/布植处理的适合的离子物种。在一个实施方式中，掺杂剂或惰性物种选自氦、氩、氖、氪或上述物质的组合。
在一些实施方式中，预非晶化处理工艺的掺杂/布植处理包括被执行以布植离子330至含金属层310中至一个深度以形成掺杂的区域332的掺杂/布植处理，掺杂的区域332在第一特征结构320的底表面328下方延伸。取决在离子的类型和大小和用以激励离子330的功率和偏压，离子330穿透含金属层310至各种深度。可制定(tailor)离子330的物种以提供掺杂的区域332的增加的蚀刻选择性。不受到理论限制，但一般认为在掺杂的区域332内，在操作220离子布植在金属晶格结构中产生受损的原子键结，使得由掺杂的区域332定义的材料容易沿着掺杂的区域332分离。在一个实例中，掺杂的区域332可被形成从约
Figure BDA0004108315000000111
至约
Figure BDA0004108315000000112
诸如第一特征结构320的底表面328下方约
Figure BDA0004108315000000113
在操作220期间可控制数个处理参数。离子剂量和布植能量选择可取决在利用的掺杂剂类型、用作含金属层310的材料种类和含金属层310的期望修改。在操作220期间基板温度可被控制在从约或在5摄氏度至约或在80摄氏度，诸如从约或在40摄氏度至约或在50摄氏度。操作220期间整体腔室压强可以是从约或在1毫托至约或在50毫托，例如从约或在约10毫托至约或在30毫托；或从约或在约10毫托至约或在约15毫托。
可在不同于方法200的其他操作的腔室中执行操作220的任选的预非晶化处理。举例而言，基板300定位在不同于等离子体处理腔室100的腔室中，诸如离子布植腔室。
方法200继续至操作230，其中基板300暴露至修改处理以借由吸附和/或化学吸附来修改基板的表面。基板300可定位在诸如图1中描绘的等离子体处理腔室100中的基板支持托架135的基板支持托架上。修改处理可包括使含金属层310接触卤化物和含氧化学组成。卤化物和含氧化学组成可呈气体、等离子体或反应性物种的形式。修改处理可包括使含金属层310接触卤化物和含氧气体或气体混合物，卤化物和含氧气体或气体混合物借由吸附作用而吸附至含金属层的表面或化学吸附至含金属层上。修改处理可包括使含金属层310接触卤化物和含氧等离子体的流出物。含氧气体、含卤素气体，或上述物质的混合物可流进处理区域中以形成原位等离子体或进入远程等离子体区域中以产生等离子体流出物。等离子体流出物可流进处理区域中以与基板300的第一特征结构320的暴露的表面交互作用。举例而言，如图3C中所显示，等离子体流出物在侧壁326a、326b和底表面328上形成薄的反应性表面层340。在目前文件的内容中，“反应(reacting或reaction)”意指改变或转变，在改变或转变中物质分解、与其他物质组合或与其他物质交换成分。因此，应当认识到的是“化学吸附(chemisorbing或chemisorption)”是特定类型反应，其意指占用(take up)和化学地接合(物质)至另一物质的表面上。
在一些实施方式中，在操作230执行的修改处理包括在能量源存在下暴露基板300至修改气体混合物。修改气体混合物包括含氧气体、含卤素气体，和可选地惰性气体。含氧气体可选自O2、H2O、H2O2、O3、N2O、NO2或上述物质的组合。在一个实例中，含氧气体选自O2、O3或上述物质的组合。不受到理论限制，但人们认为的是氧与钌反应以形成蚀刻副产物，蚀刻副产物可轻易从处理腔室泵送。含卤素气体可选自卤素、Cl2、HCl、HF、F2、Br2、HCl、HBr、SF6、NF3或上述物质的组合。在一个实例中，含卤素气体是Cl2。惰性气体可包括氩、氦、氙、氪、氮或上述物质的组合。在一个实例中，含氧气体是O2且含卤素气体是Cl2。执行操作230使得待移除或蚀刻的含金属层310的表面材料的修改优先存在于基板300上的其他表面材料。不受理论限制，但人们认为操作230形成具有较未被修改的表面更易被移除的厚度的薄的反应性表面层340。举例而言，在一个实施方式中，其中金属层是钌，Cl2和O2等离子体物种与暴露的钌表面形成共价键(如，Ru→RuO2-RuO2Clx→RuO4+Cl2)。
在一些实施方式中，在操作230期间可产生基于修改气体混合物的等离子体。借由在容纳基板的处理腔室中形成等离子体可原位产生从基于修改气体混合物的等离子体所产生的物种，或在非容纳基板的处理腔室(诸如远程等离子体产生器)中可远程地产生从基于修改气体混合物的等离子体所产生的物种，并且可供应至容纳基板的处理腔室中。在一些实施方式中，等离子体可以是电感耦合等离子体或电容耦合等离子体或微波等离子体。用于电感耦合等离子体的功率可设定为从约50W至约2000W，诸如约300W。可设定功率在足够低的位准以不会造成基板的直接等离子体蚀刻。
在一些实施方式中，施加低于约500瓦特的低RF偏压功率至由氧和含卤素气体所形成的离子以利用低能量轰击(bombard)基板。低RF偏压功率降低基板的表面的借由修改气体混合物的自发性蚀刻，而允许在基板的暴露的表面上的修改气体化学组成的化学吸附。在一个实例中，偏压RF功率被维持在从约10瓦特至约500瓦特，例如从约10瓦特至约200瓦特，诸如从约50瓦特从100瓦特。
在一个实例中，在操作230期间，针对300mm基板，含氧气体可以从约10sccm至约200sccm，诸如从约100sccm至约150sccm的速率流进处理区域中。含卤素气体可以从约10sccm至约50sccm，诸如从约30sccm至约50sccm的速率流进处理区域中。在从约0伏特至约500伏特的RF电压处，源RF功率可被维持在从约50瓦特至约2,000瓦特，诸如从约200瓦特至约300瓦特。在从约0伏特至约500伏特，诸如从约50伏特和约250伏特，例如低于200伏特的RF电压处，偏压RF功率可被维持在从约10瓦特至约500瓦特，诸如从约100瓦特至约200瓦特。在操作230期间，基板温度可被控制在从约或在5摄氏度至约或在80摄氏度，诸如从约或在40摄氏度至约或在50摄氏度。在操作230期间，整体腔室压强可以是从约或在1毫托至约或在50毫托，例如从约或在约10毫托至约或在30毫托；或从约或在10毫托至约或在20毫托。
在一些实施方式中，可在操作230的修改处理之后执行净化。在净化操作中，从处理腔室移除非表面结合的氧和氯物种。这可借由净化和/或排空处理腔室以移除未吸附的修改化学组成而不移除化学吸附层来完成。借由停止等离子体并允许剩余物种衰变，可选地与腔室的净化和/或排空组合，可移除在基于氯和氧的等离子体中产生的物种。可使用任何惰性气体，诸如N2、Ar、Ne、He或上述物质的组合来完成净化。
在操作240继续方法200，其中基板300暴露至诸如等离子体或离子轰击气体的移除气体以选择性地蚀刻或移除基板300的表面的被修改的部分，如图3D中显示。移除气体或离子轰击气体可以是惰性气体等离子体。惰性气体选自氩、氖、氪、氦或上述物质的组合。在一个实例中，惰性气体是氩。在一个实例中，借由在包含基板300的处理区域中形成等离子体而原位产生惰性气体等离子体。在另一个实例中，惰性气体等离子体远程地产生并且可供应至容纳基板的处理腔室中。在一些实施方式中，等离子体可以是电感耦合等离子体或电容耦合等离子体或微波等离子体。
执行操作240使得从诸如第一特征结构320的底表面328的水平表面移除被修改的部分优先于从诸如第一特征结构320的侧壁326a、326b的垂直表面移除被修改的部分。在一些实施方式中，在操作240期间，利用离子流(ion flux)350轰击基板300以蚀刻基板300。离子流350提供方向性能量传送以促进含金属层310的被修改的部分的移除。在一个实例中，离子流是各向异性，使得第一特征结构320的侧壁326a、326b的暴露减少。离子流350轰击诸如第一特征结构320的底表面328的水平表面，如图3D中所显示，以从第一特征结构320的底表面328相对侧壁326a、326b选择性地移除被修改的部分，将第一特征结构320向下延伸至第二底表面352，如图3E中所显示。在执行操作220的一些实施方式中，在操作240期间亦可选择性地蚀刻或移除掺杂的区域332。
在一个实例中，可由任何使用低频率RF电源功率的上述惰性气体产生离子流350。离子流350可以是具有低离子能量的一种或多种类型的原子或分子惰性物种。适合的离子物种的实例包括具有低游离电位的氦离子、氖离子、氙离子、氩离子或上述物质的组合，使得可提供非常低的等离子体偏压以降低离子流350的能阶。在一个实例中，惰性气体是氩且等离子体活化在处理区域中产生氩离子，氩离子轰击且方向性地蚀刻基板300的被修改的部分。
在操作240期间，亦施加偏压至基板300以引导离子朝向基板300的水平表面。可使用从约50瓦特至约1500瓦特，例如从约50瓦特至约250瓦特；或从约50瓦特至约100瓦特的功率产生偏压。
在一个实例中，在操作240期间，针对300mm基板，氩气可以从约10sccm至约400sccm，例如从约100sccm至150sccm的速率流进等离子体反应器中。在从约0伏特至约500伏特的RF电压处，源RF功率可被维持在从约50瓦特至约200瓦特，例如从约100瓦特至约150瓦特。在从约0伏特至约500伏特处，诸如从约50伏特和约250伏特，例如小于200伏特的RF电压，偏压RF功率可被维持在从约50瓦特至约300瓦特，例如从约100瓦特至约150瓦特。在操作240期间，基板温度可被控制在从约或在5摄氏度至约或在80摄氏度，诸如从约或在40摄氏度至约或在50摄氏度。在操作240期间，整体腔室压强可以是从约或在1毫托至约或在50毫托，例如从约或在约10毫托至约或在30毫托；或从约或在10毫托至约或在20毫托。
不受限于理论但一般认为的是，以离子流轰击含金属层310造成使用氩的方向性能量传送以促进被修改的部分的“蚀刻”或移除。操作240的蚀刻可视为原子层蚀刻或分子水平蚀刻(MLE)，因被移除的部分是金属膜中的分子组分的尺寸等级。
在一些实施方式中，可在操作240的选择性蚀刻之后执行净化。在净化操作中，从处理腔室移除等离子体物种。这可借由净化和/或排空处理腔室以移除剩余等离子体物种和蚀刻副产物而完成。借由停止等离子体并允许剩余的物种衰变，可选地与腔室的净化和/或排空组合，可移除产生的等离子体物种。可使用任何惰性气体，诸如N2、Ar、Ne、He或上述物质的组合来完成净化。
在一些实施方式中，在布植的循环中可重复地执行或循环操作220至240，接续为修改接着是金属层的蚀刻以达成金属层的目标蚀刻深度。在一些实施方式中，在修改的循环中可重复地执行或循环操作230和240，接续为金属层的蚀刻以达成含金属层310的目标蚀刻深度。在一个实例中，重复操作220、230，和240的至少一个直到暴露基板300的顶表面370，如图3G中所显示。
在操作250，执行任选的钝化和蚀刻工艺，其中基板300暴露至包括钝化气体和蚀刻剂气体的蚀刻剂气体混合物以从含金属层310选择性地钝化和蚀刻额外的金属。执行操作250使得侧壁326a、326b被钝化，而从第一特征结构320的第二底表面352移除额外的金属以形成具有侧壁372a、372b(统称为372)的第二特征结构371同时维持平滑的侧壁蚀刻轮廓。如图3F中所显示，第二特征结构的侧壁372a、372b实质上对准第一特征结构320的侧壁326a、326b。钝化气体主要地用作侧壁钝化功能以减少含金属层310的底切(undercut)和蚀刻轮廓弯曲(bowing)。钝化气体选自氮(N2)、二氧化硫(SO2)或上述物质的组合。蚀刻剂气体包括氧(O2)和氯(Cl2)。蚀刻剂气体可进一步包括惰性气体。惰性气体选自氩、氖、氪、氦或上述物质的组合。在一个实施方式中，蚀刻剂气体混合物包括O2、Cl2、N2和Ar。在一个实例中，蚀刻剂气体混合物包含、基本上由下列组成，或由下列组成：50-200sccm的O2、10-100sccm的Cl2、5-100sccm的N2和100-300sccm的氩。如本公开内容中所使用的，术语“基本上由…组成”代表所示的蚀刻剂气体混合物的成分大于或等于总蚀刻剂气体混合物的约95％、98％，或99％。在另一个实施方式中，蚀刻剂气体混合物包括O2、Cl2、SO2和Ar。在一个实例中，蚀刻剂气体混合物包含、基本上由下列组成，或由下列组成：50-200sccm的O2、10-100sccm的Cl2、10-30sccm的SO2和100-300sccm的氩。
等离子体由蚀刻剂气体混合物形成。在一个实例中，借由在含有基板300的处理区域中形成等离子体来原位产生蚀刻剂等离子体。在另一个实例中，蚀刻剂气体等离子体远程地产生并可供应至含有基板300的工艺处理区域中。在一些实施方式中，等离子体可以是电感耦合等离子体、电容耦合等离子体或微波等离子体。
钝化气体的等离子体流出物将第一侧壁326a和第二侧壁326b(统称为326)的暴露的表面转换成钝化层360。钝化层360的形成能够进行(enable)基板的蚀刻而没有第一侧壁326a和第二侧壁326b的侧壁轮廓的损害。钝化层360有别于沉积材料，因为钝化层360是含金属层310的一部分的转换的结果。因此，钝化层360不是沉积在含金属层310的侧壁326a、326b上，反而侧壁326a、326b的表面层在反应中消耗以形成钝化层360。在实施方式中，由于钝化层360是从含金属层310的层转换，操作250沿着第一特征结构320的侧壁326a、326b转换含金属层310的部分。因此，仅含金属层310的薄表面层转换成钝化层360，限制了钝化层的厚度，并因此在接续蚀刻第二特征结构371时，避免第一特征结构320的侧壁326a、326b与接续形成的第二特征结构371的侧壁372a、372b(统称为372)间的台阶形成。第二特征结构的侧壁372a、372b实质上对准第一特征结构320的侧壁326a、326b。在一个实例中，在第一侧壁326a和第二侧壁326b上的含金属层310的表面层的从约
Figure BDA0004108315000000161
至约
Figure BDA0004108315000000162
转换成钝化层360。在另一个实例中，钝化层360小于
Figure BDA0004108315000000163
在又另一个实例中，钝化层360具有不大于基板的原生氧化物的厚度的厚度。在又另一个实例中，其中含金属层310是钌，钝化层360是从约
Figure BDA0004108315000000164
至约
Figure BDA0004108315000000165
钝化层360可以是含金属层310的氧化物或氮化物。在一个实施方式中，借由利用氧化等离子体各向同性地氧化第一特征结构320a可形成钝化氧化物。弱氧化等离子体形成适当厚度的钝化层。在一个实施方式中，弱氧化等离子体可包括低分压的二氧化硫(SO2)气体或低分压的氧(O2)气体。在一个实例中，氧化等离子体含有小于100sccm的O2或SO2，例如从约10sccm至约30sccm的O2。在另一个实施方式中，提供诸如氮(N2)的氮源至处理区域以将第一侧壁326a和第二侧壁326b上的基板300的含金属层的表面310转换成含金属层310的氮化物。在一个实例中，氮化等离子体含有小于100sccm的N2，例如从约10sccm至约30sccm的N2。
在一些实施方式中，在操作250期间处理压强低以减少含金属层310的底切和弯曲。在一些实施方式中，处理压强是在或低于50毫托(如，从约10毫托至约50毫托)。在一些实施方式中，处理压强是在或低于40毫托(如，从约10毫托至约40毫托)。在一些实施方式中，处理压强是在或低于30毫托(如，从约10毫托至约30毫托)。在一些实施方式中，处理压强是在或低于20毫托(如，从约10毫托至约20毫托)。在一个实例中，包括50-200sccm的O2、10-100sccm的Cl2、10-100sccm的N2和100-300sccm的氩的蚀刻剂气体混合物的等离子体被维持在或低于20毫托的压强。在另一个这种实例中，包括50-200sccm的O2、10-100sccm的Cl2、10-100sccm的SO2和100-300sccm的氩的蚀刻剂气体混合物的等离子体被维持在或低于20毫托的压强。
在进一步实施方式中，在操作250期间，基板被维持在从约5摄氏度至约80摄氏度，和更特别地从约20摄氏度至约50摄氏度的温度。已发现这些低处理温度显著地改进含金属层310中的蚀刻轮廓(如，减少弯曲)。在一些实施方式中，基板被维持在从约30摄氏度和40摄氏度的温度。在一些实施方式中，基板被维持在从约40摄氏度和50摄氏度的温度。在一个实例中，在操作250期间，包括50-200sccm的O2、10-100sccm的Cl2、10-100sccm的N2和100-300sccm的氩的蚀刻剂气体混合物的等离子体被维持在或低于20毫托的压强，而基板是从约30摄氏度至约40摄氏度。在另一个实例中，在操作250期间，包括50-200sccm的O2、10-100sccm的Cl2、10-100sccm的N2和100-300sccm的氩的蚀刻剂气体混合物的等离子体被维持在或低于20毫托的压强，而基板是从约30摄氏度至约40摄氏度。
在一些实施方式中，在操作250期间，在含金属层310的蚀刻期间，以2MHZ、60MHz，或162MHz操作的至少一个RF产生器激励蚀刻气体混合物成为等离子体。RF能量可以是CW(连续波)或以10-100KHz脉冲频率脉冲。针对采用两个或更多个RF能量源(产生器)的多个实施方式，一个RF产生器可被脉冲(单一)或多个RF产生器可被脉冲(同步)。在包括2MHz和60MHz、底部(偏压)电源和162MHz顶部(源)电源两者的一个实施方式中，可操作2MHz产生器以输出CW中0-1,000瓦特、单一脉冲模式或同步脉冲模式，而操作60MHz产生器以输出CW中0-3,000瓦特、单一脉冲或同步脉冲模式。在进一步实施方式中，2MHz和60MHz两者输出大于0瓦特的功率。在进一步实施方式中，以0-2500瓦特利用CW、单一脉冲模式或同步脉冲模式来操作162MHz源功率。
在一些实施方式中，在从约0伏特至约500伏特的RF电压处，源RF功率可被维持在从约1000瓦特至约3000瓦特，例如从在或约1500瓦特至在或约2000瓦特。在从约0伏特至约500伏特，诸如从约50伏特和约250伏特，例如小于200伏特的RF电压，偏压RF功率可被维持在从约50瓦特至约300瓦特，例如从约100瓦特至约150瓦特。
在一些实施方式中，在操作250的蚀刻之后可执行净化。在净化操作中，从处理腔室移除等离子体物种。这可借由净化和/或排空处理腔室以移除剩余的等离子体物种和蚀刻副产物来完成。借由停止等离子体并允许剩余的物种衰变，可选地与腔室的净化和/或排空组合，可移除产生的等离子体物种。可使用任何惰性气体，诸如N2、Ar、Ne、He或上述物质的组合来完成净化。
在一些实施方式中，在布植的循环中可重复地执行或循环操作220至250，接续为修改接着为金属层的选择性蚀刻，再接续为钝化和蚀刻，以达成金属层的目标蚀刻深度。在一个实施方式中，在修改的循环中可重复地执行或循环操作230、240和250，接续为金属层的蚀刻以达成含金属层310的目标蚀刻深度。在一个实例中，重复操作220、230，和240的至少一者直到暴露基板300的顶表面370，如图3G中所显示。
图4说明根据本公开内容中公开的方面的在基板中蚀刻特征结构的另一个方法400的流程图。图5A-5C说明根据本公开内容中公开的方面的蚀刻工艺的各种阶段。虽然在含金属层中蚀刻高深宽比特征结构的内容中论述方法400和图5A-图5C，应理解的是可使用方法400以在其他类型的基板中蚀刻其他特征结构。大致上，方法400可适用至DRAM、闪存和逻辑设备的HAR接触掩模开口工艺和HAR线/间距图案(如，用于栅极线、字符线、互联机蚀刻)。举例而言，在DRAM应用中，用于形成字符线的线/间距蚀刻。
借由将基板加载到诸如图1中描绘的等离子体处理腔室100的腔室中，方法400在操作410处开始。基板可以是基板300。在一个实例中，基板300定位在诸如基板支持托架135的基板支持托架上，可操作以控制基板300的温度。基板300如上所述。
在图5A中显示的实施方式中，含金属层310是毯覆层且硬模层312是图案化的硬模，该硬模具有通过硬模中的开口或孔隙314。接续硬模层312的沉积，可采用公知的光刻术和蚀刻工艺以图案化硬模层312且形成孔隙314。接着可提供基板300至处理区域以继续方法400。
在如在图5B中显示的一些实施方式中，含金属层310可具有形成或部分地形成在含金属层310中的至少第一凹部520。在一个实施方式中，含金属层310暴露至等离子体蚀刻工艺以形成第一凹部520。等离子体蚀刻工艺可以是任何适合的等离子体蚀刻工艺，诸如在本公开内容中描述的任何等离子体蚀刻。第一凹部520可从含金属层310的顶表面322朝向含金属层310的底表面324延伸一个特征结构深度。第一凹部520具有由与图案化的硬模层312对准的第一侧壁526a和第二侧壁526b(统称为526)所定义的宽度。第一凹部520可从含金属层310的顶表面322朝向第一凹部520的底表面528延伸一个特征结构深度。
可选地，方法400继续至操作420，其中基板300暴露至修改处理以借由吸附和/或化学吸附来修改基板的表面。可类似于本公开内容中描述的操作230来执行操作420。修改可包括使含金属层310接触卤化物和含氧等离子体的流出物。含氧气体、含卤素气体或上述物质的混合物可流进处理区域中以形成原位等离子体或流进远程等离子体区域中以产生等离子体流出物。可流动等离子体流出物至处理区域中以与基板300的第一凹部520的暴露的表面交互作用。举例而言，如在图5B中显示，等离子体流出物在侧壁526a、526b和底表面528上形成薄的反应性表面层540。
在一些实施方式中，在操作420的修改处理之后可执行净化。在净化操作中，从处理腔室移除非表面结合的氧和氯物种。此可借由净化和/或排空处理腔室以移除未吸附的修改化学组成而不移除化学吸附层来完成。借由停止等离子体并允许剩余物种衰变，可选地与腔室的净化和/或排空组合，可移除在基于氯和氧的等离子体中产生的物种。可使用任何惰性气体，诸如N2、Ar、Ne、He或上述物质的组合来完成净化。
方法继续至操作430。在操作430，执行钝化和蚀刻工艺，其中基板300暴露至包括钝化气体和蚀刻剂气体的蚀刻剂气体混合物以从含金属层310选择性地钝化和蚀刻额外的金属以加深第一凹部520。可类似于本公开内容中描述的操作250来执行操作430。执行操作430使得侧壁526a、526b被钝化，而移除来自底表面528的额外的金属以形成具有侧壁572a、572b的第二特征
结构571同时维持平滑的侧壁蚀刻轮廓。如图5C中所显示，第二特征结构的侧壁572a、572b实质上对准第一特征结构320的侧壁326a、326b。
在一些实施方式中，在操作430的蚀刻之后可执行净化。在净化操作中，从处理腔室移除等离子体物种。这可借由净化和/或排空处理腔室以移除剩余的等离子体物种和蚀刻副产物来完成。借由停止等离子体并允许剩余物种衰变，可选地与腔室的净化和/或排空组合，可移除产生的等离子体物种。可使用任何惰性气体，诸如N2、Ar、Ne、He或上述物质的组合来完成净化。
在一些实施方式中，在修改的循环中可重复地执行或循环操作420和430，接续为钝化和蚀刻以达成含金属层的目标蚀刻深度。在一个实例中，重复操作420和430的至少一者直到暴露基板300的顶表面570，如图5D中所显示。
图6说明根据本公开内容中公开的方面的在基板中蚀刻特征结构的另一个方法600的流程图。图7A-图7E说明根据本公开内容中公开的方面的蚀刻工艺的各种阶段。虽然在含金属层中蚀刻高深宽比特征结构的内容中论述方法600和图7A-图7E，应理解的是可使用方法600在其他类型的基板中蚀刻其他特征结构。大致上，方法600可适用至DRAM、闪存和逻辑设备的HAR接触掩模开口工艺和HAR线/间距图案(如，用于栅极线、字符线、互联机蚀刻)。举例而言，在DRAM应用中，用于形成字符线的线/间距蚀刻。
借由提供如上描述的基板，方法600在操作610处开始。基板可以是如上描述的基板300。在图7A中显示的实施方式中，含金属层310是毯覆层且硬模层312是图案化的硬模，该硬模具有通过硬模中的开口或孔隙314。在一个实施方式中，如图7B中所显示，含金属层310可具有形成或部分地形成在含金属层310中的至少第一凹部720。
在操作620处，执行任选的预非晶化处理工艺以修改含金属层310的暴露的表面。可类似于操作220来执行预非晶化处理。
在未执行操作620的预非晶化处理工艺的实施方式中，在将在以下更仔细描述的操作630处，可直接地在含金属层310上执行钝化工艺而不需预非晶化处理。
在操作630，执行钝化工艺，其中基板300暴露至钝化气体以钝化含金属层310的暴露的表面。执行操作630使得利用钝化层760来钝化侧壁726a、726b。钝化气体选自氮(N2)、二氧化硫(SO2)或上述物质的组合。在一个实例中，钝化气体混合物包含、基本上由下列组成，或由下列组成：5-100sccm的N2。如本公开内容中所使用的，术语“基本上由…组成”代表列示的钝化气体混合物的成分大于或等于总钝化气体混合物的约95％、98％或99％。在另一个实施方式中，钝化气体混合物包括SO2。在一个实例中，钝化气体混合物包含、基本上由下列组成，或由下列组成：10-30sccm的SO2。
等离子体由钝化气体混合物形成。在一个实例中，借由在含有基板300的处理区域中形成等离子体来原位产生钝化气体等离子体。在另一个实例中，钝化气体等离子体远程地产生并可供应至含有基板300的工艺处理区域中。在一个实施方式中，等离子体可以是电感耦合等离子体、电容耦合等离子体或微波等离子体。
钝化气体的等离子体流出物将第一侧壁726a和第二侧壁726b的暴露的表面转换成钝化层760。钝化层760的形成能够进行基板的蚀刻而没有第一侧壁726a和第二侧壁726b的侧壁轮廓的损害。钝化层760有别于沉积材料，因为钝化层760是含金属层310的一部分的转换的结果。因此，钝化层760不是沉积在含金属层310的侧壁726a、726b上，反而侧壁726a、726b的表面层在反应中消耗以形成钝化层760。在实施方式中，由于钝化层760从含金属层310的层转换，操作630沿着第一凹部720的侧壁726a、726b转换含金属层310的部分。因此，仅含金属层310的薄表面层转换成钝化层760，限制了钝化层的厚度，并因此在接续蚀刻第二凹部771时，避免第一凹部720的侧壁726a、726b与接续形成的第二凹部771的侧壁772a、772b(统称为772)间的台阶形成，如图7E中所显示。如图7E中所显示，第二特征结构的侧壁772a、772b实质上对准第一凹部720的侧壁726a、726b(统称为726)。在一个实例中，在第一侧壁726a和第二侧壁726b上的含金属层310的表面层的从约
Figure BDA0004108315000000211
至约
Figure BDA0004108315000000212
转换成钝化层760。在另一个实例中，钝化层760小于
Figure BDA0004108315000000213
在又另一个实例中，钝化层760具有不大于基板的原生氧化物的厚度的厚度。在又另一个实例中，其中含金属层310是钌，钝化层760具有从约
Figure BDA0004108315000000214
至约
Figure BDA0004108315000000215
的厚度。
钝化层760可以是含金属层310的氧化物或氮化物。在一个实施方式中，借由利用氧化等离子体各向同性地氧化第一凹部720可形成钝化氧化物。弱氧化等离子体形成适当厚度的钝化层。在一个实施方式中，弱氧化等离子体可包括低分压的二氧化硫(SO2)气体或低分压的氧(O2)气体。在一个实例中，氧化等离子体含有小于100sccm的O2或SO2，例如从约10sccm至约30sccm的O2。在另一个实施方式中，提供诸如氮(N2)的氮源至处理区域以将第一侧壁326a和第二侧壁326b上的基板300的含金属层310的表面转换成含金属层310的氮化物。在一个实例中，氮化等离子体含有小于100sccm的N2，例如从约10sccm至约30sccm的N2。
在一些实施方式中，在操作630期间处理压强低以减少含金属层310的底切和弯曲。在一些实施方式中，处理压强是在或低于50毫托(如，从约10毫托至约50毫托)。在一些实施方式中，处理压强是在或低于40毫托(如，从约10毫托至约40毫托)。在一些实施方式中，处理压强是在或低于30毫托(如，从约10毫托至约30毫托)。在一些实施方式中，处理压强是在或低于20毫托(如，从约10毫托至约20毫托)。在一个实例中，包括50-200sccm的N2的钝化气体的等离子体被维持在或低于10毫托的压强。在另一个这种实例中，包括10-100sccm的SO2的钝化气体混合物的等离子体被维持在或低于10毫托的压强。
在多个进一步实施方式中，在操作630期间，基板被维持在从约5摄氏度至约80摄氏度，和更特别地从约20摄氏度至约50摄氏度的温度。已发现这些低工艺温度显著地改进含金属层310中的蚀刻轮廓(如，减少弯曲)。在一些实施方式中，基板被维持在从约30摄氏度和40摄氏度的温度。在一些实施方式中，基板被维持在从约40摄氏度和50摄氏度的温度。在一个实例中，在操作630期间，包括10-100sccm的N2的钝化气体混合物的等离子体被维持在或低于10毫托的压强，且基板是从约30摄氏度至约40摄氏度。在另一个实例中，在操作630期间，包括10-100sccm的N2的钝化气体混合物的等离子体被维持在或低于10毫托的压强，且基板是从约30摄氏度至约40摄氏度。
在一些实施方式中，在操作630期间在含金属层310的钝化期间，以2MHZ、60MHz或162MHz操作的至少一个RF产生器激励钝化气体混合物成为等离子体。RF能量可以是CW(连续波)或以10-100KHz脉冲频率脉冲。针对采用两个或更多个RF能量源(产生器)的多个实施方式，一个RF产生器可被脉冲(单一)或多个RF产生器可被脉冲(同步)。在一个实施方式中，可操作包括2MHz的产生器以输出0-1,000瓦特(如，150瓦特)为CW、单一脉冲模式或同步脉冲模式。
在一些实施方式中，在操作630的钝化工艺之后可执行净化。在净化操作中，从处理腔室移除等离子体物种。这可借由净化和/或排空处理腔室以移除剩余的等离子体物种来完成。借由停止等离子体和继续氮气体流，可移除产生的等离子体物种。
方法600继续至操作640，其中基板300暴露至修改处理以借由吸附和/或化学吸附来修改基板的表面。修改处理可包括使含金属层310接触卤化物和含氧化学组成。卤化物和含氧化学组成可呈气体、等离子体或反应性物种的形式。修改处理可包括使含金属层310接触卤化物和含氧气体或气体混合物，其借由吸附作用而吸附至含金属层的表面或化学吸附至含金属层上。修改处理可包括使含金属层310接触卤化物和含氧等离子体的流出物。含氧气体、含卤素气体或上述物质的混合物可流进处理区域中以形成原位等离子体或进入远程等离子体区域中以产生等离子体流出物。等离子体流出物可流进处理区域中以与基板300的第一凹部720的暴露的表面交互作用。举例而言，如图7C中所显示，等离子体流出物在侧壁726a、726b和底表面728上形成薄的反应性表面层740。可类似于操作230的修改处理来执行操作640的修改处理。
在一些实施方式中，在操作640的修改处理之后可执行净化。在净化操作中，从处理腔室移除非表面结合的氧和氯物种。这可借由净化和/或排空处理腔室以移除未吸附的修改化学组成而不移除化学吸附层来完成。借由停止等离子体并允许剩余物种衰变，可选地与腔室的净化和/或排空组合，可移除在基于氯和氧的等离子体中产生的物种。可使用任何惰性气体，诸如N2、Ar、Ne、He或上述物质的组合来完成净化。
方法600继续至操作650，其中基板300暴露至诸如等离子体或离子轰击气体的移除气体以选择性地蚀刻或移除基板300的表面的被修改的部分，如图7D中所显示。移除气体或离子轰击气体可以是惰性气体等离子体。惰性气体选自氩、氖、氪、氦或上述物质的组合。在一个实例中，惰性气体是氩。在一个实例中，借由在含有基板300的处理区域中形成等离子体而原位产生惰性气体等离子体。在另一个实例中，惰性气体等离子体远程地产生并可供应至容纳基板的处理腔室中。在一些实施方式中，等离子体可以是电感耦合等离子体或电容耦合等离子体或微波等离子体。
执行操作650使得从诸如第一凹部720的底表面728的水平表面移除被修改的部分优先于从诸如第一凹部720的侧壁726a、726b的垂直表面移除被修改的部分。在一些实施方式中，在操作650期间，利用离子流750轰击基板300以蚀刻基板300。离子流750提供方向性能量传送以促进含金属层310的被修改的部分的移除。在一个实例中，离子流750是各向异性使得减少第一凹部720的钝化的侧壁726a、726b的暴露。离子流750轰击诸如第一凹部720的底表面728的水平表面，如图7D中所显示，以从第一凹部720的底表面728相对侧壁726a、726b选择性地移除被修改的部分，将第一凹部720向下延伸至第二底表面752，如图7E中所显示。第二底表面752沿着侧壁772a、772b界定第二凹部771。
在一些实施方式中，在钝化的循环中可重复地执行或循环操作630至650，接续为金属层的修改接着为蚀刻以达成金属层的目标蚀刻深度。在一个实例中，重复操作630、640，和650直到暴露基板300的顶表面。在一个实例中，重复操作630、640和650二十至三十次。
多个实施方式可包括下列潜在优点的一个或多个。尽管需要缩小节点，此公开内容的一个或多个实施方式有利地解决电阻率降低的问题。在一些实施方式中，借由降低字符线金属的表面粗糙度来降低字符线的电阻率。此公开内容的一些实施方式有利地提供改进的粗糙度、受控制的各向异性蚀刻、对硬模材料的改进的选择性，和改进的晶片对晶片和晶片内均匀性的一个或多个。此外，因表面粗糙度降低，字符线金属材料的选择不受限于金属的晶粒生长特性。
可在数字电子电路中，或在计算机软件、固件或硬件中(包括此说明书中公开的结构性手段和它们的的结构性等效物或它们的的组合)实践在此说明书中描述的多个实施方式和所有功能性操作。可实践本公开内容中描述的多个实施方式作为一个或多个非暂时性计算机程序产品，即，有形地体现在机器可读存储装置中的一个或多个计算机程序，用于借由数据处理设备执行或控制数据处理设备的操作，数据处理设备例如是可编程处理器、计算机或多重处理器或计算机。
借由一个或多个可编程处理器可执行在此说明书中所描述的处理和逻辑流程，一个或多个可编程处理器执行一个或多个计算机程序以借由操作输入数据和产生输出来执行功能。亦可由设备执行处理和逻辑流程，且设备亦可实践作为特殊目的逻辑电路，如FPGA(场效可编程栅极阵列)或ASIC(特定应用集成电路)。
术语“数据处理设备”涵盖用于处理数据的所有设备、装置和机器，包括例如可编程处理器、计算机或多重处理器或计算机。除硬件之外，设备可包括产生执行环境给有问题的计算机程序的编码，如制定处理器固体、协议栈、数据库管理系统、操作系统或上述的的一个或多个的组合的编码。适用于执行计算机程序的处理器包括例如通用和特殊目的微处理器两者，和任何种类的数字计算机的任何一个或多个处理器。
适用于储存计算机程序指令和数据的计算机可读介质包括所有形式的非易失性存储器、介质和存储器装置，包括例如半导体存储器装置，如EPROM、EEPROM和闪存装置；磁盘，如内部硬盘或可移动磁盘；磁光盘；和CD ROM和DVD-ROM光盘。处理器和存储器可由特殊目的逻辑电路增补或并入特殊目的逻辑电路中。
当介绍本公开内容或本公开内容的例示性方面或实施方式的元件时，冠词“一(a和an)”和“所述(the和said)”意图表示有一个或多个组件。
术语“包含”、“包括”和“具有”意图包括和表示可有列示元件以外的额外的元件。
尽管前述关于本公开内容的多个实施方式，可设想此公开内容的其他和进一步实施方式而不背离此公开内容的基本范畴，并且由所附权利要求来决定此公开内容的范畴。

Claims (20)

1.一种图案化基板的方法，包含以下步骤：
借由以下步骤，修改形成在基板之上的含金属层的表面，所述基板定位在处理腔室的处理区域中：将所述含金属层的所述表面暴露至含氯气体前驱物和含氧气体前驱物以形成所述含金属层的被修改的表面；
引导惰性气体前驱物的等离子体流出物朝向所述含金属层的所述被修改的表面，其中借由施加偏压至固持所述基板的基板支座来引导所述惰性气体前驱物的所述等离子体流出物；和
利用所述惰性气体前驱物的所述等离子体流出物各向异性地蚀刻所述含金属层的所述被修改的表面以形成第一凹部，所述第一凹部在所述含金属层中具有第一侧壁，其中所述惰性气体前驱物的所述等离子体流出物，相对未被修改的部分，选择性地蚀刻所述含金属层的所述被修改的表面。
2.如权利要求1所述的方法，其中所述惰性气体前驱物是氩。
3.如权利要求1所述的方法，其中所述含金属层包含钌。
4.如权利要求1所述的方法，其中各向异性地蚀刻所述含金属层的所述被修改的表面的步骤形成包含字符线含金属层的特征结构。
5.如权利要求1所述的方法，其中所述含氯气体前驱物以从约10sccm至约50sccm的流动速率流动至所述处理区域中且所述含氧气体前驱物以从约100sccm至约150sccm的流动速率流动至所述处理区域中。
6.如权利要求1所述的方法，其中当修改所述含金属层的所述表面且各向异性地蚀刻所述含金属层的所述被修改的表面时，所述处理区域内的压强被维持在或低于约20毫托。
7.如权利要求1所述的方法，其中引导所述惰性气体前驱物的所述等离子体流出物朝向所述含金属层的所述被修改的表面的所述偏压是或低于约150瓦特。
8.如权利要求1所述的方法，进一步包含重复所述方法至少一个额外的循环。
9.如权利要求1所述的方法，其中所述处理腔室的温度被维持在或低于约50摄氏度。
10.如权利要求1所述的方法，其中执行修改所述含金属层的所述表面而不蚀刻所述含金属层的所述表面。
11.如权利要求1所述的方法，进一步包含以下步骤：
在修改所述含金属层的所述表面之前，布植惰性气体离子至所述含金属层的所述表面中。
12.如权利要求1所述的方法，进一步包含以下步骤：
暴露所述第一凹部至包括钝化气体和蚀刻剂气体的蚀刻剂气体混合物以从所述含金属层移除额外的金属。
13.如权利要求12所述的方法，进一步包含以下步骤：
形成所述蚀刻剂气体混合物的等离子体；
利用所述钝化气体的等离子体流出物来钝化所述第一凹部的所述第一侧壁；和
利用所述蚀刻剂气体的等离子体流出物各向异性地蚀刻所述第一凹部，以利用与所述第一侧壁对准的所述含金属层中的第二侧壁来加深所述第一凹部。
14.如权利要求13所述的方法，其中所述钝化气体选自氮(N2)、二氧化硫(SO2)，或氮(N2)和二氧化硫(SO2)的组合。
15.如权利要求14所述的方法，其中所述蚀刻剂气体包含氧(O2)和氯(Cl2)。
16.一种图案化基板的方法，包含以下步骤：
将形成在基板之上的含钌层的表面暴露至蚀刻剂气体混合物，所述基板定位在处理腔室的处理区域中，所述蚀刻剂气体混合物包括选自N2和SO2的钝化气体和包含O2和Cl2的蚀刻剂气体；和
利用所述蚀刻剂气体混合物的等离子体各向异性地蚀刻所述含钌层。
17.如权利要求16所述的方法，进一步包含以下步骤：
在暴露所述含钌层的所述表面至所述蚀刻剂气体混合物之前，借由将所述含钌层的所述表面暴露至含氯气体前驱物和含氧气体前驱物的等离子体流出物来修改所述含钌层的表面，以形成所述含金属层的被修改的表面。
18.如权利要求17所述的方法，其中利用所述蚀刻剂气体混合物的等离子体各向异性地蚀刻所述含钌层的步骤移除所述含钌层的所述被修改的表面。
19.一种图案化基板的方法，包含以下步骤：
将形成在基板之上的含钌层的表面暴露至蚀刻剂气体混合物，所述基板定位在处理腔室的处理区域中，所述蚀刻剂气体混合物包含：
50-200sccm的O2；
10-100sccm的Cl2；
100-300sccm的氩；和
5-100sccm的N2或10-30sccm的SO2；和
利用所述蚀刻剂气体混合物的等离子体各向异性地蚀刻所述含钌层，包含以下步骤：
维持所述基板在从约20摄氏度至约40摄氏度的温度；和
维持所述蚀刻剂气体混合物的所述等离子体在从约10毫托至约20毫托的压强。
20.如权利要求19所述的方法，其中各向异性地蚀刻所述含钌层的步骤形成包含字符线含钌层的特征结构。
CN202180054717.2A 2020-09-03 2021-07-29 选择性各向异性金属蚀刻 Pending CN116034456A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063074176P 2020-09-03 2020-09-03
US63/074,176 2020-09-03
PCT/US2021/043758 WO2022051045A1 (en) 2020-09-03 2021-07-29 Selective anisotropic metal etch

Publications (1)

Publication Number Publication Date
CN116034456A true CN116034456A (zh) 2023-04-28

Family

ID=80358918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180054717.2A Pending CN116034456A (zh) 2020-09-03 2021-07-29 选择性各向异性金属蚀刻

Country Status (6)

Country Link
US (1) US11658043B2 (zh)
JP (1) JP7526361B2 (zh)
KR (1) KR20220030906A (zh)
CN (1) CN116034456A (zh)
TW (1) TW202226378A (zh)
WO (1) WO2022051045A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023220054A1 (en) * 2022-05-13 2023-11-16 Lam Research Corporation Simultaneous dielectric etch with metal passivation
KR102700925B1 (ko) * 2022-06-15 2024-09-02 주식회사 히타치하이테크 플라스마 처리 방법
WO2024124150A1 (en) * 2022-12-09 2024-06-13 Lam Research Corporation Selective metal passivation of carbon and nitrogen containing layers

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100362906B1 (ko) 2000-04-22 2002-12-11 가부시키가이샤 히타치세이사쿠쇼 고체 표면, 기판 및 반도체 제조 장치의 처리 방법 및이들을 이용한 반도체 장치의 제조 방법
US6541380B2 (en) 2001-07-24 2003-04-01 Applied Materials Inc. Plasma etching process for metals and metal oxides, including metals and metal oxides inert to oxidation
US6955992B2 (en) 2003-09-30 2005-10-18 Sharp Laboratories Of America, Inc. One mask PT/PCMO/PT stack etching process for RRAM applications
US8962224B2 (en) 2012-08-13 2015-02-24 Applied Materials, Inc. Methods for controlling defects for extreme ultraviolet lithography (EUVL) photomask substrate
JP6350525B2 (ja) 2013-06-27 2018-07-04 日本電気株式会社 スイッチング素子とその製造方法および半導体装置とその製造方法
JP6285322B2 (ja) 2014-08-26 2018-02-28 東京エレクトロン株式会社 被処理体をエッチングする方法
US9633867B2 (en) 2015-01-05 2017-04-25 Lam Research Corporation Method and apparatus for anisotropic tungsten etching
US9576811B2 (en) 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
US10056264B2 (en) 2015-06-05 2018-08-21 Lam Research Corporation Atomic layer etching of GaN and other III-V materials
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US10096487B2 (en) 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
US9984858B2 (en) 2015-09-04 2018-05-29 Lam Research Corporation ALE smoothness: in and outside semiconductor industry
US10727073B2 (en) 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US9837312B1 (en) 2016-07-22 2017-12-05 Lam Research Corporation Atomic layer etching for enhanced bottom-up feature fill
US10763083B2 (en) * 2017-10-06 2020-09-01 Lam Research Corporation High energy atomic layer etching
KR20240027863A (ko) * 2018-03-16 2024-03-04 램 리써치 코포레이션 유전체들의 고 종횡비 피처들의 플라즈마 에칭 화학물질들
EP3776636A4 (en) 2018-03-30 2021-12-22 Lam Research Corporation ATOMIC LAYER ENGRAVING AND SMOOTHING OF REFRACTORY METALS AND OTHER HIGH SURFACE BOND ENERGY MATERIALS
US10515955B1 (en) 2018-05-29 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing transistor gate structures by local thinning of dummy gate stacks using an etch barrier
US10700072B2 (en) 2018-10-18 2020-06-30 Applied Materials, Inc. Cap layer for bit line resistance reduction

Also Published As

Publication number Publication date
JP7526361B2 (ja) 2024-07-31
WO2022051045A1 (en) 2022-03-10
TW202226378A (zh) 2022-07-01
US11658043B2 (en) 2023-05-23
US20220068661A1 (en) 2022-03-03
KR20220030906A (ko) 2022-03-11
JP2023540291A (ja) 2023-09-22

Similar Documents

Publication Publication Date Title
US10096487B2 (en) Atomic layer etching of tungsten and other metals
TWI352387B (en) Etch methods to form anisotropic features for high
JP6541439B2 (ja) エッチング方法
CN107735851B (zh) 在先进图案化工艺中用于间隔物沉积与选择性移除的设备与方法
US11658043B2 (en) Selective anisotropic metal etch
US11961746B2 (en) Substrate processing method and substrate processing apparatus
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
US20190214265A1 (en) Method of processing target object
TWI766866B (zh) 蝕刻方法
US11417537B2 (en) Methods of etching metal-containing layers
TW202213505A (zh) 蝕刻方法及電漿處理裝置
US12074009B2 (en) Apparatus for processing a substrate
US20230083577A1 (en) Recessed metal etching methods
US20220189786A1 (en) Tin oxide and tin carbide materials for semiconductor patterning applications
TW202249058A (zh) 選擇性阻障金屬蝕刻
KR20240132375A (ko) 고도로 선택적인 규소 식각

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination