JP2016154234A - サブ１０ｎｍパターニングを実現するための材料プロセシング - Google Patents

サブ１０ｎｍパターニングを実現するための材料プロセシング Download PDF

Info

Publication number
JP2016154234A
JP2016154234A JP2016029701A JP2016029701A JP2016154234A JP 2016154234 A JP2016154234 A JP 2016154234A JP 2016029701 A JP2016029701 A JP 2016029701A JP 2016029701 A JP2016029701 A JP 2016029701A JP 2016154234 A JP2016154234 A JP 2016154234A
Authority
JP
Japan
Prior art keywords
layer
substrate
oxygen
plasma
mandrel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016029701A
Other languages
English (en)
Inventor
エル オミーラ デイヴィッド
L O'meara David
エル オミーラ デイヴィッド
ディー ラレイ アンジェリーク
D Raley Angelique
ディー ラレイ アンジェリーク
明輝 高
Akiteru Ko
明輝 高
清仁 伊藤
Kiyohito Ito
清仁 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2016154234A publication Critical patent/JP2016154234A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Plasma Technology (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】現在のフォトリソグラフ法を用いて得られるＣＤよりもＣＤの範囲が小さい構造体を作製する方法を提供する。【解決手段】第１の組成のパターン層を有する構造体と、該構造体の上に形成された第２の組成のキャップ層及び側壁とを含む基板上のパターン密度を高めるための方法が提供される。側壁が化学環境に晒され、第３の組成の化学変性側壁層が形成される。化学変性側壁層を残すために、構造体のキャップ層と内部非変性部とが選択的に除去される。基板の下位層に化学変性側壁層のパターン転写エッチングが行われる。構造体の幅、高さ、側壁の角度、ラインワイズラフネス及び／又はラインエッジラフネスを含む目標限界寸法を得るために１つ以上の集積化操作変数が制御される。【選択図】図１Ａ

Description

本発明は、基板上に一連の半導体パターニング工程を行う方法に関し、具体的には基板上に１０ｎｍ未満の構造体（structure）のパターニングを行うことに関する。
半導体の製造において、基板上への薄膜のパターニングは、ムーアの法則に従って時間と共に進化してきた幾つかの方法により実現できる。第１の方法は従来のリソグラフ法であるが、先端的なノードの限界寸法（critical dimensions）（ＣＤ）を得るためにこの方法が単独で用いられることはもはやない。
ダブルパターニングは、フィーチャー寸法（feature dimensions）を規定するのにスペーサー堆積（spacer deposition）を用いることによって、フォトリソグラフ法で実現できるものよりも小さなハードマスクフィーチャーを作成するのに用いられる方法である。一般的なダブルパターニング（ＤＰ）法では、マンドレル上への堆積、スペーサーを形成するためのエッチング及びマンドレルを除去するための別のエッチングという一連の工程が必要となるため、堆積及びエッチング双方のためのツールが必要となる。従来のＤＰ法には、マンドレル形成の限界から生じるフィーチャーのピッチ及び堆積の「薄さ」の限界に起因する固有の空間的な限界がある。
今日、ダブルパターニング法は、要求されるＣＤを得るために自己整合ダブルパターニング又はＤＳＡ（自己組織化）等の付加的な方法と組み合わされる。これらの方法はコストがかかるとともに、幾つかの工程がプロセスに追加されることになる。先端的な極端紫外線（ＥＵＶ）リソグラフ法が利用可能となれば、これらの問題の幾つかは緩和されるはずであるが、来るべき将来の技術にとっても、より小さなＣＤへの絶え間ない意欲は引き続き課題となる。
米国特許第５０２４７１６号明細書 米国特許出願公開第２０１１／００５７５６２号明細書
現在のフォトリソグラフ法を用いて得られるＣＤよりもＣＤの範囲が小さい構造体を作製することへのニーズがある。より具体的には、（１）ＥＵＶリソグラフ法を用いることなくＣＤが１０ｎｍ未満の構造体を得ること、（２）効率的なスループットを高めるために集積化（integration）ステップのセットアップ時間を最小限に抑えること、（３）プロセスを完了するのに必要となるツールの数を最小限に抑えること及び／又は（４）所有コストを下げることへのニーズがある。
集積化スキーム（integration scheme）を用いて、基板上の構造体のパターン密度を高めるための方法が提供される。当該方法は、プロセスチャンバ内に、第１の組成のパターン層を有する基板を提供するステップであって、該パターン層は少なくとも１つの構造体を含み、該構造体の上には第２の組成のキャップ層と側壁とが形成されている、ステップと、前記構造体の側壁及び上面を所定の深さまで化学変性（chemically modify）するために、化学環境（chemical environment）に前記構造体を晒すステップであって、該化学環境の成分を前記構造体の露出表面領域に導入するとともに、第３の組成の化学変性側壁層を形成することにより行われる、ステップと、前記化学変性側壁層を残すために、少なくとも１つのエッチングプロセスを用いて前記構造体の上面層と内側非変性部（interior, non-modified portion）とを選択的に除去するステップと、前記少なくとも１つのエッチングプロセスで用いられる一連のエッチング剤に対する前記化学変性側壁層のエッチング耐性を変性する成分が含まれるように前記化学環境を選択するステップであって、前記第３の組成は前記第１の組成よりも前記一連のエッチング剤に対する耐性が高い、ステップと、前記基板の下位層（underlying layer）に前記化学変性側壁層のパターン転写エッチング（pattern transfer etch）を行うステップとを含む。前記構造体の１つ以上の目標限界寸法（target critical dimensions）を得るために、選択された１つ以上の集積化操作変数（integration operating variables）が制御される。該１つ以上の目標限界寸法は前記構造体の幅、高さ、側壁の角度、ラインワイズラフネス及び／又はラインエッジラフネスを含む。
別の実施形態では、集積化スキームを用いて、基板上の構造体のパターン密度を高めるための方法が提供される。該集積化スキームは１つ以上の集積化操作変数を有し、当該方法は、プロセスチャンバ内に、パターン層を有する基板を提供するステップであって、該パターン層は少なくとも１つのマンドレルを含み、該マンドレルは自己整合ダブルパターニングスキームを用いて作製されたフォトレジスト、有機平坦化スピンオン材料（organic polarizing spin-on material）、窒化ケイ素、アモルファスシリコン又は炭素を含む、ステップと、前記パターン層の上にコンフォーマルスペーサー層を堆積するステップと、シリコンエッチング化学（silicon etching chemistry）を用いて一連のスペーサー反応性イオンエッチング（ＲＩＥ）を行うステップと、前記マンドレルに用いられている材料に基づくストリッピング法を用いて一連のマンドレル・プル・ストリップ（mandrel-pull strip sequence）を行うステップであって、該一連のマンドレル・プル・ストリップによって側壁及び上面層を有するシリコンスペーサーが形成される、ステップと、前記スペーサーの側壁及び上面層を所定の深さまで化学変性するために、化学環境に前記スペーサーを晒すステップであって、該ステップにより化学変性側壁層及び上面層が形成される、ステップと、前記スペーサーの近傍の前記基板の底部と、前記上面層とを選択的に除去するステップと、前記化学変性側壁層を残すために、少なくとも１つのエッチングプロセスを用いて前記スペーサーの非変性部を除去するように構成された一連のスペーサー・プル・エッチング（spacer-pull etching sequence）を行うステップと、前記基板の下位層に前記化学変性側壁層のパターン転写エッチングを行うステップと、を含む。前記構造体の１つ以上の目標限界寸法を得るために、選択された１つ以上の集積化操作変数が制御される。該１つ以上の目標限界寸法は前記構造体の幅、高さ、側壁の角度、ラインワイズラフネス及び／又はラインエッジラフネスを含む。
添付の図面には下記のものを示す。
図１Ａは、パターン密度が１０ｎｍ未満の構造体を形成する集積化スキームを行うための例示の方法を説明するフローチャートを図示する。 図１Ｂは、パターン密度が１０ｎｍ未満の構造体を形成する集積化スキームを行うための別の例示の方法を説明する別のフローチャートを図示する。 図２Ａは、少なくとも１つの構造体を含む、第１の組成のパターン層を有する基板をプロセスチャンバ内に提供する集積化工程の略図を図示する。 図２Ｂは、基板のパターン層の上にコンフォーマル層を堆積する集積化工程の略図を図示する。 図２Ｃは、ハロゲン化学物質を含むプラズマを用いてスペーサーエッチングを行う集積化工程の略図を示す。 図２Ｄは、構造体のキャップ層と内側非変性部とを選択的に除去する集積化工程の略図を図示する。 図２Ｅは、基板の化学変性層の側壁のパターン転写エッチングを行う集積化工程の略図を図示する。 図３Ａは、少なくとも１つの構造体を含む、第１の組成のパターン層を有する基板をプロセスチャンバ内に提供する集積化工程の略図を図示する。 図３Ｂは、パターン層の上にコンフォーマル層を堆積する集積化工程の略図を図示する。 図３Ｃは、パターン層に一連のスペース反応性イオンエッチング（ＲＩＥ）を行う集積化工程の略図を図示する。 図３Ｄは、シリコンスペーサー及びキャップ層を生成する一連のマンドレル・プル・ストリップを行う集積化工程の略図を図示する。 図３Ｅは、側壁を化学変性するために側壁を化学環境に晒す集積化工程の略図を図示する。 図３Ｆは、スペーサー近傍の基板の底部及びキャップ層を選択的に除去する集積化工程の略図を図示する。 図３Ｇは、スペーサーの非変性部を除去する一連のスペーサー・プル・エッチングを行う集積化工程の略図を図示する。 図３Ｈは、基板の下位層に化学変性側壁層の一連のパターン転写エッチングを行う集積化工程の略図を図示する。 図４Ａは、本発明の集積化スキームにおける一ステップの間におけるプロセスチャンバ内の化学環境の水素、酸素及び窒素の比並びに処理の経過時間の関数としての基板上のパターン層内の構造体の厚さの例示のグラフである。 図４Ｂは、本発明の集積化スキームにおける一プロセスステップの間におけるプロセスチャンバ内の水蒸気の部分圧の関数としての基板上のパターン層の構造体の厚さの例示のグラフである。 図４Ｃ１は、本発明の集積化スキームにおける一プロセスステップの間における酸化時間及び基板温度の関数としての酸化膜の厚さの例示のグラフである。 図４Ｃ２は、本発明の集積化スキームにおける一プロセスステップの間における酸化時間及び基板温度の関数としての酸化膜の厚さの別の例示のグラフである。 図４Ｄは、本発明の集積化スキームにおけるプロセスステップの間の処理の相対時間に対する発光分光分析（ＯＥＳ）信号の強度の例示を含む。 図５は、一実施形態に係るプラズマ処理システムの概略図を示す。 図６は、別の実施形態に係るプラズマ処理システムの概略図を示す。 図７は、別の実施形態に係るプラズマ処理システムの概略図を示す。 図８は、別の実施形態に係るプラズマ処理システムの概略図を示す。 図９は、別の実施形態に係るプラズマ処理システムの概略図を示す。 図１０は、別の実施形態に係るプラズマ処理システムの概略図を示す。 図１１は、別の実施形態に係るプラズマ処理システムの概略図を示す。 図１２は、一実施形態に係るプラズマ源の断面図を示す。 図１３Ａは、別の実施形態に係るプラズマ源の断面図及び底面図を示す。 図１３Ｂは、別の実施形態に係るプラズマ源の断面図及び底面図を示す。
下記では、限定ではなく解説を目的として、処理システムの特定の形状や係るシステムにおいて用いられる様々な構成要素及びプロセスの説明等の具体的な詳細を説明する。しかしながら、本発明はそれらの具体的な詳細から逸脱する他の実施形態でも実施される場合があると理解すべきである。
同様に、本発明の十分な理解がもたらされるように、特定の数、材料及び構成を解説を目的として説明する。しかしながら、本発明は具体的な詳細なしで実施される場合がある。さらに、図面に示す様々な実施形態は例示であって必ずしも縮尺通りに描かれたものではないことが分かる。
本発明の理解に最も役立つような形で、様々な工程を複数の別々の工程として順番に説明する。しかしながら、これらの工程が必然的に順番に依存しているということを説明する順番が含意していると解釈すべきでない。具体的には、これらの工程は説明する順番に行う必要はない。説明する工程は、説明する実施形態のものとは異なる順番で行われる場合がある。様々な追加の工程が行われ得る及び／又は追加の実施形態では説明する工程が省略される場合がある。
本願で使用の「基板（substrate）」という用語は、本発明に従って処理される物体を一般的に意味する。基板は装置、特に半導体又は他の電子装置の任意の材料部分又は構造を含み得る。基板は、例えば半導体ウエハ等のベース基板構造体又は薄膜等のベース基板構造体上の若しくはベース基板構造体を覆う層であり得る。そのため、基板は任意の特定のベース構造体、下位層又は上位層、パターン又は非パターンに限定されず、むしろ、そのような層又はベース構造体並びに層及び／又はベース構造体の任意の組み合わせを含むものと考えられる。下記の説明では特定種類の基板に言及する場合があるが、これは例示を目的としたものであってそれらに限定されない。
作業ステップと、選択された集積化目的（integration objectives）（この場合はサブ１０ｎｍパターニングを実現するための材料プロセシング）を実現するためにパターニングを受ける構造体の略図とを組み合わせるために、図１Ａと図２Ａ〜図２Ｅとを共に説明する。
図１Ａは、パターン密度が１０ｎｍ未満の構造体を形成する集積化スキームを行う例示の方法を説明するフローチャート１を図示する。図２Ａ〜図２Ｅは、パターニング工程を受ける構造体の略図である。基板上の構造体のパターン密度を高めるための方法は集積化スキームを用いる。該集積化スキームは１つ以上の集積化操作変数を有する。１つ以上の集積化操作変数は、プロセスチャンバ内部の圧力、基板の温度、エッチング又は化学処理を行うのに用いられる１つ以上の化学物質（chemicals）の部分圧、使用する化学物質の種類、集積化工程の時間の長さ等を含む。図２Ａの略図４０を参照する工程３では、第１の組成のパターン層４５と非パターン層４７とを有する基板５１がプロセスチャンバ（図示せず）内に提供される。パターン層４５は、少なくとも１つの構造体４１を含み、構造体４１の上には第２の組成のキャップ層４３と側壁４９とが形成されている。基板５１は、先のパターニングステップで使用されたものと同じプロセスチャンバを用いて製造されてもよいし又は外部ソースからプロセスチャンバ内に入れられてもよい。基板５１のパターン層４５はシリコンマンドレル又は４窒化ケイ素（silicon tetranitrate）（Ｓｉ３Ｎ４）であり得る。基板５１はＳｉＯＮ、ＳｉＮ又はＴｉＮのストップ層５３を含み得る。基板５１は基板ストップ層５３も有し得る。提供された基板５１はリソグラフ法、自己整合ダブルパターニング（ＳＡＤＰ）又は誘導自己組織化（ＤＳＡ）を用いて作製された基板５１であり得る。
図２Ｂの略図６０を参照する工程５では、構造体６２の側壁６８を所定の深さまで化学変性するために、化学環境７０に側壁６８が晒され、化学環境７０の成分を構造体６２の露出表面領域に導入するとともに第３の組成の化学変性側壁層６８及びキャップ層６６を形成することにより行われる。化学環境７０は酸素含有環境若しくは窒素含有環境又は他のドーパント含有環境であり得る。化学環境７０が酸素含有環境を含む場合、その酸素含有環境は、酸素、一酸化炭素、二酸化炭素及び／又は二酸化窒素を含む。そうではなく、化学環境７０が窒素含有環境を含む場合、その窒素含有環境は窒素、アンモニア及び／又はヒドラジンを含む。ドーパント含有環境の例としては、ボラン、ジボラン、ホスフィン及びアルシンが挙げられる。
図２Ｃの略図８０を参照する工程７では、化学変性側壁層８８を残すために、少なくとも１つのエッチングプロセスを用いて、基板９２の構造体８４の内側非変性部９６及びキャップ層９２が選択的に除去される。少なくとも１つのエッチングプロセスはＣｘＨｙＦｚ及びアルゴンを使用するエッチングを含み得る。例えば、ＳｉＮ基板をエッチングする場合、ＣＨ３Ｆ／Ｏ２／Ａｒ又はＣＨ３Ｆ／Ｏ２／Ｈｅは酸化物に対して非常に選択的（highly selective）であることからそれらが用いられ得る。ＳｉＯＮ基板をエッチングする場合、ＣＯ２又は他のフッ化炭素ガス等の添加物と共にＣＨ３Ｆ／Ｏ２／Ａｒ状態のバリエーションを用いることができる。ＴｉＮ基板をエッチングする場合、Ｃｌ２ベースの化学物質を用いることができる。この工程は、少なくとも１つのエッチング法を用いたキャップ層９２のブレイクスルー（breakthrough）としても知られている。
図２Ｄの略図１００を参照する工程９では、前記少なくとも１つのエッチングプロセスで用いられる一連のエッチング剤に対する化学変性側壁層１１２のエッチング耐性を変性する成分が含まれるように化学環境が選択される。第３の組成は第１の組成よりも一連のエッチング剤に対する耐性が高い。この工程はマンドレル・プルとも呼ばれ、基板１１６の上面の構造体１０４のベース部に至るまでマンドレル１２０がエッチング除去（etched out）される。
図２Ｅの略図１２０を参照する工程１１では、基板１２８の下位層に化学変性側壁層１２６のパターン転写エッチングが行われる。パターン転写エッチングは、基板ストップ層１３０まで基板１２８を好適にエッチングするエッチング剤を用いることによって実現される。基板ストップ層１３０は窒化ケイ素、酸窒化ケイ素又は窒化チタンを含み得る。パターン転写エッチングによって、エッチャントに直接晒らされる基板１２８の部分がエッチングされ、構造体１２４によって保護されている基板１２８の部分が残る。構造体１２４の上部におけるソリッドパターン１３４と比較して、パターン転写の間にエッチングされる構造体１２４の部分を構造体１２４の下部において別のドットパターン１３６で示す。パターン転写エッチングは当業者に知られているため、ここでは詳細な説明は省略する。本願発明者らは、限定されないが範囲が１〜９ｎｍの構造体の厚さ１３２を得ることができた。
工程１３では、構造体の１つ以上の目標限界寸法を得るために、選択された１つ以上の集積化操作変数が制御される。１つ以上の目標限界寸法は、構造体の幅、高さ、側壁の角度、ラインワイズラフネス及び／又はラインエッジラフネスを含む。構造体の１つ以上の目標限界寸法を得るための選択された１つ以上の集積化操作変数の制御は、１つ以上の工程で、即ち集積化スキームの工程５、７、９及び／又は１１で行われ得る。
一実施形態では、１つの集積化操作変数のみが、例えば工程１１の酸化プロセスの間の構造体上の酸化膜の厚さ（oxide thickness）のみが選択され、その後、その酸化膜の厚さは、酸化プロセス及び工程１１における最後のパターン転写エッチングまでの全ての他のプロセスの間に制御される。別の実施形態では、２つの集積化操作変数が、例えばＨ２、Ｏ２及びＮ２のガス比並びに処理時間の長さが集積化スキームのための１つ以上の集積化操作変数として選択される。この場合、ガス比及び処理時間の長さは、それらの制御が適用可能な工程の全てで制御される。幅、高さ、側壁の角度、ラインワイズラフネス、ラインエッジラフネス等を含む１つ以上の目標限界寸法を得るために、集積化操作変数を任意に選択したもの又はその組み合わせを用いて関連する集積化ステップを制御することができる。
一般に、集積化プロセスのための１つ以上の集積化操作変数は処理時間、プロセスチャンバ内の圧力、使用する化学物質及び／又はガス、化学物質又はガスの流量、基板の温度、プラズマ出力、バイアスパワー、化学物質又はガスの部分圧、化学物質又はガスの他の化学物質又はガスに対する比率等を含む。集積化操作変数は各作業ステップで異なってもよい。例えば、堆積ステップとエッチングステップとでは関連する集積化操作変数が異なる。
側壁を晒すこと、構造体の内側非変性部及びキャップ層を選択的に除去すること、基板の下位層に化学変性側壁層のパターン転写エッチングを行うことを含む上記の集積化スキームの利点の１つは、全ての工程を上記のプロセスチャンバ内でインサイチュ（in situ）で行うことができる点である。インサイチュ処理によって全体的な処理時間が短縮され、１時間当たりの基板の数のスループットをより高くすることができるとともに所有コストを下げることができる。
一実施形態では、プロセスチャンバは、誘導結合プラズマ（ＩＣＰ）装置、ラジアルラインスロットアンテナ（ＲＬＳＡ）装置又は電子サイクロトン共鳴（ＥＣＲ）装置を含む電源を用いて生成される高密度プラズマを用いる。別の実施形態では、構造体の内側非変性部及びキャップ層を選択的に除去するステップは四フッ化炭素、酸素及びアルゴン又は六フッ化ケイ素、酸素及びヘリウムを用いるプラズマ化学（plasma chemistry）を用いて行われる。１つの用途では、基板は基板ストップ層を含み、該ストップ層は酸窒化ケイ素、窒化ケイ素又は窒化チタンを含む。本願発明者らは、工程１１のパターン転写エッチング後に幅の範囲が１〜２ｎｍ、１〜７ｎｍ又は３〜５ｎｍの構造体を得ることができた。これらの結果は現在のリソグラフパターニング法の能力を超えるものである。１つ以上の集積化操作変数の範囲としては、水素、酸素及び窒素の比の範囲が０／５０／９０００〜３００／４００／１１０００、プラズマチャンバの壁部が約８０℃にセットされ、ウエハの温度を０〜２００℃の範囲にセットすることができ、酸化膜層の厚さの範囲は０．０１〜１．０５ｎｍであり、水蒸気の部分圧の範囲は０．１０〜１．００Ｔｏｒｒであり、酸化時間の範囲は０．０２〜５０時間であり、化学変性側壁層の厚さの範囲は９．０ｎｍ以下、７．０ｎｍ以下又は５ｎｍ以下のうちの１つである。
図１Ｂは、パターン密度が１０ｎｍ未満の構造体を形成する集積化スキームを行うための別の例示の方法を説明する別のフローチャート２０を図示する。図３Ａの略図１４０を参照する工程２１では、パターン層１４６を有する基板１４８がプロセスチャンバ（図示せず）内に提供される。パターン層１４６は少なくとも１つのマンドレル１４２を含み、マンドレル１４２は、自己整合ダブルパターニングを用いて作製されたフォトレジスト、有機平坦化スピンオン材料又は窒化ケイ素を含む。基板１４８は同じプロセスチャンバを用いて作られていてもよいし、外部ソースからプロセスチャンバ内に入れられてもよい。基板１４８のパターン層１４６はシリコンマンドレル又は４窒化ケイ素（Ｓｉ３Ｎ４）であり得る。あるいは、パターン層１４６は有機誘電層（ＯＤＬ）、窒化ケイ素、レジスト又はアモルファスカーボン層（ＡＰＦ）であり得る。基板１４８はＳｉＯＮ、ＳｉＮ又はＴｉＮのストップ層を含み得る。提供される基板１４８は極端紫外線（ＥＵＶ）リソグラフ法又は自己整合ダブルパターニング（ＳＡＤＰ）を用いて作製された基板１４８であり得る。
図３Ｂの略図１６０を参照する工程２３では、パターン層１６４の上にコンフォーマルスペーサー層１７２が堆積される。コンフォーマルスペーサー層の堆積は当該技術分野で知られているため、ここでは説明を省略する。コンフォーマルスペーサー層１７２は化学気相蒸着（ＣＶＤ）法、プラズマＣＶＤ（ＰＥＣＶＤ）法、原子層堆積（ＡＬＤ）法、プラズマＡＬＤ（ＰＥＡＬＤ）法、物理的気相蒸着（ＰＶＤ）法、スパッタ法等を用いて堆積され、それに伴うプロセスは上記で図１Ａに関連して説明されている。図３Ｃの略図１８０を参照する工程２５では、シリコンエッチング化学を用いる一連のスペーサー反応性イオンエッチング（ＲＩＥ）が基板１８６の上のパターン層１８４に対して行われる。エッチング剤としては臭化水素（ＨＢｒ）、塩素（Ｃｌ２）、六フッ化硫黄（ＳＦ６）又は四フッ化炭素（ＣＦ４）を用いることができる。コンフォーマル層１８８が異方的にエッチングされて、コンフォーマル層がその上面からマンドレル１９０の上面に至るまで除去される。それに加えて、基板１８６の表面上のコンフォーマル層は基板１８６の表面と近接する。一連のスペーサーＲＩＥのステップ及びスペックは図１Ａに関連して説明したプロセスと同様であるため、ここではその説明の繰り返しを省略する。
図３Ｄの略図２００を参照する工程２７では、マンドレル２０８に用いられる材料に基づくストリッピング法を用いて、マンドレル２０８を基板２０６までエッチングする一連のマンドレル・プル・ストリップが行われ、一連のマンドレル・プル・ストリップによってキャップ層２１２及び側壁２１０を有するスペーサー２０２が生成される。一実施形態では、マンドレル２０８は有機誘電層又はアモルファスカーボン層であり、マンドレル２０８を引っ張るか又は剥がすのに（pull or strip）一連のインサイチュプラズマストリップが用いられる。別の実施形態では、マンドレル２０８は窒化ケイ素であり、マンドレル２０８のウェットベンチプル又はストリップ（wet bench pull or strip）は高温のリン酸を用いて行われる。
図３Ｅの略図２２０を参照する工程２９では、側壁２３２を所定の深さまで化学変性するために側壁２３２が化学環境に晒され、基板２３０の化学変性側壁層２２４が形成される。化学環境２３８は酸素含有又は窒素含有環境であり得る。構造体２２２の側壁２３２を所定の深さｄまで化学変性するために側壁２３２が化学環境に晒され、化学環境の成分を構造体２２２の晒された表面領域に導入するとともに、第３の組成の化学変性側壁層２２８を形成することにより行われる。化学環境２３８は酸素含有環境若しくは窒素含有環境又は他のドーパント含有環境であり得る。化学環境２３８が酸素含有環境を含む場合、その酸素含有環境は酸素、一酸化炭素、二酸化炭素及び／又は二酸化窒素を含む。そうではなくて、化学環境２３８が窒素含有環境を含む場合、その窒素含有環境は窒素、アンモニア及び／又はヒドラジンを含む。ドーパント含有環境の例としては、ボラン、ジボラン、ホスフィン及びアルシンが挙げられる。
図３Ｆの略図２４０を参照する工程３１では、スペーサー２５４に近接する基板２４８の底部２５０及びキャップ層２５６が選択的に除去される。化学変性側壁層２４４を残すために、少なくとも１つのエッチングプロセスを用いて構造体２４２の内側非変性部２５８及びキャップ層２５６が選択的に除去される。少なくとも１つのエッチングプロセスはＣｘＨｙＦｚ及びアルゴンを使用するエッチングを含み得る。例えば、ＳｉＮ基板をエッチングする場合、ＣＨ３Ｆ／Ｏ２／Ａｒ又はＣＨ３Ｆ／Ｏ２／Ｈｅは酸化物に対して非常に選択的であることからそれらが用いられ得る。ＳｉＯＮ基板をエッチングする場合、ＣＯ２又は他のフッ化炭素ガス等の添加物と共にＣＨ３Ｆ／Ｏ２／Ａｒ状態のバリエーションを用いることができる。ＴｉＮ基板をエッチングする場合、Ｃｌ２ベースの化学物質を用いることができる。この工程はキャップ層２５６のブレイクスルーとしても知られている。
図３Ｇの略図２６０を参照する工程３３では、化学変性層２６６の側壁２６４を残すために、少なくとも１つのエッチングプロセスを用いてスペーサー２６２の非変性部２７０を除去するように構成された一連のスペーサー・プル・エッチングが行われる。この特定の工程は、スペーサー・プルとしても知られている。このプロセスは当業者によく知られているため、ここではその詳細な説明を省略する。
図３Ｈの略図２８０を参照する工程３５では、基板２９２の下位層２９０に化学変性側壁層２８６の一連のパターン転写エッチングが行われ、基板ストップ層２８８が残される。パターン転写エッチングによりエッチャントに直接晒された基板２９２の部分がエッチングされ、構造体２８２に保護された基板２９２の部分が残る。構造体２８２の上部におけるソリッドパターン２８４と比較して、パターン転写の間にエッチングされる構造体２８２の部分を構造体２９０の下部において別のドットパターン２９０で示す。パターン転写エッチングは当業者に知られているため、ここでは詳細には説明しない。本願発明者らは、限定されないが範囲が１〜９ｎｍの構造体の厚さ２９４を得ることができた。
工程３７では、構造体の１つ以上の目標限界寸法を得るために、選択された１つ以上の集積化操作変数が制御される。１つ以上の目標限界寸法は、構造体の幅、高さ、側壁の角度、ラインワイズラフネス又はラインエッジラフネスを含む。半導体用途に応じて、三次元限界寸法等の他の目標限界寸法を用いてもよい。上述したように、構造体の１つ以上の目標限界寸法を得るための選択された１つ以上の集積化操作変数の制御は、１つ以上の工程で、即ち、集積化スキームの工程２３、２５、２７、２９、３１、３３及び／又は３５で行われ得る。
上述したように、１つの集積化操作変数のみが、例えば酸化プロセスの間の構造体上の酸化膜の厚さのみが選択され、その後、その酸化膜の厚さが酸化工程及び最後のパターン転写エッチングを含む全ての他の工程の間に制御される。別の実施形態では、２つの集積化操作変数が、例えばＨ２、Ｏ２及びＮ２のガス比並びに処理時間の長さが集積化プロセスのための１つ以上の集積化操作変数として選択される。この場合、ガス比及び処理時間の長さは、それらの制御が適用可能な全ての工程で制御される。幅、高さ、側壁の角度、ラインワイズラフネス、ラインエッジラフネス等を含む１つ以上の目標限界寸法を得るために、集積化操作変数を任意に選択したもの又はその組み合わせを用いて関連する集積化工程を制御することができる。
一般に、集積化プロセスのための１つ以上の集積化操作変数は処理時間、プロセスチャンバ内の圧力、使用する化学物質及び／又はガス、化学物質又はガスの流量、基板の温度、プラズマ出力、バイアスパワー、化学物質又はガスの部分圧、化学物質又はガスの他の化学物質又はガスに対する比率等を含む。集積化操作変数は各工程で異なってもよい。例えば、堆積ステップとエッチングステップとでは関連する集積化操作変数が異なる。１つ以上の集積化操作変数の範囲としては、水素、酸素及び窒素の比の範囲が０／５０／９０００〜３００／４００／１１０００であり、プロセスチャンバの温度の範囲は７００〜１２００℃であり、酸化膜層の厚さの範囲は０．０１〜１．０５ｎｍであり、水蒸気の部分圧の範囲は０．１０〜１．００Ｔｏｒｒであり、酸化時間の範囲は０．０２〜５０時間であり、化学変性側壁層の厚さの範囲は９．０ｎｍ以下、７．０ｎｍ以下又は５ｎｍ以下のうちの１つである。
図４Ａは、本発明の集積化スキームにおける一ステップの間の、熱酸化の処理の経過時間の関数として、またプロセスチャンバ内の化学環境の水素、酸素及び窒素の比の関数としての、基板上のパターン層における構造体の厚さ又は幅の例示のグラフ３００である。Ｈ２／Ｏ２／Ｎ２の比が０／３５０／１００００である曲線３０４の膜厚は１分後のポイントＡ１で０．９５ｎｍ、５分後のポイントＡ２で１．０３ｎｍ、１０分後のポイントＡ３で１．０６ｎｍである。Ｈ２／Ｏ２／Ｎ２の比が１００／４００／９５００である曲線３０８の膜厚は１分後のポイントＢ１で０．８６ｎｍ、５分後のポイントＢ２で０．９４ｎｍ、１０分後のポイントＢ３で１．０８ｎｍである。Ｈ２／Ｏ２／Ｎ２の比が０／５０／１００００である曲線３１２の膜厚は１分後のポイントＣ１で０．８５ｎｍ、５分後のポイントＣ２で０．９３ｎｍ、１０分後のポイントＣ３で０．９６ｎｍである。Ｈ２／Ｏ２／Ｎ２の比が３００／２００／９５００である曲線３１６の膜厚は１分後のポイントＤ１で０．６９ｎｍ、５分後のポイントＤ２で０．８１ｎｍ、１０分後のポイントＤ３で０．９０ｎｍである。４つの曲線は、水素及び窒素に対する酸素の比率が高いほど膜厚が大きくなり、時間の長さは２０分未満であるものの、露出時間が長いほど膜厚が大きくなることを示す。図４Ａのグラフにおける酸化のトレンドは、処理時間に対する厚さの感度を示す。水素が０である曲線３０４及び３１２は、酸化処理時間の１０分目から２０分目の間における酸化膜の厚さの変化がゆっくりであり、酸化膜の厚さの目標の制御が厳格であることを示す。曲線３０８及び３１６はより高いトレンド傾斜を示し、酸化膜の厚さの制御が比較的緩い状況を示す。
図４Ｂは、本発明の集積化スキームにおける一ステップの間の水蒸気の部分圧の関数としての基板上のパターン層における構造体の酸化膜の厚さの例示のグラフ３２０である。Ｘ軸はＨ２Ｏ（水蒸気）の気圧（Ｔｏｒｒ）であり、Ｙ軸は、図１Ａの工程５又は図１Ｂの工程２９等の酸化工程の間の酸化膜の厚さである。対応する水蒸気圧の測定値の関数としての酸化膜の測定の集まりに基づけば、酸化膜の厚さと水蒸気の部分圧には直接的な（略線形の）相関関係がある。矢印３２４を参照して、水蒸気の部分圧が０．０３Ｔｏｒｒの場合には酸化膜の厚さの範囲は０．６７〜０．９３ｎｍであり、矢印３２８では、水蒸気の部分圧が０．２３Ｔｏｒｒの場合には酸化膜の厚さの範囲は０．８０〜０．９４ｎｍであり、矢印３３２では、水蒸気の部分圧が０．４８Ｔｏｒｒの場合には酸化膜の厚さの範囲は０．８８〜１．０３ｎｍであり、矢印３３６では、水蒸気の部分圧が０．９８Ｔｏｒｒの場合には酸化膜の厚さの範囲は０．９９〜１．０１ｎｍである。図４Ｂに示すトレンドは、正確な酸化膜の厚さ処理を規定するために図４Ａの温度／処理時間のトレンドと共に用いることができる酸化剤の部分圧による酸化膜の厚さの制御を示す。これらの種類のデータの相関関係が、図５〜図１１で説明する処理システムのコントローラ５５５に入力される。構造体の１つ以上の目標限界寸法を得るために、入力されたデータ及び過去のデータ（historical data）を図１Ａの工程１３又は図１Ｂの工程３７で用いて、選択された１つ以上の集積化操作変数が制御される。
図４Ｃ１は、本発明の集積化スキームの酸化工程の間の酸化時間及び基板温度の関数としての酸化膜の厚さの例示のグラフ３４０である。Ｘ軸は酸化時間（時間）である一方、Ｙ軸は酸化膜の厚さ（マイクロメートル（μｍ））である。曲線は異なる温度でのデータの値を表し、曲線３４４は１２００℃、曲線３４８は１１００℃、曲線３５２は１０００℃、曲線３５６は９２０℃の値を表す。曲線は基本的には直線であり、０．０２〜１０．０時間の範囲において酸化膜の厚さと酸化時間との直接的な相関関係を示す。図４Ｃ１のグラフにおけるトレンドは、酸化温度及び時間に応じてどれだけの酸化膜の厚さの目標を実現できたかを示す。目標とする所定の酸化膜の厚さのために、図４Ａの曲線３０４及び３１２の平坦なトレンド線が示すように、適切な酸化温度、酸化剤の部分圧及び時間を定義して酸化膜の厚さの精度を最適化することができる。
図４Ｃ２は、本発明の集積化スキームの一工程の間の酸化時間及び基板温度の関数としての酸化膜の厚さの別の例示のグラフ３６０である。Ｘ軸は酸化時間（時間）である一方、Ｙ軸は酸化膜の厚さ（マイクロメートル（μｍ））である。曲線は異なる温度でのデータの値を表し、曲線３６４は１２００℃、曲線３６８は１１００℃、曲線３７２は１０００℃、曲線３７６は９００℃、曲線３８０は８００℃、曲線３８４は７００℃の値を表す。曲線は基本的には直線であり、０．２〜１００．０時間の範囲において酸化膜の厚さと酸化時間との直接的な相関関係を示す。異なる種類の半導体用途のために、本発明の集積化スキームの様々な工程を制御するのに用いられるコントローラに保存されるデータに図４Ｃ１及び図４Ｃ２からのデータの関係が統合される。これらの種類のデータの相関関係が、図５〜図１１で説明する処理システムのコントローラ５５５に入力される。構造体の１つ以上の目標限界寸法を得るために、入力されたデータ及び過去のデータ（historical data）を図１Ａの工程１３又は図１Ｂの工程３７で用いて、選択された１つ以上の集積化操作変数が制御される。
図４Ｄは、本発明の集積化スキームにおけるマンドレル・プル工程の間の処理の相対時間に対する発光分光分析（ＯＥＳ）信号の強度の例示のグラフ４００を含む。Ｘ軸は集積化スキームの開始からの相対時間を示すのに対して、Ｙ軸は図１Ａの工程９又は図１Ｂの工程３３等のマンドレル・プル工程のためのＯＥＳの強度の測定値を示す。曲線４０４はテストＩの場合の相対時間及びＯＥＳ測定値に対応する。テストＩでは変性層の限界寸法は８．０ｎｍであり、変性層の高さは５０ｎｍであり、酸化膜への凹み（recess into oxide）は１５．０ｎｍであり、ポイントＡはＯＥＳ測定値の低測定値から高測定値への遷移である。曲線４０８はテストＩＩの場合の相対時間及びＯＥＳ測定値に対応する。テストＩＩでは変性層の限界寸法は９．５ｎｍであり、変性層の高さは６６ｎｍであり、酸化膜への凹みは１５．０ｎｍであり、ポイントＢはＯＥＳ測定値の低測定値から高測定値への遷移である。曲線４１２はテストＩＩＩの場合の相対時間及びＯＥＳ測定値に対応する。テストＩＩＩでは変性層の限界寸法は１０．８ｎｍであり、変性層の高さは７８ｎｍであり、酸化膜への凹みは６．２ｎｍであり、ポイントＣはＯＥＳ測定値の低測定値から高測定値への遷移である。曲線４１６はテストＩＶの場合の相対時間及びＯＥＳ測定値に対応する。テストＩＶでは変性層の限界寸法は８．０ｎｍであり、変性層の高さは８７ｎｍであり、酸化膜への凹みは６．６ｎｍであり、ポイントＤはＯＥＳ測定値の低測定値から高測定値への遷移である。
別の実施形態では、エッチングステップの完了がＯＥＳ測定値の低強度から高強度への遷移によって示され得る。テストＩ及びＩＩでは共に１０秒のブレイクスルー工程（10-second breakthrough operation）が用いられ、テストＩでは８５秒のマンドレル・プル工程（85-second mandrel-pull operation）が用いられ、試験ＩＩでは５０秒のマンドレル・プル工程が用いられた。テストＩＩＩ及びＩＶでは共に５秒のブレイクスルー工程が用いられたが、テストＩＩＩでは６０秒のマンドレル・プル工程が用いられ、テストＩＶでは低減ピークツーピーク電圧マンドレル・プル工程が用いられた。テストＩ及びＩＩでは変性層の高さの維持及び酸化膜への凹みが良好であった。テストＩＶでは変性層高さの改善が示されたが、ラインワイズラフネス及びラインエッジラフネスの改善は示されなかった。上述したように、これらの種類のデータの相関関係が、図５〜図１１で説明する処理システムのコントローラ５５５に入力される。変性層の限界寸法、層の高さ、酸化膜への凹み、ラインワイズラフネス及び／又はラインエッジラフネスといった構造体の１つ以上の目標限界寸法を得るために、入力されたデータ及び過去のデータを図１Ａの工程１３又は図１Ｂの工程３７で用いて、選択された１つ以上の集積化操作変数が制御される。
上述した、サブ１０ｎｍパターニングを実現するために材料プロセシングを行うための方法のうちの１つ以上は、後で説明する図５〜図１１に記載のもの等の処理システムを利用して行ってもよい。しかしながら、説明した方法の範囲はこの説明した例示のものに限定されない。より高い密度を得るために材料プロセシングを行うための他の方法も用いることができる。
一実施形態によれば、上記の処理条件を行うように構成されたプラズマ処理システム５００を図５に示す。プラズマ処理システム５００はプラズマ処理チャンバ５１０、処理すべき基板５２５が取り付けられる基板ホルダー５２０及び真空ポンプシステム５５０を含む。基板５２５は半導体基板、ウエハ、フラットパネルディスプレイ又は液晶ディスプレイであり得る。プラズマ処理チャンバ５１０は、基板５２５の表面の近傍のプラズマ処理領域５４５においてプラズマの生成を促進するにように構成することができる。ガス分配システム５４０を通じてイオン化ガス又はプロセスガスの混合物が導入される。所定のプロセスガスの流れのために、真空ポンプシステム５５０を用いて処理圧が調整される。所定の材料プロセスに固有の材料を作るために及び／又は基板５２５の露出面から材料を除去するのにプラズマを用いることができる。プラズマ処理システム５００は、２００ｍｍ基板、３００ｍｍ基板又はそれ以上の基板等の任意の所望の大きさの基板を処理するように構成することができる。
基板５２５は、機械式クランプシステム又は電気式クランプシステム（例えば静電クランプシステム）等のクランプシステム５２８を通じて基板ホルダー５２０に取り付け可能である。さらに、基板ホルダー５２０は、基板ホルダー５２０及び基板５２５の温度を調整及び／又は制御するように構成された加熱システム（図示せず）又は冷却システム（図示せず）を含むことができる。加熱システム又は冷却システムは、冷却を行う場合には基板ホルダー５２０から熱を受け取り、その熱を熱交換システム（図示せず）に伝達し、加熱を行う場合には熱交換システムから基板ホルダー５２０に熱を伝達する伝熱流体の再循環フローを含み得る。他の実施形態では、加熱抵抗素子又は熱電ヒーター／クーラー等の加熱／冷却素子を、基板ホルダー５２０のみならずプラズマ処理チャンバ５１０のチャンバ壁やプラズマ処理システム５００内の任意の他の構成要素に含めることができる。
それに加えて、基板５２５と基板ホルダー５２０との間のガスギャップ熱伝導を改善するために、背面ガス供給システム５２６を通じて基板５２５の背面に伝熱ガスを送ることができる。そのようなシステムは、基板の温度を高温又は低温に制御する必要がある場合に用いることができる。例えば、背面ガス供給システムは２区域（two-zone）ガス分配システムを含み、基板５２５の中央と端部とで独立してヘリウムのガスギャップ圧を変化させることができる。
図５に示す実施形態では、基板ホルダー５２０は電極５２２を含むことができる。電極５２２を通じて、ＲＦ電力がプラズマ処理領域５４５内の処理プラズマに連結する。例えば、任意のインピーダンス整合ネットワーク５３２を通じてＲＦ電源５３０から基板ホルダー５２０にＲＦ電力を送ることにより、基板ホルダー５２０をＲＦ電圧で電気的にバイアスさせることができる。ＲＦ電気バイアスは電子を加熱してプラズマを形成及び維持する役割を果たす。この構成では、プラズマ処理システムは反応性イオンエッチング（ＲＩＥ）反応器として動作することができ、チャンバ及び上部ガス注入電極が接地面（ground surfaces）として機能する。ＲＦバイアスの一般的な周波数の範囲は約０．１ＭＨｚ〜約１００ＭＨｚである。プラズマ処理のためのＲＦシステムは当業者によく知らている。
さらに、パルスバイアス信号コントローラ５３１を用いて、ＲＦ電圧での電極５２２の電気バイアスをパルス化してもよい。ＲＦ電源５３０から出力されるＲＦ電力は、例えばオン状態及びオフ状態の間でパルス化され得る。
あるいは、ＲＦ電力が複数の周波数で基板ホルダーの電極に印加される。さらに、インピーダンス整合ネットワーク５３２は、プラズマ処理チャンバ５１０内のプラズマへのＲＦ電力の伝達を反射電力の低減により改善できる。整合ネットワークのトポロジー（例えば、Ｌ型、π型、Ｔ型等）及び自動制御方法は当業者によく知られている。
ガス分配システム５４０はプロセスガスの混合物を導入するためのシャワーヘッドデザインを含み得る。あるいは、ガス分配システム５４０はプロセスガスの混合物を導入するとともに基板５２５の上へのプロセスガスの混合物の分配を調整するためのマルチゾーンシャワーヘッドデザインを含み得る。例えば、マルチゾーンシャワーヘッドデザインは、基板５２５の上の略中央領域へのプロセスガスの流れ又は組成の量に対して、基板５２５の上の略周辺領域へのプロセスガスの流れ又は組成を調整する。
真空ポンプシステム５５０は、最大で毎秒約５０００リットル（以上）のポンプ速度が可能なターボ分子真空ポンプ（ＴＭＰ）と、チャンバ圧を調整するためのゲートバルブとを含むことができる。ドライプラズマエッチングのために用いられる従来のプラズマ処理装置では、毎秒１０００〜３０００リットルのＴＭＰを用いることができる。ＴＭＰは通常約５０ｍＴｏｒｒ未満の低圧処理に有用である。高圧処理（即ち、約１００ｍＴｏｒｒよりも高い）にはメカニカルブースターポンプ及びドライ粗引きポンプを用いることができる。さらに、チャンバ圧をモニタリングするための装置（図示せず）をプラズマ処理チャンバ５１０に連結することができる。
コントローラ５５５はマイクロプロセッサと、メモリと、プラズマ処理システム５００への入力を伝達及び作動させることに加えて、プラズマ処理システム５００からの出力をモニタリングするのに十分な制御電圧を生成可能なデジタルＩ／Ｏポートとを含む。さらに、コントローラ５５５は、ＲＦ電源５３０、パルスバイアス信号コントローラ５３１、インピーダンス整合ネットワーク５３２、ガス分配システム５４０、真空ポンプシステム５５０に加えて基板加熱／冷却システム（図示せず）、背面ガス供給システム５２６及び／又は静電クランプシステム５２８に連結して、それらと情報のやり取りを行うことができる。例えは、プラズマエッチング処理等のプラズマ援用プロセスを基板５２５に対して行うために、メモリに記憶したプログラムを用いてプロセスレシピに従ってプラズマ処理システム５００の上述の構成要素への入力を作動させることができる。
コントローラ５５５はプラズマ処理システム５００に対して近くに（locally）位置していてもよいし、プラズマ処理システム５００に対して離れて位置していてもよい。例えば、コントローラ５５５は、直接接続、イントラネット及び／又はインターネットを用いてプラズマ処理システム５００とデータのやりとりを行うことができる。コントローラ５５５は、例えば顧客サイト（即ち、装置メーカー等）におけるイントラネットに連結することもできるし、ベンダーサイト（即ち、機器製造業者）においてイントラネットに連結することもできる。あるいは又はそれに加えて、コントローラ５５５はインターネットに連結することができる。さらに、別のコンピュータ（即ち、コントローラ、サーバー等）がデータのやりとりを行うために直接接続、イントラネット及び／又はインターネットを通じてコントローラ５５５にアクセスすることができる。
図６に示す実施形態において、プラズマ処理システム６００は図５の実施形態と同様であり得るが、図５を参照して説明した構成要素に加えて、潜在的にプラズマ密度を高めるために及び／又はプラズマ処理の均一性を向上させるために固定式の又は機械若しくは電気回転式の磁界システム６６０をさらに含むことができる。さらに、コントローラ５５５を磁界システム６６０に連結して、回転速度及び磁界強度を調整することができる。回転磁界の設計及び実施は当業者によく知られている。
図７に示す実施形態において、プラズマ処理システム７００は図５又は図６の実施形態と同様であり得るが、任意のインピーダンス整合ネットワーク７７４を通じてＲＦ電源７７２からＲＦ電力が連結可能な上部電極７７０をさらに含むことができる。上部電極にＲＦ電力を印加するための周波数の範囲は約０．１ＭＨｚ〜約２００ＭＨｚであり得る。それに加えて、下部電極に電力を印加するための周波数の範囲は約０．１ＭＨｚ〜約１００ＭＨｚであり得る。さらに、上部電極７７０へのＲＦ電力の印加を制御するために、コントローラ５５５はＲＦ電源７７２及びインピーダンス整合ネットワーク７７４に連結されている。上部電極のデザイン及び実施は当業者によく知られている。上部電極７７０及びガス分配システム５４０は、図示のように同じチャンバアセンブリ内に設計することができる。あるいは、上部電極７７０は、基板５２５の上のプラズマに連結されるＲＦ電力分布を調整するためにマルチゾーン電極デザインを含み得る。例えば、上部電極７７０は中央電極及び端部電極に区分化されてもよい。
図８に示す実施形態において、プラズマ処理システム８００は図７の実施形態と同様であり得るが、基板５２５に対向する上部電極７７０に連結される直流（ＤＣ）電源８９０をさらに含み得る。上部電極７７０は電極板を含み得る。電極板はシリコン含有電極板を含み得る。さらに、電極板はドープシリコン電極板を含み得る。ＤＣ電源８９０は可変ＤＣ電源を含み得る。それに加えて、ＤＣ電源８９０はバイポーラＤＣ電源を含み得る。ＤＣ電源８９０は、ＤＣ電源８９０の極性、電流、電圧又はオン／オフ状態を観察すること、調整すること又は制御することのうちの少なくとも１つを行うように構成されたシステムをさらに含み得る。プラズマが形成されると、ＤＣ電源８９０は弾道電子ビームの形成を促進する。電子フィルター（図示せず）を用いてＲＦ電力をＤＣ電源８９０から分離してもよい。
例えば、ＤＣ電源８９０により上部電極７７０に印加されるＤＣ電圧の範囲は約−２０００ボルト（Ｖ）〜約１０００Ｖであり得る。ＤＣ電圧の絶対値は約１００Ｖ以上であることが望ましく、ＤＣ電圧の絶対値は約５００Ｖ以上であることがさらに望ましい。それに加えて、ＤＣ電圧が負の極性を有することが望ましい。さらに、ＤＣ電圧は、上部電極７７０の表面で生成される自己バイアス電圧よりも絶対値が大きい負の電圧であることが望ましい。基板ホルダー５２０に対向する上部電極７７０の表面はシリコン含有材料で構成され得る。
図９に示す実施形態において、プラズマ処理システム９００は図５及び図６の実施形態と同様であり得るが、任意のインピーダンス整合ネットワーク９８４を通じてＲＦ電源９８２を介してＲＦ電力が連結する誘導コイル９８０をさらに含み得る。ＲＦ電力は誘電体窓（図示せず）を通じて誘導コイル９８０からプラズマ処理領域５４５に誘導連結される。誘導コイル９８０にＲＦ電力を印加するための周波数の範囲は約１０ＭＨｚ〜約１００ＭＨｚであり得る。同様に、チャック電極に電力を印加するための周波数の範囲は約０．１ＭＨｚ〜約１００ＭＨｚであり得る。それに加えて、スロット付きファラデイシールド（図示せず）を用いて誘導コイル９８０とプラズマ処理領域５４５内のプラズマとの容量連結を低減することができる。さらに、誘導コイル９８０への電力の印加を制御するために、コントローラ５５５をＲＦ電源９８２及びインピーダンス整合ネットワーク９８４に連結することができる。
図１０に示すように、代替的な実施形態において、プラズマ処理システム１０００は図９の実施形態と同様であり得るが、誘導コイル１０８０をさらに含み得る。誘導コイル１０８０は、トランス結合プラズマ（ＴＣＰ）反応器のように、上からプラズマ処理領域５４５と連通した「スパイラル」コイル又は「パンケーキ」コイルである。誘導結合プラズマ（ＩＣＰ）源又はトランス結合プラズマ（ＴＣＰ）源の設計及び実施は当業者によく知られている。
あるいは、電子サイクロトロン共鳴（ＥＣＲ）を用いてプラズマを形成することができる。さらに別の実施形態では、プラズマはヘリコン波を発射することで形成される。さらに別の実施形態では、プラズマは伝搬表面波から形成される。上記の各プラズマ源は当業者によく知られている。
図１１に示す実施形態において、プラズマ処理システム１１００は図５の実施形態と同様であり得るが、表面波プラズマ（ＳＷＰ）源１１３０をさらに含み得る。ＳＷＰ源１１３０は、電力連結システム１１９０を介してマイクロ波電力が連結されるラジアルラインスロットアンテナ（ＲＬＳＡ）等のスロットアンテナを含み得る。
ここで図１２を参照して、一実施形態に係るＳＷＰ源１２３０の概略図を示す。ＳＷＰ源１２３０は電磁（ＥＭ）波放射部（launcher）１２３２を含む。ＥＭ波放射部１２３２は、プラズマの近傍で、ＥＭ波放射部１２３２のプラズマ表面１２６０上で表面波を生成することにより、所望のＥＭ波モードのＥＭエネルギーをプラズマに結合するように構成されている。さらに、ＳＷＰ源１２３０はＥＭ波放射部１２３２に結合されるとともに、プラズマを形成するためにＥＭ波放射部１２３２にＥＭエネルギーを提供するように構成された電力連結システム１２９０を含む。
ＥＭ波放射部１２３２は、プラズマ処理領域５４５（図１１参照）内にマイクロ波電力を放射するように構成されたマイクロ波放射部を含む。ＥＭ波放射部１２３２は、同軸フィード１２３８を通じて電力連結システム１２９０に連結されている。マイクロ波エネルギーは同軸フィード１２３８を通って移送される。電力連結システム１２９０は、２．４５ＧＨｚマイクロ波電源等のマイクロ波源１２９２を含む。マイクロ波源１２９２によって生成されるマイクロ波エネルギーは導波路１２９４を通って、反射によってマイクロ波源１２９２へと戻されるマイクロ波エネルギーを吸収するためのアイソレータ１２９６に導かれる。その後、マイクロ波エネルギーは、同軸変換器１２９８を通じて同軸ＴＥＭ（transverse electromagnetic）モードに変換される。
インピーダンスの整合及び電力伝送の改善ためにチューナーを用いてもよい。マイクロ波エネルギーは同軸フィード１２３８を通じてＥＭ波放射部１２３２に連結されている。同軸フィード１２３８内のＴＥＭモードからＴＭ（transverse magnetic）モードへと別のモード変化が起こる。同軸フィード１２３８及びＥＭ波放射部１２３２の設計に関するさらなる詳細は、「エッチング、アッシング及びフィルム形成のためのプラズマ処理装置」と題する特許文献１に記載されている。特許文献１の内容は参照により本願に全体的に組み込まれる。
ここで図１３Ａ及び図１３Ｂを参照して、一実施形態に係るＥＭ波放射部１３２２の概略断面図及び底面図をそれぞれ示す。ＥＭ波放射部１３３２は、内側導体１３４０、外側導体１３４２及び空隙等の絶縁体１３４１を有する同軸フィード１３３８と、図１３Ａに示すように内側導体１３４０及び外側導体１３４２の間に結合された複数のスロット１３４８を有するスロットアンテナ１３４６とを含む。複数のスロット１３４８は、スロットアンテナ１３４６の上の第１の領域からスロットアンテナ１３４６の下の第２の領域にＥＭエネルギーを連結できるようにする。ＥＭ波放射部１３３２のプラズマ面１３６０の近傍でプラズマが形成される。ＥＭ波放射部１３３２は遅波板１３４４及び共振器板１３５０をさらに含み得る。
スロット１３４８の数、形状、サイズ及び分布の全ては、プラズマ処理領域５４５（図１１参照）において形成されるプラズマの空間均一性に寄与し得る要因である。そのため、スロットアンテナ１３４６の設計を用いて、プラズマ処理領域５４５（図１１参照）内のプラズマの空間均一性を制御してもよい。
図１３Ａに示すように、ＥＭ波放射部１３３２は、ＥＭ波放射部１３３２の温度制御のための温度制御流体が流れるように構成された流体流路１３５６を含み得る。図示していないが、ＥＭ波放射部１３３２はさらに、プラズマ面１３６０を通じてプラズマにプロセスガスを導入するように構成され得る。図示していないが、プロセスチャンバにプロセスガスを導入するために、図１１のガス分配システム（５４０）等のガス分配システムをＥＭ波放射部１３３２及び／又はチャンバ壁部１３５２に連結してもよい。
図１３Ａを参照して、ＥＭ波放射部１３３２はプラズマ処理システムの上側チャンバ部に連結され得る。密閉装置１３５４を用いて、上側チャンバ壁部１３５２とＥＭ波放射部１３３２との間に真空シールを形成することができる。密閉装置１３５４はエラストマーＯリングを含むことができるが、他の既知の密閉機構を用いてもよい。
一般に、同軸フィード１３３８の内側導体１３４０及び外側導体１３４２は金属等の導電性材料を含むのに対して、遅波板１３４４及び共振器板１３５０は誘電材料を含む。後者において、遅波板１３４４及び共振器板１３５０は同じ材料を含むことが好ましいが、異なる材料を用いてもよい。遅波板１３４４の製造のために選択される材料は、対応する自由空間波長に対する伝搬電磁（ＥＭ）波の波長が低減されるように選択され、遅波板１３４４及び共振器板１３５０の寸法は、プラズマ処理領域５４５（図１１参照）内にＥＭエネルギーを放射するのに効果的な定在波の形成が確かなものになるように選択される。
遅波板１３４４及び共振器板１３５０は、石英（二酸化ケイ素）等のシリコン含有材料又は高誘電率（ｈｉｇｈ−ｋ）材料を含む誘電材料から作製することができる。例えば、ｈｉｇｈ−ｋ材料の誘電率は４より大きくてもよい。具体的には、エッチング処理用途のためにプラズマ処理システムを用いる場合、エッチング処理との互換性から石英が選択されることが多い。
例えば、ｈｉｇｈ−ｋ材料は固有結晶シリコン、アルミナセラミック、窒化アルミニウム及びサファイアを含み得る。しかしながら、他のｈｉｇｈ−ｋ材料を用いてもよい。さらに、特定のプロセスのパラメータに従って特定のｈｉｇｈ−ｋ材料を選択してもよい。例えば、固有結晶シリコンから共振器板１３５０が作製される場合、プラズマ周波数は４５℃で２．４５ＧＨｚを越える。従って、低温プロセス（即ち４５℃未満）には固有結晶シリコンが適している。高温プロセスの場合、共振器板１３５０はアルミナ（Ａｌ２Ｏ３）又はサファイアから作製できる。
上述したように、ＳＷＰ源の実用的な実施にとって、プラズマの均一性及びプラズマの安定性は課題であり得る。後者の場合、共振器板とプラズマとの界面、即ちプラズマ面１３６０における定在波は、プラズマパラメータの遷移に伴ってモードジャンプし易い。
図１３Ａ及び図１３Ｂに示すように、一実施形態によれば、ＥＭ波放射部１３３２は、プラズマ面１３６０に形成された第１の凹部構成（recess configuration）１３６２と、プラズマ面１３６０に形成された任意の第２の凹部構成１３６４とを有するように作製され得る。
第１の凹部構成１３６２は第１の複数の凹部を含み得る。第１の凹部構成１３６２の各凹部はプラズマ面１３６０内に形成された固有のへこみ又は窪みを含み得る。例えば、第１の凹部構成１３６２の凹部は円筒形状、円錐形状、円錐台形状、球形状、非球形状、矩形状、ピラミッド形状又は任意の形状を含み得る。第１の凹部構成１３６２は、第１のサイズ（例えば、緯度寸法（又は幅）及び／又は経度寸法（又は深さ））により特徴付けられる凹部を含み得る。
第２の凹部構成１３６４は複数の凹部を含み得る。第２の凹部構成１３６４の各凹部はプラズマ面１３６０内に形成された固有のへこみ又は窪みを含み得る。例えば、第２の凹部構成１３６４の凹部は円筒形状、円錐形状、円錐台形状、球形状、非球形状、矩形状、ピラミッド形状又は任意の形状を含み得る。第２の凹部構成１３６４は、第２のサイズ（例えば、緯度寸法（又は幅）及び／又は経度寸法（又は深さ））により特徴付けられる凹部を含み得る。第１の凹部構成１３６２の凹部の第１のサイズは第２の凹部構成１３６４の凹部の第２のサイズと同じであってもよいし異なっていてもよい。
図１３Ａ及び図１３Ｂに示すように、共振器板１３５０は板の直径及び板の厚さを有する誘電板を含む。共振器板１３５０上のプラズマ面１３６０は平面１３６６を含み、平面１３６６内に第１の凹部構成１３６２及び第２の凹部構成１３６４が形成されている。あるいは、共振器板１３６５０は非平面形状又は任意の形状を含む。その場合、プラズマ面１３６０は非平面を含み、その非平面内に第１の凹部構成及び第２の凹部構成が形成されている（図示せず）。例えば、非平面は凹面、凸面又はその組み合わせであり得る。
共振器板１３５０内でのＥＭエネルギーの伝搬は、ＥＭエネルギーの所定の周波数のための有効波長（λ）及び共振器板１３５０のための誘電率によって特徴付けられ得る。共振器板の厚さは１／４波長の整数倍（integer number）（ｎλ／４、ただしｎは０より大きい整数）又は１／２波長の整数倍（ｍλ／２、ただしｍは０より大きい整数）であり得る。例えば、共振器板の厚さは有効波長の約半分（λ／２）であるか又は有効波長の半分よりも大きい（＞λ／２）。あるいは、共振器板の厚さは有効波長の非整数分数（non-integral fraction）であり得る（即ち、１／２又は１／４波長の整数倍ではない）。あるいは、板の厚さの範囲は約２５ｍｍ（ミリメートル）〜約４５ｍｍであり得る。
一例として、第１の凹部構成１３６２は第１の複数の円筒状凹部を含み、第１の複数の円筒状凹部のそれぞれは第１の深さ及び第１の直径により特徴付けられる。図１３Ｂに示すように、第１の凹部構成１３６２はプラズマ面１３６０の外側領域の近くに位置している。
第１の直径は１／４波長の整数倍（ｎλ／４、ただしｎは０より大きい整数）若しくは１／２波長の整数倍（ｍλ／２、ただしｍは０より大きい整数）又は有効波長の非整数分数であり得る。それに加えて、板の厚さと第１の深さとの間の第１の差は１／４波長の整数倍（ｎλ／４、ただしｎは０より大きい整数）若しくは１／２波長の整数倍（ｍλ／２、ただしｍは０より大きい整数）又は有効波長の非整数分数であり得る。例えば、第１の直径は有効波長の約半分（λ／２）であり、板の厚さと第１の深さとの間の第１の差は有効波長の約半分（λ／２）又は有効波長の約１／４（λ／４）であり得る。それに加えて、例えば、板の厚さは有効波長の約半分（λ／２）又は有効波長の半分よりも大きい（＞λ／２）。
あるいは、第１の直径の範囲は約２５ｍｍ〜約３５ｍｍであり、板の厚さと第１の深さとの間の第１の差の範囲は約１０ｍｍ〜約３５ｍｍであり得る。あるいは、第１の直径の範囲は約３０ｍｍ〜約３５ｍｍであり、第１の差の範囲は約１０ｍｍ〜約２０ｍｍであり得る。あるいは、第１の直径及び／又は第１の深さは板の厚さの分数であり得る。
第１の凹部構成１３６２において、面取り、丸み及び／又はフィレット（即ち面／コーナー半径又は斜面）を用いて、隣接する面の間で面の遷移が滑らかになるようにしてもよい。円筒状の凹部では、面半径（surface radius）は円筒側壁と凹部の底部との間の角に配置され得る。それに加えて、円筒状の凹部では、面半径は円筒側壁とプラズマ面１３６０との間の角に配置され得る。例えば、面半径の範囲は約１ｍｍ〜約３ｍｍであり得る。
別の例として、第２の凹部構成１３６４は第２の複数の円筒状の凹部を含み、第２の複数の円筒状の凹部のそれぞれは第２の深さ及び第２の直径により特徴付けられる。図１３Ｂに示すように、第２の凹部構成１３６４はプラズマ面１３６０の内側領域の近くに位置している。
第２の直径は１／４波長の整数倍（ｎλ／４、ただしｎは０より大きい整数）若しくは１／２波長の整数倍（ｍλ／２、ただしｍは０より大きい整数）又は有効波長の非整数分数であり得る。それに加えて、板の厚さと第２の深さとの間の第２の差は１／４波長の整数（ｎλ／４、ただしｎは０より大きい整数）若しくは１／２波長の整数（ｍλ／２、ただしｍは０より大きい整数）又は有効波長の非整数分数であり得る。例えば、第２の直径は有効波長の約半分（λ／２）であり、板の厚さと第２の深さとの間の第２の差は有効波長の約半分（λ／２）又は有効波長の約１／４（λ／４）であり得る。それに加えて、例えば、板の厚さは有効波長の約半分（λ／２）又は有効波長の半分よりも大きい（＞λ／２）。
あるいは、第２の直径の範囲は約２５ｍｍ〜約３５ｍｍであり、板の厚さと第２の深さとの間の第２の差の範囲は約１０ｍｍ〜約３５ｍｍであり得る。あるいは、第２の直径の範囲は約３０ｍｍ〜約３５ｍｍであり、第２の差の範囲は約１０ｍｍ〜約２０ｍｍであり得る。あるいは、第２の直径及び／又は第２の深さは板の厚さの分数であり得る。
第２の凹部構成１３６４において、面取り、丸み及び／又はフィレット（即ち面／コーナー半径又は斜面）を用いて、隣接する面の間で面の遷移が滑らかになるようにしてもよい。円筒状の凹部では、面半径は円筒側壁と凹部の底部との間の角に配置され得る。それに加えて、円筒状の凹部では、面半径は円筒側壁とプラズマ面１３６０との間の角に配置され得る。例えば、面半径の範囲は約１ｍｍ〜約３ｍｍであり得る。
再び図１３Ｂを参照して、図１３Ａに図示のＥＭ波放射部１３２２の底面図を示す。共振器板１３５０からスロットアンテナ１３４６が透けて見えるようにスロットアンテナ１３４６の複数のスロット１３４８を図示する。図１３Ｂに示すように、複数のスロット１３４８は対で配置してもよく、各対のスロットは第１のスロットを含み、第１のスロットは第２のスロットに対して直角に方向付けられている。しかしながら、複数のスロット１３４８のスロットの向きは任意である。例えば、複数のスロット１３４８のスロットの向きはプラズマの均一性及び／又はプラズマの安定性のための所定のパターンに従ったものでもよい。
第１の凹部構成１３６２は、複数のスロット１３４８の第１のスロット配列と実質的に整合している。第１の凹部構成１３６２のうちの少なくとも１つの凹部は複数のスロット１３４８のうちの１つ以上と整合しているか、部分的に整合しているか又は整合していない。第２の凹部構成１３６４は複数のスロット１３４８の第２のスロット配列と部分的に整合しているか又は整合していない。図１３Ｂに示すように、第２の凹部構成１３６４は複数のスロット１３４８の第２のスロット構成と整合していない。
その結果、第１の凹部構成１３６２及び第２の凹部構成１３６４の配列及び複数のスロット１３４８のうちの１つ以上との整合を最適化して、プラズマの均一性及び／又は安定性を制御及び／又は改善してもよい。プラズマ面１３６０及びＥＭ波放射部の設計に関するさらなる詳細は、「安定した表面波プラズマソース」と題する、２００９年９月８日出願の特許文献２に記載されている。特許文献２の内容は参照により本願に全体的に組み込まれる。
上記では、本発明の特定の実施形態のみを詳細に説明したが、当業者であれば、本発明の新規な教示及び利点から物理的に逸脱することなく実施形態に多くの変更を加えることができるのが容易に分かる。例えば、下は１〜２ｎｍで上は６〜７ｎｍの大きさのパターンフィーチャーを得るために、説明した実施形態の範囲を越えて、ＥＵＶプロセスと組み合わされるか又は組み合わされないクアッドパターニング又はオクトパターニングを集積化スキームに含めることができる。従って、そのような変更の全ては本発明の範囲に含むことを意図している。
１ フローチャート
３ 工程
５ 工程
７ 工程
９ 工程
１１ 工程
１３ 工程
２０ フローチャート
２１ 工程
２３ 工程
２７ 工程
２９ 工程
３１ 工程
３３ 工程
３５ 工程
３７ 工程
４０ 略図
４１ 構造体
４３ キャップ層
４５ パターン層
４７ 非パターン層
４９ 側壁
５１ 基板
５３ ストップ層
６０ 略図
６２ 構造体
６６ キャップ層
６８ 側壁
７０ 化学環境
７２ 基板
８０ 略図
８４ 構造体
８８ 化学変性側壁層
９２ 基板
９６ 内側非変性部

Claims (20)

  1. 集積化スキームを用いて、基板上の構造体のパターン密度を高めるための方法であって、該集積化スキームは１つ以上の集積化操作変数を有し、当該方法は、
    プロセスチャンバ内に、第１の組成のパターン層を有する基板を提供するステップであって、該パターン層は少なくとも１つの構造体を含み、該構造体の上には第２の組成のキャップ層と側壁とが形成されている、ステップと、
    前記構造体の側壁を所定の深さまで化学変性するために、化学環境に前記側壁を晒すステップであって、該化学環境の成分を前記構造体の露出表面領域に導入するとともに第３の組成の化学変性側壁層を形成することにより行われる、ステップと、
    前記化学変性側壁層を残すために、少なくとも１つのエッチングプロセスを用いて前記構造体のキャップ層と内側非変性部とを選択的に除去するステップと、
    前記少なくとも１つのエッチングプロセスで用いられる一連のエッチング剤に対する前記化学変性側壁層のエッチング耐性を変性する成分が含まれるように前記化学環境を選択するステップであって、前記第３の組成は前記第１の組成よりも前記一連のエッチング剤に対する耐性が高い、ステップと、
    前記基板の下位層に前記化学変性側壁層のパターン転写エッチングを行うステップと、
    を含み、
    前記１つ以上の集積化操作変数は、水素、酸素及び窒素の比、前記プロセスチャンバの温度、前記化学変性側壁層の厚さ、水蒸気の部分圧並びに酸化時間を含む、方法。
  2. 前記構造体の１つ以上の目標限界寸法（ＣＤ）を得るために、選択された１つ以上の集積化操作変数を制御するステップをさらに含み、該１つ以上の目標限界寸法は前記構造体の幅、高さ及び／又はラインエッジラフネスを含む、請求項１に記載の方法。
  3. 前記基板を提供するステップは、リソグラフ法、自己整合ダブルパターニング（ＳＡＤＰ）又は自己組織化（ＤＳＡ）を用いて作製された基板を提供することを含む、請求項２に記載の方法。
  4. 前記側壁を晒すステップ、前記構造体のキャップ層と内側非変性部とを選択的に除去するステップ及び前記基板の下位層に前記層のパターン転写エッチングを行うステップの全てが前記プロセスチャンバ内でインサイチュで行われる、請求項３に記載の方法。
  5. 前記プロセスチャンバは、誘導結合プラズマ（ＩＣＰ）装置、ラジアルラインスロットアンテナ（ＲＬＳＡ）装置又は電子サイクロトン共鳴（ＥＣＲ）装置を含む電源を用いて生成される高密度プラズマを用いる、請求項４に記載の方法。
  6. 前記構造体のキャップ層と内側非変性部とを選択的に除去するステップでは、四フッ化炭素、酸素及びアルゴン又は六フッ化ケイ素、酸素及びヘリウムを用いるプラズマ化学が用いられる及び／又は
    前記基板はストップ層を含み、該ストップ層は酸窒化ケイ素、窒化ケイ素又は窒化チタンを含む、請求項４に記載の方法。
  7. 前記化学環境は酸素含有環境若しくは窒素含有環境又はドーパント含有環境を含み、
    前記化学環境が酸素含有環境を含む場合、該酸素含有環境は酸素、一酸化炭素、二酸化炭素及び／又は二酸化窒素を含み、又は
    前記化学環境が窒素含有環境を含む場合、該窒素含有環境は窒素、アンモニア及び／又はヒドラジンを含み、又は
    前記化学環境がドーパント含有環境を含む場合、該ドーパント含有環境はボラン、ジボラン、ホスフィン及び／又はアリシンを含む、請求項４に記載の方法。
  8. 前記水素、酸素及び窒素の比の範囲は０／５０／９０００〜３００／４００／１１０００であり及び／又は前記プロセスチャンバの温度の範囲は７００〜１２００℃である、請求項７に記載の方法。
  9. 前記酸化膜層の厚さの範囲は０．０１〜１．０５ｎｍであり、前記水蒸気の部分圧の範囲は０．１０〜１．００Ｔｏｒｒであり及び／又は前記酸化時間の範囲は０．０２〜５０時間である、請求項７に記載の方法。
  10. 前記化学変性側壁層の厚さは９．０ｎｍ以下、７．０ｎｍ以下又は５ｎｍ以下のうちの１つである、請求項７に記載の方法。
  11. 集積化スキームを用いて、基板上の構造体のパターン密度を高めるための方法であって、該集積化スキームは１つ以上の集積化操作変数を有し、当該方法は、
    プロセスチャンバ内に、パターン層を有する基板を提供するステップであって、該パターン層は少なくとも１つのマンドレルを含み、該マンドレルは自己整合ダブルパターニングスキームを用いて作製されたフォトレジスト、有機平坦化スピンオン材料又は窒化ケイ素を含む、ステップと、
    前記パターン層の上にコンフォーマルスペーサー層を堆積するステップと、
    シリコンエッチング化学を用いて一連のスペーサー反応性イオンエッチング（ＲＩＥ）を行うステップと、
    前記マンドレルに用いられる材料に基づくストリッピング法を用いて一連のマンドレル・プル・ストリップを行うステップであって、該一連のマンドレル・プル・ストリップによって側壁及びキャップ層を有するスペーサーが形成される、ステップと、
    前記側壁を所定の深さまで化学変性するために、化学環境に前記側壁を晒すステップであって、該ステップにより化学変性側壁層が形成される、ステップと、
    前記スペーサーの近傍の前記基板の底部と、前記キャップ層とを選択的に除去するステップと、
    前記化学変性側壁層を残すために、少なくとも１つのエッチングプロセスを用いて前記スペーサーの非変性部を除去するように構成された一連のスペーサー・プル・エッチングを行うステップと、
    前記基板の下位層に前記化学変性側壁層の一連のパターン転写エッチングを行うステップと、
    を含み、
    前記１つ以上の集積化操作変数は、水素、酸素及び窒素の比、前記プロセスチャンバの温度、前記化学変性側壁層の厚さ、水蒸気の部分圧、前記酸化膜層の厚さ並びに酸化時間を含む、方法。
  12. 前記構造体の１つ以上の目標限界寸法を得るために、選択された１つ以上の集積化操作変数を制御するステップをさらに含み、該１つ以上の目標限界寸法は前記構造体の幅、高さ又はラインエッジラフネスを含む、請求項１１に記載の方法。
  13. 前記コンフォーマルスペーサー層を堆積するステップ、前記側壁を晒すステップ、前記一連のマンドレル・プル・ストリップを行うステップ、前記キャップ層を選択的に除去するステップ、前記一連のスペーサー・プル・エッチングを行うステップ及び前記基板の下位層に前記層のパターン転写エッチングを行うステップの全てが前記プロセスチャンバ内でインサイチュで行われる、請求項１２に記載の方法。
  14. 前記マンドレルに用いられる材料に基づくストリッピング法を用いて一連のマンドレル・プル・ストリップを行うステップでは、前記マンドレルが有機材料で構成されている場合はインサイチュプラズマストリップが用いられ、前記マンドレルが窒化ケイ素で構成される場合には高温のリン酸を用いるウェットストリップが用いられ、及び／又は
    前記プラズマチャンバは、誘導結合プラズマ（ＩＣＰ）装置、ラジアルラインスロットアンテナ（ＲＬＳＡ）装置又は電子サイクロトン共鳴（ＥＣＲ）装置を含む電源を用いて生成される高密度プラズマを用いる、請求項１３に記載の方法。
  15. 前記一連のスペーサーＲＩＥを行うステップは、所望のスペーサープロファイルを得るために臭化水素、酸素及びアルゴンを含む第１の組のＲＩＥ化学物質若しくは塩素、酸素及びアルゴンを含む第２の組のＲＩＥ化学物質又は第１の組のＲＩＥ化学物質及び第２の組のＲＩＥ化学物質とさらなる気体との組み合わせが用いられる、請求項１４に記載の方法。
  16. 前記マンドレルは、自己整合クアッド又はオクトパターニングスキームを用いて作製されたフォトレジスト、有機平坦化スピンオン材料又は窒化ケイ素を含む、及び／又は
    前記自己整合クアッド又はオクトパターニングスキームは極端紫外線（ＥＵＶ）リソグラフ法と組み合わされるか又は組み合わされない、請求項１４に記載の方法。
  17. 前記化学環境は酸素含有環境又は窒素含有環境を含み、
    前記酸素含有環境は酸素、一酸化炭素、二酸化炭素及び／又は二酸化窒素を含み、
    前記窒素含有環境は窒素、アンモニア及び／又はヒドラジンを含む、請求項１４に記載の方法。
  18. 前記構造体のキャップ層と内側非変性部とを選択的に除去するステップは、四フッ化炭素、酸素及びアルゴン又は六フッ化ケイ素、酸素及びヘリウムを用いるプラズマ化学を用いる及び／又は
    前記基板はストップ層を含み、該ストップ層は酸窒化ケイ素、窒化ケイ素又は窒化チタンを含む、請求項１７に記載の方法。
  19. 前記水素、酸素及び窒素の比の範囲は０／５０／９０００〜３００／４００／１１０００であり及び／又は前記プロセスチャンバの温度の範囲は７００〜１２００℃である、請求項１７に記載の方法。
  20. 前記酸化膜層の厚さの範囲は０．０１〜１．０５ｎｍであり、前記水蒸気の部分圧の範囲は０．１０〜１．００Ｔｏｒｒであり、前記酸化時間の範囲は０．０２〜５０時間であり及び／又は
    前記化学変性側壁層の厚さは９．０ｎｍ以下、７．０ｎｍ以下又は５ｎｍ以下のうちの１つである、請求項１７に記載の方法。
JP2016029701A 2015-02-20 2016-02-19 サブ１０ｎｍパターニングを実現するための材料プロセシング Pending JP2016154234A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/627,501 2015-02-20
US14/627,501 US9443731B1 (en) 2015-02-20 2015-02-20 Material processing to achieve sub-10nm patterning

Publications (1)

Publication Number Publication Date
JP2016154234A true JP2016154234A (ja) 2016-08-25

Family

ID=56693701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016029701A Pending JP2016154234A (ja) 2015-02-20 2016-02-19 サブ１０ｎｍパターニングを実現するための材料プロセシング

Country Status (4)

Country Link
US (1) US9443731B1 (ja)
JP (1) JP2016154234A (ja)
KR (1) KR20160102356A (ja)
TW (1) TWI596655B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021536680A (ja) * 2018-09-07 2021-12-27 ケーエルエー コーポレイション 制御された寸法を有する半導体ウェハフィーチャを製作するためのシステムおよび方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US9478433B1 (en) * 2015-03-30 2016-10-25 Applied Materials, Inc. Cyclic spacer etching process with improved profile control
US9972502B2 (en) * 2015-09-11 2018-05-15 Lam Research Corporation Systems and methods for performing in-situ deposition of sidewall image transfer spacers
US9601693B1 (en) 2015-09-24 2017-03-21 Lam Research Corporation Method for encapsulating a chalcogenide material
US9831099B2 (en) * 2016-02-12 2017-11-28 Tokyo Electron Limited Method and apparatus for multi-film deposition and etching in a batch processing system
US9852917B2 (en) * 2016-03-22 2017-12-26 International Business Machines Corporation Methods of fabricating semiconductor fins by double sidewall image transfer patterning through localized oxidation enhancement of sacrificial mandrel sidewalls
US10629435B2 (en) * 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
US10312102B2 (en) 2016-08-29 2019-06-04 Tokyo Electron Limited Method of quasi-atomic layer etching of silicon nitride
US10074543B2 (en) 2016-08-31 2018-09-11 Lam Research Corporation High dry etch rate materials for semiconductor patterning applications
WO2018057493A1 (en) 2016-09-21 2018-03-29 Tokyo Electron Limited Method of patterning intersecting structures
US10454029B2 (en) 2016-11-11 2019-10-22 Lam Research Corporation Method for reducing the wet etch rate of a sin film without damaging the underlying substrate
US10832908B2 (en) 2016-11-11 2020-11-10 Lam Research Corporation Self-aligned multi-patterning process flow with ALD gapfill spacer mask
US10134579B2 (en) 2016-11-14 2018-11-20 Lam Research Corporation Method for high modulus ALD SiO2 spacer
WO2018156975A1 (en) * 2017-02-23 2018-08-30 Tokyo Electron Limited Method of quasi-atomic layer etching of silicon nitride
US10446405B2 (en) 2017-02-23 2019-10-15 Tokyo Electron Limited Method of anisotropic extraction of silicon nitride mandrel for fabrication of self-aligned block structures
WO2018236358A1 (en) * 2017-06-20 2018-12-27 Intel Corporation DUAL PATTERN FORMATION ALLOWED BY ION IMPLANTATION CHARACTERISTICS DEFINED BY SPRAYING
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
KR102427648B1 (ko) 2017-11-03 2022-08-01 삼성전자주식회사 결함 검사 방법 및 결함 검사 장치
US10460994B2 (en) * 2017-11-30 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Residue-free metal gate cutting for fin-like field effect transistor
US11404275B2 (en) 2018-03-02 2022-08-02 Lam Research Corporation Selective deposition using hydrolysis
US11443953B2 (en) 2018-11-13 2022-09-13 Tokyo Electron Limited Method for forming and using stress-tuned silicon oxide films in semiconductor device patterning
CN112928165B (zh) * 2019-12-05 2024-06-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20210217614A1 (en) * 2020-01-14 2021-07-15 Tokyo Electron Limited Multiple patterning with selective mandrel formation
CN113140458B (zh) * 2020-01-17 2024-03-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204511A (ja) * 1998-01-08 1999-07-30 Kokusai Electric Co Ltd シリコン熱酸化膜の形成装置
US6063688A (en) * 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
JP2001023924A (ja) * 1999-07-09 2001-01-26 Sony Corp プラグの形成方法およびプラグ
JP2004221241A (ja) * 2003-01-14 2004-08-05 Fujitsu Ltd 半導体装置の製造方法
JP2005045220A (ja) * 2003-07-04 2005-02-17 Tokyo Electron Ltd 熱処理方法及び熱処理装置
JP2005183976A (ja) * 2003-12-19 2005-07-07 Samsung Electronics Co Ltd シリコン基板とのエッチング選択比が大きいマスク層を用いたリセスチャンネルアレイトランジスタの製造方法
JP2008042174A (ja) * 2006-08-02 2008-02-21 Hynix Semiconductor Inc マスクパターン形成方法
JP2008053706A (ja) * 2006-08-24 2008-03-06 Dongbu Hitek Co Ltd 半導体素子及びその製造方法
JP2008536297A (ja) * 2005-03-15 2008-09-04 マイクロン テクノロジー， インク． フォトリソグラフィー構造よりも狭いピッチを有するパターン
JP2010165942A (ja) * 2009-01-16 2010-07-29 Toshiba Corp 半導体装置及びその製造方法
WO2012002232A1 (ja) * 2010-06-28 2012-01-05 東京エレクトロン株式会社 プラズマ処理装置及び方法
JP2014072226A (ja) * 2012-09-27 2014-04-21 Tokyo Electron Ltd パターン形成方法
JP2015002193A (ja) * 2013-06-13 2015-01-05 キヤノン株式会社 電子デバイスの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024716A (en) 1988-01-20 1991-06-18 Canon Kabushiki Kaisha Plasma processing apparatus for etching, ashing and film-formation
JP4563729B2 (ja) 2003-09-04 2010-10-13 東京エレクトロン株式会社 プラズマ処理装置
US7910288B2 (en) 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7611980B2 (en) 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US8563229B2 (en) 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US8030218B2 (en) 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
CN101963755B (zh) * 2009-06-26 2012-12-19 罗门哈斯电子材料有限公司 自对准间隔物多重图形化方法
US8415884B2 (en) 2009-09-08 2013-04-09 Tokyo Electron Limited Stable surface wave plasma source
KR101624814B1 (ko) 2011-12-15 2016-05-26 인텔 코포레이션 단일 노광-자기 정렬된 이중, 삼중 및 사중 패터닝을 위한 방법
US8564068B2 (en) 2012-01-05 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Device and methods for small trench patterning
US8980111B2 (en) 2012-05-15 2015-03-17 Tokyo Electron Limited Sidewall image transfer method for low aspect ratio patterns
US8623770B1 (en) 2013-02-21 2014-01-07 HGST Netherlands B.V. Method for sidewall spacer line doubling using atomic layer deposition of a titanium oxide

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063688A (en) * 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
JPH11204511A (ja) * 1998-01-08 1999-07-30 Kokusai Electric Co Ltd シリコン熱酸化膜の形成装置
JP2001023924A (ja) * 1999-07-09 2001-01-26 Sony Corp プラグの形成方法およびプラグ
JP2004221241A (ja) * 2003-01-14 2004-08-05 Fujitsu Ltd 半導体装置の製造方法
JP2005045220A (ja) * 2003-07-04 2005-02-17 Tokyo Electron Ltd 熱処理方法及び熱処理装置
JP2005183976A (ja) * 2003-12-19 2005-07-07 Samsung Electronics Co Ltd シリコン基板とのエッチング選択比が大きいマスク層を用いたリセスチャンネルアレイトランジスタの製造方法
JP2008536297A (ja) * 2005-03-15 2008-09-04 マイクロン テクノロジー， インク． フォトリソグラフィー構造よりも狭いピッチを有するパターン
JP2008042174A (ja) * 2006-08-02 2008-02-21 Hynix Semiconductor Inc マスクパターン形成方法
JP2008053706A (ja) * 2006-08-24 2008-03-06 Dongbu Hitek Co Ltd 半導体素子及びその製造方法
JP2010165942A (ja) * 2009-01-16 2010-07-29 Toshiba Corp 半導体装置及びその製造方法
WO2012002232A1 (ja) * 2010-06-28 2012-01-05 東京エレクトロン株式会社 プラズマ処理装置及び方法
JP2014072226A (ja) * 2012-09-27 2014-04-21 Tokyo Electron Ltd パターン形成方法
JP2015002193A (ja) * 2013-06-13 2015-01-05 キヤノン株式会社 電子デバイスの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021536680A (ja) * 2018-09-07 2021-12-27 ケーエルエー コーポレイション 制御された寸法を有する半導体ウェハフィーチャを製作するためのシステムおよび方法
JP7232901B2 (ja) 2018-09-07 2023-03-03 ケーエルエー コーポレイション 半導体ウェハフィーチャを製作するための方法

Also Published As

Publication number Publication date
KR20160102356A (ko) 2016-08-30
US9443731B1 (en) 2016-09-13
TW201703112A (zh) 2017-01-16
TWI596655B (zh) 2017-08-21
US20160247680A1 (en) 2016-08-25

Similar Documents

Publication Publication Date Title
US9443731B1 (en) Material processing to achieve sub-10nm patterning
US9673059B2 (en) Method for increasing pattern density in self-aligned patterning integration schemes
US8808562B2 (en) Dry metal etching method
TWI524419B (zh) 具有減小的側壁間隔物薄型化之高選擇性間隔物蝕刻程序
JP6175570B2 (ja) ガスパルスを用いる深掘りシリコンエッチングのための方法
WO2011108663A1 (ja) プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
JP2016143890A5 (ja)
US20080230519A1 (en) Method and system for dry etching a metal nitride
KR102250213B1 (ko) 자가 정렬 다중 패터닝 방법들 및 시스템들에 대한 인시츄 스페이서 재성형
TWI627661B (zh) 使次解析度等級之臨界尺寸不同的圖案化方法
US20150099366A1 (en) Plasma etching method
JP4594235B2 (ja) Ａｒｃ層をエッチングする方法
US8282844B2 (en) Method for etching metal nitride with high selectivity to other materials
US20130082030A1 (en) Plasma Tuning Rods in Microwave Resonator Plasma Sources
US10260150B2 (en) Method and system for sculpting spacer sidewall mask
TWI757483B (zh) 蝕刻方法
CN114496769A (zh) 蚀刻方法
JP3172340B2 (ja) プラズマ処理装置
US20130224961A1 (en) Plasma tuning rods in microwave resonator plasma sources

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180109