CN109564875A - 基底的基于蚀刻的平坦化方法 - Google Patents

基底的基于蚀刻的平坦化方法 Download PDF

Info

Publication number
CN109564875A
CN109564875A CN201780047729.6A CN201780047729A CN109564875A CN 109564875 A CN109564875 A CN 109564875A CN 201780047729 A CN201780047729 A CN 201780047729A CN 109564875 A CN109564875 A CN 109564875A
Authority
CN
China
Prior art keywords
layer
opening
etching
etch process
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780047729.6A
Other languages
English (en)
Other versions
CN109564875B (zh
Inventor
谢里尔·佩雷拉
尼哈尔·莫汉蒂
利奥尔·胡利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN109564875A publication Critical patent/CN109564875A/zh
Application granted granted Critical
Publication of CN109564875B publication Critical patent/CN109564875B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

本文的技术提供了基于蚀刻的平面化技术。在基底上沉积初始膜。由于下层结构的区域密度不同(例如，开放区域与紧密间隔的沟槽相比)，该初始膜的沉积导致非平坦膜。执行蚀刻工艺，其使用反向滞后RIE工艺来平坦化初始膜，然后可以沉积膜材料的另一涂层，从而产生平坦表面。这样的技术可以在不使用化学机械抛光(CMP)的情况下平坦化基底。

Description

基底的基于蚀刻的平坦化方法
相关申请的交叉引用
本申请要求2016年8月11日提交的名称为“METHOD FOR ETCH-BASEDPLANARIZATION OF A SUBSTRATE”的美国临时专利申请第62/373,448号的权益，其整体通过引用并入本文。
背景技术
本公开涉及微制造，包括集成电路的微制造。
半导体制造包括各种图案化工艺，包括沉积、光刻、蚀刻、平坦化、掺杂等。当结构被生成、修改和去除时，重复这些图案化工艺。光刻和其他图案化工艺通常受益于平坦表面，以用于沉积用以在晶片上图案化和形成结构的各种膜和抗蚀剂。根据给定的制造工艺，可以将膜指定为具有特定高度和/或平坦化到特定尺寸内。
通常使用称为化学机械抛光(CMP)的工艺进行平坦化。CMP是一种使用腐蚀性化学物质和抛光垫来平坦化晶片表面的工艺，类似于湿法打磨的工作原理。CMP可以平坦化多层结构的绝缘体和导体。该平坦化可用于将更多电子器件堆叠到晶片的另一层上，或平坦化晶片以用于随后的光刻图案化。
发明内容
尽管化学机械平坦化可以在晶片上提供平坦表面，但是使用CMP存在限制和缺点。CMP通常通过在晶片上施加旋涂玻璃(SOG)然后使用腐蚀性化学物质和物理磨蚀来执行。因此，与其他微制造技术相比，CMP是非常苛刻且物理磨蚀的过程。因此，CMP不能用于微制造集成电路的许多工艺步骤。例如，CMP不能用于微制造晶体管和其他线程前段工艺结构，特别是当栅极氧化物暴露时。此外，CMP工艺运行起来非常昂贵，难以执行，并且通常降低了功能集成电路的良品率。
本文所公开的技术提供了基于干蚀刻的平坦化工艺，例如利用基于等离子体的蚀刻，以在基底上提供平坦表面以用于继续微制造。技术包括使用反向RIE(反应性离子蚀刻)滞后工艺来修改基底涂层以使涂层高度标准化，即使存在不同密度、开口宽度和结构高度的下层特征时也是如此。
一个实施方案包括平坦化基底的方法。接收具有在其上形成的微制造结构的基底。微制造结构位于基底的工作表面上。微制造结构限定在彼此之间的开口。开口具有不同的宽度，包括第一开口和第二开口。与第二开口相比，第一开口具有较小的宽度。与第一开口相比，第二开口具有较大的宽度。在基底上沉积填充材料的第一层。第一层覆盖微制造结构并填充第一开口和填充第二开口。第一层产生非平坦的顶表面，其中第一层的顶表面位置在z高度上彼此相比相差1至100纳米。第一层在第一开口上方具有与第二开口上方的z高度相比更大的z高度。
执行第一蚀刻工艺，其蚀刻第一层直到露出微制造结构的顶表面。执行第二蚀刻工艺，其蚀刻第一层，使得与蚀刻第二开口内的填充材料相比，以更快的速率蚀刻第一开口内的填充材料。执行第二蚀刻工艺直到第一层的顶表面是平坦的。在基底上沉积填充材料的第二层，得到平坦层或外涂层。
当然，为了清楚起见，已经给出了如本文所述的不同步骤的讨论顺序。通常，这些步骤可以以任何合适的顺序执行。另外，尽管本文中的不同特征、技术、配置等中的每一个可以在本公开的不同位置中讨论，但是意图是每个概念可以彼此独立地执行或者彼此组合地执行。因此，可以以许多不同的方式实现和查看本发明。
应注意，该概述部分未指定本公开或要求保护的发明的每个实施方案和/或递增的新颖方面。相反，该概述仅提供了与传统技术相比的不同实施方案和相应的新颖的点的初步讨论。对于本发明和实施方案的其他细节和/或可能的观点，读者可以参考下面进一步讨论的本发明的详细描述部分和相应的附图。
附图说明
参考结合附图考虑的以下详细描述，将更清楚地理解本发明的各种实施方案及其许多伴随的优点。附图不一定按比例绘制，而是将重点放在说明特征、原理和概念上。
图1是示例性基底区段的截面示意图，示出了根据本文公开的实施方案的工艺流程。
图2是示例性基底区段的截面示意图，示出了根据本文公开的实施方案的工艺流程。
图3是示例性基底区段的截面示意图，示出了根据本文公开的实施方案的工艺流程。
图4是示例性基底区段的截面示意图，示出了根据本文公开的实施方案的工艺流程。
图5A-5B包括示例性基底区段的放大视图，示出了根据本文公开的实施方案的工艺流程。
图6A-6B包括示例性基底区段的放大视图，示出了根据本文公开的实施方案的工艺流程。
图7A-7B包括示例性基底区段的放大视图，示出了根据本文公开的实施方案的工艺流程。
图8A-8B包括示例性基底区段的放大视图，示出了根据本文公开的实施方案的工艺流程。
具体实施方式
本文的技术提供了基于蚀刻的平坦化技术。在基底上沉积初始膜。由于下层结构的区域密度不同(例如，开放区域相比于紧密间隔的沟槽)，该初始膜的沉积导致非平坦膜。执行蚀刻工艺，其使用反向滞后RIE工艺来平坦化初始膜，然后可以沉积膜材料的另一涂层，从而产生平坦表面。
平坦化是许多微制造工艺中的重要步骤。随着半导体节点缩放的继续，准确、经济和无损的平坦化变得更加期望。作为非限制性示例，本文的平坦化技术可以帮助微制造先进节点窄间距(pitch)后段工艺(BEOL)沟槽图案化以及线程前段工艺(FEOL)器件图案化。
为了保持间距缩放，在N7和更高处的BEOL沟槽图案化需要亚36nm的间距特征。图案化这种小间距可能具有挑战性，但可以通过各种方法实现，包括自对准双重图案化(SADP)、193nm自对准四重图案化(SAQP)和定向自组装(DSA)。偶尔可以通过具有13.5nm辐射的极紫外光刻(EUV)来实现这种图案化。沟槽图案化工艺中的有用的步骤是区域选择性阻挡工艺，其中“无限”线被切割成链或线端、切口等，以形成最终所需的沟槽布局。随着间距变小，这种块图案的覆盖要求超出了光刻工具的能力，这可能阻碍BEOL中的间距缩放。
实现亚光刻阻挡的一种技术是自对准阻挡(SAB)技术，其使用多线不同的蚀刻耐性来选择性地蚀刻未覆盖区域中的仅某些结构(通过蚀刻掩模开口)。可以使用各种不同的材料来提供不同的蚀刻耐性或“颜色”。在这种图案化工艺中的一种有用的材料是旋涂金属硬掩模(MHM)，以帮助实现这种组合掩模和蚀刻选择性阻挡。用于这种硬掩模的示例材料包括TiOx、ZrOx、SnOx、HFOx、TaOx等。
包括金属氧化物在内的旋涂膜的一个挑战是跨隔离区域和密集区域(就突出结构的区域密度而言)上的平坦化。基底上的这种等密度区域差异类似于与城市地区的建筑物相互间隔较近相比，乡村地区的建筑物较少并且间隔较远。在各种集成电路中，可以存在具有相对较少结构的区域，例如未图案化区域和电源轨线区域或者其他具有相对宽的沟槽的区域。这些是“iso”区域。图1示出了这种差异。基底区段100包括位于下层105上的微制造结构107。基底区段100的区域112没有微制造结构107或具有很少的微制造结构107。这是iso区域，因为在结构之间存在相对大的距离。这样，下层105基本上未被覆盖。基底区段100的区域111具有相对多的微制造结构107。这些结构107之间的间隙尺寸相对较小。在已经是平面或平坦的基底涂层上，在另外的材料上旋涂可以产生基本上平坦的膜。然而，当在具有不同区域密度的突出结构的基底上旋涂沉积时，产生非平坦旋涂。所得到的膜在每单位面积具有许多结构的区域上或者在结构之间具有较小的开口/距离的区域通常具有更大的z高度。
通常通过旋涂沉积来沉积各种膜和基底涂层。当给定的拓扑图案或浮凸图案具有密集布置的结构区域时，该密度可以向上推动沉积材料并且操纵材料可以进入空间的质量分数。在稀疏布置或填充(populated)特征的区域中(例如，在附近没有其他特征的单线的情况下)，填充材料可以沉降到这些较大的袋中，使得在这些位置处的沉积的z高度可以近似为孤立特征的高度。这里的z高度是从下层的顶表面到填充材料(例如，旋涂涂层)的顶表面垂直测量的距离。制造的大多数基底具有某种类型的可变形貌。因此，在典型的基底中，存在具有结构的布置相对密集的区域，以及具有很少结构和线(或相对较少)的区域。当沉积膜以覆盖和/或填充这种拓扑结构时，结果通常是具有不平坦或非平面表面的膜。应注意，为了便于描述实施方案，这里的示例集中于旋涂材料。然而，本文的技术可用于所有间隙填充材料，包括旋涂、可流动、化学气相沉积(CVD)、原子层沉积(ALD)等。
本文的技术包括通过修改等离子体工艺以在回蚀期间产生反向RIE滞后效应来在这两个区域(iso和密集)之间实现零高度Δ的方法。纵横比和图案密度通常影响小于1微米的特征的蚀刻速率。通常，当蚀刻晶片时，观察到RIE滞后。当(相对)开放区域比图案化区域更快蚀刻时，发生RIE滞后。这是由小特征区域中的离子耗尽引起的。进入窄沟槽的离子被沟槽的侧壁捕获，导致离子耗尽，并且离子也被引起离子偏转的静电场偏转。传统的蚀刻工艺旨在在整个基底上实现均匀蚀刻，因此通常不希望这种滞后。然而，本文通过在蚀刻工艺期间改变压力和化学物质，改变蚀刻速率以产生反向RIE滞后，这可以在本文中用于制造具有零高度Δ的膜。
一个实施方案包括接收其上形成有微制造结构的基底。微制造结构位于基底的工作表面或上部上。例如，特征(例如线、台面、鳍片等)形成在基底的工作表面上，使得特征限定基底形貌。微制造结构限定在彼此之间的开口。开口具有不同的宽度，包括第一开口和第二开口。与第二开口相比，第一开口具有较小的宽度。与第一开口相比，第二开口具有较大的宽度。换句话说，给定的基底可以具有相对窄的沟槽的一些区域或区，而基底的其他区域具有相对宽的沟槽或开口。因此，与彼此相比，两个或更多个区域每单位面积具有不同密度的微制造结构。图1示出了一个实施例。区域111具有如下结构：与区域112中的结构之间的开口或距离相比，区域111中的所述结构彼此之间的开口或距离更小。
在基底上沉积填充材料的第一层121。第一层覆盖微制造结构107并填充第一开口和填充第二开口。这种填充材料可选自多种金属氧化物、含硅膜、碳膜等。第一层121的沉积产生非平坦的顶表面，其中第一层的顶表面位置在z高度上彼此相比相差1至100纳米。应注意，如图所示，与第二开口上方的z高度相比，第一层121在第一开口上方具有更大的z高度。换句话说，与较小密度的微制造结构的区域相比，填充材料在较大密度的微制造结构的区域中更高。
与第二开口相比，第一开口(相邻结构之间的距离)更小。因此，与较小密度的微制造结构的区域相比，第一层在较大密度的微制造结构的区域中具有更大的z高度。
执行第一蚀刻工艺，其蚀刻第一层121直到露出微制造结构107的顶表面。露出微制造结构107的顶表面可包括其中存在不同高度的结构的最高结构的顶表面，或者可包括露出所有顶表面(即使其中存在不同高度的结构)。图2示出了该第一蚀刻工艺的示例结果。应注意，尽管在密集区域(区域111)中已经将膜蚀刻到线的顶部，但是第一层121在隔离区域(区域112)中具有较低顶表面。
执行第二蚀刻工艺，其蚀刻第一层121，使得与蚀刻第二开口(区域112或iso区域)内的填充材料相比，以更快的速率蚀刻第一开口内的填充材料(区域111中的材料)。因此，具有较高密度的结构的区域具有蚀刻得更快的填充材料。执行第二蚀刻工艺直到第一层121的顶表面是平坦的。第二蚀刻工艺和第一蚀刻工艺可以在相同的蚀刻室中紧接着执行。例如，通过在接收到微制造结构107的顶表面已经露出的信号之后改变蚀刻压力和处理气体，可以转换从第一蚀刻工艺到第二蚀刻工艺的切换。
与第一蚀刻工艺所使用的室压力相比，执行第二蚀刻工艺可以包括增加蚀刻室压力。这可以包括将蚀刻室压力维持在高于30毫托。与第一蚀刻工艺相比，用于第二蚀刻工艺的工艺气体化学物质可包括增加抑制剂气体或沉积气体。因此，执行第二蚀刻工艺包括使用引起反向滞后效应蚀刻的蚀刻参数来执行反应性离子蚀刻。反向滞后蚀刻效应包括，与对于相对较大特征开口尺寸的蚀刻速率相比，对于相对较小特征开口尺寸具有较大蚀刻速率的蚀刻工艺。第一蚀刻工艺和第二蚀刻工艺之间的蚀刻参数的变化取决于被蚀刻的外涂层或层以及基底上的下层材料的类型。作为非限制性实例，用于沉积的特定填充材料可以是氧化钛。为了执行第一蚀刻工艺，蚀刻参数可包括30毫托的室压力，68sccm的氯气，8sccm的CH4和200sccm的氦气，运行约200-300秒。然后，为了执行第二蚀刻工艺，蚀刻参数可包括70毫托的室压力，68sccm的氯气，6sccm的C4F6和200sccm的氦气，运行约15-45秒。
该第二蚀刻工艺基本上逆转了来自反应性离子蚀刻的典型蚀刻滞后效应，使得高密度结构(较小开口)的区域蚀刻得更快，而开放区域蚀刻得更慢。在一些实施方案中，在开放区域(较宽的开口)中发生沉积，而从较窄的开口蚀刻材料。因此，执行第二蚀刻工艺可以包括在第一开口内蚀刻，而同时在第二开口内沉积蚀刻化学物质。与用于第一蚀刻工艺的工艺气体相比，第二蚀刻工艺可以包括改变工艺气体成分以具有更多沉积成分，使得填充材料沉积在第二开口或开放空间内。
可以执行该第二蚀刻步骤，直到第一层121的顶表面是平坦的，其中第一层的顶表面位置在z高度上彼此相比相差小于三纳米。例如，该第二蚀刻步骤的终点可以是基于时间的。图3示出了该反向RIE滞后工艺的示例结果。应注意，微制造特征107可以从第一层121稍微突出，但是第一层121仍然具有相对于其自身的平坦顶表面。
然后在基底105上沉积填充材料的第二层122。第二层122可以是与第一层相同或不同的材料。第二层122产生平坦表面，其中z高度差小于约3纳米，并且可小于1纳米。尽管可能仍然存在一些具有各种密度的区域的突出的线，但是这些特征具有距第一层的顶表面较短的高度(与距下层105的高度相比)，使得修改的等密度变化基本上不影响用于完成平坦化的第二层。图4中示出了示例性图示。注意对于该示例，层122的填充材料与层121相同。
图5-8显示了使用本文公开的技术的晶片的电子显微照片结果。图5A示出了在沉积第一层之后的基底的中心部分，而图5B示出了基底的边缘部分。在沉积该初始涂层或层之后，存在约6.6nm的z高度Δ。接下来，执行第一蚀刻工艺或主蚀刻。图6A示出了具有10nm的z高度Δ的基底的中心部分处的结果，而图6B示出了具有8nm的z高度Δ的基底的边缘部分处的结果。执行第二蚀刻工艺——反向RIE滞后蚀刻。图7A示出了具有1.3nm的z高度Δ的基底的中心部分处的结果，而图7B示出了具有0nm的z高度Δ的基底的边缘部分处的结果。然后在初始涂层平坦化之后重新涂覆基底。图8A示出了具有1.3nm的z高度Δ的基底的中心部分处的结果，而图7B示出了具有1.4nm的z高度Δ的基底的边缘部分处的结果。因此，可以在没有CMP的情况下平坦化在形貌上的旋涂涂层。
在前面的描述中，已经阐述了具体细节，例如处理系统的特定几何形状以及其中使用的各种组成和工艺的描述。然而，应该理解，本文中的技术可以在脱离这些具体细节的其他实施方案中实施，并且这些细节是出于解释而非限制的目的。已经参考附图描述了本文公开的实施方案。类似地，出于解释的目的，已经阐述了具体的数字、材料和配置以便提供透彻的理解。然而，实施方案可以在没有这些具体细节的情况下实施。具有基本相同的功能构造的组件由相同的附图标记表示，因此可以省略任何多余的描述。
已经将各种技术描述为多个独立操作以帮助理解各种实施方案。描述的顺序不应被解释为暗示这些操作必须依赖于顺序。实际上，这些操作不需要按照给出的顺序执行。所描述的操作可以以与所描述的实施方案不同的顺序执行。在另外的实施方案中，可以执行各种附加操作和/或可以省略所描述的操作。
本文使用的“基底”或“目标基底”通常是指根据本发明而被加工的物体。基底可以包括器件的任何材料部分或结构，特别是半导体或其他电子器件，并且可以是例如基础基底结构，例如半导体晶片、中间掩模或基础基底结构上或覆盖基础基底结构的层，例如薄膜。因此，基底不限于任何特定的基础结构、下层或覆盖层、图案化或未图案化，而是预期包括任何这样的层或基础结构，以及层和/或基础结构的任何组合。该描述可以参考特定类型的基底，但是这仅用于说明目的。
本领域技术人员还将理解，可以对上述技术的操作进行许多变化，同时仍实现本发明的相同目的。这些变化旨在由本公开的范围所涵盖。因此，本发明的实施方案的前述描述不旨在是限制性的。而是，在所附权利要求中给出了对本发明的实施方案的任何限制。

Claims (20)

1.一种平坦化基底的方法，所述方法包括：
接收其上形成有微制造结构的基底，所述微制造结构位于所述基底的工作表面上，所述微制造结构限定在彼此之间的开口，所述开口具有不同宽度，包括第一开口和第二开口，所述第一开口与所述第二开口相比具有较小的宽度，所述第二开口与所述第一开口相比具有较大的宽度；
在所述基底上沉积填充材料的第一层，所述第一层覆盖所述微制造结构并填充所述第一开口和填充所述第二开口，所述第一层产生非平坦的顶表面，使得所述第一层的顶表面的位置在z高度上彼此相比相差1至100纳米，所述第一层在所述第一开口上方具有与所述第二开口上方的z高度相比更大的z高度；
执行蚀刻所述第一层直到露出所述微制造结构的顶表面的第一蚀刻工艺；
执行蚀刻所述第一层的第二蚀刻工艺，使得与所述第二开口内的填充材料的蚀刻相比，以更快的速率蚀刻所述第一开口内的填充材料，执行所述第二蚀刻工艺直到所述第一层的顶表面是平坦的；以及
在所述基底上沉积填充材料的第二层。
2.根据权利要求1所述的方法，其中执行所述第二蚀刻工艺包括与所述第一蚀刻工艺相比增加蚀刻室压力。
3.根据权利要求2所述的方法，其中执行所述第二蚀刻工艺包括将蚀刻室压力维持在高于30毫托。
4.根据权利要求1所述的方法，其中执行所述第二蚀刻工艺包括在所述第一开口内蚀刻，而同时在所述第二开口内沉积蚀刻化学物质。
5.根据权利要求1所述的方法，其中执行所述第二蚀刻工艺包括，与用于所述第一蚀刻工艺的工艺气体相比，改变工艺气体组成以具有更多沉积成分，使得填充材料沉积在所述第二开口内。
6.根据权利要求1所述的方法，其中执行所述第二蚀刻工艺包括使用引起反向滞后效应蚀刻的蚀刻参数来执行反应性离子蚀刻。
7.根据权利要求6所述的方法，其中所述反向滞后效应蚀刻包括这样的蚀刻工艺：与对于相对较大特征开口尺寸的蚀刻速率相比，对于相对较小特征开口尺寸具有更大的蚀刻速率。
8.根据权利要求1所述的方法，其中执行所述第二蚀刻工艺直到所述第一层的顶表面具有小于3纳米的z高度差。
9.根据权利要求1所述的方法，其中所述第一开口包括具有限定开口的沟槽，所述限定开口小于对应于所述第二开口的开口。
10.根据权利要求1所述的方法，其中在所述基底上沉积填充材料的所述第一层包括通过旋涂沉积来沉积所述第一层；以及
其中在所述基底上沉积填充材料的所述第二层包括通过旋涂沉积来沉积填充材料的所述第二层。
11.一种平坦化基底的方法，所述方法包括：
接收其上形成有微制造结构的基底，所述微制造结构位于所述基底的工作表面上，所述微制造结构的至少一部分限定在彼此之间的开放空间，其中所述基底具有微制造结构的两个或更多个区域，所述两个或更多个区域彼此相比具有每单位面积不同密度的微制造结构；
在所述基底上沉积填充材料的第一层，所述第一层填充所述微制造结构之间的空间并覆盖所述微制造结构的至少一部分，所述第一层产生非平坦的顶表面，使得所述第一层的顶表面的位置在z高度上彼此相比相差1至100纳米，与较小密度的微制造结构的区域相比，所述第一层在较大密度的微制造结构的区域中具有更大的z高度；
执行蚀刻所述第一层直到露出所述微制造结构的顶表面的第一蚀刻工艺；
执行蚀刻所述第一层的第二蚀刻工艺，使得与具有较小密度的微制造结构的区域中的填充材料相比，以更快的速率蚀刻具有较大密度的微制造结构的区域中的填充材料，继续所述第二蚀刻直到所述第一层的顶表面是平坦的；以及
在所述基底上沉积填充材料的第二层。
12.根据权利要求11所述的方法，其中执行所述第二蚀刻工艺包括与所述第一蚀刻工艺相比增加蚀刻室压力。
13.根据权利要求12所述的方法，其中执行所述第二蚀刻工艺包括将蚀刻室压力维持在高于30毫托。
14.根据权利要求11所述的方法，其中执行所述第二蚀刻工艺包括在所述第一开口内蚀刻，而同时在所述第二开口内沉积蚀刻化学物质。
15.根据权利要求11所述的方法，其中与用于所述第一蚀刻工艺的工艺气体相比，执行所述第二蚀刻工艺包括改变工艺气体组成以具有更多沉积成分，使得材料沉积在所述第二开口内。
16.根据权利要求11所述的方法，其中执行所述第二蚀刻工艺包括利用反向滞后效应蚀刻执行反应性离子蚀刻。
17.根据权利要求16所述的方法，其中所述反向滞后效应蚀刻包括这样的蚀刻工艺：与对于相对较大特征开口尺寸的蚀刻速率相比，对于相对较小特征开口尺寸具有更大的蚀刻速率。
18.根据权利要求11所述的方法，其中执行所述第二蚀刻工艺直到所述第一层的顶表面具有小于3纳米的z高度。
19.根据权利要求11所述的方法，其中所述第一开口包括具有限定开口的沟槽，所述限定开口小于对应于所述第二开口的开口。
20.根据权利要求11所述的方法，其中在所述基底上沉积填充材料的所述第一层包括通过旋涂沉积来沉积所述第一层；以及
其中在基底上沉积填充材料的所述第二层包括通过旋涂沉积来沉积所述第二层。
CN201780047729.6A 2016-08-11 2017-08-11 基底的基于蚀刻的平坦化方法 Active CN109564875B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662373448P 2016-08-11 2016-08-11
US62/373,448 2016-08-11
PCT/US2017/046578 WO2018031926A1 (en) 2016-08-11 2017-08-11 Method for etch-based planarization of a substrate

Publications (2)

Publication Number Publication Date
CN109564875A true CN109564875A (zh) 2019-04-02
CN109564875B CN109564875B (zh) 2023-04-21

Family

ID=61160326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780047729.6A Active CN109564875B (zh) 2016-08-11 2017-08-11 基底的基于蚀刻的平坦化方法

Country Status (6)

Country Link
US (1) US9991133B2 (zh)
JP (1) JP6997921B2 (zh)
KR (1) KR102424807B1 (zh)
CN (1) CN109564875B (zh)
TW (1) TWI731143B (zh)
WO (1) WO2018031926A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854019A (zh) * 2019-11-26 2020-02-28 上海华力集成电路制造有限公司 半导体制造方法
CN113964030A (zh) * 2020-07-21 2022-01-21 中微半导体设备(上海)股份有限公司 一种半导体结构的形成方法
CN115843290A (zh) * 2020-07-09 2023-03-24 康宁股份有限公司 用于降低镜面反射率的包含具有较高标高表面与较低标高表面的低折射率基材和安置在较低标高表面上的高折射率材料的纹理化区域
US11984347B2 (en) 2020-08-18 2024-05-14 Changxin Memory Technologies, Inc. Semiconductor structure and method for forming same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163303B1 (en) 2013-03-13 2018-12-25 PlayStudios, Inc. Cash slot machine augmented with secondary currency
US10573520B2 (en) 2018-06-12 2020-02-25 International Business Machines Corporation Multiple patterning scheme integration with planarized cut patterning
TWI845699B (zh) * 2019-06-12 2024-06-21 日商東京威力科創股份有限公司 半導體裝置的平坦化
KR102684977B1 (ko) 2019-07-08 2024-07-17 삼성전자주식회사 반도체 발광소자 제조방법
US11335566B2 (en) * 2019-07-19 2022-05-17 Tokyo Electron Limited Method for planarization of spin-on and CVD-deposited organic films

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335287B1 (en) * 1999-08-13 2002-01-01 Samsung Electronics Co., Ltd. Method of forming trench isolation regions
US20020119618A1 (en) * 2001-02-28 2002-08-29 Macronix International Co., Ltd. Method for forming contacts of memory devices using an etch stop layer
US6541401B1 (en) * 2000-07-31 2003-04-01 Applied Materials, Inc. Wafer pretreatment to decrease rate of silicon dioxide deposition on silicon nitride compared to silicon substrate
US20100012622A1 (en) * 2008-06-09 2010-01-21 Board Of Regents, The University Of Texas Adaptive Nanotopography Sculpting
US8187486B1 (en) * 2007-12-13 2012-05-29 Novellus Systems, Inc. Modulating etch selectivity and etch rate of silicon nitride thin films

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2561011B2 (ja) * 1993-12-01 1996-12-04 日本電気株式会社 半導体装置の製造方法
US5928960A (en) * 1996-10-24 1999-07-27 International Business Machines Corporation Process for reducing pattern factor effects in CMP planarization
KR100268459B1 (ko) 1998-05-07 2000-10-16 윤종용 반도체 장치의 콘택 플러그 형성 방법
US6232231B1 (en) * 1998-08-31 2001-05-15 Cypress Semiconductor Corporation Planarized semiconductor interconnect topography and method for polishing a metal layer to form interconnect
JP3367490B2 (ja) 1999-11-24 2003-01-14 日本電気株式会社 半導体装置の製造方法
US6664190B2 (en) * 2001-09-14 2003-12-16 Chartered Semiconductor Manufacturing Ltd. Pre STI-CMP planarization scheme
JP2004342765A (ja) 2003-05-14 2004-12-02 Seiko Epson Corp 半導体ウェハの表面平坦化方法
US7098116B2 (en) 2004-01-08 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation method for reducing oxide thickness variations at different pattern densities
US8138093B2 (en) * 2009-08-12 2012-03-20 International Business Machines Corporation Method for forming trenches having different widths and the same depth
US8466067B2 (en) * 2009-10-05 2013-06-18 Applied Materials, Inc. Post-planarization densification
US8193094B2 (en) 2010-06-21 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Post CMP planarization by cluster ION beam etch

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335287B1 (en) * 1999-08-13 2002-01-01 Samsung Electronics Co., Ltd. Method of forming trench isolation regions
US6541401B1 (en) * 2000-07-31 2003-04-01 Applied Materials, Inc. Wafer pretreatment to decrease rate of silicon dioxide deposition on silicon nitride compared to silicon substrate
US20020119618A1 (en) * 2001-02-28 2002-08-29 Macronix International Co., Ltd. Method for forming contacts of memory devices using an etch stop layer
US8187486B1 (en) * 2007-12-13 2012-05-29 Novellus Systems, Inc. Modulating etch selectivity and etch rate of silicon nitride thin films
US20100012622A1 (en) * 2008-06-09 2010-01-21 Board Of Regents, The University Of Texas Adaptive Nanotopography Sculpting

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854019A (zh) * 2019-11-26 2020-02-28 上海华力集成电路制造有限公司 半导体制造方法
CN115843290A (zh) * 2020-07-09 2023-03-24 康宁股份有限公司 用于降低镜面反射率的包含具有较高标高表面与较低标高表面的低折射率基材和安置在较低标高表面上的高折射率材料的纹理化区域
CN113964030A (zh) * 2020-07-21 2022-01-21 中微半导体设备(上海)股份有限公司 一种半导体结构的形成方法
US11984347B2 (en) 2020-08-18 2024-05-14 Changxin Memory Technologies, Inc. Semiconductor structure and method for forming same

Also Published As

Publication number Publication date
WO2018031926A1 (en) 2018-02-15
CN109564875B (zh) 2023-04-21
JP6997921B2 (ja) 2022-01-18
TW201816848A (zh) 2018-05-01
US20180047584A1 (en) 2018-02-15
US9991133B2 (en) 2018-06-05
TWI731143B (zh) 2021-06-21
JP2019525483A (ja) 2019-09-05
KR102424807B1 (ko) 2022-07-22
KR20190029739A (ko) 2019-03-20

Similar Documents

Publication Publication Date Title
CN109564875A (zh) 基底的基于蚀刻的平坦化方法
US7531449B2 (en) Method of forming fine patterns using double patterning process
CN108369899A (zh) 形成用于亚分辨率基板图案化的蚀刻掩模的方法
CN104136994B (zh) 双硬掩模光刻工艺
US10211051B2 (en) Method of reverse tone patterning
KR101860251B1 (ko) 평탄화를 위해 기판을 패터닝하는 방법
US6774051B2 (en) Method for reducing pitch
US6780775B2 (en) Design of lithography alignment and overlay measurement marks on CMP finished damascene surface
CN108292591A (zh) 形成用于亚分辨率衬底图案化的刻蚀掩模的方法
CN109075123A (zh) 用于使用具有多种材料的层对基板进行图案化的方法
CN108122738A (zh) 半导体方法和器件
US20160049307A1 (en) Patterning method for IC fabrication using 2-D layout decomposition and synthesis techniques
US7618899B2 (en) Method of patterning a matrix into a substrate via multiple, line-and-space, sacrificial, hard mask layers
CN109817527A (zh) 制造半导体装置的方法及其结构
CN110648911B (zh) 制造半导体器件的方法
CN108780740A (zh) 使用离子处理图案化特征的技术
CN109155238A (zh) 使用具有多种材料的层对基底进行图案化的方法
CN101364533B (zh) 形成图样的方法
CN109075124A (zh) 使用具有多种材料的层对基底进行图案化的方法
CN108701587A (zh) 旋涂沉积金属氧化物的方法
US7977204B2 (en) Method of forming a fine pattern of a semiconductor device using a double patterning technique
US20090227110A1 (en) Method of Forming Mask Pattern
KR20120096903A (ko) 패턴 형성 방법 및 반도체 장치
CN110233097A (zh) 半导体器件的形成方法
US10497575B2 (en) Method for increasing trench CD in EUV patterning without increasing single line opens or roughness

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant