CN109817527A - 制造半导体装置的方法及其结构 - Google Patents

制造半导体装置的方法及其结构 Download PDF

Info

Publication number
CN109817527A
CN109817527A CN201811367420.8A CN201811367420A CN109817527A CN 109817527 A CN109817527 A CN 109817527A CN 201811367420 A CN201811367420 A CN 201811367420A CN 109817527 A CN109817527 A CN 109817527A
Authority
CN
China
Prior art keywords
layer
mandrel
line end
pattern
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811367420.8A
Other languages
English (en)
Other versions
CN109817527B (zh
Inventor
林建宏
叶朝贵
吴英豪
彭泰彦
陈志壕
田志盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109817527A publication Critical patent/CN109817527A/zh
Application granted granted Critical
Publication of CN109817527B publication Critical patent/CN109817527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例涉及制造半导体装置的方法及其结构。本发明实施例涉及一种制造半导体装置的方法，其包含：在掩模层之上形成第一心轴及第二心轴；在所述第一心轴与第二心轴之上沉积间隔件层；在所述第一心轴与所述第二心轴之间的所述间隔件层之上形成线端切割图案；在所述线端切割图案之上沉积保护层；蚀刻所述线端切割图案上的所述保护层；减小所述线端切割图案的宽度；通过所述减小的线端切割图案作为蚀刻掩模，蚀刻所述间隔件层的第一水平部分；移除所述第一心轴及所述第二心轴；及使用所述经蚀刻间隔件层及所述经蚀刻线端切割图案作为蚀刻掩模，图案化所述掩模层。

Description

制造半导体装置的方法及其结构
技术领域
本发明实施例涉及制造半导体装置的方法及其结构。
背景技术
伴随先进半导体装置的按比例缩小的当前趋势，处理技术(例如，光刻)经调适以允许具有更小尺寸及经提升的准确度的装置构件。然而，归因于可用制造技术及设备的限制，可能阻止实现所述处理性能(例如，光刻分辨率)的继续改进。已作出延长购买的制造设备的生命周期的努力，以有助于开发工艺及减小支出。随着半导体装置被制造为越来越小的大小，装置的构件间隔(即，间距)可降低到使用现存光刻设备及工艺可能无法实现之点。
发明内容
本发明的实施例涉及一种制造半导体装置的方法，其包括：在掩模层之上形成第一心轴及第二心轴；在所述第一心轴及所述第二心轴之上沉积间隔件层；在所述第一心轴与所述第二心轴之间的所述间隔件层之上，形成线端切割图案；在所述线端切割图案之上沉积保护层；蚀刻所述保护层；减小所述线端切割图案的宽度；通过所述减小的线端切割图案作为蚀刻掩模，蚀刻所述间隔件层的第一水平部分；移除所述第一心轴及所述第二心轴；及使用所述经蚀刻间隔件层及所述经蚀刻线端切割图案作为蚀刻掩模，图案化所述掩模层。
本发明的实施例涉及一种制造半导体装置的方法，其包括：图案化心轴层中的第一开口；在所述第一开口的侧壁之上且沿着所述侧壁沉积间隔件层；在所述间隔件层之上形成第一图案化掩模，其中所述第一图案化掩模包括第二开口，其暴露所述第一开口的底部部分上的所述间隔件层的一部分；在所述第二开口中沉积牺牲材料；移除所述第一图案化掩模；经由蚀刻所述牺牲材料形成线端切割图案；沉积覆盖所述线端切割图案的保护层；修整所述线端切割图案及所述保护层；图案化所述间隔件层，使得所述间隔件层的部分保留在所述心轴层的侧壁上；及通过移除所述心轴层，同时保留所述经蚀刻线端切割图案及所述图案化间隔件层，形成第二图案化掩模。
本发明的实施例涉及一种方法，其包括：在掩模层之上图案化多个心轴；在所述多个心轴的侧壁之上且沿着所述侧壁沉积间隔件层；在所述间隔件层之上形成图案化掩模，所述图案化掩模包括开口，其暴露所述多个心轴的邻近者之间的所述间隔件层的一部分；在所述图案化掩模之上在所述开口中沉积牺牲材料；移除所述图案化掩模，借此在所述间隔件层上形成线端切割图案；沉积保护层，其覆盖所述牺牲材料及所述间隔件层；修整所述保护层，同时保留由所述保护层覆盖的所述间隔件层；减小所述线端切割图案的宽度；图案化所述间隔件层以暴露所述多个心轴；移除所述多个心轴；及使用所述间隔件层的侧壁部分及所述减小线端切割图案作为蚀刻掩模，图案化所述掩模层。
附图说明
当结合附图阅读时，从以下具体实施方式最佳地理解本揭露的方面。应注意，根据业界中的标准惯例，各种构件未按比例绘制。特定地，可出于论述清楚起见而任意地增大或减小各种构件的尺寸。
根据一些实施例，图1到5、6A、6B、7A、7B、8A、8B、9A、9B、10A、10B、11A、11B、12A、12B、13A、13B、14A、14B、15A、15B及16是制造半导体装置的中间阶段的示意剖面图。
根据一些其它实施例，图17A、17B、18A、18B、19A、19B及20为制造半导体装置的中间阶段的示意剖面图。
具体实施方式
以下揭露内容提供用于实施所提供的标的物的不同构件的许多不同实施例或实例。以下描述组件以及布置的特定实例以简化本揭露内容。当然，此等组件及布置仅为实例且不意欲为限制性的。举例来说，在以下描述中，第一构件在第二构件上方或上的形成可包含第一构件及第二构件直接接触地形成的实施例，且也可包含额外构件可在第一构件与第二构件之间形成使得第一构件与第二构件可能不直接接触的实施例。另外，本揭露可在各种实例中重复附图标记及/或字母。此重复是出于简化及清楚的目的，且本身并不指示所论述的各种实施例及/或配置之间的关系。
进一步，在本文中可使用空间相对术语，例如“下方”、“以下”、“下部”、“以上”、“顶部”及类似者，以便于描述一个元件或构件相对于诸图中所说明的其它元件或构件的关系。除诸图中所描绘的定向以外，空间相对术语意欲涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词同样可相应地进行解释。
当前揭露中描述的先进的光刻工艺、方法及材料可用于诸多应用，包含鳍状场效晶体管(fin-type field effect transistor；FinFET)。举例来说，散热片可经图案化以在构件之间产生相对紧密间隔，上文的揭露内容良好地适合所述情形。此外，用于形成FinFET的散热片的间隔件可根据以上揭露处理。
本揭露是针对用于半导体装置的图案化操作。特定地，引入自对准双重图案化(self-aligned patterning；SADP)操作，其中心轴经图案化，随后沿心轴侧壁形成间隔件。心轴被移除，而间隔件被保留且被用于在心轴约一半间距处界定图案。上述图案化操作可被执行到半导体装置中的图案线路。以此方式图案化的线路可达到使用现存光刻设备难以单独实现的间距。
在本揭露内容中，例示性导线界定于间隔件的邻近侧壁之间，且图案化牺牲材料(有时被称作逆相材料)形成在图案化线路中。在形成牺牲材料之后，间隔件及牺牲材料被用于图案化下层掩模层，其继而被用于图案化掩模层以下的目标层。图案化在连续线路图案中的牺牲材料被用于界定交叉所述连续线路的阻碍部分。通过掩模层图案化的目标层可由此以小于约30nm的间隔(间距)容纳邻近的线段。此外，使用在本揭露内容中论述的原理，所揭露的图案化操作可扩展到其它先进光刻技术，例如自对准四倍图案化(self-alignedquadruple patterning；SAQP)或类似者。
根据一些例示性实施例，图1到5、6A、6B、7A、7B、8A、8B、9A、9B、10A、10B、11A、11B、12A、12B、13A、13B、14A、14B、15A、15B及16为图案化半导体装置100中的目标层102的中间阶段的示意剖面图。在一些实施例中，半导体装置100在更大晶片上被处理。各种构件(例如，有源组件、被动组件、互连结构及类似者)可形成在半导体装置100上。裸片单粒化操作可应用于晶片的切割线路区以分开晶片为单独半导体裸片或芯片，其中的至少一者包含半导体装置100。
在展示于图1中的半导体装置100的各层当中，目标层102是应在半导体装置100的完成产品中保留的一层。如后续段落中所论述，目标层102可经由待经由其它层形成及转移到其中的图案处理。
参看图1，获得或提供衬底104。衬底104可由例如硅的半导体材料，掺杂或未掺杂，或绝缘层上半导体(semiconductor-on-insulator；SOI)衬底的主动层形成。衬底104可包含：其它半导体材料，例如锗；化合物半导体，包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；合金半导体，包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或其组合。也可使用其它衬底，例如多层衬底或梯度衬底。在目标层102为FinFET的半导体衬底的一些实施例中，衬底104可省略。
膜堆叠形成在衬底104之上。在所描绘的实施例中，膜堆叠包含目标层102、抗反射涂层(anti-reflective coating；ARC)106、掩模层108、介电层110及心轴层112。
目标层102形成在衬底层104之上。在一些实施例中，目标层102为金属间介电(inter-metal dielectric；IMD)层。IMD层102可含有互连导线及通孔以为半导体装置100中的组件提供电连接。目标层102可包括电绝缘导线与通孔的介电材料。介电材料可为低k值材料，其例如具有低于3.8、低于约3.0或低于约2.5的介电常数(k值)。在替代实施例中，介电材料可为具高于3.8的介电常数的高k介电材料。导线或通孔可形成于介电材料的图案化的开口中。
在一些实施例中，目标层102由例如金属或多晶硅的导电层形成。FinFET的导电构件，例如导线通孔或栅极，可经由提出的图案化操作形成于目标层102中。导线/通孔或栅极的间距可减小，而栅极密度可被增加。
在一些实施例中，目标层102是半导体衬底。半导体衬底可由例如硅、硅锗或类似者的半导体材料形成。在一些实施例中，半导体衬底为结晶半导体衬底。半导体装置100的各种构件，例如隔离结构、源极/漏极区、鳍板构造、电介质层或触点，可经由在本揭露内容中论述的图案化操作形成。
在一些实施例中，介入层(未单独地展示)被放置于目标层102与衬底104之间。例示性介入层包含层间介电(inter-layer dielectric；ILD)层，其包括低k值介电质，且具有形成在其中的触点插头，粘着层，及蚀刻终止层。在一些实施例中，额外IMD层被形成为另一中介层。
ARC 106形成在目标层102之上。当覆盖光致抗蚀剂层经受曝光辐射时，ARC 106有助于图案化操作的曝光及聚焦性能。在一些实施例中，ARC 106从介电材料，例如SiON、碳化硅或类似者形成。在一些实施例中，ARC 106大体上不含氮，且形成自氧化物。ARC 106可使用化学气相沉积(Chemical Vapor Deposition；CVD)、物理气相沉积(Physical VaporDeposition；PVD)或类似者形成。
掩模层108形成在ARC 106之上。在一些实施例中，掩模层108为硬式掩模。掩模层108可由例如氮化钛、钛、氮化钽或钽的金属材料形成。掩模层108可由金属掺杂碳化物(例如，碳化钨)或类金属(例如，氮化硅、氮化硼或碳化硅)形成。掩模层108可使用CVD、PVD、原子层沉积(Atomic Layer Deposition；ALD)或类似者形成。在一些实施例中，掩模层108被初始地图案化，且随后目标层102通过掩模层108作为蚀刻掩模经蚀刻。因此掩模层108的图案被转移到目标层102。
介电层110形成在掩模层108之上。介电层110可由介电材料形成，例如氧化硅(例如，硼磷硅正硅酸四乙酯(borophosphosilicate tetraethylorthosilicate；BPTEOS)或未掺杂正硅酸四乙酯(tetraethylorthosilicate；TEOS)氧化物)。介电层110可使用CVD、ALD、旋涂式涂覆法或类似者形成。在一些实施例中，介电层110充当随后在介电层110之上形成的心轴或间隔件层的蚀刻终止层。
心轴层112形成在介电层110之上。第一心轴层112可由例如非晶硅、多晶硅、氮化硅、氧化硅或类似者的半导体材料形成。在一个实施例中，选择底层，例如，介电层110，以获取心轴层112与介电层110之间的高蚀刻选择比。在一些实施例中，心轴层112与其底层之间的蚀刻选择比在约2.0与约10.0之间。
光致抗蚀剂堆叠120形成在心轴层112之上。所述光致抗蚀剂堆叠120包含底部层114、中间层116及顶部层118。底部层114及顶部层118可由感光材料，例如有机材料形成，而中间层116可包括无机材料，例如氮化物、氮氧化物、氧化物或类似者。在一些实施例中，中间层116相对于顶部层118及底部层114具有高蚀刻选择比。在一些实施例中，底部层114为底部抗反射涂覆(BARC)层。光致抗蚀剂堆叠120的各层可使用旋涂式涂覆法、CVD或其它类似工艺，以毯覆形式依序沉积。在一些实施例中，光致抗蚀剂堆叠120为单层或双层结构，其中至少一个层(例如中间层116)从光致抗蚀剂堆叠120省略。在远紫外线(extremeultraviolet；EUV)光刻操作中可使用所述单层或双层配置。
仍参看图1，用于所述心轴124的图案化操作(参见图4)从顶部层118上的图案化操作开始。顶部层118被图案化为第一阶段蚀刻掩模。因此形成开口122。在一些实施例中，图案化顶部层118包含垂直于纸面延伸的经延长平行开口122。开口122的间距P1可为使用现存光刻工艺可单独实现的最小间距。在一些实施例中，开口122的间距P1大于约80nm。开口122可使用例如湿式蚀刻、干式蚀刻或其组合的蚀刻操作形成。在本发明实施例中，采用干式蚀刻以沿相对于顶部层118表面正交的方向执行非等向性蚀刻。
随后参考图2，中间层116经由以顶部层118为蚀刻掩模的蚀刻操作图案化。中间层116随后被用作用于图案化底部层114的第二阶段蚀刻掩模。类似地，如图3中所显示，底部层114被图案化且充当用于图案化心轴层112的第三阶段蚀刻掩模。
如图4中所展示，心轴层112经由以底部层114作为蚀刻掩模的蚀刻操作图案化。因此，心轴124形成在介电层110之上。在一些实施例中，当从上方查看时，心轴124中的每一者具有条带形状。已观察到，使用光致抗蚀剂堆叠120的三阶段蚀刻过程可帮助以期望的图案转移性能蚀刻心轴层112。参考图1到4，顶部层118中的开口122的间距P1可成功地经由中间层116及底部层114朝向心轴层112转移。向下延伸直到心轴层112的上表面的开口122被暴露，且心轴124的间距大体上保持为P1。
在一些实施例中，顶部层118(参见图2及3)在图案化底部层114期间被完全或部分消耗。在一些实施例中，中间层116或底部层114(参见图3及4)在图案化心轴层112期间被完全或部分消耗。在一些实施例中，在心轴124已形成之后，光致抗蚀剂堆叠120(包含底部层114、中间层116及顶部层118)的残留物被移除或剥除，例如使用灰化工艺。
在图5中，间隔件层126形成在心轴124及介电层110之上。间隔件层126可覆盖心轴124的侧壁。间隔件层126的材料被选择以在介电层110与心轴124之间具有高蚀刻选择比。举例来说，心轴124与介电层110之间的蚀刻选择比在约2.0与约8.0之间。间隔件层126可包括AlO、AlN、AlON、TaN、TiN、TiO、Si、SiO、SiN、金属、金属合金或类似者。可使用例如ALD、CVD或类似者的沉积操作形成间隔件层126。在一些实施例中，间隔件层126被保形地形成，使得间隔件层126遍及侧壁及心轴124顶表面及开口122底表面具有大体上相等的厚度。在一些实施例中，间隔件层126的侧壁之间中开口122区域界定随后形成的导线的图案。
以下描述论述在间隔件层126的经选择部分之上在开口122中形成线端切割图案148(参见图12A及12B)。初始地，牺牲材料138被沉积在线图案的选择区域。牺牲材料138随后被图案化以界定目标层102中的线端切割部分。举例来说，线端切割图案148被形成以界定线段之间未形成导电材料的区域。换句话说，通过在其间的线端切割部分，连续线路被切割为隔开的片段。
遍及图6A、6B、7A、7B、8A、8B、9A、9B、10A、10B、11A、11B、12A、12B、13A、13B、14A、14B、15A及15B，以标识“A”结尾的图式说明与图1到5相同的剖面图，而以标识“B”结束的图式说明沿具有标识“A”的各别图式的线BB截取的剖面图。举例来说，图6B说明沿图6A的线BB截取的剖面图。
参考图6A及6B，光致抗蚀剂堆叠134形成在间隔件层126之上。所述光致抗蚀剂堆叠134包含底部层128、中间层130及顶部层132。在一些实施例中，光致抗蚀剂134中的组件层的材料及配置与光致抗蚀剂120的那些材料及配置相似。底部层128及顶部层132可由例如有机材料的感光材料形成。底部层128可被沉积在心轴124之间，例如用于间隔件层126的侧壁之间的线图案的间隔。在一些实施例中，底部层128为BARC。中间层130可包括无机材料，例如氮化物、氮氧化物、氧化物或类似者。中间层130相对于顶部层132及底部层128具有较高的蚀刻选择比。光致抗蚀剂堆叠134的各层可使用旋涂式涂覆法、CVD或其它类似工艺，以毯覆形式串联沉积。
仍参考图6A及6B，用于线端切割图案148的图案化操作从顶部层132上的图案化操作开始。顶部层132被图案化为第一阶段蚀刻掩模。开口136(例如，136A、136B及136C)被形成且大体上对准间隔件层126侧壁之间的对应开口122。在一些实施例中，开口136的宽度小于间隔件层126侧壁之间的开口122的宽度。开口136可使用例如湿式蚀刻、干式蚀刻或其组合的蚀刻操作形成。在本发明实施例中，采用干式蚀刻以沿相对于顶部层132表面正交的方向执行非等向性蚀刻。展示于图6A中的开口136A及136B是对应于在图5中的不同平行开口122形成，且展示于图6B中的开口136A及136C是对应于同一开口122形成。如从其在图6A及6B中所显示的剖面图，开口136可具有环形形状或多边形形状，例如四边形形状。
随后参考图7A及7B，中间层130经由以顶部层132为蚀刻掩模的蚀刻操作图案化。中间层130随后被用作用于图案化底部层128的第二阶段蚀刻掩模。如图7A及7B中所展示，开口136延伸穿过中间层116及底部层114，且暴露间隔件层126的部分。在一些实施例中，顶部层132在图案化中间层130及底部层128期间被完全或部分消耗。
在图8A及8B中，牺牲材料138沉积于中间层130上方。牺牲材料138可填充开口136。在一些实施例中(未说明)，中间层130在沉积牺牲材料138之前被移除。可使用干式蚀刻、湿式蚀刻或其组合移除中间层130。在那个情况下，牺牲材料138被直接形成于底部层128的上表面上。
在一些实施例中，牺牲材料138包括无机材料。举例来说，牺牲材料138为无机氧化物，三氧化钛、氧化钽、氧化硅或类似者。在一些实施例中，无机材料为低温氧化物(lowtemperature oxide；LTO)。如遍及本揭露使用，术语“LTO”指以相对较低的处理温度(例如，200℃或以下)沉积的氧化物。低温沉积操作的选择可帮助保护底部层128免遭损坏。在相同蚀刻剂下，牺牲材料138相对于间隔件层126可具有足够蚀刻选择性。举例来说，相对于同一蚀刻剂，牺牲材料138的蚀刻速率对间隔件层126的蚀刻速率的比率大于约2。因此，牺牲材料138的图案化性能可经由其材料的合适选择更佳地管理。
可使用合适的操作形成牺牲材料138，例如旋涂式涂覆法、CVD、PVD、ALD或类似者。沉积操作可为保形操作，其中牺牲材料138沿开口136的侧壁及底表面装衬。在一些使用膜沉积操作的实施例中，开口136中的相对侧壁上的牺牲材料138的部分可并入为沉积厚度增加，由此填充开口136。在一些实施例中，牺牲材料138的顶部表面并非平面的。举例来说，牺牲材料138的顶部表面存在缺口139。相较于旋涂工艺，膜沉积操作(例如，CVD、PVD或ALD)允许牺牲材料138以经改良的间隙填充性能填充在开口136中。经由膜沉积操作可引入更少缺陷(例如，气泡)。
随后，在图9A及9B中，执行平坦化操作(例如，化学机械研磨(chemicalmechanical polish；CMP)、磨削、干式蚀刻或其组合)以移除在中间层130之上的牺牲材料138的过量部分。因此线端切割图案148(包含导柱148A、148B及148C)形成在底部层128中。在一些实施例中，中间层130也在平坦化操作期间被移除。在一些实施例中，底部层128的厚度也在平坦化操作期间被移除。在平坦化操作之后，底部层128被暴露，且线端切割图案148的上表面可与底部层128的上表面平行。
在图10A及10B中，使用灰化工艺移除底部层128。经由移除底部层128，开口122被再次暴露。在一些开口122的一些部分中，线端切割图案148的导柱148A、148B及148C保留且填充开口122的部分。导柱148A、148B及148C也遮蔽间隔件层126的选择部分。在一些实施例中，线端切割图案148的导柱从第一心轴124上的间隔件层126的第一侧壁部分横跨到紧接于第一心轴的第二心轴124上的间隔件层126的邻近的侧壁部分。在一些实施例中，参看图10B，线端切割图案148的导柱148A或148B的宽度W1为约40nm。
随后，如图11A及11B中所说明，保护层152被沉积于底部层128及线端切割图案148之上。保护层152可沉积于线端切割图案148的顶表面及侧壁上。在一些实施例中，保护层152覆盖间隔件层126的上表面。参考图7A及7B，形成的开口136可具有从上表面到底表面的楔形侧壁。因此，开口136中的每一者在顶部相较于在底部可具有较高宽度。因此，图案化线端切割图案148沿循开口136的宽度尺寸。在一些实施例中，经沉积保护层152用以塑形线端切割图案148的导柱轮廓，其中保护层152相较于在线端切割图案148的顶部表面周围，在线端切割图案148导柱的底部部分周围具有更高厚度。可使用等离子辅助沉积，例如PVD、CVD其它适合的操作执行不均匀厚度沉积。因而，导柱底部部分在后续蚀刻操作下可更佳地受保护。在一些实施例中，保护层152具有小于约30nm的厚度。在一些实施例中，保护层152具有在约5nm与约30nm之间的范围内的厚度。
在一些实施例中，保护层152包含介电材料，例如氮化物(例如氮化硅)或氧化物(例如氧化硅)。在一些实施例中，保护层152包含碳类材料，例如碳氮化硅、氧碳氮化硅、硼碳氮化硅，或聚合材料，例如环氧树脂、聚酰亚胺(polyimide；PI)、苯环丁烷(benzocyclobutene；BCB)、聚苯并恶唑(polybenzoxazole；PBO)。在一些实施例中，聚合物材料包含CFx类分子，其中下标x为自然数。在一些实施例中，保护层152以使用CVD、ALD或其它适合的操作以保形方式形成，所述操作使用合适的反应先质，例如基于SiCH4的气体、基于NF3的气体、基于SiCl4的气体或基于CH4的气体。在一些实施例中，保护层152的CVD操作在垂直方向相较于在水平方向具有较高沉积速率。因此，保护层152在线端切割图案148顶部以上的区域及间隔件层126以上的区域中，相较于线端切割图案148侧壁区域中具有更高厚度。在一个实施例中，采用等离子增强型化学气相沉积(plasma-enhanced CVD；PECVD)操作以形成保护层152的不均匀侧壁。归因于等离子轰击，使用等离子的侧壁沉积连同侧壁蚀刻一同执行。在一个实施例中，由于顶部相较于底部部分接收更多等离子轰击，保护层152在侧壁顶部部分处的净沉积速率小于侧壁在底部部分处的净沉积速率。因此，形成保护层152的不均匀侧壁，使得底部部分相较于顶部部分更厚。在一个实施例中，保护层152具有不均匀侧壁厚度，其从底部部分到顶部部分楔形化。因此，因为线端切割图案148的导柱在底部处相较于在顶部处具有更高宽度，由保护层152覆盖的经修改线端切割图案148具有更均一的宽度。
在图12A及12B中，线端切割图案148经修整以实现约30nm以下的经减小宽度，例如10nm。如先前所论述，使用现存光刻技术及设备获取的导柱宽度W1可达到大于约40nm的限制，且再也无法变得更薄(例如，小于30nm)。在本揭露内容中，提出通过应用修整操作，产生线端切割图案148的经减小导柱宽度。此外，保护层152可充当修整线端切割图案148导柱中的牺牲层，使得在修整期间导柱底部部分可受保护免遭破坏。如先前所论述，由于保护层152帮助塑形线端切割图案148的侧壁以使得线端切割图案148/152的组成导柱具有更均一宽度，因此线端切割图案148在蚀刻操作期间可受保护以免遭底部部分周围的破坏。在一些实施例中，间隔件层126在线端切割图案148的修整期间必然受影响。在那个情况下，在间隔件层126之上的保护层152可起到保护间隔件层126免遭蚀刻的另一功能。在一些实施例中，线端切割图案148的导柱的上表面及侧壁上的保护层152在线端切割图案148的修整期间被完全移除。在一些实施例中，使用蚀刻剂，其中保护层152与间隔件层126之间的蚀刻选择比大于约3。在一些实施例中，使用蚀刻剂，其中保护层152与间隔件层126之间的蚀刻选择比在约3与约10之间。在一些实施例中，牺牲材料138在同一蚀刻剂下具有与保护层152相对于间隔件层126的蚀刻选择比相似的蚀刻选择比。在一些实施例中，使用蚀刻剂，其中牺牲材料138与间隔件层126之间的蚀刻选择比在约3与约10之间。在间隔件层126由TiO形成的实施例中，氟类蚀刻气体，例如CF4、CH2F2或CH3F，在修整保护层152及线端切割图案148时提供足够的蚀刻选择比(例如，大于约5)，同时保持间隔件层126完好。
在一些实施例中，修整操作移除线端切割图案148的导柱的高度到间隔件层126最顶表面以下(参见图12A)。在一些实施例中，经修整线端切割图案148具有低于心轴124的顶部表面的顶部表面。线端切割图案148减小的高度H2。在一些实施例中，间隔件层126在减小的线端切割图案148之上的侧壁部分通过修整操作被暴露。在一些实施例中，修边操作移除线端切割图案148的导柱的宽度到间隔件层126最顶表面以下(参见图12B)。在一些实施例中，经修整线端切割图案148的各导柱具有楔形侧壁。线端切割图案148的导柱具有减小的宽度W2。在一些实施例中，贯穿修整操作，间隔件层126的水平部分仍然由保护层152覆盖。
在图13A及13B中，在保护层152未连同线端切割图案148的修整完全移除的情况下，在线端切割图案148的修整操作之后使用蚀刻操作移除在间隔件层126之上的水平部分上的保护层152的残余。因此间隔件层126的水平部分被暴露。在一些实施例中，蚀刻操作包含干式蚀刻、湿式蚀刻或其组合。在一些实施例中，保护层152的全面移除在蚀刻线端切割图案148的同一操作中执行，其中遍及操作利用不同蚀刻因素(例如，等离子轰击角度、脉冲式等离子源的工作循环及脉冲式RF源的工作循环)。
参看图13A，线端切割图案148具有小于高度H2的减小高度H3。在一些实施例中，完成的线端切割图案148相较于其原始高度H1减小超过约10％。在一些实施例中，线端切割图案148减少其原始高度H1的约10％到约30％。在一些实施例中，所得线端切割图案148具有小于约100nm的经减小高度H3。在一些实施例中，高度H3在约30nm与约100nm之间。在一些实施例中，高度H3在约30nm与约50nm之间。
在一些实施例中，修整操作连续移除线端切割图案148的各导柱的宽度，例如，从原始宽度W1(图10B)到减小的宽度W2(图12B)，且随后到最终宽度W3(图13B)。在一些实施例中，宽度W2大体上等于宽度W3，使得在图13B中的修整操作主要聚焦于移除间隔件层126上的保护层152。在一些实施例中，线端切割图案148的各导柱的最终宽度W3从其原始宽度W1减小约10％到约30％。在一些实施例中，线端切割图案148的各导柱的最终宽度W3从其原始宽度W1减小超过约30％。在一些实施例中，线端切割图案148的各导柱的最终宽度W3从其原始宽度W1减小约30％到约50％。在一些实施例中，线端切割图案148的所得宽度W3小于约30nm。在一些实施例中，宽度W3小于约10nm。在一些实施例中，宽度W3在约10nm与约30nm之间。在一些实施例中，宽度W3在约15nm与约30nm之间。
返回参考图12A及12B，在本发明实施例中保护层152以及线端切割图案148的修整操作可包含干式蚀刻。在一些使用干式蚀刻的实施例中，使用氟类蚀刻剂(例如，CF4)。在一些实施例中，在经混合的蚀刻剂配方中，使用其它蚀刻剂，例如氧气(O2)、氮气(N2)、氩气(Ar)或类似者。举例来说，使用等离子辅助蚀刻，可经由蚀刻操作实现等向性蚀刻。使用高压及低偏压等离子源执行等向性蚀刻以增大等离子中的中性颗粒或基团的量，而非离子颗粒的量。增加的中性颗粒帮助提供线端切割图案148侧壁上的侧面蚀刻。在此种状态下，垂直方向及水平方向的蚀刻速率可为类似的。在一些实施例中，蚀刻操作的加压例如在约40与约60毫托之间的范围内，且偏压电压小于约40伏。
在一些实施例中，横向方向(即，对向导柱148A的侧壁的方向)与垂直方向(即，对向间隔件层126平面表面的方向)之间的蚀刻比率大于约2。在一些实施例中，蚀刻操作可以非等向性方式实现。在一个实施例中，蚀刻配方经调整以在导柱148的侧壁上提供相较于其顶部部分上更高的蚀刻速率。在一个实施例中，通过控制反应气体的组成，薄膜(例如聚合物)在蚀刻过程期间作为副产品同时形成。所述膜覆盖经蚀刻导柱148的上表面防止等离子进一步从上方蚀刻导柱148，导致垂直方向的较低蚀刻速率。在一些实施例中，可使用脉冲式RF源，其中RF源的降低的工作循环减小垂直方向中的蚀刻速率。在一些实施例中，可使用脉冲式等离子源，其中较低量的离子颗粒减小垂直方向中的蚀刻速率。参考图12A及12B，环及箭头Fh指示水平蚀刻的方向，其中包围点的环Fh意谓指向纸面的水平方向，包围叉的环Fh意谓指向读者的水平方向。进一步，图12A、12B、13A及13B中展示的箭头Fv指示垂直蚀刻的方向。
在一些实施例中，基于如上文所述的等向性蚀刻的配方使用非等向性蚀刻操作。提供的经稀释的氟类气体的浓度被进一步减小，使得处理腔室中的不同位置的浓度差异更明显。气体浓度的差异导致线端切割图案148的导柱的侧壁及顶部部分上的保护层152的蚀刻速率大于间隔件层126上的保护层152的蚀刻速率。因此，保护层152的部分保留在间隔件层126水平部分的上表面上。蚀刻操作可以第一蚀刻速率对于保护层152的蚀刻侧壁执行，所述蚀刻速率大于保护层152的水平部分上的第二蚀刻速率。在一个实施例中，蚀刻操作在横向方向与垂直方向之间提供在约1与约2之间的范围内的蚀刻比率。横向方向相较于垂直方向的更高蚀刻性能有助于导柱148A的宽度缩减及保护间隔件层126。
随后，参考图14A及14B，执行蚀刻操作以移除间隔件层126的一些水平部分。间隔件层126的薄化竖直部分(标注为间隔件层127)可在蚀刻操作之后保留。在一些实施例中，间隔件层126由线端切割图案148遮蔽的一些水平部分在蚀刻操作之后保留。在蚀刻操作之后介电层110的一部分被暴露。在一些实施例中，蚀刻操作使用干式蚀刻执行，其通过例如CH4、Cl2、其组合及类似者的蚀刻剂。在干式蚀刻操作期间，其它气体，例如，氮气(N2)，可结合蚀刻剂使用。干式蚀刻操作可包含不显著移除间隔件层127或线端切割图案148的垂直部分的非等向性蚀刻。
在图15A及15B中，使用蚀刻操作移除心轴124。由于依据相对于同一蚀刻操作中蚀刻选择比，心轴124与间隔件层126所述线端切割图案148有差别，因此心轴124被移除而无需显著移除经蚀刻间隔件层127的线端切割图案148。下层介电层110在蚀刻心轴124期间充当蚀刻终止层。
在移除心轴124之后，线端切割图案148具有宽度W3。在一些采用如上文所述的SADP工艺的实施例中，宽度W3低于由光刻工艺可单独实现的临界尺寸。间隔件层127及线端切割图案148的组合限定用于掩模层108的导线图案。图16说明由间隔件层127及线端切割图案148限定的图案的平面视图。图15A说明沿图16的截面线AA截取的剖面图，而图15B说明沿图16的截面线BB截取的剖面图。在一些实施例中，除由间隔件层127及线端切割图案148限定的区域外的空间对应于随后形成的导线的图案。如图16所说明，线端切割图案148，其包含导柱148A、148B及148C，在间隔件层127中的线图案的邻近片段之间切割。在导线随后形成时，获取期望的导电线片段的线间距W3。
图17A、17B、18A、18B、19A、19B及20说明图15A及15B中的操作的后处理目标层102的一种方法的剖面图。在实施例中，目标层102为介电层，且图案化导电构件是形成在此种介电层中。首先参看图17A及17B，介电层110及掩模层108使用间隔件层127及线端切割图案148作为蚀刻掩模被循序蚀刻。因此，掩模层108接收平面视图与由间隔件层127及线端切割图案148组成的图案相同的图案。在一些实施例中，蚀刻操作包括非等向性干式蚀刻或湿式蚀刻操作。在掩模层108图案化之后，可执行湿洗以移除间隔件层127、线端切割图案148及介电层110的任何剩余部分。
随后，在图18A及18B中，掩模层108被用作蚀刻掩模以图案化目标层102中的开口140。使用蚀刻操作，其贯穿ARC 106及目标层102循序蚀刻。目标层102的剩余部分可具有与图16的间隔件127及线端切割图案148形成的图案相同的图案。用于图案化目标层102的蚀刻操作可包含干式蚀刻、湿式蚀刻或其组合。在开口140经图案化之后，可执行湿洗操作以移除掩模层108所述ARC 106的剩余部分。
在开口140在目标层102中经图案化之后，导电构件形成在目标层102的开口140中。在一些实施例中，目标层102由低介电系数材料形成，且图案化目标层102提供IMD以用于形成互连结构。如图19A及19B所说明，导线或导电通孔146形成在目标层102中。导线包含由例如铜、钨、钛或类似者形成的导电材料144。在一些实施例中，导线146包含一或多个层，例如沿开口140的侧壁及底表面的衬层142。衬层142包含TiO、TiN、TaO、TaN或类似者，且提供用于导电材料144的扩散阻障层、粘着层及/或晶种层。衬层142及导电材料144使用任何适合的工艺沉积，例如PVD、CVD、ALD及类似者。
在一些实施例中，执行平坦化工艺以移除在目标层102之上的导电材料144的过量部分。因此，导电构件形成在目标层102中。图20说明导线146的俯视图。图19A说明沿图20的截面线AA截取的剖面图，而图19B说明沿图20的截面线BB截取的剖面图。在图20中的例示性线端切割部分150对应于在图16中的线端切割图案148图案的图案。如由图20所说明，线端切割部分150切割传导线为邻近的线段。由此保持由线端切割图案150限定的约30nm或以下的线间距。
根据本发明的实施例，一种制造半导体装置的方法包含：在掩模层之上形成第一心轴及第二心轴；在所述第一心轴及所述第二心轴之上沉积间隔件层；在所述第一心轴及所述第二心轴之上沉积间隔件层；在所述第一心轴与所述第二心轴之间的所述间隔件层之上，形成线端切割图案；在所述线端切割图案之上沉积保护层；蚀刻所述线端切割图案上的所述保护层；减小所述线端切割图案的宽度；减小所述线端切割图案的宽度；通过所述减小的线端切割图案作为蚀刻掩模，蚀刻所述间隔件层的第一水平部分；移除所述第一心轴及所述第二心轴；及使用所述经蚀刻间隔件层及所述经蚀刻线端切割图案作为蚀刻掩模，图案化所述掩模层。
根据本发明的实施例，一种制造半导体装置的方法包含：图案化心轴层中的第一开口；在所述第一开口的侧壁之上且沿着所述侧壁沉积间隔件层；在所述间隔件层之上形成第一图案化掩模，其中所述第一图案化掩模包括第二开口，其暴露所述第一开口的底部部分上的所述间隔件层的一部分；在所述第二开口中沉积牺牲材料；移除所述第一图案化掩模；经由蚀刻所述牺牲材料形成线端切割图案；沉积覆盖所述线端切割图案的保护层；修整所述线端切割图案及所述保护层；图案化所述间隔件层，使得所述间隔件层的部分保留在所述心轴层的侧壁上；及通过移除所述心轴层，同时保留所述经蚀刻线端切割图案及所述图案化间隔件层，形成第二图案化掩模。
根据本发明的实施例，一种制造半导体装置的方法包含：在掩模层之上图案化多个心轴；在所述多个心轴的侧壁之上且沿着所述侧壁沉积间隔件层；在所述间隔件层之上形成图案化掩模，所述图案化掩模包括开口，其暴露所述多个心轴的邻近者之间的所述间隔件层的一部分；在所述图案化掩模之上在所述开口中沉积牺牲材料；移除所述图案化掩模，借此在所述间隔件层上形成线端切割图案；沉积保护层，其覆盖所述牺牲材料及所述间隔件层；修整所述保护层，同时保留由所述保护层覆盖的所述间隔件层；修整所述保护层，同时保留由所述保护层覆盖的所述间隔件层；图案化所述间隔件层以暴露所述多个心轴；移除所述多个心轴；及使用所述间隔件层的侧壁部分及所述减小线端切割图案作为蚀刻掩模，图案化所述掩模层。
前文概述数个实施例的构件，使得所属领域的技术人员可较好地理解本揭露的方面。所属领域的技术人员应理解，其可易于使用本揭露作为设计或修改用于实现本文中所引入的实施例的相同目的及/或达成相同优点的其它工艺及结构的基础。所属领域的技术人员也应认识到，此类等效构造并不脱离本揭露的精神及范围，且其可在不脱离本揭露的精神及范围的情况下在本文中进行各种改变、替代及更改。
符号说明
100 半导体装置
102 目标层
104 衬底
106 抗反射涂覆
108 掩模层
110 介电层
112 心轴层
114 底部层
116 中间层
118 顶部层
120 光致抗蚀剂堆叠
122 开口
124 心轴
126 间隔件层
127 间隔件层
128 底部层
130 中间层
132 顶部层
134 光致抗蚀剂堆叠
136 开口
136A 开口
136B 开口
136C 开口
138 牺牲材料
139 缺口
140 开口
142 衬层
144 导电材料
146 导线/导电通孔
148 线端切割图案
148A 线端切割图案
148B 线端切割图案
148C 线端切割图案
150 线端切割部分
152 保护层
Fh 环
Fv 箭头
H1 高度
H2 高度
H3 高度
W1 宽度
W2 宽度
W3 宽度

Claims (1)

1.一种制造半导体装置的方法，其包括：
在掩模层之上形成第一心轴及第二心轴；
在所述第一心轴及所述第二心轴之上沉积间隔件层；
在所述第一心轴与所述第二心轴之间的所述间隔件层之上，形成线端切割图案；
在所述线端切割图案之上沉积保护层；
蚀刻所述保护层；
减小所述线端切割图案的宽度；
通过所述减小的线端切割图案作为蚀刻掩模，蚀刻所述间隔件层的第一水平部分；
移除所述第一心轴及所述第二心轴；及
使用所述经蚀刻间隔件层及所述经蚀刻线端切割图案作为蚀刻掩模，图案化所述掩模层。
CN201811367420.8A 2017-11-21 2018-11-16 制造半导体装置的方法及其结构 Active CN109817527B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762589162P 2017-11-21 2017-11-21
US62/589,162 2017-11-21
US16/121,343 US10636667B2 (en) 2017-11-21 2018-09-04 Method for manufacturing semiconductor devices and structures thereof
US16/121,343 2018-09-04

Publications (2)

Publication Number Publication Date
CN109817527A true CN109817527A (zh) 2019-05-28
CN109817527B CN109817527B (zh) 2024-10-18

Family

ID=66534522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811367420.8A Active CN109817527B (zh) 2017-11-21 2018-11-16 制造半导体装置的方法及其结构

Country Status (3)

Country Link
US (2) US10636667B2 (zh)
CN (1) CN109817527B (zh)
TW (1) TWI746900B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078056A (zh) * 2021-03-30 2021-07-06 长鑫存储技术有限公司 半导体结构的制作方法
CN113571517A (zh) * 2020-07-13 2021-10-29 台湾积体电路制造股份有限公司 多栅极器件及其形成方法
CN113764274A (zh) * 2020-06-03 2021-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636667B2 (en) * 2017-11-21 2020-04-28 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor devices and structures thereof
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
DE102019120765B4 (de) * 2018-09-27 2024-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum bilden eines halbleiterbauelements
CN111640655B (zh) * 2019-03-01 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110211877A (zh) * 2019-05-28 2019-09-06 上海华力微电子有限公司 自对准双重图形工艺侧墙形成方法
JP2021044362A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 半導体装置
US11676821B2 (en) 2019-10-29 2023-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned double patterning
DE102020123934A1 (de) 2019-10-29 2021-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Selbstausgerichtete doppelstrukturierung
US20220102198A1 (en) * 2020-09-28 2022-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing line end spacing and semicondcutor devices manufactured thereof
US20220102143A1 (en) * 2020-09-29 2022-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Metal Hard Masks for Reducing Line Bending
CN114388430A (zh) * 2020-10-22 2022-04-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法以及掩膜版
US11848209B2 (en) 2021-02-26 2023-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Patterning semiconductor devices and structures resulting therefrom
KR20220138921A (ko) 2021-04-06 2022-10-14 삼성전자주식회사 반도체 소자의 제조방법
KR20220150650A (ko) * 2021-05-04 2022-11-11 삼성전자주식회사 반도체 장치의 제조 방법
US12062547B2 (en) * 2021-09-08 2024-08-13 Nanya Technology Corporation Method of fabricating semiconductor device and patterning semiconductor structure
CN115966466A (zh) * 2021-10-12 2023-04-14 联华电子股份有限公司 高电子迁移率晶体管及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008047144A1 (en) * 2006-10-20 2008-04-24 3T Technologies Limited Methods and apparatus for the manufacture of microstructures
CN101297391A (zh) * 2005-09-01 2008-10-29 美光科技公司 具有用于间距倍增的间隔物的掩膜图案及其形成方法
KR20100129544A (ko) * 2009-06-01 2010-12-09 주식회사 하이닉스반도체 네가티브 스페이서 패터닝 공정을 위한 패턴 형성 방법
CN103367258A (zh) * 2012-04-06 2013-10-23 力晶科技股份有限公司 半导体线路结构及其制作工艺
US20160240386A1 (en) * 2015-02-13 2016-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Self-Aligned Multiple Spacer Patterning Process

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5628663A (en) * 1995-09-06 1997-05-13 Advanced Vision Technologies, Inc. Fabrication process for high-frequency field-emission device
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US8728332B2 (en) 2012-05-07 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of patterning small via pitch dimensions
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US8987142B2 (en) 2013-01-09 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method and device formed by the method
US8623770B1 (en) * 2013-02-21 2014-01-07 HGST Netherlands B.V. Method for sidewall spacer line doubling using atomic layer deposition of a titanium oxide
US8835323B1 (en) * 2013-03-14 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9053279B2 (en) 2013-03-14 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Pattern modification with a preferred position function
US9153478B2 (en) 2013-03-15 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer etching process for integrated circuit design
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US20150024597A1 (en) * 2013-07-16 2015-01-22 HGST Netherlands B.V. Method for sidewall spacer line doubling using polymer brush material as a sacrificial layer
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9171922B1 (en) * 2014-07-11 2015-10-27 Globalfoundries Inc. Combination finFET/ultra-thin body transistor structure and methods of making such structures
US9786503B2 (en) * 2015-04-08 2017-10-10 Tokyo Electron Limited Method for increasing pattern density in self-aligned patterning schemes without using hard masks
US10340141B2 (en) * 2017-04-28 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning method for semiconductor device and structures resulting therefrom
US10636667B2 (en) * 2017-11-21 2020-04-28 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor devices and structures thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101297391A (zh) * 2005-09-01 2008-10-29 美光科技公司 具有用于间距倍增的间隔物的掩膜图案及其形成方法
WO2008047144A1 (en) * 2006-10-20 2008-04-24 3T Technologies Limited Methods and apparatus for the manufacture of microstructures
KR20100129544A (ko) * 2009-06-01 2010-12-09 주식회사 하이닉스반도체 네가티브 스페이서 패터닝 공정을 위한 패턴 형성 방법
CN103367258A (zh) * 2012-04-06 2013-10-23 力晶科技股份有限公司 半导体线路结构及其制作工艺
US20160240386A1 (en) * 2015-02-13 2016-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Self-Aligned Multiple Spacer Patterning Process

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764274A (zh) * 2020-06-03 2021-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113764274B (zh) * 2020-06-03 2024-06-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113571517A (zh) * 2020-07-13 2021-10-29 台湾积体电路制造股份有限公司 多栅极器件及其形成方法
US11961763B2 (en) 2020-07-13 2024-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned metal gate for multigate device and method of forming thereof
CN113078056A (zh) * 2021-03-30 2021-07-06 长鑫存储技术有限公司 半导体结构的制作方法
CN113078056B (zh) * 2021-03-30 2022-06-24 长鑫存储技术有限公司 半导体结构的制作方法

Also Published As

Publication number Publication date
CN109817527B (zh) 2024-10-18
US20200258754A1 (en) 2020-08-13
US11183392B2 (en) 2021-11-23
US10636667B2 (en) 2020-04-28
TW201926436A (zh) 2019-07-01
TWI746900B (zh) 2021-11-21
US20190157094A1 (en) 2019-05-23

Similar Documents

Publication Publication Date Title
CN109817527A (zh) 制造半导体装置的方法及其结构
KR102108234B1 (ko) 반도체 장치 및 구조에 이르기 위한 패터닝 방법
KR102102735B1 (ko) 다중 패터닝 방법
US8871651B1 (en) Mask formation processing
US9165770B2 (en) Methods for fabricating integrated circuits using improved masks
KR100791344B1 (ko) 반도체 집적 회로 장치의 제조 방법
US11088018B2 (en) Method of forming contacts in a semiconductor device
US20190103305A1 (en) Metal Routing with Flexible Space Formed Using Self-Aligned Spacer Patterning
US20240282571A1 (en) Method for manufacturing a semiconductor device
KR101696982B1 (ko) 혼 형상 스페이서를 이용한 트렌치 형성
US9153440B2 (en) Method of forming a semiconductor device
TW202109618A (zh) 圖案化半導體裝置的方法
US20240136184A1 (en) Method for forming and using mask
US20230154753A1 (en) Patterned Semiconductor Device and Method
US20230154759A1 (en) Semiconductor structures and method for manufacturing the same
CN113451131A (zh) 半导体器件的形成方法
CN114446770A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant