CN114446770A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114446770A
CN114446770A CN202011189582.4A CN202011189582A CN114446770A CN 114446770 A CN114446770 A CN 114446770A CN 202011189582 A CN202011189582 A CN 202011189582A CN 114446770 A CN114446770 A CN 114446770A
Authority
CN
China
Prior art keywords
layer
stop layer
forming
hard mask
metal hard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011189582.4A
Other languages
English (en)
Inventor
陈卓凡
姜长城
郑春生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202011189582.4A priority Critical patent/CN114446770A/zh
Publication of CN114446770A publication Critical patent/CN114446770A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例提供了一种半导体结构及其形成方法，所述方法包括：提供基底，所述基底包括衬底、位于所述衬底上的多个栅极结构、位于所述栅极结构上的第一停止层，以及位于所述栅极结构之间的掺杂电极；在所述掺杂电极上形成第二停止层，所述第二停止层用于在刻蚀所述第一停止层的步骤中同时被刻蚀；形成覆盖所述第一停止层和所述第二停止层的层间介质层；在所述层间介质层上形成图形化的金属硬掩膜层；以所述金属硬掩膜层为掩膜，刻蚀所述层间介质层、第一停止层和第二停止层，直至形成暴露所述栅极结构的第一通孔和暴露所述掺杂电极的第二通孔，在形成暴露栅极结构和掺杂电极的通孔的过程中，能够满足相高的特征尺寸的要求。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。特别是特征尺寸向微米、纳米方向快速发展，其图案线宽也将越来越细，这对半导体工艺提出了更高的要求。
在集成电路的后续工艺中，通常以光刻技术(Lithograph)实现集成电路图案的转移。随着集成电路的图案线宽越细，对光刻技术的工艺要求越高。然而，现有光刻技术无法满足较小的特征尺寸的要求。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，满足了相应的特征尺寸的要求。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：
提供基底，所述基底包括衬底、位于所述衬底上的多个栅极结构、位于所述栅极结构上的第一停止层，以及位于所述栅极结构之间的掺杂电极；
在所述掺杂电极上形成第二停止层，所述第二停止层用于在刻蚀所述第一停止层的步骤中同时被刻蚀；
形成覆盖所述第一停止层和所述第二停止层的层间介质层；
在所述层间介质层上形成图形化的金属硬掩膜层；
以所述金属硬掩膜层为掩膜，刻蚀所述层间介质层、第一停止层和第二停止层，直至形成暴露所述栅极结构的第一通孔和暴露所述掺杂电极的第二通孔。
相应的，本发明实施例还提供一种半导体结构，包括：
基底，所述基底包括衬底、位于所述衬底上的多个栅极结构、位于所述栅极结构上的第一停止层，以及位于所述栅极结构之间的掺杂电极；
位于所述掺杂电极上的第二停止层，所述第二停止层用于在刻蚀所述第一停止层的步骤中同时被刻蚀；
覆盖所述第一停止层和所述第二停止层的层间介质层；
位于所述层间介质层内的第一通孔和第二通孔，所述第一通孔暴露所述栅极结构，所述第二通孔暴露所述掺杂电极。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例中，通过在掺杂电极上形成用于与第一停止层在同一刻蚀步骤中去除的第二停止层，从而可以实现以金属硬掩膜层为掩膜，同时刻蚀形成暴露所述栅极结构的第一通孔和暴露所述掺杂电极的第二通孔的工艺，从而在形成暴露栅极结构和掺杂电极的通孔的过程中，突破了光刻设备的限制，满足了相应的特征尺寸的要求。
附图说明
图1至图11是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，现有光刻技术无法满足相应的特征尺寸的要求。
现有技术中，通常利用图形化的掩膜层对半导体结构进行刻蚀，以形成暴露不同器件结构的通孔。随着器件特征尺寸越来越小，相应的通孔尺寸也越来越小，用于形成通孔的掩膜层的特征尺寸也越来越小，然而，现有光刻工艺基于光刻设备的限制，无法满足相应的特征尺寸的要求。
为满足相应的特征尺寸的要求，可以采用金属硬掩膜层作为图形化的掩膜层。然而，发明人发现，在形成暴露栅极结构和掺杂电极的通孔的过程中，需要通过两次图形化工艺分别刻蚀得到暴露栅极结构的第一通孔和暴露掺杂电极的第二通孔，而基于半导体工艺的工艺需求，金属硬掩膜层无法实现这一过程，从而使得暴露栅极结构的第一通孔和暴露掺杂电极的第二通孔的特征尺寸要求难以满足。
发明人研究发现，基于半导体工艺的工艺需求，一层金属硬掩膜层只适用于进行一次图形化，且金属硬掩膜层图形化的工艺复杂，对半导体结构的影响较大，从而也不适应于多次形成金属硬掩膜层，并进一步图形化的方案。
发明人进一步研究发现，在形成暴露栅极结构和掺杂电极的通孔的过程中，需要通过两次图形化工艺分别刻蚀得到暴露栅极结构的第一通孔和暴露掺杂电极的第二通孔的原因在于，所述栅极结构的第一停止层和所述掺杂电极上的第二停止层刻蚀选择比的要求相反，从而无法实现同时刻蚀。
基于此，本发明实施例提供了一种半导体结构及其形成方法，所述方法包括：提供基底，所述基底包括衬底、位于所述衬底上的多个栅极结构、位于所述栅极结构上的第一停止层，以及位于所述栅极结构之间的掺杂电极；在所述掺杂电极上形成第二停止层，所述第二停止层用于在刻蚀所述第一停止层的步骤中同时被刻蚀；形成覆盖所述第一停止层和所述第二停止层的层间介质层；所述层间介质层上形成图形化的金属硬掩膜层；以所述金属硬掩膜层为掩膜，刻蚀所述层间介质层、第一停止层和第二停止层，直至形成暴露所述栅极结构的第一通孔和暴露所述掺杂电极的第二通孔。
可以看出，在本发明实施例中，通过在掺杂电极上形成用于与第一停止层在同一刻蚀步骤中去除的第二停止层，从而可以实现以金属硬掩膜层为掩膜，同时刻蚀形成暴露所述栅极结构的第一通孔和暴露所述掺杂电极的第二通孔的工艺，从而在形成暴露栅极结构和掺杂电极的通孔的过程中，突破了光刻设备的限制，满足了相应的特征尺寸的要求。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明实施例的具体实施例做详细的说明。
图1至图11是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图1，提供基底，所述基底包括衬底200、位于所述衬底200上的多个栅极结构210、位于所述栅极结构210上的第一停止层220，以及位于所述栅极结构210之间的掺杂电极230。
所述衬底200用于为其他结构提供支撑。在本发明实施例中，所述衬底200 的材料可以为硅。在其他实施例中，所述衬底的材料还可以为锗、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。所述衬底的材料可以是适宜于工艺需要或易于集成的材料。所述衬底200可以为平面的衬底，也可以为立体型的衬底，例如，所述衬底可以为形成有鳍部结构的衬底。
所述栅极结构210用于作为器件的栅极实现对器件的控制。所述栅极结构 210可以包括导电栅极211和位于所述导电栅极211两侧的侧墙212，其中，导电栅极211用于产生相应的电场实现对器件沟道的控制，侧墙212用于隔离所述导电栅极211与其他器件结构。
所述导电栅极211的材料可以为Co、Ru、W、Ag、Au、Pt、Ni、Ti、Al 或者Cu等金属材料，也可以为其他导电材料。所述侧墙212的材料可以为SiOC， SiOCH，SiC，SiCN，SiO2，SiN，SiON中的一种或多种。
所述第一停止层220用于在形成暴露所述导电栅极210的通孔时，作为刻蚀停止层，从而保护所述导电栅极210。所述第一停止层220的材料可以为氧化硅、氮化硅、氮氧化硅、碳化硅和含碳氮化硅中的一种或者几种的组合，在本发明实施例中，所述第一停止层220的材料可以为氮化硅。
所述掺杂电极230用于作为器件的源/漏电极实现对器件的对应控制。所述掺杂电极230的材料可以为Co、Ru、W、Ag、Au、Pt、Ni、Ti、Al或者Cu 等金属材料，也可以为其他导电材料。其中，参考图1，本发明实施例中，所述掺杂电极230的顶面高于所述栅极结构的顶面。
优选的，所述掺杂电极230的顶面高出所述栅极结构210的顶面的距离为 20nm～80nm。
需要说明的是，在所述掺杂电极的下方，通常形成有掺杂结构231，所述掺杂结构231为掺杂的半导体材料，在本实施例中，所述掺杂结构231的材料可以为硅，在另一些实施例中，所述掺杂结构的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料。本实施例中，可以通过外延工艺形成所述掺杂结构231。当器件为NMOS器件时，所述掺杂结构内的掺杂离子为N型离子，所述N型离子可以为P离子、As离子或Sb离子；当器件为PMOS器件时，所述掺杂结构内的掺杂离子为P型离子，所述P型离子可以为B离子、Ga离子或In离子。
需要说明的是，在衬底上形成有鳍部时，所述掺杂结构形成在鳍部上。
在本发明实施例中，所述第一停止层220上还形成有第一介质层240，所述掺杂电极230与所述第一介质层240齐平。所述第一介质层240用于在形成掺杂电极230时提供工艺基础。例如，所述掺杂电极的形成过程可以为，形成第一介质层，并图形化所述第一介质层，形成暴露所述掺杂结构的掺杂电极通孔，并在所述掺杂电极通孔内沉积金属材料形成掺杂电极。
参考图2至图5，在所述掺杂电极230上形成第二停止层250，所述第二停止层250用于在刻蚀所述第一停止层220的步骤中同时被刻蚀。
在常规工艺中，所述第一停止层220和所述第二停止层250通常为选择刻蚀比较大的两种层结构，从而分别保护所述栅极结构和所述掺杂结构。并且，基于栅极结构和掺杂结构的距离很近，在形成暴露所述栅极结构的第一通孔和暴露所述掺杂电极的第二通孔的过程中，较大的选择刻蚀比，可以避免通孔的特征尺寸过大可能造成的第一通孔同时暴露掺杂电极或第二通孔同时暴露栅极结构。
在本发明实施例中，则采用金属硬掩膜层作为图形化的掩膜层，可以形成具有较小特征尺寸的图形，从而不会出现过大的通孔暴露过多的器件结构。从而，在本发明实施例中，可以使所述第一停止层和第二停止层可以为同一刻蚀步骤中被同时刻蚀去除，在实现形成较小特征尺寸的通孔的同时，简化了工艺流程。
所述第二停止层250与所述第一停止层220的刻蚀选择比可以小于或等于 5:1，或者，小于或等于2:1，从而使第一停止层和第二停止层可以在同一刻蚀步骤中，同时被刻蚀去除。
所述第二停止层250的材料可以为氮化硅、氧化硅、氮氧化硅、碳化硅和含碳氮化硅中的一种或者多种的组合，在本发明实施例中，可以使所述第二停止层250与所述第一停止层220的材料相同，即，所述第二停止层250的材料为氮化硅。
需要说明的是，所述第二停止层250的顶面可以高于所述第一停止层220 的顶面，从而刻蚀层间介质层形成第二通孔的过程中，避免过大的刻蚀深度造成较大的刻蚀尺寸偏差，从而使对层间介质层的刻蚀过程易于控制。
并且，在本发明实施例中，所述第二停止层250顶面的横向尺寸可以大于所述第二停止层250底面的横向尺寸，从而可以扩大用于形成第二通孔的对准范围，为形成第二通孔的对准提供较大的误差范围。其中，所述横向指的是所述栅极结构的宽度方向，在本实施例中，所述横向尺寸指的是图2至图5所示的截面中的横向方向，即图2至图5所示的截面中由左至右的方向。可以理解的是，在本实施例中，所述横向尺寸也是对应结构的特征尺寸。
具体的，在本发明实施例中，所述在所述掺杂电极上形成第二停止层的步骤可以包括：
参考图2至图4，去除部分所述掺杂电极230，形成由所述第一介质层240 和所述掺杂电极230顶面围成的第一凹槽233；
所述第一凹槽233用于为后续形成第二停止层提供容纳空间，所述第一凹槽233的底面优选低于或齐平于所述栅极结构210的顶面，用于避免相邻的栅极结构210在形成暴露所述栅极结构210的第一通孔时，避免第一通孔的特征尺寸过大可能造成的第一通孔同时暴露与所述栅极结构210相邻的掺杂电极 230。
具体的，可以形成截面为T形的第一凹槽233，从而形成顶面的横向尺寸大于底面的横向尺寸的第二停止层，所述形成第一凹槽233的步骤可以包括：
参考图2，去除部分所述掺杂电极230，形成底面高于所述第一介质层240 底面的第一初始凹槽232；
所述第一初始凹槽232用于形成顶部尺寸较大的凹槽结构，所述第一初始凹槽232的底面高于所述第一停止层220，用于限定形成顶部尺寸较大的凹槽结构的高度。
其中，可以采用湿法刻蚀、干法刻蚀或湿法刻蚀与干法刻蚀相结合的工艺去除部分掺杂电极230。
参考图3，去除所述第一初始凹槽232两侧的部分第一介质层240，使所述第一初始凹槽232的横向尺寸大于剩余掺杂电极230的横向尺寸；
去除所述第一初始凹槽232两侧的部分第一介质层240，以扩大所述第一初始凹槽232的开口尺寸，从而使所述第一初始凹槽232的横向尺寸大于剩余掺杂电极230的横向尺寸。
可选的，可以采用湿法刻蚀、干法刻蚀或湿法刻蚀与干法刻蚀相结合的工艺去除部分第一介质层240。
其中，优选采用干法刻蚀工艺去除所述第一介质层240，其中，在刻蚀气体的选择上，可以根据所述第一介质层的材料进行选取，在刻蚀功率的设置中，可以使偏(bias)压功率略小，以降低刻蚀离子的垂直作用力，可选的，可以设置偏压功率为0W～5W，源(source)功率为100W～1000W。
接着，参考图4，去除所述第一初始凹槽232底部的部分掺杂电极，形成第一凹槽233。
可选的，可以根据所述掺杂电极的材料，选取相应的刻蚀工艺，实现对所述掺杂电极的去除。
其中，在本实施例中，所述第一凹槽233底面低于或齐平于所述栅极结构 210的顶面，从而在形成暴露所述栅极结构210的第一通孔的过程中，避免较高的掺杂电极230被第一通孔暴露，从而造成后续形成在第一通孔的第一导电结构与所述掺杂电极230形成短路。
接着，参考图5，在所述第一凹槽内形成与所述第一介质层240顶面齐平的第二停止层250。
具体的，在所述第一凹槽内形成与所述第一介质层240顶面齐平的第二停止层250的具体过程可以包括：形成覆盖所述第一凹槽和所述第一介质层顶面的第二停止材料层，平坦化所述第二停止材料层，直至露出所述第一介质层，以剩余在所述第一凹槽内的第二停止材料层作为所述第二停止层。
其中，所述第二停止材料层可以采用沉积工艺形成。
接着，参考图6，形成覆盖所述第一停止层220和所述第二停止层250的层间介质层260；
其中，所述层间介质层260用于实现衬底上的器件结构的隔离，从而保护衬底上的器件结构，并实现衬底上器件结构的电学绝缘。
所述层间结构层260的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种，在本实施例中，所述层间介质层260的材料可以为氧化硅。
所述层间介质层260的形成过程可以包括：形成完全覆盖所述衬底具有所述第一停止层和所述第二停止层一侧的层间介质材料层，平坦化所述层间介质材料层，形成顶面为平面的层间介质层。
接着，参考图7至图8，在所述层间介质层260上形成图形化的金属硬掩膜层；
所述金属硬掩膜层用于作为形成第一通孔和第二通孔的掩膜，基于所述金属硬掩膜层能够形成特征尺寸较小的图形，从而突破光刻设备的限制，满足相应的特征尺寸的要求。
在本实施例中，可以通过形成两层金属硬掩膜层，实现较小特征尺寸的图形的形成。具体的，通过形成两层金属硬掩膜层的方式，在所述层间介质层上形成图形化的金属硬掩膜层的具体过程，包括：
参考图7，形成图形化的第一金属硬掩膜层270，所述图形化的第一金属硬掩膜层270的开口271暴露部分层间介质层260；
其中，所述图形化的第一金属硬掩膜层270的开口271，用于转移所述第一金属硬掩膜层270的图形。所述图形化的第一金属硬掩膜层270，可以采用光刻加刻蚀的方式形成，对应的，形成的第一金属硬掩膜层270的开口271的最小尺寸可以为光刻设备能够实现的最小特征尺寸。
需要说明的是，基于本发明实施例中形成的金属硬掩膜层用于同时形成暴露栅极结构的第一通孔和暴露掺杂电极的第二通孔，对应的，所述开口271的位置同时对应用于暴露栅极结构的位置和用于暴露掺杂电极的位置。
可以理解的是，在器件的形成过程中，并不需要电连接所有的栅极结构和掺杂结构，因此，用于形成的第一通孔和第二通孔，仅对应特定位置的栅极结构和掺杂结构，而并不必对应所有的栅极结构和掺杂结构。
具体的，所述形成图形化的第一金属硬掩膜层270的过程，包括：形成覆盖所述层间介质层的第一掩膜材料层；在所述第一掩膜材料层上形成图形化的图形转移层(图未示)；以所述图形转移层为掩膜，刻蚀去除所述图形转移层暴露的第一掩膜材料层，形成第一金属硬掩膜层。
其中，所述第一掩膜材料层270的材料可以为氮化钛(TiN)、氮化钽(TaN)、氧化钛(TiOx)、氧化钽、钨碳复合材料中的一种或多种。可选的，可以采用沉积或电镀的方式形成所述第一掩膜材料层。所述图形化的图形转移层，可以为光刻后得到的光刻胶层，也可以为通过光刻加刻蚀的方式得到的图形化的层结构。在本实施例中，所述图形化的图形转移层可以为氧化层，例如可以为氧化硅，所述氧化层通过光刻加刻蚀的方式实现图形化。采用氧化层作为图形转移层，可以有效控制刻蚀第一掩膜材料层的过程，实现图形的精确转移。
进一步的，为使图形转移层的图形更加精确，还可以在所述图形转移层上进一步形成平坦层(例如旋涂碳层)和抗反射涂层(图未示)，从而使光刻工艺中要转移的图形精确地传递至所述图形转移层。
在一个可选的示例中，在图形密度较大时，可以通过多次光刻加刻蚀的工艺，实现所述图形转移层的图形化，从而提高图形转移精度，避免图形密度过大造成的图形精度损失。
接着，参考图8，在所述开口271的侧壁形成第二金属硬掩膜层280。
其中，以所述第一金属硬掩膜层270和所述第二金属硬掩膜层280作为所述金属硬掩膜层。
通过在所述开口271的侧壁形成第二金属硬掩膜层280，用于缩小所述开口的特征尺寸，从而突破光刻设备的限制，形成较小特征尺寸的结构。
具体的，所述形成第二金属硬掩膜层280的过程，可以包括：在所述第一金属硬掩膜层上形成保形覆盖所述第一金属硬掩膜层和所述开口的第二掩膜材料层(图未示)；去除所述第一金属硬掩膜层顶面上和所述开口底部的第二掩膜材料层，以剩余在所述第一金属硬掩膜层侧壁的第二掩膜材料层作为第二金属硬掩膜层。
具体的，所述第二掩膜材料层的材料可以为氮化钛、氮化钽、氧化钛、氧化钽、钨碳复合材料中的一种或多种。可以采用沉积工艺或原子层沉积工艺形成所述第二掩膜材料层。在去除所述第二掩膜材料层的过程中，可以采用各向异性的刻蚀方式(例如干法刻蚀工艺中的离子刻蚀)，仅去除垂直方向的第二掩膜材料层，保留水平方向的第二掩膜材料层，从而形成第二金属硬掩膜层。
基于所述第二金属硬掩膜层280形成在所述第一金属硬掩膜层270的开口的侧壁，可以在一定程度上缩小所述开口271的特征尺寸，从而得到具有较小特征尺寸的图形。
接着，参考图9至图10，以所述金属硬掩膜层为掩膜，刻蚀所述层间介质层260、第一停止层220和第二停止层250，直至形成暴露所述栅极结构的第一通孔293和暴露所述掺杂电极的第二通孔294。
其中，基于所述第二停止层250可以在刻蚀所述第一停止层220的步骤中同时被刻蚀，本发明实施例可以通过一次图形化工艺形成，从而实现了以所述金属硬掩膜层为掩膜，刻蚀所述层间介质层260、第一停止层220和第二停止层250。
具体的，所述刻蚀过程可以包括，刻蚀所述层间介质层的过程和刻蚀所述第一停止层和第二停止层的过程。其中，刻蚀所述层间介质层的过程可以根据所述层间介质层的材料，选取干法刻蚀、湿法刻蚀，或干法刻蚀与湿法刻蚀相结合的工艺，实现所述层间介质层的去除。刻蚀所述第一停止层和第二停止层的过程，可以根据所述第一停止层和第二停止层的材料，选取干法刻蚀、湿法刻蚀，或干法刻蚀与湿法刻蚀相结合的工艺，实现所述第一停止层和第二停止层的去除。
具体的，在本发明实施例中，所述第一停止层上形成有第一介质层，对应的，所述刻蚀过程可以包括：以所述金属硬掩膜层为掩膜，刻蚀所述层间介质层和所述第一介质层，直至形成暴露所述第一停止层的第一初始通孔291和暴露所述第二停止层的第二初始通孔292(参考图9)；刻蚀去除所述第一初始通孔暴露的第一停止层，形成第一通孔293，同时，刻蚀去除所述第二初始通孔暴露的第二刻蚀停止层，形成第二通孔294(参考图10)。
可以看出，基于所述第一停止层和所述第二停止层的错落分布的空间位置，能够提供较大的位置误差空间，从而在刻蚀过程中能够较为准确的暴露相应的位置，从而避免刻蚀过程中出现的对位误差造成的器件短路等问题。
在形成所述第一通孔和所述第二通孔后，还可以进一步去除所述金属硬掩膜层。
在本发明实施例中，在形成所述第一通孔和所述第二通孔之后，还可以在通孔内进一步形成相应的导电结构，具体的，形成导电结构的过程如下：
参考图11，在所述第一通孔内形成第一导电结构295，在所述第二通孔内形成第二导电结构296。
所述第一导电结构295，用于电连接所述栅极结构，所述第二导电结构296，用于电连接所述掺杂电极。
在本实施例中，可以在同一步骤中形成所述第一导电结构295和所述第二导电结构296。具体的，在所述第一通孔内形成第一导电结构295，在所述第二通孔内形成第二导电结构296的过程可以包括：形成完全覆盖所述第一通孔和所述第二通孔的导电材料层(图中未示出)，研磨所述导电材料层，直至露出所述层间介质层，以剩余在所述第一通孔内的导电材料层作为第一导电结构，以剩余在所述第二通孔内的导电材料层作为第二导电结构。
所述导电材料层可以为Co、Ru、W、Ag、Au、Pt、Ni、Ti、Al或者Cu 等金属材料，可以采用沉积或电镀工艺形成。
需要说明的是，在可选示例中，可以在研磨去除所述导电材料层的过程中去除所述金属硬掩膜层，从而简化工艺，降低工艺成本。
在本发明实施例中，还进一步提供了一种半导体结构，参考图10，所述半导体结构包括：
基底，所述基底包括衬底200、位于所述衬底200上的多个栅极结构210、位于所述栅极结构210上的第一停止层220，以及位于所述栅极结构210之间的掺杂电极230；位于所述掺杂电极230上的第二停止层250，所述第二停止层 250用于在刻蚀所述第一停止层220的步骤中同时被刻蚀；覆盖所述第一停止层220和所述第二停止层250的层间介质层260；位于所述层间介质层260内的第一通孔293和第二通孔294，所述第一通孔293暴露所述栅极结构210，所述第二通孔294暴露所述掺杂电极230。
所述衬底200用于为其他结构提供支撑。在本发明实施例中，所述衬底200 的材料可以为硅。在其他实施例中，所述衬底的材料还可以为锗、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。所述衬底的材料可以是适宜于工艺需要或易于集成的材料。所述衬底200可以为平面的衬底，也可以为立体型的衬底，例如，所述衬底可以为形成有鳍部结构的衬底。
所述栅极结构210用于作为器件的栅极实现对器件的控制。所述栅极结构 210可以包括导电栅极211和位于所述导电栅极211两侧的侧墙212，其中，导电栅极211用于产生相应的电场实现对器件沟道的控制，侧墙212用于隔离所述导电栅极211与其他器件结构。
所述第一停止层220的材料可以为氧化硅、氮化硅、氮氧化硅、碳化硅和含碳氮化硅中的一种或者几种的组合，在本发明实施例中，所述第一停止层220 的材料可以为氮化硅。
所述掺杂电极230用于作为器件的源/漏电极实现对器件的对应控制。所述掺杂电极230的材料可以为Co、Ru、W、Ag、Au、Pt、Ni、Ti、Al或者Cu 等金属材料，也可以为其他导电材料。
通常形成有掺杂结构231，所述掺杂结构231为掺杂的半导体材料，在本实施例中，所述掺杂结构231的材料可以为硅。
所述第一停止层220上还设置有第一介质层240。所述第一介质层240用于在形成掺杂电极230时提供工艺基础。
可选的，所述第二停止层250与所述第一停止层220的刻蚀选择比小于或等于5:1，或者，小于或等于2:1，从而使第一停止层和第二停止层可以在同一刻蚀步骤中，同时被刻蚀去除。
所述第二停止层250的材料可以为氮化硅、氧化硅、氮氧化硅、碳化硅和含碳氮化硅中的一种或者多种的组合，在本发明实施例中，可以使所述第二停止层250与所述第一停止层220的材料相同，即，所述第二停止层250的材料为氮化硅。
可选的，所述第二停止层250的顶面高于所述第一停止层220的顶面，且所述第二停止层250顶面的横向尺寸大于所述第二停止层250底面的横向尺寸。
可选的，所述第二停止层250的底面低于或齐平于所述栅极结构210的顶面。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明实施例披露如上，但本发明实施例并非限定于此。任何本领域技术人员，在不脱离本发明实施例的精神和范围内，均可作各种更动与修改，因此本发明实施例的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底、位于所述衬底上的多个栅极结构、位于所述栅极结构上的第一停止层，以及位于所述栅极结构之间的掺杂电极；
在所述掺杂电极上形成第二停止层，所述第二停止层用于在刻蚀所述第一停止层的步骤中同时被刻蚀；
形成覆盖所述第一停止层和所述第二停止层的层间介质层；
在所述层间介质层上形成图形化的金属硬掩膜层；
以所述金属硬掩膜层为掩膜，刻蚀所述层间介质层、第一停止层和第二停止层，直至形成暴露所述栅极结构的第一通孔和暴露所述掺杂电极的第二通孔。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述在所述掺杂电极上形成第二停止层的步骤中，所述第二停止层与所述第一停止层的刻蚀选择比小于或等于5:1。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述在所述掺杂电极上形成第二停止层的步骤中，所述第二停止层与所述第一停止层的材料相同。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述在所述掺杂电极上形成第二停止层的步骤中，所述第二停止层的顶面高于所述第一停止层的顶面，且所述第二停止层顶面的尺寸大于所述第二停止层底面的尺寸。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述第一停止层上还形成有第一介质层，所述掺杂电极与所述第一介质层齐平。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述在所述掺杂电极上形成第二停止层，包括：
去除部分所述掺杂电极，形成由所述第一介质层和所述掺杂电极顶面围成的第一凹槽；
在所述第一凹槽内形成与所述第一介质层顶面齐平的第二停止层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，形成第一凹槽的步骤中，所述第一凹槽的底面低于或齐平于所述栅极结构的顶面。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述形成第一凹槽，包括：
去除部分所述掺杂电极，形成底面高于所述第一介质层底面的第一初始凹槽；
去除所述第一初始凹槽两侧的部分第一介质层，使所述第一初始凹槽的横向尺寸大于剩余掺杂电极的横向尺寸，所述横向为所述栅极结构的宽度方向；去除所述第一初始凹槽底部的部分掺杂电极，形成第一凹槽。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述在所述层间介质层上形成图形化的金属硬掩膜层，包括：
形成图形化的第一金属硬掩膜层，所述图形化的第一金属硬掩膜层的开口暴露部分层间介质层；
在所述开口的侧壁形成第二金属硬掩膜层，以所述第一金属硬掩膜层和所述第二金属硬掩膜层作为所述金属硬掩膜层。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述形成第二金属硬掩膜层，包括：
在所述第一金属硬掩膜层上形成保形覆盖所述第一金属硬掩膜层和所述开口的第二掩膜材料层；
去除所述第一金属硬掩膜层顶面上和所述开口底部的第二掩膜材料层，以剩余在所述第一金属硬掩膜层侧壁的第二掩膜材料层作为第二金属硬掩膜层。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述形成图形化的第一金属硬掩膜层，包括：
形成覆盖所述层间介质层的第一掩膜材料层；
在所述第一掩膜材料层上形成图形化的图形转移层；
以所述图形转移层为掩膜，刻蚀去除所述图形转移层暴露的第一掩膜材料层，形成第一金属硬掩膜层。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述图形转移层为氧化层。
13.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第一金属硬掩膜层的材料为氮化钛、氮化钽、氧化钛、氧化钽、钨碳复合材料中的一种或多种，所述第二金属硬掩膜层的材料为氮化钛、氮化钽、氧化钛、氧化钽、钨碳复合材料中的一种或多种。
14.如权利要求5所述的半导体结构的形成方法，其特征在于，所述以所述金属硬掩膜层为掩膜，刻蚀所述层间介质层、第一停止层和第二停止层，包括：
以所述金属硬掩膜层为掩膜，刻蚀所述层间介质层和所述第一介质层，直至形成暴露所述第一停止层的第一初始通孔和暴露所述第二停止层的第二初始通孔；
刻蚀去除所述第一初始通孔暴露的第一停止层，形成第一通孔，同时，刻蚀去除所述第二初始通孔暴露的第二刻蚀停止层，形成第二通孔。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述以所述金属硬掩膜层为掩膜，刻蚀所述层间介质层、第一停止层和第二停止层的步骤之后，还包括：
在所述第一通孔内形成第一导电结构，在所述第二通孔内形成第二导电结构。
16.一种半导体结构，其特征在于，包括：
基底，所述基底包括衬底、位于所述衬底上的多个栅极结构、位于所述栅极结构上的第一停止层，以及位于所述栅极结构之间的掺杂电极；
位于所述掺杂电极上的第二停止层，所述第二停止层用于在刻蚀所述第一停止层的步骤中同时被刻蚀；
覆盖所述第一停止层和所述第二停止层的层间介质层；
位于所述层间介质层内的第一通孔和第二通孔，所述第一通孔暴露所述栅极结构，所述第二通孔暴露所述掺杂电极。
17.如权利要求16所述的半导体结构，其特征在于，所述第二停止层与所述第一停止层的刻蚀选择比小于或等于5:1。
18.如权利要求16所述的半导体结构，其特征在于，所述第二停止层与所述第一停止层的材料相同。
19.如权利要求16所述的半导体结构，其特征在于，所述第二停止层的顶面高于所述第一停止层的顶面，且所述第二停止层顶面的横向尺寸大于所述第二停止层底面的横向尺寸。
20.如权利要求16所述的半导体结构，其特征在于，所述第二停止层的底面低于或齐平于所述栅极结构的顶面。
CN202011189582.4A 2020-10-30 2020-10-30 半导体结构及其形成方法 Pending CN114446770A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011189582.4A CN114446770A (zh) 2020-10-30 2020-10-30 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011189582.4A CN114446770A (zh) 2020-10-30 2020-10-30 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114446770A true CN114446770A (zh) 2022-05-06

Family

ID=81357366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011189582.4A Pending CN114446770A (zh) 2020-10-30 2020-10-30 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114446770A (zh)

Similar Documents

Publication Publication Date Title
US12034076B2 (en) Semiconductor device integrating backside power grid and related integrated circuit and fabrication method
CN109817527B (zh) 制造半导体装置的方法及其结构
US20220350262A1 (en) Multi-Metal Fill with Self-Aligned Patterning and Dielectric with Voids
US8669180B1 (en) Semiconductor device with self aligned end-to-end conductive line structure and method of forming the same
KR20120081253A (ko) 타이트한 피치의 콘택트들을 포함하는 반도체 구조체 및 그의 형성 방법
US11404315B2 (en) Method for manufacturing semiconductor device
CN110416067B (zh) 半导体装置的制造方法
US11011636B2 (en) Fin field effect transistor (FinFET) device structure with hard mask layer over gate structure and method for forming the same
US11087994B2 (en) Via connection to a partially filled trench
TW202018764A (zh) 積體電路結構的形成方法
TW202029339A (zh) 積體電路結構及其形成方法
US20240178132A1 (en) Via structure having low interface resistance
EP4145498A1 (en) Staggered interconnection structure
CN112750773B (zh) 生产接触晶体管的栅极和源极/漏极通孔连接的方法
CN114446770A (zh) 半导体结构及其形成方法
US11810811B2 (en) Buried metal for FinFET device and method
CN114078763A (zh) 半导体结构及其形成方法
CN114188271B (zh) 半导体结构的形成方法
CN113782488B (zh) 半导体结构及其形成方法
US20240363393A1 (en) Buried Metal for FinFET Device and Method
EP4187582A1 (en) Interconnection structure for a semiconductor device
US20240030318A1 (en) Semiconductor device structure and methods of forming the same
CN114188271A (zh) 半导体结构的形成方法
CN115132659A (zh) 半导体结构及其形成方法
CN113451131A (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination