CN115841946B - 深硅刻蚀优化方法 - Google Patents

Abstract

本申请涉及半导体技术领域，公开了一种深硅刻蚀优化方法，在等离子反应腔室内对目标硅片进行第一次沟槽刻蚀以在所述目标硅片上生成初沟槽；在所述等离子反应腔室的第一优化条件下，循环输出钝化和刻蚀等离子体至所述初沟槽，得到以所述初沟槽为基础的深沟槽，所述深沟槽的侧壁具有波纹结构；在所述等离子反应腔室的第二优化条件下，输出消波等离子体至所述深沟槽，得到消除所述波纹结构的目标沟槽。本申请在不影响刻蚀速率的前提下，降低了消除驻波的工艺复杂度及工艺成本，优化了深硅刻蚀的沟槽结构。

Description

深硅刻蚀优化方法

技术领域

本申请涉及半导体技术领域，具体涉及一种深硅刻蚀优化方法。

背景技术

在半导体制造进程的干法刻蚀工艺中，深硅刻蚀广泛应用于MEMS（微机电系统）加工及TSV（Through Silicon Etch, 通孔刻蚀）3D封装技术中，为半导体设计、加工、封装提供了广大的应用前景，进行深硅刻蚀的Bosch工艺，即在集成电路制造中为了阻止或减弱侧向刻蚀，设法在刻蚀的侧向边壁沉积一层刻蚀薄膜的工艺，是目前常用的获得较高深宽比的硅刻蚀方法，其采用多次沉积和刻蚀工艺交替循环进行，使用C₄F₈气体实现沉积，SF₆进行刻蚀，C₄F₈在解离成等离子体中形成碳化氟类高分子聚合物，沉积在硅表面，形成阻隔物，可以阻止氟离子和硅发生化学反应，提高刻蚀的选择性，SF₆作为刻蚀气体，在等离子体中产生SxFy离子和F-活性自由基，此离子在电场的作用下，以接近垂直的方向朝基体撞击，但是Bosch工艺亦存在一定缺陷，即在刻蚀过程中，存在深沟槽侧壁保护不足的情况，这会在短时间内破坏侧壁钝化保护层，导致侧壁暴露出来的硅与氟离子发生反应，侧壁被过度蚀刻，进而在每一个循环内，在深沟槽形成如图1所示的驻波。

现有技术中，通常有引入碳氟气体、干法蚀刻后添加湿法工艺或低温处理工艺等以解决深硅刻蚀驻波效应，但上述解决办法在消除驻波的同时增加了工艺复杂程度，这种情况需要改变。

发明内容

鉴于此，本申请提供一种深硅刻蚀优化方法，以降低消除驻波的工艺复杂度及工艺成本，优化深硅刻蚀的沟槽结构。

为实现以上目的，根据第一方面，采用的技术方案为：

一种深硅刻蚀优化方法，包括：

在等离子反应腔室内对目标硅片进行第一次沟槽刻蚀以在所述目标硅片上生成初沟槽；

在所述等离子反应腔室的第一优化条件下，循环输出钝化和刻蚀等离子体至所述初沟槽，得到以所述初沟槽为基础的深沟槽，所述深沟槽的侧壁具有波纹结构；

在所述等离子反应腔室的第二优化条件下，输出消波等离子体至所述深沟槽，得到消除所述波纹结构的目标沟槽。

本申请进一步设置为：所述第一优化条件包括每一循环内的输出所述钝化等离子体至所述初沟槽的第一工作配置以及输出所述刻蚀等离子体至所述初沟槽的第二工作配置。

本申请进一步设置为：所述第一工作配置包括所述等离子反应腔室的第一工作压强、第一偏置功率、第一偏置电压以及所述钝化等离子体的第一工作流量和第一持续时间。

本申请进一步设置为：所述钝化等离子体包括C₄F₈，所述第一工作压强为40-100mT，所述第一偏置功率为2000-3500W，所述第一偏置电压为50-200V，所述第一工作流量为40-400sccm，所述第一持续时间为150-1000ms。

本申请进一步设置为：所述第二工作配置包括所述等离子反应腔室的第二工作压强、第二偏置功率、第二偏置电压以及所述刻蚀等离子体的第二工作流量和第二持续时间。

本申请进一步设置为：所述刻蚀等离子体包括SF₆，所述第二工作压强为60-300mT，所述第二偏置功率为2000-3500W，所述第二偏置电压为50-200V，所述第二工作流量为20-900sccm，所述第二持续时间为100-2000ms。

本申请进一步设置为：所述第二优化条件包括输出消波等离子体至所述深沟槽的所述等离子反应腔室的第三工作压强、第三偏置功率、第三偏置电压以及所述消波等离子体的第三持续时间。

本申请进一步设置为：所述消波等离子体包括NF₃、CF₄以及Ar，所述第三工作压强为30-100mT，所述第三偏置功率为1500-4000W，所述第三偏置电压为200-900V，所述第三持续时间为10-100s，其中，所述NF₃的工作流量为400-800sccm，所述CF₄的工作流量为100-400sccm，所述Ar的工作流量为100-400 sccm。

本申请进一步设置为：所述循环输出钝化和刻蚀等离子体的循环次数为30-350次，所述目标沟槽的深宽比为15，所述目标沟槽的倾斜率为0.8±0.1。

根据第二方面，采用的技术方案为：

一种深硅刻蚀优化方法，包括：

在等离子反应腔室内，循环输出钝化和刻蚀等离子体至目标硅片，得到具有深沟槽结构的所述目标硅片，所述深沟槽结构的侧壁具有波纹结构，其中所述钝化和刻蚀等离子体分别为C₄F₈和SF₆，所述等离子反应腔室输出所述C₄F₈的第一工作压强为40-100mT，第一偏置功率为2000-3500W，第一偏置电压为50-200V，所述C₄F₈的工作流量为40-400 sccm，每一循环的所述C₄F₈的持续时间为150-1000ms，所述等离子反应腔室输出所述SF₆的第二工作压强为60-300mT，第二偏置功率为2000-3500W，第二偏置电压为50-200V，所述SF₆的工作流量为20-900 sccm，每一循环的所述SF₆的持续时间为100-2000ms；

在等离子反应腔室内，输出消波等离子体至所述深沟槽，所述消波等离子体包括NF₃、CF₄以及Ar，得到消除所述波纹结构的目标沟槽，其中所述等离子反应腔室输出所述消波等离子体的第三工作压强为30-100mT，第三偏置功率为1500-4000W，第三偏置电压为200-900V，第三持续时间为10-100s，所述NF₃的工作流量为400-800sccm，所述CF₄的工作流量为100-400sccm，所述Ar的工作流量为100-400 sccm，所述目标沟槽的深宽比为15，所述目标沟槽的倾斜率为0.8±0.1。

综上所述，与现有技术相比，本申请公开了一种深硅刻蚀优化方法，在等离子反应腔室内以初沟槽为基础，在第一优化条件下循环输出钝化和刻蚀等离子体至初沟槽以得到具有波纹结构的深沟槽，在等离子反应腔室的第二优化条件下，输出消波等离子体至深沟槽，得到消除波纹结构的目标沟槽，即通过上述设置，使得本申请在不影响硅片刻蚀速率的前提下，降低了消除驻波的工艺复杂度及工艺成本，优化了深硅刻蚀的沟槽结构。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中硅片深沟槽的驻波结构示意图；

图2是本实施例的第一种深硅刻蚀优化方法的流程图；

图3是本实施例的第二种深硅刻蚀优化方法的流程图；

图4是本实施例的深硅刻蚀优化后的目标硅片深沟槽结构示意图；

图5是本实施例的目标硅片的整体结构示意图。

具体实施方式

这里将详细的对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性地包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。

应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以混合地使用。

在本申请的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

以下将通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优先顺序的限定。

如背景技术中所述，现有技术的Bosch工艺在深硅刻蚀过程中，存在侧壁保护不足而被过度蚀刻，进而在每一个循环内在深沟槽内形成驻波或波纹结构的问题，本申请提供一种深硅刻蚀优化方法，以优化硅片深沟槽结构，降低消除驻波的工艺复杂度及工艺成本。

请参考图2，为本实施例的第一种深硅刻蚀优化方法的流程图，该深硅刻蚀优化方法，包括：

S101，在等离子反应腔室内对目标硅片进行第一次沟槽刻蚀以在目标硅片上生成初沟槽。

在本步骤中，基于本申请应用Bosch工艺的目的在于就目标硅片进行深硅刻蚀得到深沟槽结构，故通过第一次沟槽刻蚀确定目标硅片的深硅刻蚀位置，以便于提高加工效率。

具体的，针对目标硅片，生成有形成于目标硅片表面的硬掩膜层，硬掩膜层可以是通过热氧化形成于目标硅片表面的SiO₂，或者是SiO₂与通过气相沉积生成的Si₃N₄的组合层，进一步的，在硬掩膜层上进行光刻胶的涂敷、曝光和显影，即以光刻为掩膜，通过等离子刻蚀将光刻图形转移到硬掩膜层，以便于确定目标硅片的刻蚀图案或确定初沟槽的形成位置，可以理解的是，深沟槽基于初沟槽形成，即在硬掩膜层上进行光刻胶的涂敷、曝光、显影以及光刻图案转移亦可确定深沟槽的形成位置，以便于提高加工效率。

进一步的，初沟槽基于硬掩膜层的刻蚀形成，结构上由目标硅片与刻蚀后的硬掩膜层合围组成。

S102，在等离子反应腔室的第一优化条件下，循环输出钝化和刻蚀等离子体至初沟槽，得到以初沟槽为基础的深沟槽，深沟槽的侧壁具有波纹结构。

在具体实施过程中，第一优化条件包括每一循环内的输出钝化等离子体至初沟槽的第一工作配置以及输出刻蚀等离子体至初沟槽的第二工作配置，具体的，在等离子反应腔室中，基于循环输出设定，在钝化等离子体输出工作时，通过第一工作配置设定等离子反应腔室以及钝化等离子体参数，在刻蚀等离子体输出工作时，通过第二工作配置设定等离子反应腔室以及刻蚀等离子体参数，以此实现循环输出的不同工作环境条件，便于针对初沟槽的钝化与刻蚀工艺进行，提高深沟槽的生成效率。

进一步的，在等离子反应腔室内循环输出钝化和刻蚀等离子体至初沟槽以得到深沟槽的工艺过程中，第一工作配置包括等离子反应腔室的第一工作压强、第一偏置功率、第一偏置电压以及钝化等离子体的第一工作流量和第一持续时间，相同道理的，第二工作配置包括等离子反应腔室的第二工作压强、第二偏置功率、第二偏置电压以及刻蚀等离子体的第二工作流量和第二持续时间，即在此上述工艺参数的整体构架下，保证针对初沟槽的深硅刻蚀高效进行。

在本实施例中，钝化等离子体包括C₄F₈，根据C₄F₈的化学特性，在等离子状态下，C₄F₈与目标硅片反应生成碳化氟类高分子聚合物，沉积在硅表面，形成阻隔物，即为钝化层，用于阻止刻蚀等离子体的氟离子和硅发生化学反应，提高刻蚀的选择性，进一步的，在钝化等离子体输出步序中，等离子反应腔室的第一工作压强为40-100mT，等离子反应腔室的第一偏置功率为2000-3500W，等离子反应腔室的第一偏置电压为50-200V，钝化等离子体的第一工作流量为40-400sccm，钝化等离子体的第一持续时间为150-1000ms，以便于结合环境需求，高效率的完成钝化工艺。

需要说明的是，钝化等离子体还可以包括其他CxFy等离子体，以提高钝化可选择性。

在本实施例中，刻蚀等离子体包括SF₆，SF₆气体在等离子状态中产生SxFy离子和F-活性自由基，且在电场的作用下，以接近垂直的方向朝目标硅片撞击，并利用等离子刻蚀的各向异性刻蚀(垂直于硅片的纵向要大于平行于硅片的横向刻蚀速率)来打开沟槽钝化层，以此实现深硅刻蚀目的，其中在输出刻蚀等离子步序中，等离子反应腔室的第二工作压强为60-300mT，等离子反应腔室的第二偏置功率为2000-3500W，等离子反应腔室的第二偏置电压为50-200V，刻蚀等离子体的第二工作流量为20-900sccm，刻蚀等离子体的第二持续时间为100-2000ms，以便于结合环境需求，高效率的完成刻蚀工艺。

需要说明的是，在上述循环钝化与刻蚀过程中，本申请实施例不强调钝化与刻蚀的先后顺序，循环输出钝化和刻蚀等离子体的循环次数为30-350次。

在一些实施例中，可选的，在等离子反应腔室的第一优化条件下，循环输出钝化和刻蚀等离子体至初沟槽以得到深沟槽的过程中，还可以穿插清洗工艺，具体的，基于C₄F₈与目标硅片反应生成碳化氟类高分子聚合物，可在钝化工艺完成后，及刻蚀工艺开始前，在等离子反应腔室内进行清洗工艺至目标硅片及沟槽，即利用O₂等离子体将聚合物长链结构打断来清洗钝化层残余，或使用带氧化性和酸性溶液将聚合物氧化溶解掉，如通过HF、H₂O₂、H₂SO₄或O₃中的一种或多种清洗钝化层，以提高深硅刻蚀的工作效率，同时亦利于消减深沟槽侧壁的波纹结构。

S103，在等离子反应腔室的第二优化条件下，输出消波等离子体至深沟槽，得到消除波纹结构的目标沟槽。

在本步骤中，消波等离子体的输出作为循环输出钝化和刻蚀等离子体工艺的延续，目的在于消除已形成的深沟槽的侧壁的波纹结构，实现消除驻波工艺复杂度及工艺成本的技术效果。

在具体实施过程中，第二优化条件包括输出消波等离子体至深沟槽的等离子反应腔室的第三工作压强、第三偏置功率、第三偏置电压以及消波等离子体的第三持续时间，具体的，消波等离子体包括NF₃、CF₄以及Ar，或者NF₃、CF₄以及Ar中的一种或多种，其中，在输出消波等离子体的工艺环节中，等离子反应腔室的第三工作压强为30-100mT，等离子反应腔室的第三偏置功率为1500-4000W，等离子反应腔室的第三偏置电压为200-900V，消波等离子体的第三持续时间为10-100s，进一步的，NF₃的工作流量为400-800sccm，CF₄的工作流量为100-400sccm，Ar的工作流量为100-400 sccm，以便于结合环境需求，高效率的完成消波工艺。

需要说明的是，前述循环钝化与刻蚀工艺生成的深沟槽侧壁的波纹结构通过NF₃、CF₄和Ar组合的消波等离子体来消除，其中NF₃根据其化学特性，在等离子体状态下与波纹结构的硅反应，以便于侵蚀和消减波纹结构，其反应化学式为：

NF₃+e - → • NF₂+ F • + e -Si(s) +4F • → SiF₄↑

与NF₃同步进行的是，Ar在等离子体状态下，通过其物理特性，沿垂直方向向波纹结构输出轰击粒子，以同步侵蚀和消减波纹结构，与NF₃和Ar同步进行的是，CF₄根据其化学特性，在等离子体状态下亦与由SiO₂组成的硬掩膜层反应，即CF₄刻蚀硬掩膜层，具体的，CF₄在等离子状态下产生F原子与CF₂原子团，F原子与CF₂原子团分别跟SiO₂反应生成挥发性的SiF₄，以此使得深沟槽的开口扩大，以便于在侵蚀和消减波纹结构的同时，拓展深沟槽的槽口，便于侵蚀和消减波纹结构的顺利进行，便于后续半导体加工工艺进行，当然，F原子与CF₂原子团亦与硅反应，以用于同步侵蚀和消减波纹结构。

综上，继续参考图4，在等离子反应腔室的第二优化条件下，输出消波等离子体至深沟槽以得到消除波纹结构的目标沟槽的工艺步序中，得到的目标沟槽的深宽比为15，目标沟槽的倾斜率为0.8±0.1，形成鲜明对比的是，与图1所示的通过现有技术Bosch工艺形成的硅片深沟槽相比，本申请通过深硅刻蚀后形成的深沟槽侧壁顺滑，波纹结构被消波等离子体侵蚀和消除，且扩展了目标沟槽的槽口和槽宽，使用NF₃+CF₄+Ar进行目标硅片的深沟槽硅刻蚀，可以将硬掩膜层及深沟槽侧壁整体侧向推移，以此完全消除驻波效应，即本申请在不影响硅片刻蚀速率的前提下，降低了消除驻波的工艺复杂度及工艺成本，优化了深硅刻蚀的沟槽结构。

请参考图3和图4，本申请实施例还公开了另一种深硅刻蚀优化方法，具体包括：

S201，在等离子反应腔室内，循环输出钝化和刻蚀等离子体至目标硅片，得到具有深沟槽结构的目标硅片，深沟槽结构的侧壁具有波纹结构，其中钝化和刻蚀等离子体分别为C₄F₈和SF₆。

在本步骤中，等离子反应腔室输出C₄F₈的第一工作压强为40-100mT，第一偏置功率为2000-3500W，第一偏置电压为50-200V，C₄F₈的工作流量为40-400 sccm，每一循环的C₄F₈的持续时间为150-1000ms。

进一步的，等离子反应腔室输出SF₆的第二工作压强为60-300mT，第二偏置功率为2000-3500W，第二偏置电压为50-200V，SF₆的工作流量为20-900sccm，每一循环的SF₆的持续时间为100-2000ms。

即通过C₄F₈和SF₆直接作用于目标硅片，根据C₄F₈的化学特性，在等离子状态下，C₄F₈与目标硅片反应生成碳化氟类高分子聚合物，沉积在硅表面，形成阻隔物，即为钝化层，用于阻止刻蚀等离子体的氟离子和硅发生化学反应，提高刻蚀的选择性，SF₆气体在等离子状态中产生SxFy离子和F-活性自由基，且在电场的作用下，以接近垂直的方向朝目标硅片撞击，并利用等离子刻蚀的各向异性刻蚀(垂直于硅片的纵向要大于平行于硅片的横向刻蚀速率)来打开沟槽钝化层，以此实现深硅刻蚀目的，以得到深沟槽。

需要说明的是，在上述循环钝化与刻蚀过程中，本申请实施例不强调钝化与刻蚀的先后顺序，循环输出钝化和刻蚀等离子体的循环次数为30-350次。

S202，在等离子反应腔室内，输出消波等离子体至深沟槽，消波等离子体包括NF₃、CF₄以及Ar，得到消除波纹结构的目标沟槽。

其中等离子反应腔室输出消波等离子体的第三工作压强为30-100mT，第三偏置功率为1500-4000W，第三偏置电压为200-900V，第三持续时间为10-100s，NF₃的工作流量为400-800sccm，CF₄的工作流量为100-400sccm，Ar的工作流量为100-400 sccm。

在本步骤中，通过NF₃、CF₄和Ar组合的消波等离子体来消除波纹结构，得到的目标沟槽的深宽比为15，目标沟槽的倾斜率为0.8±0.1。

关于NF₃、CF₄和Ar组合消波的原理与步序请结合前述内容，本实施例公开的深硅刻蚀优化方法，针对波纹结构的消除发生在深沟槽形成以后，即不需要使用过量的保护气体去影响深沟槽形成的刻蚀速率，且形成的目标沟槽侧壁顺滑，波纹结构被消波等离子体侵蚀和消除，扩展了目标沟槽的槽口和槽宽，将硬掩膜层及深沟槽侧壁整体侧向推移，以此完全消除驻波效应，降低了消除驻波的工艺复杂度及工艺成本，优化了深硅刻蚀的沟槽结构。

结合前述两种深硅刻蚀优化方法，请参考图5，本申请实施例还公开了一种硅片结构，硅片结构由深硅刻蚀优化方法加工后形成，包括硅片主体1，硅片主体1的顶层沉积有由SiO₂组成的硬掩膜层2，在硅片主体1上还设有贯穿硬掩膜层2的深沟槽3，深沟槽3的侧壁平滑，深沟槽3的槽口4呈扩口结构且与硬掩膜层2连接并连通。

即通过深硅刻蚀优化方法形成后的硅片结构，其优化了深沟槽3结构，深沟槽3内不具有驻波/波纹结构，以便于后续半导体加工工艺的高效进行，亦避免了消除驻波的工艺过程及降低了消波工艺成本。

以上对本申请进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (5)

1.一种深硅刻蚀优化方法，其特征在于，包括：

在等离子反应腔室内对目标硅片进行第一次沟槽刻蚀以在所述目标硅片上生成初沟槽；

在所述等离子反应腔室的第一优化条件下，循环输出钝化和刻蚀等离子体至所述初沟槽，得到以所述初沟槽为基础的深沟槽，所述深沟槽的侧壁具有波纹结构，其中，所述第一优化条件包括每一循环内的输出所述钝化等离子体至所述初沟槽的第一工作配置以及输出所述刻蚀等离子体至所述初沟槽的第二工作配置，所述第一工作配置包括所述钝化等离子体的第一工作流量和第一持续时间，所述第一工作流量为40-400 sccm，所述第一持续时间为150-1000ms，所述第一工作配置还包括所述等离子反应腔室的第一工作压强、第一偏置功率、第一偏置电压，所述第一工作压强为40-100mT，所述第一偏置功率为2000-3500W，所述第一偏置电压为50-200V，所述第二工作配置包括所述等离子反应腔室的第二工作压强、第二偏置功率、第二偏置电压以及所述刻蚀等离子体的第二工作流量和第二持续时间，所述第二工作压强为60-300mT，所述第二偏置功率为2000-3500W，所述第二偏置电压为50-200V，所述第二工作流量为20-900sccm，所述第二持续时间为100-2000ms；

在所述等离子反应腔室的第二优化条件下，输出消波等离子体至所述深沟槽，得到消除所述波纹结构的目标沟槽，所述目标沟槽的深宽比为15，所述目标沟槽的倾斜率为0.8±0.1，其中，所述第二优化条件包括所述消波等离子体的第三持续时间，所述消波等离子体包括NF3、CF4以及Ar，所述第三持续时间为10-100s，所述NF3的工作流量为400-800sccm，所述CF4的工作流量为100-400sccm，所述Ar的工作流量为100-400 sccm，其中，所述第二优化条件还包括输出消波等离子体至所述深沟槽的所述等离子反应腔室的第三工作压强、第三偏置功率、第三偏置电压，所述第三工作压强为30-100mT，所述第三偏置功率为1500-4000W，所述第三偏置电压为200-900V。

2.如权利要求1所述的深硅刻蚀优化方法，其特征在于，所述钝化等离子体包括C₄F₈。

3.如权利要求1所述的深硅刻蚀优化方法，其特征在于，所述刻蚀等离子体包括SF₆。

4.如权利要求1至3任一项所述的深硅刻蚀优化方法，其特征在于，所述循环输出钝化和刻蚀等离子体的循环次数为30-350次。

5.一种深硅刻蚀优化方法，其特征在于，包括：

在等离子反应腔室内，循环输出钝化和刻蚀等离子体至目标硅片，得到具有深沟槽结构的所述目标硅片，所述深沟槽结构的侧壁具有波纹结构，其中所述钝化和刻蚀等离子体分别为C₄F₈和SF₆，所述等离子反应腔室输出所述C₄F₈的第一工作压强为40-100mT，第一偏置功率为2000-3500W，第一偏置电压为50-200V，所述C₄F₈的工作流量为40-400 sccm，每一循环的所述C₄F₈的持续时间为150-1000ms，所述等离子反应腔室输出所述SF₆的第二工作压强为60-300mT，第二偏置功率为2000-3500W，第二偏置电压为50-200V，所述SF₆的工作流量为20-900 sccm，每一循环的所述SF₆的持续时间为100-2000ms；

在等离子反应腔室内，输出消波等离子体至所述深沟槽，所述消波等离子体包括NF₃、CF₄以及Ar，得到消除所述波纹结构的目标沟槽，其中所述等离子反应腔室输出所述消波等离子体的第三工作压强为30-100mT，第三偏置功率为1500-4000W，第三偏置电压为200-900V，第三持续时间为10-100s，所述NF₃的工作流量为400-800sccm，所述CF₄的工作流量为100-400sccm，所述Ar的工作流量为100-400 sccm，所述目标沟槽的深宽比为15，所述目标沟槽的倾斜率为0.8±0.1。

Images