JP2009088074A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009088074A
JP2009088074A JP2007253303A JP2007253303A JP2009088074A JP 2009088074 A JP2009088074 A JP 2009088074A JP 2007253303 A JP2007253303 A JP 2007253303A JP 2007253303 A JP2007253303 A JP 2007253303A JP 2009088074 A JP2009088074 A JP 2009088074A
Authority
JP
Japan
Prior art keywords
film
semiconductor
insulating film
fluorine
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007253303A
Other languages
English (en)
Inventor
Tsutomu Wataya
力 綿谷
Toru Takiguchi
透 瀧口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007253303A priority Critical patent/JP2009088074A/ja
Priority to US12/034,195 priority patent/US7855096B2/en
Publication of JP2009088074A publication Critical patent/JP2009088074A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H01S5/221—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials containing aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2272—Buried mesa structure ; Striped active layer grown by a mask induced selective growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】マスクとして用いた絶縁膜上にIII―Ｖ族化合物半導体膜を成長させることなく良好な埋込成長や選択成長を行うことができる半導体装置の製造方法を得る。
【解決手段】ＧａＡｓ基板１０（半導体基板）上に半導体膜１１を形成する。半導体膜１１上にＳｉＯ２膜１５（絶縁膜）を形成し、このＳｉＯ２膜１５をパターニングする。ＳｉＯ２膜１５をマスクとして半導体膜１１をエッチングしてメサ構造１６を形成する。ＳｉＯ２膜１５の表面をＳＦ６ガス（フッ素系ガス）でアッシング処理して、ＳｉＯ２膜１５の表面をフッ素で終端させる。表面をフッ素で終端したＳｉＯ２膜１５をマスクとして、メサ構造１６をIII―Ｖ族化合物半導体膜１７で選択的に埋め込む。
【選択図】図７

Description

本発明は、マスクとして用いた絶縁膜上にIII―Ｖ族化合物半導体膜を成長させることなく良好な埋込成長や選択成長を行うことができる半導体装置の製造方法に関するものである。
半導体レーザ素子や変調器などの半導体装置において、活性層へ光や電流を効率良く閉じ込めるために、メサ構造を形成して電流注入領域を限定することが多い。この場合、放熱性の向上、電気容量の低減、メサ形状の保護などの観点から、メサ構造を半導体膜で選択的に埋め込む埋込型構造を採用する場合がある。
このような埋込型の半導体装置の製造工程において、パターニングした絶縁膜をマスクとして半導体膜をエッチングしてメサ構造を形成し、この絶縁膜を埋め込み時のマスクとして用いてメサ構造を半導体膜で埋め込む。
しかし、メサ構造をIII―Ｖ族化合物半導体膜で埋め込むと、成長条件によっては絶縁膜上に結晶成長し、その後の絶縁膜除去の阻害要因となる。特に、III―Ｖ族化合物半導体膜としてＡｌＩｎＡｓやＡｌＩｎＰなどのＡｌを含む半導体材料を用いた場合、絶縁膜上での結晶成長が顕著である。また、パターニングした絶縁膜をマスクとして、半導体基板上にIII―Ｖ族化合物半導体膜を選択的に形成する場合にも、同様の問題が生じる。
従来は、成長温度の調整（例えば、特許文献１参照））や、ＨＣｌなどエッチング効果のあるガスを半導体材料ガスと同時に結晶成長中の反応炉へ導入すること（例えば、特許文献２参照）により、絶縁膜上にIII―Ｖ族化合物半導体膜が成長されるのを防いでいた。
“Selective growth of InAlAs by low pressure metalorganic vapor phase epitaxy”, M. Tsuji, K. Makita, T. Takeuchi, K.Taguchi, Jornal of Crystal Growth 162 (1996) p.25. “Novel Selective area growth of AlGaAs and AlAs with HCl gas by MOVPE”,K. Shimoyama, Y. Inoue, K. Fujii, H. Gotoh, Journal of Crystal Growth 124 (1992) p.235.
しかし、従来の方法では成長条件が限定されるため、埋込成長や選択成長を行うIII―Ｖ族化合物半導体膜の成長条件として適切でない場合や、成長条件が複雑になる場合があった。従って、良好な埋込成長や選択成長を行うことができないという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的はマスクとして用いた絶縁膜上にIII―Ｖ族化合物半導体膜を成長させることなく良好な埋込成長や選択成長を行うことができる半導体装置の製造方法を得るものである。
本発明に係る半導体装置の製造方法は、半導体基板上に半導体膜を形成する工程と、半導体膜上に絶縁膜を形成し、この絶縁膜をパターニングする工程と、絶縁膜をマスクとして半導体膜をエッチングしてメサ構造を形成する工程と、絶縁膜の表面をフッ素で終端させる工程と、表面をフッ素で終端した絶縁膜をマスクとして、メサ構造をIII―Ｖ族化合物半導体膜で選択的に埋め込む工程とを有する。本発明のその他の特徴は以下に明らかにする。
本発明により、マスクとして用いた絶縁膜上にIII―Ｖ族化合物半導体膜を成長させることなく良好な埋込成長や選択成長を行うことができる。
実施の形態１．
以下、本発明の実施の形態１に係る埋込型半導体レーザ素子（半導体装置）の製造方法について、図１に示すフローチャートに従って説明する。
まず、図２に示すように、ｐ型のＧａＡｓ基板１０（半導体基板）上に、半導体膜１１として、ｐ型の下クラッド層１２、アンドープのＭＱＷ(Multiple Quantum Well)活性層１３、ｎ型の上クラッド層１４をＭＯＰＶＥ（Metalorganic Vapor Phase Epitaxy）法により形成する（ステップＳ１）。
次に、図３に示すように、半導体膜１１上にＳｉＯ２膜１５（絶縁膜）を形成し、写真製版技術によりＳｉＯ２膜１５をパターニングする（ステップＳ２）。
次に、図４に示すように、パターニングされたＳｉＯ２膜１５をマスクとして半導体膜１１をウェットエッチングしてメサ構造１６を形成する（ステップＳ３）。
次に、図５に示すように、ＳｉＯ２膜１５の表面をＳＦ６ガス（フッ素系ガス）でアッシング処理して、ＳｉＯ２膜１５の表面をフッ素で終端させる（ステップＳ４）。図６は、ＳＦ６ガスでアッシング処理したか否かによるＳｉＯ２膜の表面のＸＰＳ(X-ray Photoelectron Spectroscopy)分析結果である。アッシング処理したＳｉＯ２膜の表面ではＳｉ−Ｆ結合に起因するピークが見られるため、フッ素で終端されていることがわかる。
次に、図７に示すように、表面をフッ素で終端したＳｉＯ２膜１５をマスクとして、メサ構造１６をIII―Ｖ族化合物半導体膜１７でＭＯＶＰＥ法により選択的に埋め込む（ステップＳ５）。その他の一般的な工程を経て、半導体レーザ素子が製造される。
図８は、ＳＦ６ガスを用いたアッシング処理を行った場合のメサ埋込成長後の断面ＳＥＭ(scanning electron microscope)像であり、図９は、ＳＦ６ガスを用いたアッシング処理を行わなかった場合のメサ埋込成長後の断面ＳＥＭ像である。III―Ｖ族化合物半導体膜１７は、表面をフッ素で終端したＳｉＯ２膜１５上には成長しないことがわかる。
本実施の形態では、表面をフッ素で終端したＳｉＯ２膜１５をマスクとして、メサ構造１６をIII―Ｖ族化合物半導体膜１７で選択的に埋め込むことにより、マスクとして用いたＳｉＯ２膜１５上にIII―Ｖ族化合物半導体膜１７を成長させることなく良好な埋込成長を行うことができる。
なお、本実施の形態ではメサ構造１６を形成する際に半導体膜１１をウェットエッチングしたが、メサ構造１６を形成する際に半導体膜１１をドライエッチングしてもよい。また、本実施の形態ではメサ構造１６を形成した後にＳｉＯ２膜１５の表面をフッ素で終端させる処理を実施したが、メサ構造１６を形成する前に当該処理を実施しても良い。また、本実施の形態ではIII―Ｖ族化合物半導体膜１７の結晶成長において、ＭＯＶＰＥ法を用いたが、他のエピタキシャル成長法を用いてもよい。
ＳｉＯ２膜１５の表面をフッ素で終端させる工程において、本実施の形態ではＳｉＯ２膜１５の表面をＳＦ６ガス（六フッ化硫黄）でアッシング処理したが、ＣＦ４（四フッ化炭素）、ＣＨＦ３（トリフルオロメタン）などの他のフッ素系ガスを用いてもよい。また、ＳｉＯ２膜１５の表面をバッファードフッ酸又はフッ化水素酸の希釈溶液などのフッ素系溶液で処理してもよい。
III―Ｖ族化合物半導体膜１７として、ＡｌｘＧａｙＩｎ１−ｘ−ｙＡｓ（０＜ｘ＜１，０＝＜ｙ＜１，０＜ｘ＋ｙ＜１）、ＡｌｘＧａｙＩｎ１−ｘ−ｙＰ（０＜ｘ＜１，０＝＜ｙ＜１，０＜ｘ＋ｙ＜１）、ＡｌｘＧａ１−ｘＡｓ（０＜ｘ＜＝１）、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜＝１）などのＡｌを含む半導体材料を一部又は全てに含む積層構造を形成する。また、本実施の形態では絶縁膜としてＳｉＯ２膜１５を用いたが、絶縁膜としてＳｉＮなど他の絶縁膜を用いてもよい。
本実施の形態では半導体レーザ素子の製造について示したが、本発明は、変調器、ダイオード、トランジスタ、受光素子などのあらゆる半導体素子の製造に適用することができる。
本実施の形態では半導体基板としてＧａＡｓ基板を用いたが、ＩｎＰ基板やＧａＮ基板を用いてもよい。ただし、III―Ｖ族化合物半導体膜１７のＡｌを含む半導体材料は、半導体基板と格子定数が合うものを選ぶ必要がある。従って、III―Ｖ族化合物半導体膜１７のＡｌを含む半導体材料として、ＧａＡｓ基板の場合はＡｌＧａＩｎＰやＡｌＧａＡｓ、ＩｎＰ基板の場合はＡｌＧａＩｎＡｓやＡｌＩｎＡｓ、ＧａＮ基板の場合はＡｌＧａＮを用いる。
実施の形態２．
以下、本発明の実施の形態２に係る選択成長半導体レーザ素子（半導体装置）の製造方法について、図１０に示すフローチャートに従って説明する。
まず、図１１に示すように、ｐ型のＧａＡｓ基板１０上にＳｉＯ２膜１５（絶縁膜）を形成し、写真製版技術によりＳｉＯ２膜１５をパターニングする（ステップＳ１１）。
次に、図１２に示すように、ＳｉＯ２膜１５の表面をＳＦ６ガス（フッ素系ガス）でアッシング処理して、ＳｉＯ２膜１５の表面をフッ素で終端させる（ステップＳ１２）。
次に、図１３に示すように、表面をフッ素で終端したＳｉＯ２膜１５をマスクとして、ＧａＡｓ基板１０上に、III―Ｖ族化合物半導体膜２０として、ｐ型の下クラッド層２１、アンドープのＭＱＷ活性層２２、ｎ型の上クラッド層２３をＭＯＶＰＥ法により選択的に形成する（ステップＳ１３）。その他の一般的な工程を経て、半導体レーザ素子が製造される。
本実施の形態では、表面をフッ素で終端したＳｉＯ２膜１５をマスクとして、ＧａＡｓ基板１０上にIII―Ｖ族化合物半導体膜２０を選択的に形成することにより、マスクとして用いたＳｉＯ２膜１５上にIII―Ｖ族化合物半導体膜２０を成長させることなく良好な選択成長を行うことができる。
なお、本実施の形態ではIII―Ｖ族化合物半導体膜２０の結晶成長において、ＭＯＶＰＥ法を用いたが、他のエピタキシャル成長法を用いてもよい。
ＳｉＯ２膜１５の表面をフッ素で終端させる工程において、本実施の形態ではＳｉＯ２膜１５の表面をＳＦ６ガス（六フッ化硫黄）でアッシング処理したが、ＣＦ４（四フッ化炭素）、ＣＨＦ３（トリフルオロメタン）などの他のフッ素系ガスを用いてもよい。また、ＳｉＯ２膜１５の表面をバッファードフッ酸やフッ化水素酸の希釈溶液などのフッ素系溶液で処理してもよい。
III―Ｖ族化合物半導体膜２０として、ＡｌｘＧａｙＩｎ１−ｘ−ｙＡｓ（０＜ｘ＜１，０＝＜ｙ＜１，０＜ｘ＋ｙ＜１）、ＡｌｘＧａｙＩｎ１−ｘ−ｙＰ（０＜ｘ＜１，０＝＜ｙ＜１，０＜ｘ＋ｙ＜１）、ＡｌｘＧａ１−ｘＡｓ（０＜ｘ＜＝１）、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜＝１）などのＡｌを含む半導体材料を一部又は全てに含む積層構造を形成する。また、本実施の形態では絶縁膜としてＳｉＯ２膜１５を用いたが、絶縁膜としてＳｉＮなど他の絶縁膜を用いてもよい。
本実施の形態では半導体レーザ素子の製造について示したが、本発明は、変調器、ダイオード、トランジスタ、受光素子などのあらゆる半導体素子の製造に適用することができる。
本実施の形態では半導体基板としてＧａＡｓ基板を用いたが、ＩｎＰ基板やＧａＮ基板を用いてもよい。ただし、III―Ｖ族化合物半導体膜２０のＡｌを含む半導体材料は、半導体基板と格子定数が合うものを選ぶ必要がある。従って、III―Ｖ族化合物半導体膜２０のＡｌを含む半導体材料として、ＧａＡｓ基板の場合はＡｌＧａＩｎＰやＡｌＧａＡｓ、ＩｎＰ基板の場合はＡｌＧａＩｎＡｓやＡｌＩｎＡｓ、ＧａＮ基板の場合はＡｌＧａＮを用いる。
実施の形態３．
以下、本発明の実施の形態３に係る選択成長半導体レーザ素子（半導体装置）の製造方法について説明する。
まず、図１４に示すように、ｐ型のＧａＡｓ基板１０上に半導体膜２４を形成する。そして、半導体膜２４上にＳｉＯ２膜１５（絶縁膜）を形成し、写真製版技術によりＳｉＯ２膜１５をパターニングする。
次に、図１５に示すように、ＳｉＯ２膜１５の表面をＳＦ６ガス（フッ素系ガス）でアッシング処理して、ＳｉＯ２膜１５の表面をフッ素で終端させる（ステップＳ１２）。
次に、図１６に示すように、表面をフッ素で終端したＳｉＯ２膜１５をマスクとして、半導体膜２４上に、III―Ｖ族化合物半導体膜２０として、ｐ型の下クラッド層２１、アンドープのＭＱＷ活性層２２、ｎ型の上クラッド層２３をＭＯＶＰＥ法により選択的に形成する。その他の一般的な工程を経て、半導体レーザ素子が製造される。
本実施の形態３は、ＧａＡｓ基板１０とIII―Ｖ族化合物半導体膜２０との間に半導体膜２４を形成する点以外は、実施の形態２と同様である。これにより、実施の形態２と同様の効果を得ることができる。
本発明の実施の形態１に係る半導体装置の製造方法を説明するためのフローチャートである。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 ＳＦ６ガスでアッシング処理したか否かによるＳｉＯ２膜の表面のＸＰＳ分析結果である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 ＳＦ６ガスを用いたアッシング処理を行った場合のメサ埋込成長後の断面ＳＥＭ像である。 ＳＦ６ガスを用いたアッシング処理を行わなかった場合のメサ埋込成長後の断面ＳＥＭ像である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するためのフローチャートである。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を説明するための断面図である。
符号の説明
１０ ＧａＡｓ基板（半導体基板）
１１ 半導体膜
１５ ＳｉＯ２膜（絶縁膜）
１６ メサ構造
１７，２０ III―Ｖ族化合物半導体膜

Claims (11)

  1. 半導体基板上に半導体膜を形成する工程と、
    前記半導体膜上に絶縁膜を形成し、この絶縁膜をパターニングする工程と、
    前記絶縁膜をマスクとして前記半導体膜をエッチングしてメサ構造を形成する工程と、
    前記絶縁膜の表面をフッ素で終端させる工程と、
    表面をフッ素で終端した前記絶縁膜をマスクとして、前記メサ構造をIII―Ｖ族化合物半導体膜で選択的に埋め込む工程とを有することを特徴とする半導体装置の製造方法。
  2. 前記メサ構造を形成する工程において、前記半導体膜をウェットエッチング又はドライエッチングすることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 半導体基板上に絶縁膜を形成し、この絶縁膜をパターニングする工程と、
    前記絶縁膜の表面をフッ素で終端させる工程と、
    表面をフッ素で終端した前記絶縁膜をマスクとして、前記半導体基板上にIII―Ｖ族化合物半導体膜を選択的に形成する工程とを有することを特徴とする半導体装置の製造方法。
  4. 半導体基板上に半導体膜を形成する工程と、
    前記半導体膜上に絶縁膜を形成し、この絶縁膜をパターニングする工程と、
    前記絶縁膜の表面をフッ素で終端させる工程と、
    表面をフッ素で終端した前記絶縁膜をマスクとして、前記半導体膜上にIII―Ｖ族化合物半導体膜を選択的に形成する工程とを有することを特徴とする半導体装置の製造方法。
  5. 前記絶縁膜の表面をフッ素で終端させる工程において、前記絶縁膜の表面をフッ素系ガスで処理することを特徴とする請求項１〜４の何れか１項に記載の半導体装置の製造方法。
  6. 前記フッ素系ガスとして、六フッ化硫黄、四フッ化炭素、トリフルオロメタンの何れかを用いることを特徴とす請求項５に記載の半導体装置の製造方法。
  7. 前記絶縁膜の表面をフッ素で終端させる工程において、前記絶縁膜の表面をフッ素系溶液で処理することを特徴とする請求項１〜４の何れか１項に記載の半導体装置の製造方法。
  8. 前記フッ素系溶液として、バッファードフッ酸又はフッ化水素酸を用いることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記III―Ｖ族化合物半導体膜として、Ａｌを含む半導体材料を用いることを特徴とする請求項１〜８の何れか１項に記載の半導体装置の製造方法。
  10. 前記III―Ｖ族化合物半導体膜として、ＡｌｘＧａｙＩｎ１−ｘ−ｙＡｓ（０＜ｘ＜１，０＝＜ｙ＜１，０＜ｘ＋ｙ＜１）、ＡｌｘＧａｙＩｎ１−ｘ−ｙＰ（０＜ｘ＜１，０＝＜ｙ＜１，０＜ｘ＋ｙ＜１）、ＡｌｘＧａ１−ｘＡｓ（０＜ｘ＜＝１）、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜＝１）の何れかを用いることを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記絶縁膜として、ＳｉＯ２又はＳｉＮを用いることを特徴とする請求項１〜１０の何れか１項に記載の半導体装置の製造方法。
JP2007253303A 2007-09-28 2007-09-28 半導体装置の製造方法 Pending JP2009088074A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007253303A JP2009088074A (ja) 2007-09-28 2007-09-28 半導体装置の製造方法
US12/034,195 US7855096B2 (en) 2007-09-28 2008-02-20 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007253303A JP2009088074A (ja) 2007-09-28 2007-09-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009088074A true JP2009088074A (ja) 2009-04-23

Family

ID=40508848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007253303A Pending JP2009088074A (ja) 2007-09-28 2007-09-28 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7855096B2 (ja)
JP (1) JP2009088074A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155607A (ja) * 2019-03-20 2020-09-24 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194023A (ja) * 2008-02-12 2009-08-27 Sumitomo Electric Ind Ltd 半導体光素子を作製する方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115640A (ja) * 2001-10-04 2003-04-18 Sharp Corp 半導体レーザ装置及び光ディスク再生記録装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3158651B2 (ja) 1991-07-04 2001-04-23 三菱化学株式会社 化合物半導体及びその製造方法
US5400740A (en) * 1992-02-06 1995-03-28 Mitsubishi Chemical Corporation Method of preparing compound semiconductor
JPH05226362A (ja) 1992-02-12 1993-09-03 Seiko Epson Corp 半導体装置の製造方法
JP3223575B2 (ja) 1992-06-02 2001-10-29 三菱化学株式会社 化合物半導体とその製造方法
JPH0846283A (ja) * 1994-07-28 1996-02-16 Mitsubishi Electric Corp 半導体レーザの製造方法
JP3432301B2 (ja) 1994-09-07 2003-08-04 株式会社東芝 半導体薄膜成長装置
JP2006135340A (ja) 1994-09-13 2006-05-25 Toshiba Corp 半導体装置
JP3761918B2 (ja) * 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
JPH08107144A (ja) 1994-10-06 1996-04-23 Fujitsu Ltd 半導体装置の製造方法
JPH0982798A (ja) 1995-09-12 1997-03-28 Toshiba Corp 半導体装置およびその製造方法
JPH0992621A (ja) 1995-09-28 1997-04-04 Oki Electric Ind Co Ltd 半導体薄膜の選択成長方法
JPH09320964A (ja) 1996-05-27 1997-12-12 Mitsubishi Chem Corp 化合物半導体の製造方法
JPH11274645A (ja) 1998-03-20 1999-10-08 Toshiba Corp 半導体素子及びその製造方法
DE10304722A1 (de) * 2002-05-11 2004-08-19 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115640A (ja) * 2001-10-04 2003-04-18 Sharp Corp 半導体レーザ装置及び光ディスク再生記録装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155607A (ja) * 2019-03-20 2020-09-24 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Also Published As

Publication number Publication date
US20090087966A1 (en) 2009-04-02
US7855096B2 (en) 2010-12-21

Similar Documents

Publication Publication Date Title
US8012780B2 (en) Method of fabricating semiconductor laser
JP2009099989A (ja) 二種類の材料系の分離方法
JP6327098B2 (ja) 量子カスケードレーザを製造する方法
JP4770645B2 (ja) 半導体レーザ素子の製造方法
JP4751124B2 (ja) 半導体発光素子を作製する方法
JP2002289591A (ja) 窒化物系半導体装置及びその製造方法
JP2009088074A (ja) 半導体装置の製造方法
KR20000035669A (ko) 반도체 레이저, 반도체 장치 및 이들의 제조 방법
JP4853008B2 (ja) 半導体光素子を作製する方法
US8021985B2 (en) Method to form semiconductor laser diode
US9001859B2 (en) Ridge semiconductor laser and method for manufacturing a ridge semiconductor laser
US7544535B2 (en) Method for manufacturing semiconductor laser element
JP2010267674A (ja) Ｉｉｉ−ｖ化合物半導体光素子を作製する方法
JP5841340B2 (ja) 窒化物半導体レーザ装置の製造方法
JP5722082B2 (ja) 窒化物半導体レーザ装置の製造方法
KR100991784B1 (ko) 질화물 반도체 레이저 다이오드의 웨이퍼 벤딩 줄이는 방법
KR101938230B1 (ko) 전압을 인가하여 에피택셜 리프트오프 공정을 고속화하기 위한 반도체 소자의 제조 방법 및 식각 장비
JP4877146B2 (ja) 半導体レーザ素子の製造方法
JP2005038873A (ja) 窒化物系化合物半導体デバイスの製造方法および窒化物系化合物半導体デバイス
JP2008130869A (ja) 半導体レーザ素子の製造方法
KR20240090953A (ko) 광전자 컴포넌트를 처리하기 위한 방법 및 광전자 컴포넌트
JP2008028093A (ja) 半導体レーザ装置およびその製造方法
JP2005203392A (ja) 半導体装置及びその製造方法
JPH05291683A (ja) 半導体発光素子及びその製造方法
JP2009087977A (ja) 半導体光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111206