JPH05291683A - 半導体発光素子及びその製造方法 - Google Patents
半導体発光素子及びその製造方法Info
- Publication number
- JPH05291683A JPH05291683A JP9073792A JP9073792A JPH05291683A JP H05291683 A JPH05291683 A JP H05291683A JP 9073792 A JP9073792 A JP 9073792A JP 9073792 A JP9073792 A JP 9073792A JP H05291683 A JPH05291683 A JP H05291683A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current
- light emitting
- doped
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
- H01S2304/04—MOCVD or MOVPE
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
- H01S5/221—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials containing aluminium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32325—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm red laser based on InGaP
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】本発明は、利得導波型の可視光半導体レーザ及
びその製造方法に関し、電流ブロック層で生じる漏れ電
流を抑え、十分な電流狭窄が行える可視光半導体レーザ
及びその製造方法を提供することを目的とする。 【構成】ｎ−ＧａＡｓ基板１上に、ｎ−（Ａｌ0.7 Ｇａ
0.3 ）0.5 Ｉｎ0.5 Ｐクラッド層２が形成されている。
その上にはアンドープのｎ−Ｇａ0.5 Ｉｎ0.5 Ｐ活性層
３が形成され、その上にはｐ−（Ａｌ0.7 Ｇａ0.3 ）
0.5 Ｉｎ0.5 Ｐクラッド層４が形成され、その上部は幅
３μｍのストライプ状に形成されたメサ形状であり、ク
ラッド層４のメサ上部には、ｐ−Ｇａ0.5 Ｉｎ0.5 Ｐ層
のスパイク防止層６が形成されている。このメサ形状の
両側を埋め込むように、アンドープのｎ−Ａｌ0.5 Ｉｎ
0.5 Ｐ層の電流ブロック層５がＭＯＶＰＥ法により基板
温度６９０℃で形成されている。この電流ブロック層５
により電流狭窄が行われる。
びその製造方法に関し、電流ブロック層で生じる漏れ電
流を抑え、十分な電流狭窄が行える可視光半導体レーザ
及びその製造方法を提供することを目的とする。 【構成】ｎ−ＧａＡｓ基板１上に、ｎ−（Ａｌ0.7 Ｇａ
0.3 ）0.5 Ｉｎ0.5 Ｐクラッド層２が形成されている。
その上にはアンドープのｎ−Ｇａ0.5 Ｉｎ0.5 Ｐ活性層
３が形成され、その上にはｐ−（Ａｌ0.7 Ｇａ0.3 ）
0.5 Ｉｎ0.5 Ｐクラッド層４が形成され、その上部は幅
３μｍのストライプ状に形成されたメサ形状であり、ク
ラッド層４のメサ上部には、ｐ−Ｇａ0.5 Ｉｎ0.5 Ｐ層
のスパイク防止層６が形成されている。このメサ形状の
両側を埋め込むように、アンドープのｎ−Ａｌ0.5 Ｉｎ
0.5 Ｐ層の電流ブロック層５がＭＯＶＰＥ法により基板
温度６９０℃で形成されている。この電流ブロック層５
により電流狭窄が行われる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体発光素子及びそ
の製造方法に係り、特に利得導波型の可視光半導体レー
ザ及びその製造方法に関する。
の製造方法に係り、特に利得導波型の可視光半導体レー
ザ及びその製造方法に関する。
【０００２】
【従来の技術】従来の可視光半導体レーザを図５を用い
て説明する。ｎ−ＧａＡｓ基板１上にｎ−（Ａｌ0.7 Ｇ
ａ0.3 ）0.5 Ｉｎ0.5 Ｐ層のクラッド層２が形成されて
いる。クラッド層２上にＧａ0.5 Ｉｎ0.5 Ｐ層の活性層
３が形成されている。活性層３上にはｐ−（Ａｌ0.7 Ｇ
ａ0.3 ）0.5 Ｉｎ0.5 Ｐ層のクラッド層４が形成されて
いる。
て説明する。ｎ−ＧａＡｓ基板１上にｎ−（Ａｌ0.7 Ｇ
ａ0.3 ）0.5 Ｉｎ0.5 Ｐ層のクラッド層２が形成されて
いる。クラッド層２上にＧａ0.5 Ｉｎ0.5 Ｐ層の活性層
３が形成されている。活性層３上にはｐ−（Ａｌ0.7 Ｇ
ａ0.3 ）0.5 Ｉｎ0.5 Ｐ層のクラッド層４が形成されて
いる。
【０００３】クラッド層４は上部が幅３μｍのストライ
プ状に形成されたメサ形状であり、このメサ形状の両側
を埋め込むようにＳｅ（セレン）をドープした厚さ１μ
ｍのｎ−Ａｌ0.5 Ｉｎ0.5 Ｐ層の電流ブロック層１２が
形成されている。クラッド層４のメサ上部にはｐ−Ｇａ
0.5 Ｉｎ0.5 Ｐ層のスパイク防止層６が形成されてい
る。
プ状に形成されたメサ形状であり、このメサ形状の両側
を埋め込むようにＳｅ（セレン）をドープした厚さ１μ
ｍのｎ−Ａｌ0.5 Ｉｎ0.5 Ｐ層の電流ブロック層１２が
形成されている。クラッド層４のメサ上部にはｐ−Ｇａ
0.5 Ｉｎ0.5 Ｐ層のスパイク防止層６が形成されてい
る。
【０００４】電流ブロック層１２及びスパイク防止層６
上にｐ−ＧａＡｓ層のコンタクト層７が形成されてい
る。この従来の可視光半導体レーザは、通常、有機金属
気相エピタキシャル（ＭＯＶＰＥ）法を用いて、基板温
度７３０℃程度で各層をエピタキシャル成長して形成さ
れる。
上にｐ−ＧａＡｓ層のコンタクト層７が形成されてい
る。この従来の可視光半導体レーザは、通常、有機金属
気相エピタキシャル（ＭＯＶＰＥ）法を用いて、基板温
度７３０℃程度で各層をエピタキシャル成長して形成さ
れる。
【０００５】この構造の可視光半導体レーザは、ｐ型の
クラッド層４とｎ型の電流ブロック層１２とからなるｐ
ｎ接合に逆バイアス電圧を印加して電流狭窄を行うこと
により、低閾値で動作させることができ、また高効率化
を図ることができる。
クラッド層４とｎ型の電流ブロック層１２とからなるｐ
ｎ接合に逆バイアス電圧を印加して電流狭窄を行うこと
により、低閾値で動作させることができ、また高効率化
を図ることができる。
【０００６】
【発明が解決しようとする課題】しかし、上記従来の可
視光半導体レーザでは、Ｓｅをドープしたｎ−Ａｌ0.5
Ｉｎ0.5 Ｐ層の電流ブロック層１２で生じる漏れ電流を
完全に抑えることができず、十分な電流狭窄の効果が得
られないという問題を生じていた。本発明の目的は、電
流ブロック層で生じる漏れ電流を抑え、十分な電流狭窄
が行える可視光半導体レーザ及びその製造方法を提供す
ることにある。
視光半導体レーザでは、Ｓｅをドープしたｎ−Ａｌ0.5
Ｉｎ0.5 Ｐ層の電流ブロック層１２で生じる漏れ電流を
完全に抑えることができず、十分な電流狭窄の効果が得
られないという問題を生じていた。本発明の目的は、電
流ブロック層で生じる漏れ電流を抑え、十分な電流狭窄
が行える可視光半導体レーザ及びその製造方法を提供す
ることにある。
【０００７】
【課題を解決するための手段】上記目的は、第１導電型
の半導体基板と、前記半導体基板上に形成された第１導
電型の第１のクラッド層と、前記第１のクラッド層上に
形成された活性層と、前記活性層上に形成された第２導
電型の第２のクラッド層と、前記第２のクラッド層上に
形成され、電流狭窄を行う電流ブロック層とを備えた半
導体発光素子において、前記活性層は、（ＡｌX Ｇａ
1-X ）0.5 Ｉｎ0.5 Ｐ層（０≦Ｘ≦０．５）であり、前
記電流ブロック層は、（ＡｌX Ｇａ1-X ）0.5 Ｉｎ0.5
Ｐ層（０．５≦Ｘ≦１）であることを特徴とする半導体
発光素子によって達成される。
の半導体基板と、前記半導体基板上に形成された第１導
電型の第１のクラッド層と、前記第１のクラッド層上に
形成された活性層と、前記活性層上に形成された第２導
電型の第２のクラッド層と、前記第２のクラッド層上に
形成され、電流狭窄を行う電流ブロック層とを備えた半
導体発光素子において、前記活性層は、（ＡｌX Ｇａ
1-X ）0.5 Ｉｎ0.5 Ｐ層（０≦Ｘ≦０．５）であり、前
記電流ブロック層は、（ＡｌX Ｇａ1-X ）0.5 Ｉｎ0.5
Ｐ層（０．５≦Ｘ≦１）であることを特徴とする半導体
発光素子によって達成される。
【０００８】また、上記目的は、第１導電型の半導体基
板上に第１導電型の第１のクラッド層を形成し、前記第
１のクラッド層上に活性層を形成し、前記活性層上に第
２導電型の第２のクラッド層を形成し、前記第２のクラ
ッド層上に電流狭窄を行う電流ブロック層を形成する半
導体発光素子の製造方法において、前記電流ブロック層
は、ＭＯＶＰＥ法を用い、基板温度７００℃以下で、不
純物を実質的に添加することなく（ＡｌX Ｇａ1-X ）
0.5 Ｉｎ0.5 Ｐ層（０．５≦Ｘ≦１）を結晶成長させて
形成することを特徴とする半導体発光素子の製造方法に
よって達成される。
板上に第１導電型の第１のクラッド層を形成し、前記第
１のクラッド層上に活性層を形成し、前記活性層上に第
２導電型の第２のクラッド層を形成し、前記第２のクラ
ッド層上に電流狭窄を行う電流ブロック層を形成する半
導体発光素子の製造方法において、前記電流ブロック層
は、ＭＯＶＰＥ法を用い、基板温度７００℃以下で、不
純物を実質的に添加することなく（ＡｌX Ｇａ1-X ）
0.5 Ｉｎ0.5 Ｐ層（０．５≦Ｘ≦１）を結晶成長させて
形成することを特徴とする半導体発光素子の製造方法に
よって達成される。
【０００９】
【作用】本発明によれば、電流ブロック層で生じる漏れ
電流を抑えて十分な電流狭窄を行うことができるように
なる。
電流を抑えて十分な電流狭窄を行うことができるように
なる。
【００１０】
【実施例】本発明の第１の実施例による半導体発光素子
及びその製造方法を図１及び図２を用いて説明する。図
１は本実施例による半導体発光素子の断面図である。図
２は（ＡｌX Ｇａ1-X ）0.5 Ｉｎ0.5 Ｐ結晶層中の電子
捕獲中心の濃度の、基板温度及びＡｌの組成Ｘに対する
依存性を示す図である。
及びその製造方法を図１及び図２を用いて説明する。図
１は本実施例による半導体発光素子の断面図である。図
２は（ＡｌX Ｇａ1-X ）0.5 Ｉｎ0.5 Ｐ結晶層中の電子
捕獲中心の濃度の、基板温度及びＡｌの組成Ｘに対する
依存性を示す図である。
【００１１】まず、図１を用いて本実施例による半導体
発光素子の構造を説明する。Ｓｉ（シリコン）がドープ
された厚さ１５０μｍ程度のｎ−ＧａＡｓ基板１上に、
Ｓｅ（セレン）がドープされた厚さ１μｍのｎ−（Ａｌ
0.7 Ｇａ0.3 ）0.5Ｉｎ0.5 Ｐ層のクラッド層２が形成
されている。クラッド層２上には厚さ０．０８μｍのア
ンドープのｎ−Ｇａ0.5 Ｉｎ0.5 Ｐ層の活性層３が形成
され、活性層３上には、Ｍｇ（マグネシウム）がドープ
されたｐ−（Ａｌ0.7 Ｇａ0.3 ）0.5Ｉｎ0.5 Ｐ層のク
ラッド層４が形成されている。クラッド層４上部は幅３
μｍのストライプ状に形成されたメサ形状であり、メサ
の厚さは１μｍ、メサ周辺部の厚さは０．２μｍであ
る。
発光素子の構造を説明する。Ｓｉ（シリコン）がドープ
された厚さ１５０μｍ程度のｎ−ＧａＡｓ基板１上に、
Ｓｅ（セレン）がドープされた厚さ１μｍのｎ−（Ａｌ
0.7 Ｇａ0.3 ）0.5Ｉｎ0.5 Ｐ層のクラッド層２が形成
されている。クラッド層２上には厚さ０．０８μｍのア
ンドープのｎ−Ｇａ0.5 Ｉｎ0.5 Ｐ層の活性層３が形成
され、活性層３上には、Ｍｇ（マグネシウム）がドープ
されたｐ−（Ａｌ0.7 Ｇａ0.3 ）0.5Ｉｎ0.5 Ｐ層のク
ラッド層４が形成されている。クラッド層４上部は幅３
μｍのストライプ状に形成されたメサ形状であり、メサ
の厚さは１μｍ、メサ周辺部の厚さは０．２μｍであ
る。
【００１２】クラッド層４のメサ上部には、界面での伝
導帯のスパイクを防止するためのＺｎ（亜鉛）をドープ
した厚さ０．１μｍのｐ−Ｇａ0.5 Ｉｎ0.5 Ｐ層のスパ
イク防止層６が形成されている。このメサ形状の両側を
埋め込むように、厚さ１μｍのアンドープのｎ−Ａｌ0.
5 Ｉｎ0.5 Ｐ層の電流ブロック層５がＭＯＶＰＥ法によ
り基板温度６９０℃で形成されている。この電流ブロッ
ク層５により電流狭窄が行われる。
導帯のスパイクを防止するためのＺｎ（亜鉛）をドープ
した厚さ０．１μｍのｐ−Ｇａ0.5 Ｉｎ0.5 Ｐ層のスパ
イク防止層６が形成されている。このメサ形状の両側を
埋め込むように、厚さ１μｍのアンドープのｎ−Ａｌ0.
5 Ｉｎ0.5 Ｐ層の電流ブロック層５がＭＯＶＰＥ法によ
り基板温度６９０℃で形成されている。この電流ブロッ
ク層５により電流狭窄が行われる。
【００１３】電流ブロック層５及びスパイク防止層６上
にＺｎをドープした厚さ１μｍのｐ−ＧａＡｓ層のコン
タクト層７が形成されている。次に、本実施例による半
導体発光素子の製造方法について説明する。まず、Ｓｉ
をドープした厚さ１５０μｍ程度のｎ−ＧａＡｓ基板１
上に、Ｓｅをドープした厚さ１μｍのｎ−（Ａｌ0.7 Ｇ
ａ0.3 ）0.5 Ｉｎ0.5 Ｐ層のクラッド層２を形成する。
次に、クラッド層２上に厚さ０．０８μｍのアンドープ
のｎ−Ｇａ0.5 Ｉｎ0.5 Ｐ層の活性層３を形成する。次
に、活性層３上に、クラッド層４を形成するための、Ｍ
ｇをドープした厚さ１μｍのｐ−（Ａｌ0.7 Ｇａ0.3）
0.5 Ｉｎ0.5 Ｐ層を形成し、その上にスパイク防止層６
を形成するための、Ｚｎをドープした厚さ０．１μｍの
ｐ−Ｇａ0.5 Ｉｎ0.5 Ｐ層を形成する。上記クラッド層
２の形成からスパイク防止層６の形成層までの各層はＭ
ＯＶＰＥ法を用いて基板温度７３０℃で結晶成長を行わ
せる。
にＺｎをドープした厚さ１μｍのｐ−ＧａＡｓ層のコン
タクト層７が形成されている。次に、本実施例による半
導体発光素子の製造方法について説明する。まず、Ｓｉ
をドープした厚さ１５０μｍ程度のｎ−ＧａＡｓ基板１
上に、Ｓｅをドープした厚さ１μｍのｎ−（Ａｌ0.7 Ｇ
ａ0.3 ）0.5 Ｉｎ0.5 Ｐ層のクラッド層２を形成する。
次に、クラッド層２上に厚さ０．０８μｍのアンドープ
のｎ−Ｇａ0.5 Ｉｎ0.5 Ｐ層の活性層３を形成する。次
に、活性層３上に、クラッド層４を形成するための、Ｍ
ｇをドープした厚さ１μｍのｐ−（Ａｌ0.7 Ｇａ0.3）
0.5 Ｉｎ0.5 Ｐ層を形成し、その上にスパイク防止層６
を形成するための、Ｚｎをドープした厚さ０．１μｍの
ｐ−Ｇａ0.5 Ｉｎ0.5 Ｐ層を形成する。上記クラッド層
２の形成からスパイク防止層６の形成層までの各層はＭ
ＯＶＰＥ法を用いて基板温度７３０℃で結晶成長を行わ
せる。
【００１４】次に、スパイク防止層６を形成するｐ−Ｇ
ａ0.5 Ｉｎ0.5 Ｐ層上にＳｉＯ2 膜を形成してパターニ
ングし、３μｍ幅のストライプ状のマスク（図示せず）
を形成する。このストライプ状のマスクを用いて、スパ
イク防止層６を形成するためのｐ−Ｇａ0.5 Ｉｎ0.5 Ｐ
層及びクラッド層４を形成するためのｐ−（Ａｌ0.7Ｇ
ａ0.3 ）0.5 Ｉｎ0.5 Ｐ層に対して、０．９μｍの深さ
のメサエッチングを行う。このようにして、クラッド層
４及びスパイク防止層６がメサ形状に形成される。この
スパイク防止層６は、異なる結晶を接合させた場合に、
界面付近の伝導帯が急峻に曲げられてできるスパイクの
発生を防止するために形成されている層である。
ａ0.5 Ｉｎ0.5 Ｐ層上にＳｉＯ2 膜を形成してパターニ
ングし、３μｍ幅のストライプ状のマスク（図示せず）
を形成する。このストライプ状のマスクを用いて、スパ
イク防止層６を形成するためのｐ−Ｇａ0.5 Ｉｎ0.5 Ｐ
層及びクラッド層４を形成するためのｐ−（Ａｌ0.7Ｇ
ａ0.3 ）0.5 Ｉｎ0.5 Ｐ層に対して、０．９μｍの深さ
のメサエッチングを行う。このようにして、クラッド層
４及びスパイク防止層６がメサ形状に形成される。この
スパイク防止層６は、異なる結晶を接合させた場合に、
界面付近の伝導帯が急峻に曲げられてできるスパイクの
発生を防止するために形成されている層である。
【００１５】次に、ストライプ状のマスクをそのまま用
いて、厚さ１μｍのアンドープのｎ−Ａｌ0.5 Ｉｎ0.5
Ｐ層の電流ブロック層５をＭＯＶＰＥ法を用い、基板温
度６９０℃でメサを埋め込むように選択成長させる。そ
の後、ストライプ状のマスクをエッチング除去し、ＭＯ
ＶＰＥ法を用いて電流ブロック層５及びスパイク防止層
６上に、Ｚｎをドープした厚さ１μｍのｐ−ＧａＡｓ層
のコンタクト層７を成長させる。
いて、厚さ１μｍのアンドープのｎ−Ａｌ0.5 Ｉｎ0.5
Ｐ層の電流ブロック層５をＭＯＶＰＥ法を用い、基板温
度６９０℃でメサを埋め込むように選択成長させる。そ
の後、ストライプ状のマスクをエッチング除去し、ＭＯ
ＶＰＥ法を用いて電流ブロック層５及びスパイク防止層
６上に、Ｚｎをドープした厚さ１μｍのｐ−ＧａＡｓ層
のコンタクト層７を成長させる。
【００１６】次に、本実施例による半導体発光素子の電
流ブロック層５の機能について説明する。電流ブロック
層５は電流狭窄の目的で設けられた層であり、従来の半
導体発光素子がクラッド層と電流ブロック層とのｐｎ接
合を利用して、これに逆バイアスをかけて電流狭窄を行
うのに対し、本実施例による半導体発光素子の電流ブロ
ック層５は、従来の方法と異なり、電流ブロック層５の
層形成材料としてアンドープの（ＡｌX Ｇａ1-X ）0.5
Ｉｎ0.5 Ｐを用い、このアンドープの（ＡｌX Ｇ
ａ 1-X ）0.5 Ｉｎ0.5 Ｐに形成された電子捕獲中心を利
用して電流狭窄を行うことに特徴を有している。ここで
Ｘは、ＡｌとＧａにおけるＡｌの組成の割合を示してい
る（以下Ａｌの組成Ｘという）。本実施例では、Ａｌの
組成Ｘを１としたアンドープのｎ−Ａｌ0.5 Ｉｎ0.5 Ｐ
層を電流ブロック層５の層形成材料とした。
流ブロック層５の機能について説明する。電流ブロック
層５は電流狭窄の目的で設けられた層であり、従来の半
導体発光素子がクラッド層と電流ブロック層とのｐｎ接
合を利用して、これに逆バイアスをかけて電流狭窄を行
うのに対し、本実施例による半導体発光素子の電流ブロ
ック層５は、従来の方法と異なり、電流ブロック層５の
層形成材料としてアンドープの（ＡｌX Ｇａ1-X ）0.5
Ｉｎ0.5 Ｐを用い、このアンドープの（ＡｌX Ｇ
ａ 1-X ）0.5 Ｉｎ0.5 Ｐに形成された電子捕獲中心を利
用して電流狭窄を行うことに特徴を有している。ここで
Ｘは、ＡｌとＧａにおけるＡｌの組成の割合を示してい
る（以下Ａｌの組成Ｘという）。本実施例では、Ａｌの
組成Ｘを１としたアンドープのｎ−Ａｌ0.5 Ｉｎ0.5 Ｐ
層を電流ブロック層５の層形成材料とした。
【００１７】電流ブロック層５の層形成材料として選択
したアンドープの（ＡｌX Ｇａ1-X）0.5 Ｉｎ0.5 Ｐ
は、アンドープであるために初めからｎ型の多数キャリ
アである電子の数が少ない。従って、アンドープの（Ａ
ｌX Ｇａ1-X ）0.5 Ｉｎ0.5 Ｐに形成される電子捕獲中
心の濃度を大きくすると、さらに実効的なキャリアを少
なくすることができ、適当なＡｌの組成Ｘを有するアン
ドープの（ＡｌX Ｇａ1- X ）0.5 Ｉｎ0.5 Ｐにより、伝
導性を低下させた高抵抗層の電流ブロック層５を形成す
ることができるようになる。
したアンドープの（ＡｌX Ｇａ1-X）0.5 Ｉｎ0.5 Ｐ
は、アンドープであるために初めからｎ型の多数キャリ
アである電子の数が少ない。従って、アンドープの（Ａ
ｌX Ｇａ1-X ）0.5 Ｉｎ0.5 Ｐに形成される電子捕獲中
心の濃度を大きくすると、さらに実効的なキャリアを少
なくすることができ、適当なＡｌの組成Ｘを有するアン
ドープの（ＡｌX Ｇａ1- X ）0.5 Ｉｎ0.5 Ｐにより、伝
導性を低下させた高抵抗層の電流ブロック層５を形成す
ることができるようになる。
【００１８】電子捕獲中心濃度を高くさせる（ＡｌX Ｇ
ａ1-X ）0.5 Ｉｎ0.5 ＰのＡｌの組成Ｘの範囲を図２を
用いて説明する。図２はＡｌの組成Ｘ及び結晶成長時の
基板温度と、電子捕獲中心濃度の関係を示している。横
軸はＡｌの組成Ｘであり、縦軸は電子捕獲中心濃度を示
している。結晶成長時の基板温度が６９０℃、７１０
℃、７３０℃の場合のＡｌの組成Ｘと電子捕獲中心濃度
の関係が示されている。
ａ1-X ）0.5 Ｉｎ0.5 ＰのＡｌの組成Ｘの範囲を図２を
用いて説明する。図２はＡｌの組成Ｘ及び結晶成長時の
基板温度と、電子捕獲中心濃度の関係を示している。横
軸はＡｌの組成Ｘであり、縦軸は電子捕獲中心濃度を示
している。結晶成長時の基板温度が６９０℃、７１０
℃、７３０℃の場合のＡｌの組成Ｘと電子捕獲中心濃度
の関係が示されている。
【００１９】図２に示すように、電流ブロック層５とし
てＭＯＶＰＥ法により基板温度６９０℃以下で成長させ
た、Ａｌの組成Ｘが０．７以上１以下のアンドープ（Ａ
ｌXＧａ1-X ）0.5 Ｉｎ0.5 Ｐの電子捕獲中心濃度は２
×１０16ｃｍ-3以上になる。電流ブロック層５の伝導に
寄与するキャリヤを供給する浅い不純物準位の濃度は１
×１０16ｃｍ-3以下であるから、この範囲の電子捕獲中
心の濃度は２倍以上大きい。このことによって、キャリ
ヤが補償されるので、電流ブロック層５を高抵抗にする
ことができる。
てＭＯＶＰＥ法により基板温度６９０℃以下で成長させ
た、Ａｌの組成Ｘが０．７以上１以下のアンドープ（Ａ
ｌXＧａ1-X ）0.5 Ｉｎ0.5 Ｐの電子捕獲中心濃度は２
×１０16ｃｍ-3以上になる。電流ブロック層５の伝導に
寄与するキャリヤを供給する浅い不純物準位の濃度は１
×１０16ｃｍ-3以下であるから、この範囲の電子捕獲中
心の濃度は２倍以上大きい。このことによって、キャリ
ヤが補償されるので、電流ブロック層５を高抵抗にする
ことができる。
【００２０】Ａｌの組成Ｘの値が高くなると電子捕獲中
心濃度が大きくなる理由はまだ正確には解明されていな
いが、一般的に、結晶中の不純物や格子欠陥が多くなる
ほど電子捕獲中心濃度は大きくなり、また、結晶成長温
度が低いときに取込まれやすい不純物や格子欠陥が存在
し、Ａｌがこれらの不純物や格子欠陥の取り込みを促進
するので、Ａｌの組成が多くなればこれらの不純物や格
子欠陥が多くなるからであると考えられる。
心濃度が大きくなる理由はまだ正確には解明されていな
いが、一般的に、結晶中の不純物や格子欠陥が多くなる
ほど電子捕獲中心濃度は大きくなり、また、結晶成長温
度が低いときに取込まれやすい不純物や格子欠陥が存在
し、Ａｌがこれらの不純物や格子欠陥の取り込みを促進
するので、Ａｌの組成が多くなればこれらの不純物や格
子欠陥が多くなるからであると考えられる。
【００２１】このように、電流ブロック層に、ＭＯＶＰ
Ｅ法により基板温度６９０℃以下で成長させたＡｌの組
成Ｘが０．７以上１以下のアンドープ（ＡｌX Ｇ
ａ1-X ）0. 5 Ｉｎ0.5 Ｐ層を用いた本実施例による半導
体発光素子によれば、従来とは異なった方法で電流狭窄
を行い、電流ブロック層を高抵抗化することにより漏れ
電流を抑え、低閾値、高効率化を図ることができる。
Ｅ法により基板温度６９０℃以下で成長させたＡｌの組
成Ｘが０．７以上１以下のアンドープ（ＡｌX Ｇ
ａ1-X ）0. 5 Ｉｎ0.5 Ｐ層を用いた本実施例による半導
体発光素子によれば、従来とは異なった方法で電流狭窄
を行い、電流ブロック層を高抵抗化することにより漏れ
電流を抑え、低閾値、高効率化を図ることができる。
【００２２】本発明の第２の実施例による半導体発光素
子及びその製造方法を図３を用いて説明する。まず、図
３を用いて本実施例による半導体発光素子の構造を説明
する。Ｓｉがドープされた厚さ１５０μｍ程度のｎ−Ｇ
ａＡｓ基板１上に、Ｓｅがドープされた厚さ１μｍのｎ
−（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ層のクラッド層
２が形成されている。クラッド層２上には厚さ０．０８
μｍのアンドープのｎ−Ｇａ0.5 Ｉｎ0.5 Ｐ層の活性層
３が形成され、活性層３上には、Ｍｇがドープされた厚
さ１μｍのｐ−（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ層
のクラッド層４が形成されている。クラッド層４上には
Ｚｎをドープした厚さ０．１μｍのｐ−Ｇａ0.5 Ｉｎ
0.5 Ｐ層のスパイク防止層６が形成されている。
子及びその製造方法を図３を用いて説明する。まず、図
３を用いて本実施例による半導体発光素子の構造を説明
する。Ｓｉがドープされた厚さ１５０μｍ程度のｎ−Ｇ
ａＡｓ基板１上に、Ｓｅがドープされた厚さ１μｍのｎ
−（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ層のクラッド層
２が形成されている。クラッド層２上には厚さ０．０８
μｍのアンドープのｎ−Ｇａ0.5 Ｉｎ0.5 Ｐ層の活性層
３が形成され、活性層３上には、Ｍｇがドープされた厚
さ１μｍのｐ−（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ層
のクラッド層４が形成されている。クラッド層４上には
Ｚｎをドープした厚さ０．１μｍのｐ−Ｇａ0.5 Ｉｎ
0.5 Ｐ層のスパイク防止層６が形成されている。
【００２３】スパイク防止層６上に幅３μｍのストライ
プ状の開口を有する、厚さ１μｍのアンドープのｎ−Ａ
ｌ0.5 Ｉｎ0.5 Ｐ層の電流ブロック層５が形成されてい
る。電流ブロック層５のストライプ状の開口を埋め込ん
でスパイク防止層６とコンタクトする。Ｚｎがドープさ
れたｐ−ＧａＡｓ層のコンタクト層７が１μｍの厚さで
電流ブロック層５上に形成されている。
プ状の開口を有する、厚さ１μｍのアンドープのｎ−Ａ
ｌ0.5 Ｉｎ0.5 Ｐ層の電流ブロック層５が形成されてい
る。電流ブロック層５のストライプ状の開口を埋め込ん
でスパイク防止層６とコンタクトする。Ｚｎがドープさ
れたｐ−ＧａＡｓ層のコンタクト層７が１μｍの厚さで
電流ブロック層５上に形成されている。
【００２４】次に、本実施例による半導体発光素子の製
造方法について説明する。まず、Ｓｉをドープした厚さ
１５０μｍ程度のｎ−ＧａＡｓ基板１上に、Ｓｅをドー
プした厚さ１μｍのｎ−（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ
0.5 Ｐ層のクラッド層２を形成する。次に、クラッド層
２上に厚さ０．０８μｍのアンドープのｎ−Ｇａ0.5 Ｉ
ｎ0.5 Ｐ層の活性層３を形成する。次に、活性層３上
に、Ｍｇをドープした厚さ１μｍのｐ−（Ａｌ0.7 Ｇａ
0.3 ）0.5 Ｉｎ0.5 Ｐ層のクラッド層４を形成する。次
に、クラッド層４上にＺｎをドープした厚さ０．１μｍ
のｐ−Ｇａ0.5 Ｉｎ0.5 Ｐ層のスパイク防止層６を形成
する。上記クラッド層２の形成からスパイク防止層６ま
での各層はＭＯＶＰＥ法を用いて基板温度７３０℃で結
晶成長を行わせる。ここまでの工程は第１の実施例と基
本的に同様である。
造方法について説明する。まず、Ｓｉをドープした厚さ
１５０μｍ程度のｎ−ＧａＡｓ基板１上に、Ｓｅをドー
プした厚さ１μｍのｎ−（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ
0.5 Ｐ層のクラッド層２を形成する。次に、クラッド層
２上に厚さ０．０８μｍのアンドープのｎ−Ｇａ0.5 Ｉ
ｎ0.5 Ｐ層の活性層３を形成する。次に、活性層３上
に、Ｍｇをドープした厚さ１μｍのｐ−（Ａｌ0.7 Ｇａ
0.3 ）0.5 Ｉｎ0.5 Ｐ層のクラッド層４を形成する。次
に、クラッド層４上にＺｎをドープした厚さ０．１μｍ
のｐ−Ｇａ0.5 Ｉｎ0.5 Ｐ層のスパイク防止層６を形成
する。上記クラッド層２の形成からスパイク防止層６ま
での各層はＭＯＶＰＥ法を用いて基板温度７３０℃で結
晶成長を行わせる。ここまでの工程は第１の実施例と基
本的に同様である。
【００２５】次に、スパイク防止層６上にＳｉＯ2 膜の
３μｍ幅のストライプ状のマスク（図示せず）を形成
し、ストライプ状のマスク以外のスパイク防止層６上に
厚さ１μｍのアンドープのｎ−Ａｌ0.5 Ｉｎ0.5 Ｐ層の
電流ブロック層５をＭＯＶＰＥ法を用いて基板温度６９
０℃で選択成長させる。次に、ストライプ状のマスクを
エッチング除去し、電流ブロック層５に形成されたスト
ライプ状の開口以外の部分をマスクして、Ｚｎをドープ
した、電流ブロック層５と同じ厚さのｐ−ＧａＡｓ層を
埋め込む。マスクを除去してから、さらに全面に１μｍ
の厚さでＺｎをドープしたｐ−ＧａＡｓ層を成長してコ
ンタクト層７を形成する。
３μｍ幅のストライプ状のマスク（図示せず）を形成
し、ストライプ状のマスク以外のスパイク防止層６上に
厚さ１μｍのアンドープのｎ−Ａｌ0.5 Ｉｎ0.5 Ｐ層の
電流ブロック層５をＭＯＶＰＥ法を用いて基板温度６９
０℃で選択成長させる。次に、ストライプ状のマスクを
エッチング除去し、電流ブロック層５に形成されたスト
ライプ状の開口以外の部分をマスクして、Ｚｎをドープ
した、電流ブロック層５と同じ厚さのｐ−ＧａＡｓ層を
埋め込む。マスクを除去してから、さらに全面に１μｍ
の厚さでＺｎをドープしたｐ−ＧａＡｓ層を成長してコ
ンタクト層７を形成する。
【００２６】本実施例による半導体発光素子によっても
第１の実施例と同様な効果を得ることができる。さら
に、本実施例による半導体発光素子の製造方法によれ
ば、クラッド層４のメサエッチング工程がないので、第
１の実施例による半導体発光素子の製造方法よりも製造
工程を簡略にすることができるようになる。本発明の第
３の実施例による半導体発光素子及びその製造方法を図
４を用いて説明する。
第１の実施例と同様な効果を得ることができる。さら
に、本実施例による半導体発光素子の製造方法によれ
ば、クラッド層４のメサエッチング工程がないので、第
１の実施例による半導体発光素子の製造方法よりも製造
工程を簡略にすることができるようになる。本発明の第
３の実施例による半導体発光素子及びその製造方法を図
４を用いて説明する。
【００２７】まず、図４を用いて本実施例による半導体
発光素子の構造を説明する。Ｚｎがドープされ、メサ形
状を有するｐ−ＧａＡｓ基板８上に、Ｓｉをドープした
ｎ−ＧａＡｓ層の電流ブロック層９が形成されている。
電流ブロック層９上面はメサ上端部からなだらかに下降
する斜面が形成されている。ｐ−ＧａＡｓ基板８のメサ
上部及び電流ブロック層５上に、ｐ−ＧａＡｓ基板８と
クラッド層４との界面での伝導帯のスパイクを防止させ
るためのＺｎをドープした厚さ０．１μｍのｐ−Ｇａ
0.5 Ｉｎ0.5 Ｐ層のスパイク防止層６が形成されてい
る。スパイク防止層６上には、Ｍｇがドープされたｐ−
（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5Ｐ層のクラッド層４
が形成されている。クラッド層４上には、厚さ０．０８
μｍのアンドープのｎ−Ｇａ0.5 Ｉｎ0.5 Ｐ層の活性層
３が形成されている。電流ブロック層９の上面の形状を
上述のように傾斜を持たせたことにより、活性層３の層
形状も中央部の平坦部から周辺部かけて下降する傾斜が
つけられている。この形状にすることで、平坦部での光
の閉じ込めの効果が向上する。
発光素子の構造を説明する。Ｚｎがドープされ、メサ形
状を有するｐ−ＧａＡｓ基板８上に、Ｓｉをドープした
ｎ−ＧａＡｓ層の電流ブロック層９が形成されている。
電流ブロック層９上面はメサ上端部からなだらかに下降
する斜面が形成されている。ｐ−ＧａＡｓ基板８のメサ
上部及び電流ブロック層５上に、ｐ−ＧａＡｓ基板８と
クラッド層４との界面での伝導帯のスパイクを防止させ
るためのＺｎをドープした厚さ０．１μｍのｐ−Ｇａ
0.5 Ｉｎ0.5 Ｐ層のスパイク防止層６が形成されてい
る。スパイク防止層６上には、Ｍｇがドープされたｐ−
（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5Ｐ層のクラッド層４
が形成されている。クラッド層４上には、厚さ０．０８
μｍのアンドープのｎ−Ｇａ0.5 Ｉｎ0.5 Ｐ層の活性層
３が形成されている。電流ブロック層９の上面の形状を
上述のように傾斜を持たせたことにより、活性層３の層
形状も中央部の平坦部から周辺部かけて下降する傾斜が
つけられている。この形状にすることで、平坦部での光
の閉じ込めの効果が向上する。
【００２８】活性層３上にはＳｅがドープされた厚さ１
μｍのｎ−（Ａｌ0.7 Ｇａ0.3 ）0. 5 Ｉｎ0.5 Ｐ層のク
ラッド層２が形成されている。クラッド層２上には、ク
ラッド層２とコンタクト層１１との界面での伝導層のス
パイクを防止するため、Ｓｅをドープしたｎ−ＧａＩｎ
Ｐ層のスパイク防止層１０が形成されている。スパイク
防止層１０上に幅３μｍのストライプ状の開口を有す
る、厚さ１μｍのアンドープのｎ−Ａｌ0.5 Ｉｎ0.5 Ｐ
層の電流ブロック層５が形成されている。電流ブロック
層５のストライプ状の開口を埋め込んでスパイク防止層
とコンタクトし、さらに電流ブロック層５上に１μｍの
厚さのＳｉがドープされたｎ−ＧａＡｓ層のコンタクト
層１１が形成されている。
μｍのｎ−（Ａｌ0.7 Ｇａ0.3 ）0. 5 Ｉｎ0.5 Ｐ層のク
ラッド層２が形成されている。クラッド層２上には、ク
ラッド層２とコンタクト層１１との界面での伝導層のス
パイクを防止するため、Ｓｅをドープしたｎ−ＧａＩｎ
Ｐ層のスパイク防止層１０が形成されている。スパイク
防止層１０上に幅３μｍのストライプ状の開口を有す
る、厚さ１μｍのアンドープのｎ−Ａｌ0.5 Ｉｎ0.5 Ｐ
層の電流ブロック層５が形成されている。電流ブロック
層５のストライプ状の開口を埋め込んでスパイク防止層
とコンタクトし、さらに電流ブロック層５上に１μｍの
厚さのＳｉがドープされたｎ−ＧａＡｓ層のコンタクト
層１１が形成されている。
【００２９】このように本実施例による半導体発光素子
は、ｐ型基板上に電流ブロック層が２個形成された構造
になっている。次に、本実施例による半導体発光素子の
製造方法について説明する。Ｚｎをドープしたｐ−Ｇａ
Ａｓ基板８上にＳｉＯ2 膜を形成してストライプ状のマ
スクとし、メサエッチングを行ってｐ−ＧａＡｓ基板８
上面にメサ形状を形成する。次に、基板温度７３０℃で
ＭＯＶＰＥ法を用い、Ｓｉをドープしたｎ−ＧａＡｓ層
の電流ブロック層９をメサ上端部からなだらかに下降す
る斜面を有するようにｐ−ＧａＡｓ基板８上に形成して
メサを埋め込む。ストライプ状のマスクを除去した後、
ｐ−ＧａＡｓ基板８及び電流ブロック層９上に、Ｚｎを
ドープした厚さ０．１μｍのｐ−Ｇａ0.5 Ｉｎ0.5 Ｐ層
のスパイク防止層６を形成する。
は、ｐ型基板上に電流ブロック層が２個形成された構造
になっている。次に、本実施例による半導体発光素子の
製造方法について説明する。Ｚｎをドープしたｐ−Ｇａ
Ａｓ基板８上にＳｉＯ2 膜を形成してストライプ状のマ
スクとし、メサエッチングを行ってｐ−ＧａＡｓ基板８
上面にメサ形状を形成する。次に、基板温度７３０℃で
ＭＯＶＰＥ法を用い、Ｓｉをドープしたｎ−ＧａＡｓ層
の電流ブロック層９をメサ上端部からなだらかに下降す
る斜面を有するようにｐ−ＧａＡｓ基板８上に形成して
メサを埋め込む。ストライプ状のマスクを除去した後、
ｐ−ＧａＡｓ基板８及び電流ブロック層９上に、Ｚｎを
ドープした厚さ０．１μｍのｐ−Ｇａ0.5 Ｉｎ0.5 Ｐ層
のスパイク防止層６を形成する。
【００３０】スパイク防止層６上にＭｇをドープした厚
さ１μｍのｐ−（Ａｌ0.7 Ｇａ0.3）0.5 Ｉｎ0.5 Ｐ層
のクラッド層４を形成する。クラッド層４上に厚さ０．
０８μｍのアンドープのｎ−Ｇａ0.5 Ｉｎ0.5 Ｐ層の活
性層３を形成する。活性層３上にＳｅをドープした厚さ
１μｍのｎ−（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ層の
クラッド層２を形成する。クラッド層２上にＳｅをドー
プした厚さ０．１μｍのｎ−、ＧａＩｎＰ層のスパイク
防止層１０を形成する。このスパイク防止層１０は、後
工程で行われるエッチングの際にクラッド層２がエッチ
ングされてしまうことを防止するエッチングストップ層
としても機能する。
さ１μｍのｐ−（Ａｌ0.7 Ｇａ0.3）0.5 Ｉｎ0.5 Ｐ層
のクラッド層４を形成する。クラッド層４上に厚さ０．
０８μｍのアンドープのｎ−Ｇａ0.5 Ｉｎ0.5 Ｐ層の活
性層３を形成する。活性層３上にＳｅをドープした厚さ
１μｍのｎ−（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐ層の
クラッド層２を形成する。クラッド層２上にＳｅをドー
プした厚さ０．１μｍのｎ−、ＧａＩｎＰ層のスパイク
防止層１０を形成する。このスパイク防止層１０は、後
工程で行われるエッチングの際にクラッド層２がエッチ
ングされてしまうことを防止するエッチングストップ層
としても機能する。
【００３１】スパイク防止層１０上にＳｉＯ2 膜をスト
ライプ状に形成し、これをマスクとして、スパイク防止
層１０上に厚さ１μｍのアンドープのｎ−Ａｌ0.5 Ｉｎ
0.5Ｐ層の電流ブロック層５をＭＯＶＰＥ法によって基
板温度６９０℃で選択成長させる。次に、ストライプ状
のマスクをエッチング除去し、形成された電流ブロック
層５上をマスクして、ストライプ状の開口部１μｍの厚
さでＺｎをドープしたｐ−ＧａＡｓ層を埋め込む。次
に、電流ブロック層５のマスクを除去してから、さらに
続けて１μｍの厚さのＺｎのドープされたｐ−ＧａＡｓ
層のコンタクト層を形成する。
ライプ状に形成し、これをマスクとして、スパイク防止
層１０上に厚さ１μｍのアンドープのｎ−Ａｌ0.5 Ｉｎ
0.5Ｐ層の電流ブロック層５をＭＯＶＰＥ法によって基
板温度６９０℃で選択成長させる。次に、ストライプ状
のマスクをエッチング除去し、形成された電流ブロック
層５上をマスクして、ストライプ状の開口部１μｍの厚
さでＺｎをドープしたｐ−ＧａＡｓ層を埋め込む。次
に、電流ブロック層５のマスクを除去してから、さらに
続けて１μｍの厚さのＺｎのドープされたｐ−ＧａＡｓ
層のコンタクト層を形成する。
【００３２】本実施例による半導体発光素子の場合も上
記第１及び第２の実施例と同様の効果を奏すると共に、
埋込み層である電流ブロック層９は、一般的に、ｐ型よ
り埋込み層の形成を容易に行えるｎ型で形成することが
できるので、製造工程を容易にすることができる。
記第１及び第２の実施例と同様の効果を奏すると共に、
埋込み層である電流ブロック層９は、一般的に、ｐ型よ
り埋込み層の形成を容易に行えるｎ型で形成することが
できるので、製造工程を容易にすることができる。
【００３３】
【発明の効果】以上の通り、本発明によれば、電流ブロ
ック層で生じる漏れ電流を抑えて十分な電流狭窄を行う
ことができるので、低閾値、高効率の可視光半導体レー
ザを実現することができる。
ック層で生じる漏れ電流を抑えて十分な電流狭窄を行う
ことができるので、低閾値、高効率の可視光半導体レー
ザを実現することができる。
【図１】本発明の第１の実施例による半導体発光素子を
示す図である。
示す図である。
【図２】（ＡｌX Ｇａ1-X ）0.5 Ｉｎ0.5 Ｐ結晶層中の
電子捕獲中心の濃度の、基板温度及びＡｌの組成Ｘに対
する依存性を示す図である。
電子捕獲中心の濃度の、基板温度及びＡｌの組成Ｘに対
する依存性を示す図である。
【図３】本発明の第２の実施例による半導体発光素子を
示す図である。
示す図である。
【図４】本発明の第３の実施例による半導体発光素子を
示す図である。
示す図である。
【図５】従来の半導体発光素子を示す図である。
１…ｎ−ＧａＡｓ基板 ２…クラッド層 ３…活性層 ４…クラッド層 ５…電流ブロック層 ６…スパイク防止層 ７…コンタクト層 ８…ｐ−ＧａＡｓ基板 ９…電流ブロック層 １０…スパイク防止層 １１…コンタクト層 １２…電流ブロック層
Claims (2)
- 【請求項１】 第１導電型の半導体基板と、 前記半導体基板上に形成された第１導電型の第１のクラ
ッド層と、 前記第１のクラッド層上に形成された活性層と、 前記活性層上に形成された第２導電型の第２のクラッド
層と、 前記第２のクラッド層上に形成され、電流狭窄を行う電
流ブロック層とを備えた半導体発光素子において、 前記活性層は、（ＡｌX Ｇａ1-X ）0.5 Ｉｎ0.5 Ｐ層
（０≦Ｘ≦０．５）であり、 前記電流ブロック層は、（ＡｌX Ｇａ1-X ）0.5 Ｉｎ
0.5 Ｐ層（０．５≦Ｘ≦１）であることを特徴とする半
導体発光素子。 - 【請求項２】 第１導電型の半導体基板上に第１導電型
の第１のクラッド層を形成し、 前記第１のクラッド層上に活性層を形成し、 前記活性層上に第２導電型の第２のクラッド層を形成
し、 前記第２のクラッド層上に電流狭窄を行う電流ブロック
層を形成する半導体発光素子の製造方法において、 前記電流ブロック層は、ＭＯＶＰＥ法を用い、基板温度
７００℃以下で、不純物を実質的に添加することなく
（ＡｌX Ｇａ1-X ）0.5 Ｉｎ0.5 Ｐ層（０．５≦Ｘ≦
１）を結晶成長させて形成することを特徴とする半導体
発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9073792A JPH05291683A (ja) | 1992-04-10 | 1992-04-10 | 半導体発光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9073792A JPH05291683A (ja) | 1992-04-10 | 1992-04-10 | 半導体発光素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291683A true JPH05291683A (ja) | 1993-11-05 |
Family
ID=14006896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9073792A Withdrawn JPH05291683A (ja) | 1992-04-10 | 1992-04-10 | 半導体発光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291683A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0657977A2 (en) * | 1993-12-10 | 1995-06-14 | Nec Corporation | Ridge stripe type laser diode and method for fabricating the same |
| EP0664592A1 (en) * | 1994-01-24 | 1995-07-26 | NEC Corporation | Semiconductor laser with AlInP or AlGaInP burying layer and fabrication method thereof |
-
1992
- 1992-04-10 JP JP9073792A patent/JPH05291683A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0657977A2 (en) * | 1993-12-10 | 1995-06-14 | Nec Corporation | Ridge stripe type laser diode and method for fabricating the same |
| EP0657977A3 (en) * | 1993-12-10 | 1995-12-27 | Nec Corp | Ribbon-type diode laser and method of manufacture. |
| EP0664592A1 (en) * | 1994-01-24 | 1995-07-26 | NEC Corporation | Semiconductor laser with AlInP or AlGaInP burying layer and fabrication method thereof |
| US5528617A (en) * | 1994-01-24 | 1996-06-18 | Nec Corporation | Semiconductor laser with alinp or algainp burying layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6320209B1 (en) | Epitaxial lateral overgrowth of gallium nitride based semiconductive oxide selective growth mask and method for fabricating the same | |
| JP2823476B2 (ja) | 半導体レーザおよびその製造方法 | |
| KR100272155B1 (ko) | 질화갈륨계화합물반도체레이저및그제조방법 | |
| JPH1051030A (ja) | ３族窒化物半導体発光素子 | |
| JPH0332080A (ja) | 半導体発光素子およびその製造方法 | |
| US4149175A (en) | Solidstate light-emitting device | |
| JPS6343387A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPS609356B2 (ja) | 半導体発光装置の製法 | |
| US7998770B2 (en) | Method for forming a semiconductor light-emitting device | |
| JPH0529713A (ja) | 半導体レーザ素子 | |
| KR20000035669A (ko) | 반도체 레이저, 반도체 장치 및 이들의 제조 방법 | |
| JPH05291683A (ja) | 半導体発光素子及びその製造方法 | |
| JP3146501B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP4048695B2 (ja) | 半導体混晶層の製造方法、及び半導体デバイスと半導体発光素子 | |
| JP2675692B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPH08222808A (ja) | 半導体発光装置の製造方法 | |
| JP3341484B2 (ja) | ３族窒化物半導体発光素子 | |
| JPH0685396A (ja) | 半導体レーザ装置の製造方法 | |
| JPH1140892A (ja) | Ｉｉｉ 族窒化物半導体素子およびその製造方法 | |
| JPH0734493B2 (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JP2812187B2 (ja) | 半導体レーザの製造方法 | |
| JPH057049A (ja) | 半導体発光装置 | |
| JPS6244440B2 (ja) | ||
| JPS61139082A (ja) | 半導体発光装置 | |
| JP2008198662A (ja) | 半導体発光素子を作製する方法および半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |