JPH0685396A - 半導体レーザ装置の製造方法 - Google Patents
半導体レーザ装置の製造方法Info
- Publication number
- JPH0685396A JPH0685396A JP23793492A JP23793492A JPH0685396A JP H0685396 A JPH0685396 A JP H0685396A JP 23793492 A JP23793492 A JP 23793492A JP 23793492 A JP23793492 A JP 23793492A JP H0685396 A JPH0685396 A JP H0685396A
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- layer
- conductivity type
- semiconductor
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 半導体レーザ装置の製造方法に関し、格子欠
陥を含まない電流ブロック構造を選択埋め込み成長を用
いないでセルフアラインで形成する半導体レーザ装置の
製造方法を提供する。 【構成】 （１００）面上に（０１１）方向の凸型メサ
ストライプを有する第１導電型（ｐ型）の段差形状半導
体基板（１１〜１６）の上に、第１導電型とは逆の第２
導電型（ｎ型）の半導体層（１７）をＭＯＶＰＥ法等に
よって、メサ下部側の厚さに比べてメサ上部側の厚さが
薄くなるように気相成長し、次いでこの第２導電型の半
導体層を等方的なエッチングによってほぼ同じ厚さだけ
エッチング除去することによってメサの側面に電流ブロ
ック層を形成する。この方法によって、下部電流狭窄型
半導体レーザ装置、あるいは、上部電流狭窄型半導体レ
ーザ装置（図４）を製造することができる。
陥を含まない電流ブロック構造を選択埋め込み成長を用
いないでセルフアラインで形成する半導体レーザ装置の
製造方法を提供する。 【構成】 （１００）面上に（０１１）方向の凸型メサ
ストライプを有する第１導電型（ｐ型）の段差形状半導
体基板（１１〜１６）の上に、第１導電型とは逆の第２
導電型（ｎ型）の半導体層（１７）をＭＯＶＰＥ法等に
よって、メサ下部側の厚さに比べてメサ上部側の厚さが
薄くなるように気相成長し、次いでこの第２導電型の半
導体層を等方的なエッチングによってほぼ同じ厚さだけ
エッチング除去することによってメサの側面に電流ブロ
ック層を形成する。この方法によって、下部電流狭窄型
半導体レーザ装置、あるいは、上部電流狭窄型半導体レ
ーザ装置（図４）を製造することができる。
Description
【０００１】
【産業上の利用分野】本発明は、電流狭窄型の半導体レ
ーザ装置の製造方法に関する。
ーザ装置の製造方法に関する。
【０００２】
【従来の技術】従来から、ＧａＡｓ，ＡｌＧａＡｓ，Ｇ
ａＩｎＰ，ＡｌＧａＩｎＰ等を活性層とする種々の構造
の半導体レーザ装置が提案されているが、これらの半導
体材料はすべて表面再結合速度が速いため、活性層に途
切れを有しない構造を採用することが主流になってい
る。
ａＩｎＰ，ＡｌＧａＩｎＰ等を活性層とする種々の構造
の半導体レーザ装置が提案されているが、これらの半導
体材料はすべて表面再結合速度が速いため、活性層に途
切れを有しない構造を採用することが主流になってい
る。
【０００３】図５は、従来の上側電流狭窄型半導体レー
ザ装置の説明図である。この図において、２１はｎ−Ｇ
ａＡｓ基板、２２はｎ−（Ａｌ0.7 Ｇａ0.3 ） 0.5 Ｉｎ
0.5 Ｐｎ型クラッド層、２３はアンドープＧａ0.5 Ｉｎ
0.5 Ｐ活性層、２４はｐ−（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉ
ｎ0.5 Ｐｐ側第１クラッド層、２５はｐ−（Ａｌ0.7 Ｇ
ａ0.3 ）0.5 Ｉｎ0.5 Ｐｐ側第２クラッド層、２６はｐ
−Ｇａ0. 5 Ｉｎ0.5 Ｐｐ側スパイク防止層、２７はｐ−
ＧａＡｓ電流均一化層、２８はｎ−ＧａＡｓ電流ブロッ
ク層、２９はｐ−ＧａＡｓコンタクト層である。
ザ装置の説明図である。この図において、２１はｎ−Ｇ
ａＡｓ基板、２２はｎ−（Ａｌ0.7 Ｇａ0.3 ） 0.5 Ｉｎ
0.5 Ｐｎ型クラッド層、２３はアンドープＧａ0.5 Ｉｎ
0.5 Ｐ活性層、２４はｐ−（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉ
ｎ0.5 Ｐｐ側第１クラッド層、２５はｐ−（Ａｌ0.7 Ｇ
ａ0.3 ）0.5 Ｉｎ0.5 Ｐｐ側第２クラッド層、２６はｐ
−Ｇａ0. 5 Ｉｎ0.5 Ｐｐ側スパイク防止層、２７はｐ−
ＧａＡｓ電流均一化層、２８はｎ−ＧａＡｓ電流ブロッ
ク層、２９はｐ−ＧａＡｓコンタクト層である。
【０００４】この従来の上側電流狭窄型半導体レーザ装
置においては、まず、Ｓｉドープｎ−ＧａＡｓ基板２１
の上に、Ｓｅドープｎ−（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ
0.5Ｐｎ型クラッド層２２、アンドープＧａ0.5 Ｉｎ
0.5 Ｐ活性層２３、Ｍｇドープｐ−（Ａｌ0.7 Ｇ
ａ0.3 ）0.5 Ｉｎ0.5 Ｐｐ側第１クラッド層２４、Ｍｇ
ドープｐ−（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐｐ側第
２クラッド層２５、Ｚｎドープｐ−Ｇａ0.5 Ｉｎ0.5 Ｐ
ｐ側スパイク防止層２６、Ｚｎドープｐ−ＧａＡｓ電流
均一化層２７をＭＯＶＰＥ法によって順次成長する。
置においては、まず、Ｓｉドープｎ−ＧａＡｓ基板２１
の上に、Ｓｅドープｎ−（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ
0.5Ｐｎ型クラッド層２２、アンドープＧａ0.5 Ｉｎ
0.5 Ｐ活性層２３、Ｍｇドープｐ−（Ａｌ0.7 Ｇ
ａ0.3 ）0.5 Ｉｎ0.5 Ｐｐ側第１クラッド層２４、Ｍｇ
ドープｐ−（Ａｌ0.7 Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐｐ側第
２クラッド層２５、Ｚｎドープｐ−Ｇａ0.5 Ｉｎ0.5 Ｐ
ｐ側スパイク防止層２６、Ｚｎドープｐ−ＧａＡｓ電流
均一化層２７をＭＯＶＰＥ法によって順次成長する。
【０００５】そして、Ｚｎドープｐ−ＧａＡｓ電流均一
化層２７、Ｚｎドープｐ−Ｇａ0.5Ｉｎ0.5 Ｐｐ側スパ
イク防止層２６、Ｍｇドープｐ−（Ａｌ0.7 Ｇａ0.3 ）
0.5Ｉｎ0.5 Ｐｐ側第２クラッド層２５をストライプ状
にマスクを付けてエッチングして、凸型メサストライプ
を形成する。
化層２７、Ｚｎドープｐ−Ｇａ0.5Ｉｎ0.5 Ｐｐ側スパ
イク防止層２６、Ｍｇドープｐ−（Ａｌ0.7 Ｇａ0.3 ）
0.5Ｉｎ0.5 Ｐｐ側第２クラッド層２５をストライプ状
にマスクを付けてエッチングして、凸型メサストライプ
を形成する。
【０００６】次いで、この凸型メサストライプを形成し
たときに用いたマスクを利用して選択埋め込み成長によ
って凸型メサストライプの側面にＳｅドープｎ−ＧａＡ
ｓ電流ブロック層２８を形成し、その後このマスクを除
去する。
たときに用いたマスクを利用して選択埋め込み成長によ
って凸型メサストライプの側面にＳｅドープｎ−ＧａＡ
ｓ電流ブロック層２８を形成し、その後このマスクを除
去する。
【０００７】最後に、その上にＺｎドープｐ−ＧａＡｓ
コンタクト層２９を形成し、ｎ側電極とｐ側電極を形成
し完成する。
コンタクト層２９を形成し、ｎ側電極とｐ側電極を形成
し完成する。
【０００８】図６は、従来の下側電流狭窄型半導体レー
ザ装置の説明図である。この図において、３１はｐ−Ｇ
ａＡｓ基板、３２はｐ−ＧａＡｓ電流ブロック層、３３
はｐ−（Ａｌ0.1 Ｇａ0.9 ）0.5 Ｉｎ0.5 Ｐ第１スパイ
ク防止層、３４はｐ−（Ａｌ0.4 Ｇａ0.6 ）0.5 Ｉｎ
0.5 Ｐ第２スパイク防止層、３５はｐ−（Ａｌ0.7 Ｇａ
0.3 ）0.5 Ｉｎ0.5 Ｐｐ側クラッド層、３６はアンドー
プＧａ0.5Ｉｎ0.5 Ｐ活性層、３７はｎ−（Ａｌ0.7 Ｇ
ａ0.3 ）0.5 Ｉｎ0.5 Ｐｎ側クラッド層、３８はｎ−Ｇ
ａＡｓコンタクト層である。
ザ装置の説明図である。この図において、３１はｐ−Ｇ
ａＡｓ基板、３２はｐ−ＧａＡｓ電流ブロック層、３３
はｐ−（Ａｌ0.1 Ｇａ0.9 ）0.5 Ｉｎ0.5 Ｐ第１スパイ
ク防止層、３４はｐ−（Ａｌ0.4 Ｇａ0.6 ）0.5 Ｉｎ
0.5 Ｐ第２スパイク防止層、３５はｐ−（Ａｌ0.7 Ｇａ
0.3 ）0.5 Ｉｎ0.5 Ｐｐ側クラッド層、３６はアンドー
プＧａ0.5Ｉｎ0.5 Ｐ活性層、３７はｎ−（Ａｌ0.7 Ｇ
ａ0.3 ）0.5 Ｉｎ0.5 Ｐｎ側クラッド層、３８はｎ−Ｇ
ａＡｓコンタクト層である。
【０００９】この従来の下側電流狭窄型半導体レーザ装
置においては、まず、Ｚｎドープｐ−ＧａＡｓ基板３１
をストライプ状にマスクを付けてエッチングして、凸型
メサストライプを形成する。
置においては、まず、Ｚｎドープｐ−ＧａＡｓ基板３１
をストライプ状にマスクを付けてエッチングして、凸型
メサストライプを形成する。
【００１０】次いで、この凸型メサストライプを形成し
た時に用いたマスクを付けたまま、凸型メサストライプ
の上にＳｅドープｎ−ＧａＡｓ層を選択埋め込み成長
し、その後このマスクを除去する。
た時に用いたマスクを付けたまま、凸型メサストライプ
の上にＳｅドープｎ−ＧａＡｓ層を選択埋め込み成長
し、その後このマスクを除去する。
【００１１】その上に、Ｍｇドープｐ−（Ａｌ0.1 Ｇａ
0.9 ）0.5 Ｉｎ0.5 Ｐ第１スパイク防止層３３、Ｍｇド
ープｐ−（Ａｌ0.4 Ｇａ0.6 ）0.5 Ｉｎ0.5 Ｐ第２スパ
イク防止層３４、Ｍｇドープｐ−（Ａｌ0.7 Ｇａ0.3 ）
0.5 Ｉｎ0.5 Ｐｐ側クラッド層３５、アンドープＧａ
0.5 Ｉｎ0.5 Ｐ活性層３６、Ｓｅドープｎ−（Ａｌ0.7
Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐｎ側クラッド層３７、Ｓｅド
ープｎ−ＧａＡｓコンタクト層３８をＭＯＶＰＥ法によ
って順次成長し、ｎ側電極とｐ側電極を形成して完成す
る。
0.9 ）0.5 Ｉｎ0.5 Ｐ第１スパイク防止層３３、Ｍｇド
ープｐ−（Ａｌ0.4 Ｇａ0.6 ）0.5 Ｉｎ0.5 Ｐ第２スパ
イク防止層３４、Ｍｇドープｐ−（Ａｌ0.7 Ｇａ0.3 ）
0.5 Ｉｎ0.5 Ｐｐ側クラッド層３５、アンドープＧａ
0.5 Ｉｎ0.5 Ｐ活性層３６、Ｓｅドープｎ−（Ａｌ0.7
Ｇａ0.3 ）0.5 Ｉｎ0.5 Ｐｎ側クラッド層３７、Ｓｅド
ープｎ−ＧａＡｓコンタクト層３８をＭＯＶＰＥ法によ
って順次成長し、ｎ側電極とｐ側電極を形成して完成す
る。
【００１２】これらの、従来の電流狭窄型半導体レーザ
装置においては、電流ブロック層をＭＯＶＰＥ法による
選択埋め込み成長を用いて形成している。そしてこの場
合、半導体基板あるいは半導体層をストライプ状にエッ
チングして凸型メサストライプを形成する際、半導体基
板等の上にＳｉＯ2 等のマスク母材をストライプ上に形
成し、これをマスクにして半導体基板等をメサ形状にエ
ッチングし、このマスク母材を残したままで、電流ブロ
ック層の選択埋め込み成長を行っている。
装置においては、電流ブロック層をＭＯＶＰＥ法による
選択埋め込み成長を用いて形成している。そしてこの場
合、半導体基板あるいは半導体層をストライプ状にエッ
チングして凸型メサストライプを形成する際、半導体基
板等の上にＳｉＯ2 等のマスク母材をストライプ上に形
成し、これをマスクにして半導体基板等をメサ形状にエ
ッチングし、このマスク母材を残したままで、電流ブロ
ック層の選択埋め込み成長を行っている。
【００１３】
【発明が解決しようとする課題】上記のＭＯＶＰＥ法に
よる選択埋め込み成長は、電流ブロック層がセルフアラ
インで容易に形成できる利点を有するが、その反面、選
択埋め込み成長工程において高温に曝されることによっ
て、ＳｉＯ2 等のマスク母材と基板の間に大きなストレ
スを生じやすいことや、ＳｉＯ2 にＧａ等の結晶原料が
拡散するため、Ｇａの空格子などの点欠陥を生じやすい
という欠点を有していた。
よる選択埋め込み成長は、電流ブロック層がセルフアラ
インで容易に形成できる利点を有するが、その反面、選
択埋め込み成長工程において高温に曝されることによっ
て、ＳｉＯ2 等のマスク母材と基板の間に大きなストレ
スを生じやすいことや、ＳｉＯ2 にＧａ等の結晶原料が
拡散するため、Ｇａの空格子などの点欠陥を生じやすい
という欠点を有していた。
【００１４】このようにして発生した欠陥は、結晶中に
ミスフィット転位や、非発光性の欠陥を増加させ、半導
体レーザ装置の発光性能を低下させてしまうという問題
があった。格子欠陥は電流ブロック層を高温で成長する
際に、凸型メサストライプの上のマスクが付いている部
分に発生し、電流ブロック層には格子欠陥を発生しない
が、本発明は、発光に寄与する凸型メサストライプ上に
格子欠陥を含ませないで電流ブロック層をセルフアライ
ンで形成することを目的とする。
ミスフィット転位や、非発光性の欠陥を増加させ、半導
体レーザ装置の発光性能を低下させてしまうという問題
があった。格子欠陥は電流ブロック層を高温で成長する
際に、凸型メサストライプの上のマスクが付いている部
分に発生し、電流ブロック層には格子欠陥を発生しない
が、本発明は、発光に寄与する凸型メサストライプ上に
格子欠陥を含ませないで電流ブロック層をセルフアライ
ンで形成することを目的とする。
【００１５】
【課題を解決するための手段】本発明にかかる半導体レ
ーザ装置の製造方法においては、（１００）面上に（０
１１）方向の凸型メサストライプを有する第１導電型の
段差形状半導体基板上に、第１導電型とは逆の第２導電
型の半導体層を、メサ下部側の厚さに比べてメサ上部側
の厚さが薄くなるように気相成長する工程と、該第２導
電型の半導体層を等方的なエッチングによってほぼ同じ
厚さだけエッチングすることによってメサの側面に電流
ブロック層を形成する工程を採用した。
ーザ装置の製造方法においては、（１００）面上に（０
１１）方向の凸型メサストライプを有する第１導電型の
段差形状半導体基板上に、第１導電型とは逆の第２導電
型の半導体層を、メサ下部側の厚さに比べてメサ上部側
の厚さが薄くなるように気相成長する工程と、該第２導
電型の半導体層を等方的なエッチングによってほぼ同じ
厚さだけエッチングすることによってメサの側面に電流
ブロック層を形成する工程を採用した。
【００１６】この場合、第２導電型の半導体層をＭＯＶ
ＰＥ法によって成長することができる。
ＰＥ法によって成長することができる。
【００１７】また、本発明にかかる下側電流狭窄型半導
体レーザ装置の製造方法においては、（１００）面上に
（０１１）方向の凸型メサストライプを有する第１導電
型の段差形状半導体基板上に、第１導電型とは逆の第２
導電型の半導体層を、メサ下部側の厚さに比べてメサ上
部側の厚さが薄くなるように気相成長する工程と、該第
２導電型の半導体層を等方的なエッチングによってほぼ
同じ厚さだけエッチングすることによってメサの側面に
電流ブロック層を形成する工程と、その上にダブルヘテ
ロ構造を形成する工程を採用することができる。
体レーザ装置の製造方法においては、（１００）面上に
（０１１）方向の凸型メサストライプを有する第１導電
型の段差形状半導体基板上に、第１導電型とは逆の第２
導電型の半導体層を、メサ下部側の厚さに比べてメサ上
部側の厚さが薄くなるように気相成長する工程と、該第
２導電型の半導体層を等方的なエッチングによってほぼ
同じ厚さだけエッチングすることによってメサの側面に
電流ブロック層を形成する工程と、その上にダブルヘテ
ロ構造を形成する工程を採用することができる。
【００１８】また、本発明にかかる上側電流狭窄型半導
体レーザ装置の製造方法においては、平坦なダブルヘテ
ロ構造を形成する工程と、該ダブルヘテロ構造の上側の
第１導電型のクラッド層の（１００）面に（０１１）方
向の凸型メサストライプをエッチングにより形成する工
程と、その上に第１導電型とは逆の第２導電型の半導体
層を、メサ下部側の厚さに比べてメサ上部側の厚さが薄
くなるように気相成長する工程と、該第２導電型の半導
体層を等方的なエッチングによってほぼ同じ厚さだけエ
ッチングすることによってメサの側面に電流ブロック層
を形成する工程を採用することができる。
体レーザ装置の製造方法においては、平坦なダブルヘテ
ロ構造を形成する工程と、該ダブルヘテロ構造の上側の
第１導電型のクラッド層の（１００）面に（０１１）方
向の凸型メサストライプをエッチングにより形成する工
程と、その上に第１導電型とは逆の第２導電型の半導体
層を、メサ下部側の厚さに比べてメサ上部側の厚さが薄
くなるように気相成長する工程と、該第２導電型の半導
体層を等方的なエッチングによってほぼ同じ厚さだけエ
ッチングすることによってメサの側面に電流ブロック層
を形成する工程を採用することができる。
【００１９】
【作用】ここで、本発明の半導体レーザ装置の製造方法
の原理を説明する。図１（Ａ）〜（Ｃ）、図２（Ｄ），
（Ｅ）、図３（Ｆ），（Ｇ）は、本発明の半導体レーザ
装置の製造方法の原理説明図である。この図において、
１は半導体基板、２B ，２C ，２D ，２E ，２F ，２G
は半導体成長層を示している。この図によって本発明の
電流ブロック層の形成方法を説明する。
の原理を説明する。図１（Ａ）〜（Ｃ）、図２（Ｄ），
（Ｅ）、図３（Ｆ），（Ｇ）は、本発明の半導体レーザ
装置の製造方法の原理説明図である。この図において、
１は半導体基板、２B ，２C ，２D ，２E ，２F ，２G
は半導体成長層を示している。この図によって本発明の
電流ブロック層の形成方法を説明する。
【００２０】第１工程（図１（Ａ）参照） （１００）面上に（０１１）方向に延び、（１１１）Ｂ
面を側面とするメサストライプを有するＧａＡｓ等の半
導体基板１をマスクを用いた選択エッチングによって調
製する。
面を側面とするメサストライプを有するＧａＡｓ等の半
導体基板１をマスクを用いた選択エッチングによって調
製する。
【００２１】第２工程（図１（Ｂ）参照） このメサストライプを有するＧａＡｓ等の半導体基板１
の上にＧａＡｓ等の化合物半導体をＭＯＶＰＥ法等の気
相成長法によって成長していくと、成長初期はメサ上面
の半導体成長層２B の側面に（１１１）Ｂ面が現れると
ともに、メサ側面ではほとんど成長せず、半導体基板１
の（１００）面上からメサの裾野にかけて（３１１）Ｂ
面の半導体層成長層２B が成長する。これは、（１１
１）Ｂ面へ付着した原子のマイグレーションが非常に速
く、メサ側面へ到着した原子が他の面に流れてしまうか
らである。
の上にＧａＡｓ等の化合物半導体をＭＯＶＰＥ法等の気
相成長法によって成長していくと、成長初期はメサ上面
の半導体成長層２B の側面に（１１１）Ｂ面が現れると
ともに、メサ側面ではほとんど成長せず、半導体基板１
の（１００）面上からメサの裾野にかけて（３１１）Ｂ
面の半導体層成長層２B が成長する。これは、（１１
１）Ｂ面へ付着した原子のマイグレーションが非常に速
く、メサ側面へ到着した原子が他の面に流れてしまうか
らである。
【００２２】第３工程（図１（Ｃ）参照） さらに成長を続けると、ストライプ上面の半導体成長層
２C が（１１１）Ｂ面を側面とする三角形状になりこの
時点でメサ上の成長は一時中断され、半導体基板１の上
から延びるストライプの裾野の半導体成長層２C の（３
１１）Ｂ面は、頂点の三角形状半導体層の（１１１）Ｂ
面に達する。
２C が（１１１）Ｂ面を側面とする三角形状になりこの
時点でメサ上の成長は一時中断され、半導体基板１の上
から延びるストライプの裾野の半導体成長層２C の（３
１１）Ｂ面は、頂点の三角形状半導体層の（１１１）Ｂ
面に達する。
【００２３】第４工程（図２（Ｄ）参照） さらに成長を続けると、（１００）面上に半導体成長層
２D の成長が進行するとともに、メサの裾野の半導体成
長層２D の側面である（３１１）Ｂ面が、三角形状の頂
点まで延びる。
２D の成長が進行するとともに、メサの裾野の半導体成
長層２D の側面である（３１１）Ｂ面が、三角形状の頂
点まで延びる。
【００２４】第５工程（図２（Ｅ）参照） さらに成長を続けていくと、再びメサ上面でも半導体成
長層２E の成長が起こりはじめ、かつ、メサ上面では
（１００）面が出るようになる。これは、（１００）面
も他の面に比較してマイグレーションが速く、成長中に
現れやすい面方位であることによる。第３工程と第４工
程で、メサ上の成長が一時的に中断されたため、メサの
上部の半導体成長層２E の厚さと、メサの下部の半導体
成長層２E の厚さが大きく異なる。
長層２E の成長が起こりはじめ、かつ、メサ上面では
（１００）面が出るようになる。これは、（１００）面
も他の面に比較してマイグレーションが速く、成長中に
現れやすい面方位であることによる。第３工程と第４工
程で、メサ上の成長が一時的に中断されたため、メサの
上部の半導体成長層２E の厚さと、メサの下部の半導体
成長層２E の厚さが大きく異なる。
【００２５】第６工程（図３（Ｆ）参照） 成長温度を下げて成長するか、長時間成長を続けると、
メサの幅が広がり、メサの上部側の半導体成長層２F の
厚さが薄く、メサの下部側の半導体成長層２Fの厚さが
厚い半導体層が形成される。
メサの幅が広がり、メサの上部側の半導体成長層２F の
厚さが薄く、メサの下部側の半導体成長層２Fの厚さが
厚い半導体層が形成される。
【００２６】第７工程（図３（Ｇ）参照） 第６工程で得られた半導体成長層２F を、凸部を少なく
とも他の部分と同等あるいは早くエッチングするエッチ
ャント、例えば、エッチング速度が拡散によって支配さ
れるようなエッチャントを用いてエッチングすると、メ
サ上面は（１００）面で、メサ側面に、メサの上部側で
厚さが薄く、メサの下部側で厚さが厚い半導体成長層２
G が形成される。
とも他の部分と同等あるいは早くエッチングするエッチ
ャント、例えば、エッチング速度が拡散によって支配さ
れるようなエッチャントを用いてエッチングすると、メ
サ上面は（１００）面で、メサ側面に、メサの上部側で
厚さが薄く、メサの下部側で厚さが厚い半導体成長層２
G が形成される。
【００２７】以上説明したような手法を用いると、半導
体レーザ装置において、メサの側面に選択埋め込み成長
を行うことなく、電流狭窄構造を形成することができ
る。
体レーザ装置において、メサの側面に選択埋め込み成長
を行うことなく、電流狭窄構造を形成することができ
る。
【００２８】本発明のように、半導体レーザ装置の製造
方法において、（１００）面上に（０１１）方向の凸型
メサストライプを有する第１導電型の段差形状半導体基
板上に、第１導電型とは逆の第２導電型の半導体層を、
メサ下部側の厚さに比べてメサ上部側の厚さが薄くなる
ようにＭＯＶＰＥ法等の気相成長法によって形成し、こ
の第２導電型の半導体層を等方的なエッチングによって
ほぼ同じ厚さだけエッチングすると、活性層内部の発光
性に悪影響を与える欠陥を少なくして、電流ブロック層
をセルフアラインで形成することができる。
方法において、（１００）面上に（０１１）方向の凸型
メサストライプを有する第１導電型の段差形状半導体基
板上に、第１導電型とは逆の第２導電型の半導体層を、
メサ下部側の厚さに比べてメサ上部側の厚さが薄くなる
ようにＭＯＶＰＥ法等の気相成長法によって形成し、こ
の第２導電型の半導体層を等方的なエッチングによって
ほぼ同じ厚さだけエッチングすると、活性層内部の発光
性に悪影響を与える欠陥を少なくして、電流ブロック層
をセルフアラインで形成することができる。
【００２９】
【実施例】以下、本発明の実施例の半導体レーザ装置の
製造方法を説明する。 （第１実施例）この実施例は、先に本発明の原理説明に
おいて用いた図１（Ａ）〜（Ｃ）、図２（Ｄ），
（Ｅ）、図３（Ｆ），（Ｇ）を参照して説明する。
製造方法を説明する。 （第１実施例）この実施例は、先に本発明の原理説明に
おいて用いた図１（Ａ）〜（Ｃ）、図２（Ｄ），
（Ｅ）、図３（Ｆ），（Ｇ）を参照して説明する。
【００３０】第１工程（図１（Ａ）参照） 先ず、Ｚｎドープｐ−ＧａＡｓ等の半導体基板１の（１
００）面上にＳｉＯ2をスパッタにより堆積し、（０１
１）方向のストライプに成形し、これをマスクにしてｐ
−ＧａＡｓ等の半導体基板１を硫酸系のエッチャントで
ウェットエッチングして、（１１１）Ｂ面を有するメサ
を形成する。この場合のメサの高さは約２μｍ、メサ上
部の幅は約１μｍである。
００）面上にＳｉＯ2をスパッタにより堆積し、（０１
１）方向のストライプに成形し、これをマスクにしてｐ
−ＧａＡｓ等の半導体基板１を硫酸系のエッチャントで
ウェットエッチングして、（１１１）Ｂ面を有するメサ
を形成する。この場合のメサの高さは約２μｍ、メサ上
部の幅は約１μｍである。
【００３１】第２工程（図１（Ｂ）参照） 第１工程で形成したメサストライプを有するＧａＡｓ半
導体基板１上に、ＭＯＶＰＥ法によって厚さ２μｍのＳ
ｅドープｎ−ＧａＡｓからなる半導体成長層２ B を形成
する。このｎ−ＧａＡｓからなる半導体成長層２B の原
料として、ＴＥＧ，ＳｅＨ2，ＡｓＨ3 を用い、Ｖ／Ｉ
ＩＩ比を４０、成長温度を６５０℃、成長速度を２μ／
ｈにした。この段階ではメサ上面の半導体成長層２B の
側面に（１１１）Ｂ面が現れるがメサ側面ではほとんど
成長せず、半導体基板１の（１００）面上からメサの裾
野にかけて（３１１）Ｂ面の半導体層成長層２B が成長
する。
導体基板１上に、ＭＯＶＰＥ法によって厚さ２μｍのＳ
ｅドープｎ−ＧａＡｓからなる半導体成長層２ B を形成
する。このｎ−ＧａＡｓからなる半導体成長層２B の原
料として、ＴＥＧ，ＳｅＨ2，ＡｓＨ3 を用い、Ｖ／Ｉ
ＩＩ比を４０、成長温度を６５０℃、成長速度を２μ／
ｈにした。この段階ではメサ上面の半導体成長層２B の
側面に（１１１）Ｂ面が現れるがメサ側面ではほとんど
成長せず、半導体基板１の（１００）面上からメサの裾
野にかけて（３１１）Ｂ面の半導体層成長層２B が成長
する。
【００３２】第３工程（図１（Ｃ）参照） さらに成長を続けると、膜厚が約０．７μｍになったと
き、ストライプ上面の半導体成長層２C が（１１１）Ｂ
面を側面とする三角形状になり、半導体基板１上から延
びるストライプの裾野の半導体層成長層２C の（３１
１）Ｂ面は、頂点の三角形状半導体層の（１１１）Ｂ面
に達する。
き、ストライプ上面の半導体成長層２C が（１１１）Ｂ
面を側面とする三角形状になり、半導体基板１上から延
びるストライプの裾野の半導体層成長層２C の（３１
１）Ｂ面は、頂点の三角形状半導体層の（１１１）Ｂ面
に達する。
【００３３】第４工程（図２（Ｄ）参照） さらに成長を続けて膜厚が約１．６μｍになったとき、
（１００）面上に半導体成長層２D の成長が進行すると
ともに、メサの裾野の半導体成長層２D の側面である
（３１１）Ｂ面が三角形状の頂点まで延びる。
（１００）面上に半導体成長層２D の成長が進行すると
ともに、メサの裾野の半導体成長層２D の側面である
（３１１）Ｂ面が三角形状の頂点まで延びる。
【００３４】第５工程（図２（Ｅ）参照） さらに成長を続けると、再びメサ上面でも半導体成長層
２E の成長が始まり、かつ、メサ上面では（１００）面
が出るようになる。この段階で、メサの下部での半導体
層の膜厚は２μｍ、メサの上部では１．１μｍとなり、
メサの上部側の半導体成長層２E の厚さと、メサの下部
側の半導体成長層２E の厚さが大きく異なる。また、メ
サ上部の（１００）面の幅は約０．４μｍ程度になって
いた。
２E の成長が始まり、かつ、メサ上面では（１００）面
が出るようになる。この段階で、メサの下部での半導体
層の膜厚は２μｍ、メサの上部では１．１μｍとなり、
メサの上部側の半導体成長層２E の厚さと、メサの下部
側の半導体成長層２E の厚さが大きく異なる。また、メ
サ上部の（１００）面の幅は約０．４μｍ程度になって
いた。
【００３５】第６工程（図３（Ｆ）参照） このメサ上部の（１００）面の幅は、成長時間を長くす
ることや、成長温度を下げることによって広げることが
でき、メサ上部の半導体成長層２F の厚さを薄く、メサ
の下部の半導体成長層２F の厚さを厚くすることができ
る。
ることや、成長温度を下げることによって広げることが
でき、メサ上部の半導体成長層２F の厚さを薄く、メサ
の下部の半導体成長層２F の厚さを厚くすることができ
る。
【００３６】第７工程（図３（Ｇ）参照） 第６工程で得られた半導体成長層２F を、ブロム系のエ
ッチャントを用いて、凸部を少なくとも他の部分と同等
あるいは早く約１．５μｍエッチングすると、メサ上面
は（１００）面で、メサ側面に、メサの上部側で薄く、
メサの下部側で厚い半導体成長層２G を形成することが
できた。
ッチャントを用いて、凸部を少なくとも他の部分と同等
あるいは早く約１．５μｍエッチングすると、メサ上面
は（１００）面で、メサ側面に、メサの上部側で薄く、
メサの下部側で厚い半導体成長層２G を形成することが
できた。
【００３７】この上にダブルヘテロ構造を成長すると、
図６に示された従来の下側電流狭窄型半導体レーザ装置
と同様な構造を具えた半導体レーザ装置が得られる。さ
らに、メサの母材がＧａＡｓ以外の場合でも、（１０
０）面上の（０１１）方向の順メサを有する基板を用い
れば、上記のようにメサ側面上に成長した半導体層の上
部側と下部側の厚さに差をつけることができる。
図６に示された従来の下側電流狭窄型半導体レーザ装置
と同様な構造を具えた半導体レーザ装置が得られる。さ
らに、メサの母材がＧａＡｓ以外の場合でも、（１０
０）面上の（０１１）方向の順メサを有する基板を用い
れば、上記のようにメサ側面上に成長した半導体層の上
部側と下部側の厚さに差をつけることができる。
【００３８】（第２実施例）図４は、第２実施例の半導
体レーザ装置の説明図である。この図において、１１は
ｎ−ＧａＡｓ基板、１２はｎ−ＡｌＧａＩｎＰクラッド
層、１３はアンドープＧａＩｎＰ活性層、１４はｐ−Ａ
ｌＧａＩｎＰｐ側クラッド層、１５はｐ−ＧａＩｎＰス
パイク防止層、１６はｐ−ＧａＡｓ電流均一化層、１７
はｎ−ＧａＡｓ電流ブロック層、１８はｐ−ＧａＡｓコ
ンタクト層である。
体レーザ装置の説明図である。この図において、１１は
ｎ−ＧａＡｓ基板、１２はｎ−ＡｌＧａＩｎＰクラッド
層、１３はアンドープＧａＩｎＰ活性層、１４はｐ−Ａ
ｌＧａＩｎＰｐ側クラッド層、１５はｐ−ＧａＩｎＰス
パイク防止層、１６はｐ−ＧａＡｓ電流均一化層、１７
はｎ−ＧａＡｓ電流ブロック層、１８はｐ−ＧａＡｓコ
ンタクト層である。
【００３９】この説明図によって、本発明の第２実施例
の半導体レーザ装置の製造方法を説明する。
の半導体レーザ装置の製造方法を説明する。
【００４０】まず、Ｓｉドープｎ−ＧａＡｓ基板１１の
上に、Ｓｅドープｎ−ＡｌＧａＩｎＰクラッド層１２、
アンドープＧａＩｎＰ活性層１３、Ｍｇドープｐ−Ａｌ
ＧａＩｎＰｐ側クラッド層１４、Ｚｎドープｐ−ＧａＩ
ｎＰスパイク防止層１５、Ｚｎドープｐ−ＧａＡｓ電流
均一化層１６をＭＯＶＰＥ法によって成長する。
上に、Ｓｅドープｎ−ＡｌＧａＩｎＰクラッド層１２、
アンドープＧａＩｎＰ活性層１３、Ｍｇドープｐ−Ａｌ
ＧａＩｎＰｐ側クラッド層１４、Ｚｎドープｐ−ＧａＩ
ｎＰスパイク防止層１５、Ｚｎドープｐ−ＧａＡｓ電流
均一化層１６をＭＯＶＰＥ法によって成長する。
【００４１】この積層体の、ｐ−ＧａＡｓ電流均一化層
１６、ｐ−ＧａＩｎＰスパイク防止層１５、ｐ−ＡｌＧ
ａＩｎＰｐ側クラッド層１４をブロム系のエッチャント
を用いて選択エッチングし、（１００）面上に（０１
１）方向に延びるメサストライプを形成する。
１６、ｐ−ＧａＩｎＰスパイク防止層１５、ｐ−ＡｌＧ
ａＩｎＰｐ側クラッド層１４をブロム系のエッチャント
を用いて選択エッチングし、（１００）面上に（０１
１）方向に延びるメサストライプを形成する。
【００４２】（１００）面上の（０１１）方向のメサを
含む全面にＳｅドープｎ−ＧａＡｓ電流ブロック層１７
をＭＯＶＰＥ法によって成長し、メサ上のｐ−ＧａＡｓ
電流均一化層１６の表面をエッチングによって露出す
る。この工程によって、メサの上部側で薄く、メサの下
部側で厚い半導体成長層を形成することができる。
含む全面にＳｅドープｎ−ＧａＡｓ電流ブロック層１７
をＭＯＶＰＥ法によって成長し、メサ上のｐ−ＧａＡｓ
電流均一化層１６の表面をエッチングによって露出す
る。この工程によって、メサの上部側で薄く、メサの下
部側で厚い半導体成長層を形成することができる。
【００４３】その上にＺｎドープｐ−ＧａＡｓコンタク
ト層１８を同様にＭＯＶＰＥ法によって成長する。この
実施例によって、埋め込み成長を行うことなく、図５に
示された従来の上側電流狭窄型半導体レーザ装置とほぼ
同様な構造を具えた半導体レーザ装置を得ることができ
る。
ト層１８を同様にＭＯＶＰＥ法によって成長する。この
実施例によって、埋め込み成長を行うことなく、図５に
示された従来の上側電流狭窄型半導体レーザ装置とほぼ
同様な構造を具えた半導体レーザ装置を得ることができ
る。
【００４４】
【発明の効果】以上説明したように、本発明の半導体レ
ーザ装置の製造方法によれば、電流ブロック層を埋め込
み成長を行うことなく容易に形成することができ、埋め
込み成長工程においてＳｉＯ2 マスク等が原因で生じる
欠陥が低減され、発光効率のよい半導体レーザ装置を実
現することができ、可視光半導体レーザ装置の技術分野
において寄与するところが大きい。
ーザ装置の製造方法によれば、電流ブロック層を埋め込
み成長を行うことなく容易に形成することができ、埋め
込み成長工程においてＳｉＯ2 マスク等が原因で生じる
欠陥が低減され、発光効率のよい半導体レーザ装置を実
現することができ、可視光半導体レーザ装置の技術分野
において寄与するところが大きい。
【図１】（Ａ）〜（Ｃ）は、本発明の半導体レーザ装置
の製造方法の原理説明図（１）である。
の製造方法の原理説明図（１）である。
【図２】（Ｄ），（Ｅ）は、本発明の半導体レーザ装置
の製造方法の原理説明図（２）である。
の製造方法の原理説明図（２）である。
【図３】（Ｆ），（Ｇ）は、本発明の半導体レーザ装置
の製造方法の原理説明図（３）である。
の製造方法の原理説明図（３）である。
【図４】第２実施例の半導体レーザ装置の説明図であ
る。
る。
【図５】従来の上側電流狭窄型半導体レーザ装置の説明
図である。
図である。
【図６】従来の下側電流狭窄型半導体レーザ装置の説明
図である。
図である。
１ 半導体基板 ２B ，２C ，２D ，２E ，２F ，２G 半導体成長層 １１ ｎ−ＧａＡｓ基板 １２ ｎ−ＡｌＧａＩｎＰクラッド層 １３ アンドープＧａＩｎＰ活性層 １４ ｐ−ＡｌＧａＩｎＰｐ側クラッド層 １５ ｐ−ＧａＩｎＰスパイク防止層 １６ ｐ−ＧａＡｓ電流均一化層 １７ ｎ−ＧａＡｓ電流ブロック層 １８ ｐ−ＧａＡｓコンタクト層
Claims (4)
- 【請求項１】 （１００）面上に（０１１）方向の凸型
メサストライプを有する第１導電型の段差形状半導体基
板上に、第１導電型とは逆の第２導電型の半導体層を、
メサ下部側の厚さに比べてメサ上部側の厚さが薄くなる
ように気相成長する工程と、該第２導電型の半導体層を
等方的なエッチングによってほぼ同じ厚さだけエッチン
グすることによってメサの側面に電流ブロック層を形成
する工程を含むことを特徴とする半導体レーザ装置の製
造方法。 - 【請求項２】 第２導電型の半導体層をＭＯＶＰＥ法に
よって成長することを特徴とする請求項１に記載された
半導体レーザ装置の製造方法。 - 【請求項３】 （１００）面上に（０１１）方向の凸型
メサストライプを有する第１導電型の段差形状半導体基
板上に、第１導電型とは逆の第２導電型の半導体層を、
メサ下部側の厚さに比べてメサ上部側の厚さが薄くなる
ように気相成長する工程と、該第２導電型の半導体層を
等方的なエッチングによってほぼ同じ厚さだけエッチン
グすることによってメサの側面に電流ブロック層を形成
する工程と、その上にダブルヘテロ構造を形成する工程
を含むことを特徴とする下側電流狭窄型半導体レーザ装
置の製造方法。 - 【請求項４】 平坦なダブルヘテロ構造を形成する工程
と、該ダブルヘテロ構造の上側の第１導電型のクラッド
層の（１００）面に（０１１）方向の凸型メサストライ
プをエッチングにより形成する工程と、その上に第１導
電型とは逆の第２導電型の半導体層を、メサ下部側の厚
さに比べてメサ上部側の厚さが薄くなるように気相成長
する工程と、該第２導電型の半導体層を等方的なエッチ
ングによってほぼ同じ厚さだけエッチングすることによ
ってメサの側面に電流ブロック層を形成する工程を含む
ことを特徴とする上側電流狭窄型半導体レーザ装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23793492A JPH0685396A (ja) | 1992-09-07 | 1992-09-07 | 半導体レーザ装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23793492A JPH0685396A (ja) | 1992-09-07 | 1992-09-07 | 半導体レーザ装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685396A true JPH0685396A (ja) | 1994-03-25 |
Family
ID=17022627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23793492A Withdrawn JPH0685396A (ja) | 1992-09-07 | 1992-09-07 | 半導体レーザ装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685396A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6345064B1 (en) | 1997-11-07 | 2002-02-05 | Nec Corporation | Semiconductor laser having an improved current blocking layers and method of forming the same |
| US6660647B1 (en) | 1998-03-12 | 2003-12-09 | Hitachi, Ltd. | Method for processing surface of sample |
| US6767838B1 (en) | 1998-02-13 | 2004-07-27 | Hitachi, Ltd. | Method and apparatus for treating surface of semiconductor |
-
1992
- 1992-09-07 JP JP23793492A patent/JPH0685396A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6345064B1 (en) | 1997-11-07 | 2002-02-05 | Nec Corporation | Semiconductor laser having an improved current blocking layers and method of forming the same |
| US6767838B1 (en) | 1998-02-13 | 2004-07-27 | Hitachi, Ltd. | Method and apparatus for treating surface of semiconductor |
| US6849191B2 (en) * | 1998-02-13 | 2005-02-01 | Hitachi, Ltd. | Method and apparatus for treating surface of semiconductor |
| US6660647B1 (en) | 1998-03-12 | 2003-12-09 | Hitachi, Ltd. | Method for processing surface of sample |
| US7259104B2 (en) | 1998-03-12 | 2007-08-21 | Hitachi, Ltd. | Sample surface processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5181924B2 (ja) | 半導体発光素子及びその製造方法、並びに、下地に設けられた凸部、下地における凸部形成方法 | |
| JP3839580B2 (ja) | 半導体基板の製造方法 | |
| JP4002422B2 (ja) | 半導体素子およびその作製方法 | |
| JP3459588B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPH0685396A (ja) | 半導体レーザ装置の製造方法 | |
| JP2001308379A (ja) | 半導体発光素子およびその製造方法 | |
| JP3621155B2 (ja) | 半導体レーザの製造方法 | |
| JP4661929B2 (ja) | 半導体発光素子の製造方法 | |
| JP2000277863A (ja) | 半導体発光素子およびその製造方法 | |
| JP2000058982A (ja) | 半導体発光素子 | |
| JPH1098234A (ja) | 半導体レーザ，及びその製造方法 | |
| JP3719705B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2758597B2 (ja) | 半導体レーザ装置 | |
| JP2924435B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP3679010B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2812187B2 (ja) | 半導体レーザの製造方法 | |
| JP4240854B2 (ja) | 窒化物系半導体発光素子およびその製造方法 | |
| JP2001144374A (ja) | 半導体レーザ装置 | |
| JP2554192B2 (ja) | 半導体レーザの製造方法 | |
| JPH05291683A (ja) | 半導体発光素子及びその製造方法 | |
| JP3349506B2 (ja) | 窒化物系半導体層の形成方法 | |
| JP2500588B2 (ja) | 半導体レ―ザおよびその製造方法 | |
| JPH03185889A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP3806671B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2555974B2 (ja) | 量子井戸半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |