JP3719705B2 - 化合物半導体装置の製造方法 - Google Patents

化合物半導体装置の製造方法 Download PDF

Info

Publication number
JP3719705B2
JP3719705B2 JP2001011885A JP2001011885A JP3719705B2 JP 3719705 B2 JP3719705 B2 JP 3719705B2 JP 2001011885 A JP2001011885 A JP 2001011885A JP 2001011885 A JP2001011885 A JP 2001011885A JP 3719705 B2 JP3719705 B2 JP 3719705B2
Authority
JP
Japan
Prior art keywords
layer
type
diffusion
zinc
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001011885A
Other languages
English (en)
Other versions
JP2002217490A (ja
Inventor
勝己 杉浦
親志 穴山
章 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2001011885A priority Critical patent/JP3719705B2/ja
Priority to DE60219229T priority patent/DE60219229D1/de
Priority to EP02250291A priority patent/EP1233492B1/en
Priority to US10/046,217 priority patent/US6686217B2/en
Publication of JP2002217490A publication Critical patent/JP2002217490A/ja
Application granted granted Critical
Publication of JP3719705B2 publication Critical patent/JP3719705B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258Diffusion into or out of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H01S5/162Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions made by diffusion or disordening of the active layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、化合物半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体レーザにおいて、活性層は禁制帯幅(エネルギーバンドギャップ)が狭く、その端面はレーザ発振時に高光密度の状態に晒されるので、その端面では非発光再結合による光吸収が生じ易い。そして、半導体レーザの動作出力を上げていくと活性層端面の光吸収量が大きくなって温度が上昇し、その温度上昇により禁制帯幅がさらに小さくなって光吸収量がさらに増え、ついにはCOD(Catastrophic Optical Damage) 破壊が生じる。
【0003】
そのようなCOD破壊を抑制するために、半導体レーザの活性層の端面に上から亜鉛(Zn)を拡散して活性層の禁制帯幅を広くすることが知られている。
そのような亜鉛の拡散による半導体レーザの端面窓構造の形成工程を、図1、図2に基づいて説明する。なお、図1、図2は、半導体レーザの共振器長方向の断面を示している。
【0004】
まず、図1(a) に示すように、n-GaAs基板101 上に、n-AlGaInP よりなるn型クラッド層102 、GaInP /AlGaInP よりなるMQW活性層103 、p-AlGaInP よりなるp型クラッド層104 、p-GaAsよりなるコンタクト層105 をMOVPE法により順に形成する。
その後に、コンタクト層105 上にSiO2よりなる拡散防止マスク106 をCVD法により形成し、さらに、拡散防止マスク106 をパターニングして端面近傍に拡散窓106aを形成する。
【0005】
続いて、図1(b) に示すように、拡散窓106aを通してコンタクト層105 をエッチングする。
次に、図1(c) に示すように、酸化亜鉛(ZnO) と二酸化シリコン(SiO2)が50重量%ずつ混合されたZnO/SiO2膜107 とSiO2よりなるカバー膜108 をスパッタ法により拡散窓106a内と拡散防止膜106 上に順に形成する。ここで、SiO2は、III-V族半導体層にIII 族のベーカンシーを形成するために50重量%程度は必要と考えられていた。
【0006】
さらに、図2(a) に示すように、加熱処理によりZnO/SiO2膜107 内のZnを拡散窓106aを通してMQW活性層103 に向けて拡散すると、レーザ端面にはZn拡散領域である窓構造109 が形成される。
次に、図2(b) に示すように、拡散防止膜106 とZnO/SiO2膜107 とカバー膜108 をエッチングにより除去した後に、コンタクト層105 上と拡散窓106a内にSiO2パッシベーション膜(不図示)をCVDにより形成し、さらにSiO2パッシベーション膜をパターニングして共振器長方向に長いストライプ状開口(不図示)を形成する。
【0007】
その後に、ストライプ状開口を通してコンタクト層105 上にp側電極110 を接続するとともに、n-GaAs基板101 の下面にn電極111 を形成する。レーザ光は図2(c) 中、矢印の方向に出射される。
ところで、Zn拡散によるMQW層の禁制帯幅増大は、図3に示すようにZn濃度に依存する。図3は、室温(25℃)においてホトルミネッセンス(PL)法により測定した結果を示し、PL波長シフトの増加はMQW層の禁制帯幅の増加を示している。
【0008】
【発明が解決しようとする課題】
ところで、図1、図2に示した工程に従ってS3 (Self-aligned Stepped Substrate)型半導体レーザにZn拡散領域である窓構造を形成したところ、CODレベルの向上はあまり見られなかった。
そこで、レーザ端面領域におけるZnの拡散深さをSEM写真により評価したところ、活性層103 の下、約0.15μm程度までしか拡散しておらず、拡散が浅いことがCODレベルが向上しない原因になっているものと考えられる。
【0009】
しかし、ZnO とSiO2をそれぞれ50重量%ずつ含むZnO/SiO2膜をZn拡散源とした場合には、加熱拡散時間を長くしてもZnの拡散位置をさらに深くすることができないことが、本発明者等の実験によって明らかになった。
Zn拡散領域の下端(以下、Zn拡散フロントともいう。)を深くするために、本願発明者等はウェハにさらに深い窪みを物理的に設けることを考えたが、作製プロセスが複雑になるので好ましくない。
【0010】
本発明の目的は、レーザ端面窓構造のCOD耐量を従来よりも大きくすることができる程度にZnO/SiO2膜からのZn拡散位置を深くし、または、ZnO/SiO2膜の加熱時間によってZn拡散フロント位置を容易に制御するすることができる化合物半導体装置の製造方法を提供することにある。
【0011】
【課題を解決するための手段】
上記した課題は、幅が約1.15μ m 斜面とその両側に平坦面を有する基板上に型クラッド層を形成する工程と、前記型クラッド層上に幅が約1.15μ m の斜面を持つ活性層を形成する工程と、前記活性層の上に型クラッド層の下部層を形成する工程と、型ドーパントと型ドーパントを交互にドープしながら化合物半導体層を前記型クラッド層の前記下部層の上に成長することによって、前記基板の前記斜面に実質的に平行な領域には前記型クラッド層の中間部を形成し、前記平坦面に平行な領域には型電流狭窄層を形成する工程と、前記型電流狭窄層と前記型クラッド層の前記中間部の上に前記型クラッド層の上部層を形成する工程と、半導体レーザの光出力端面とその近傍に亜鉛の拡散によってレーザ窓構造が形成されるように、酸化亜鉛を70重量%以上含有する酸化亜鉛と酸化シリコンを含有する膜の拡散源を前記型クラッド層の上層部上に被着する工程と、加熱により前記拡散源から亜鉛を拡散する工程とを有し、前記拡散源から亜鉛を拡散する工程は、前記加熱の時間と温度を制御することにより前記亜鉛を前記活性層の斜面の部分のすべてを含み、かつ前記活性層の斜面の部分よりも下側に0.15μmを超えて拡散する工程であることを特徴とする化合物半導体装置の製造方法により解決する。
【0012】
上記した化合物半導体装置の製造方法において、前記拡散源から亜鉛を拡散する工程は、前記亜鉛を前記活性層よりも下側に0.3μmを超えて拡散する工程であることを特徴する。
【0014】
次に、本発明の作用について説明する。
本発明によれば、酸化亜鉛を70重量%含む酸化亜鉛・酸化シリコン混合膜(ZnO/SiO2膜)を化合物半導体層、例えば半導体レーザを構成する多層構造半導体層の上に被着し、その後に加熱によりZnO/SiO2膜から亜鉛を化合物半導体層内に拡散するようにしている。
【0015】
ZnO/SiO2膜中の酸化亜鉛の含有量は、酸化シリコンによるIII 族元素ベーカンシーの形成を考慮すると50重量%程度にすることが考えられていたが、実験によれば酸化亜鉛の含有量が50重量%程度であると、Zn拡散フロントが浅くなってしまい、例えば半導体レーザの活性層のCODレベルを高くできない。
これに対して、ZnO/SiO2膜中の酸化亜鉛の含有量を70重量%にすると、Zn拡散フロントを深くすることができ、温度、時間の制御によってその深さを調整することが容易になり、しかも酸化シリコンは50重量%より低い含有量であってもよいことが、本発明者等の実験により確認された。
【0016】
これにより、半導体レーザの活性層の端面領域の下の深い位置まで亜鉛を拡散してレーザ窓構造を形成してCODレベルを高くすることができた。
【0017】
【発明の実施の形態】
以下に本発明の実施形態を図面に基づいて説明する。
図4〜図8は、本発明の実施形態に係るS3 型半導体レーザの形成工程を示す斜視図である。
次に、図4に示す多層構造が形成されるまでの工程を説明する。
【0018】
主面が(100)面から(111)A面方向に6゜オフした直径2インチのn-GaAs基板1を用意する。n-GaAs基板1には、n型不純物としてシリコンが約4×1018cm-3の濃度でドープされている。
そのようなn-GaAs基板1の主面上にストライプ状のレジスト(不図示)を形成した後に、レジストに覆われない部分をフッ酸含有液を用いて深さ約0.5μm程度エッチングすると、その主面には段差が形成される。レジストに覆われた主面を上側主面1aとしエッチングにより現れた主面を下側主面1bとすると、上側主面1aと下側主面1bの境界には約(411)A面の面方位を有する幅約1.15μmの斜面1cが形成される。その斜面1cは、例えば<011>方向に延びるストライプ状となっている。
【0019】
続いて、n-GaAs基板1上からレジストを除去した後に、n-GaAs基板1上の上側主面1a、下側主面1b及び斜面1c上に厚さ1.0μmのn-GaAsよりなるバッファ層2を形成する。バッファ層2では、n-GaAs基板1の斜面1cの上に約(411)A面の面方位で斜面2aが現れる。
バッファ層2を構成するGaAs層は、ソースガスとしてトリエチルガリウム(TEGa:Ga(C 2 H 5 ) 3 )とアルシン(AsH3)を用いてMOVPE法により形成される。そのGaAs層を成長する際には、n型ドーパント原料としてジシラン(Si2H6)を用いてn型不純物を導入する。バッファ層2中のn型不純物の濃度は約5×1017cm-3である。
【0020】
なお、バッファ層2から後述のコンタクト層9までの複数の層は全て、基板温度680℃、成長雰囲気圧力50Torrとした条件下でMOVPE法により連続して形成されるものとし、それらの層を成長するためのソースガスは水素キャリアガスとともに成長雰囲気中に供給される。
次に、バッファ層2上に、厚さ約1.5μm程度のn-(Al0.7Ga0.3)0.5In0.5P よりなるn型クラッド層3を形成する。n型クラッド層3の成長の際には、トリメチルアルミニウム(TMAl:Al(CH3)3)とTEGaとTMInとホスフィンを用い、また、n型ドーパントとしてジシランを用いてn型クラッド層3中のn型不純物濃度を5×1017cm-3とする。n型クラッド層3は、それぞれn-GaAs基板1の斜面1cにほぼ平行な上側の斜面3aを有し、その斜面3aの横にn-GaAs基板1の主面1a,1bに平行な平坦面を有する。
【0021】
続いて、n型クラッド層3上にMQW活性層4と第1のp型クラッド層5を順に形成し、さらにその上に第1及び第2のn型電流挟窄層6a,6bと第2のp型クラッド層7形成する。
MQW活性層4は、n型クラッド層3の斜面3aに平行な幅1.15μmのストライプ状の斜面4aを有し、また、第1のp型クラッド層5はMQW活性層4の斜面4aに平行な上側の斜面5aを有している。
【0022】
MQW活性層4は、厚さ5nmのGa0.42In0.58P量子井戸層と厚さ5nmの(Al0.5Ga0.50.5In0.5Pバリア層の3周期で構成されている。バリア層は、ソースガスとしてTEGa、TMIn及びホスフィンを用いて形成され、量子井戸層は、ソースガスとしてTMAl、TEGa、TMIn及びホスフィンを用いて形成される。
第1のp型クラッド層5の厚さ0.6μmのp-(Al0.7Ga0.3)0.5In0.5P層から構成される。第1のp型クラッド層5を成長するためのソースガスとしてTMAlとTEGaとTMInとホスフィンを用い、p型ドーパントとしてジエチル亜鉛(DEZ:(C 2 H 5 ) 2 Zn)を用いる。第1のp型クラッド層5内のp型不純物濃度は、斜面5aの領域では7×1017cm-3、平坦面の領域では1.2×1017cm-3となっている。
【0023】
n型電流挟窄層6a,6bと第2のp型クラッド層7は、pn交互ドープによって同時に形成される。即ち、第1のp型クラッド層5上にn型ドーパントとp型ドーパントを交互に供給しながら(Al0.7Ga0.3)0.5In0.5P 層を形成すると、n型ドーパントとp型ドーパントの取り込み率の面方位依存性により、第1のp型クラッド層5の平坦面上ではn型ドーパントを優先的に取り込んでn型の(Al0.7Ga0.3)0.5In0.5P 層が成長し、また、第1のp型クラッド層5の斜面上ではp型ドーパントを優先的に取り込んでp型の(Al0.7Ga0.3)0.5In0.5P 層が成長する。そのn型の(Al0.7Ga0.3)0.5In0.5P 層はn型電流挟窄層6a,6bとなり、p型の(Al0.7Ga0.3)0.5In0.5P 層は第2のp型クラッド層7となる。
【0024】
電流狭窄層6a、6bと第2のp型クラッド層7は、ともにソースガスとしてTMAlとTEGaとTMInとホスフィンを用いるとともに、p型ドーパントソースであるDEZとn型ドーパントソースであるH2Seを交互に供給して0.35μmの厚さに形成される。
これにより、第1のp型クラッド層5の斜面5aの上には第2のp型クラッド層7が形成され、また、その両側の第1のp型クラッド層5の平坦部上には第1及び第2のn型電流狭窄層6a、6bが形成されることになる。例えば、第2のp型クラッド層7の実質的なp型不純物濃度は7×1017cm-3であり、第1及び第2のn型電流狭窄層6a、6bの実質的なn型不純物濃度は6×1017cm-3となる。
【0025】
次に、n型電流狭窄層6a、6bと第2のp型クラッド層7の上に、p-(Al0.7Ga0.3)0.5In0.5Pよりなる第3のp型クラッド層8を0.75μmの厚さに形成する。第3のp型クラッド層8を成長するためのソースガスとしてTMAlとTEGaとTMInとホスフィンを用い、p型ドーパントとしてジエチル亜鉛(DEZ:(C 2 H 5 ) 2 Zn)を用いる。第3のp型クラッド層8内のp型不純物濃度は、斜面8aの領域では7×1017cm-3となり、平坦面の領域では1.2×1017cm-3層となっている。第3のp型クラッド層8には、第1のp型クラッド層5の斜面5aに平行な斜面8aが形成される。
【0026】
これにより、第1及び第2のn型電流挟窄層6a,6bの上下には第1及び第3のp型クラッド層5,8が存在することになるので、MQW活性層の斜面aの両側の上方にはpnp接合が存在することになる。
次に、第3のp型クラッド層8上にp+ 型のGaAsよりなるコンタクト層9を形成する。コンタクト層9は、GaAs層を成長するためのソースガスとしてTEGaとアルシンを用い、p型ドーパントソースとしてDEZを用いる。このコンタクト層9は、第3のp型クラッド層8の斜面8aに平行な斜面9aを有し、その斜面9aの領域のp型不純物濃度は例えば2ラ1018cm-3である。
【0027】
以上により、MOVPE法による各化合物半導体層の成長を終了する。
次に、図5に示す構造が形成されるまでの工程を説明する。
まず、SiO2よりなる拡散防止膜10をコンタクト層9上にCVD法により約200nmの厚さに形成する。そして、レジストとフッ酸を用いたフォトリソグラフィー法により拡散防止膜10をパターニングすることにより、レーザ両端面近傍のMQW活性層4の斜面4a及びその周辺の上方に例えば10μm×10μmの大きさの拡散窓10aを形成する。
【0028】
続いて、拡散窓10aを通してコンタクト層9をフッ酸含有液によりエッチング除去して第3のp型クラッド層8の一部を露出させる。
次に、図6に示すように、ZnO を70〜90重量%、SiO2を30〜10重量%の割合で含む混合物よりなるターゲットを用いるRFスパッタ法により、Zn拡散源となるZnO/SiO2膜11を拡散防止膜10上と拡散窓10a内の第3のp型クラッド層8上とに200nmの厚さに形成する。さらに、ZnO/SiO2膜11上に、SiO2のカバー膜12をCVD法により100nmの厚さに形成する。
【0029】
その後に、図7に示すように、カバー膜12、ZnO/SiO2膜11等が形成されたGaAs基板1を窒素雰囲気に置き、例えば550℃で20分間、熱処理を行うと、ZnO/SiO2膜11中の亜鉛(Zn)は拡散窓10aを通してMQW活性層の両端部に向けて拡散する。なお、ZnO/SiO2膜11中のSiO2は、III-V族半導体層におけるIII 族のベーカンシーを形成するものである。
【0030】
これにより、拡散窓10aの下方では、MQW活性層4よりも下方0.7μmの深さまでZn拡散の窓構造13が形成される。これにより、Znが拡散した窓構造13内に限って、MQW活性層4の禁制帯幅(エネルギーバンドギャップ)が広くなるとともに、n型電流挟窄層6a,6bが実質的に消滅する。
次に、図8に示すように、カバー膜12、ZnO/SiO 2 膜11及び拡散防止膜10を例えばフッ酸(HF)によって除去する。
【0031】
その後に、図9に示すように、窓構造13上方の第3のp型クラッド層8上とコンタクト層9上にSiO2よりなるパッシベーション膜14を形成し、ついで、パッシベーション膜14をパターニングして、第3のp型クラッド層8の斜面8aに沿ってストライプ状開口14aを形成する。
続いて、ストライプ状開口14aを通してコンタクト層9に接続されるAu/Zn/Auよりなるp型電極15をパッシベーション膜14上に形成し、さらに、Au/AuGeよりなるn側電極16をn-GaAs基板1の下面に形成する。
【0032】
その後に、MQW活性層4の一端面側にHR(high-reflection) 膜17を形成し、反射面にAR(antireflection)膜18を形成する。
ところで、上述したS3 型半導体レーザの製造工程において、Znの拡散源として用いるZnO/SiO2膜11におけるZnO とSiO2との割合がZn拡散フロントにどのような影響を及ぼすかについて550℃で加熱拡散する実験をしたところ、図11に示すような結果が得られた。なお、図11に示す結果は、Zn拡散源の組成以外は全て同じ条件下で得られた。
【0033】
図11の一点鎖線と黒丸は、ZnOとSiO2がそれぞれ50重量%の場合のZnの拡散深さを示しており、加熱拡散時間を長くしても、MQW活性層4から0.15μmより下方には拡散しなかった。
これに対して、図11の△、▽、□はそれぞれ、ZnOに対するSiO2の割合が70重量%対30重量%、80重量%対20重量%、90重量%対10重量%である場合のZn拡散深さを示し、MQW活性層4から下方に0.15μmより深くなる位置、例えば0.4μm〜1.4μmの位置まで深くすることが可能になる。しかも、ZnO/SiO2膜11中のZnOの割合が70重量%以上になると、加熱拡散時間を長くするほどZn拡散深さ(拡散フロント)を増すことが可能になり、深さの制御が容易になる。
【0034】
なお、ZnO/SiO2膜中のSiO2は、少なくとも10重量%は必要である。
ZnO に対するSiO2の割合がそれぞれ50重量%であるZnO/SiO2膜を使用してMQW活性層3よりも0.15μm深い領域までZnを拡散させてZn拡散窓構造が形成されたS3 型半導体レーザの電流と出力の関係を測定したところ、図12の破線に示すような特性が得られた。
【0035】
これに対して、ZnO に対するSiO2の割合が90重量%対10重量%のZnO/SiO2膜11を使用し、温度550℃で20分間の条件でZnを拡散させてMQW活性層4よりも0.7μm深い領域までZn拡散窓構造13が形成されたS3 型半導体レーザの電流と出力の関係を測定したところ、図12の実線に示すような特性が得られ、図12の破線の特性に比べてCODレベルが2倍以上向上することが分かった。
【0036】
なお、Zn拡散により形成されるZn拡散窓構造13は、活性層4の斜面にほぼ平行で活性層4よりも下側に0.3μmの深さがあれば、十分なCODレベルが得られる。
ところで、上述した実施形態では、半導体レーザについて説明したが、ZnO/SiO2膜を使用して亜鉛を化合物半導体層上面から約1.85μmより深く拡散させたい場合に、拡散源としてZnO を70重量%以上含むZnO/SiO2膜を使用すれば、その深さを容易に制御できる。即ち。Znはp型ドーパントであり、受光素子、EL等の化合物半導体装置のp型領域を形成する際に使用され、そのような化合物半導体装置の製造工程においてもZnO を70重量%以上含むZnO/SiO2膜を使用すれば、亜鉛の拡散深さを容易に制御できる。
【0037】
【発明の効果】
以上述べたように本発明によれば、酸化亜鉛を70重量%含む酸化亜鉛・酸化シリコン混合膜(ZnO/SiO2膜)を化合物半導体層、例えば半導体レーザを構成する多層構造半導体層の上に被着し、その後に加熱によりZnO/SiO2膜から亜鉛を化合物半導体層内に拡散するようにしているので、Zn拡散フロントを深くすることができ、しかも温度、時間の制御によってその深さを調整することが容易になった。これにより、半導体レーザの活性層の端面領域の下の深い位置まで亜鉛を拡散してレーザ窓構造を形成してCODレベルを高くすることができた。
【図面の簡単な説明】
【図1】図1(a) 〜(c) は、従来の半導体レーザの形成工程を示す断面図(その1)である。
【図2】図2(a) 〜(c) は、従来の半導体レーザの形成工程を示す断面図(その2)である。
【図3】図3は、ZnO/SiO2膜を用いて拡散された活性層中の亜鉛の濃度とPL波長シフトの関係を示す図である。
【図4】図4は、本発明の実施形態に係るS3 型半導体レーザの形成工程を示す斜視図(その1)である。
【図5】図5は、本発明の実施形態に係るS3 型半導体レーザの形成工程を示す斜視図(その2)である。
【図6】図6は、本発明の実施形態に係るS3 型半導体レーザの形成工程を示す斜視図(その3)である。
【図7】図7は、本発明の実施形態に係るS3 型半導体レーザの形成工程を示す斜視図(その4)である。
【図8】図8は、本発明の実施形態に係るS3 型半導体レーザの形成工程を示す斜視図(その5)である。
【図9】図9は、本発明の実施形態に係るS3 型半導体レーザの形成工程を示す斜視図(その6)である。
【図10】図10は、本発明の実施形態に係るS3 型半導体レーザの形成工程を示す斜視図(その7)である。
【図11】図11は、本発明の実施形態に係るZnO/SiO2膜を用いて拡散された亜鉛拡散深さと拡散加熱時間の関係と、従来のZnO/SiO2膜を用いて拡散された亜鉛拡散深さと拡散加熱時間の関係を示す図である。
【図12】図12は、本発明の実施形態に係るS3 型半導体レーザの電流・出力特性と、従来のS3 型半導体レーザの電流・出力特性を示す図である。
【符号の説明】
1…n-GaAs基板、2…バッファ層、3…n型クラッド層、4…MQW活性層、6a,6b…n型電流挟窄層、5,7,8p型クラッド層、9…コンタクト層、10…拡散防止膜、11…ZnO/SiO2膜、12…カバー膜、13…Zn拡散窓構造。

Claims (5)

  1. 幅が約1.15μ m 斜面とその両側に平坦面を有する基板上に型クラッド層を形成する工程と、
    前記型クラッド層上に幅が約1.15μ m の斜面を持つ活性層を形成する工程と、
    前記活性層の上に型クラッド層の下部層を形成する工程と、
    型ドーパントと型ドーパントを交互にドープしながら化合物半導体層を前記型クラッド層の前記下部層の上に成長することによって、前記基板の前記斜面に実質的に平行な領域には前記型クラッド層の中間部を形成し、前記平坦面に平行な領域には型電流狭窄層を形成する工程と、
    前記型電流狭窄層と前記型クラッド層の前記中間部の上に前記型クラッド層の上部層を形成する工程と、
    半導体レーザの光出力端面とその近傍に亜鉛の拡散によってレーザ窓構造が形成されるように、酸化亜鉛を70重量%以上含有する酸化亜鉛と酸化シリコンを含有する膜の拡散源を前記型クラッド層の上層部上に被着する工程と、
    加熱により前記拡散源から亜鉛を拡散する工程とを有し、
    前記拡散源から亜鉛を拡散する工程は、前記加熱の時間と温度を制御することにより前記亜鉛を前記活性層の斜面の部分のすべてを含み、かつ前記活性層の斜面の部分よりも下側に0.15μmを超えて拡散する工程であることを特徴とする化合物半導体装置の製造方法。
  2. 前記拡散源から亜鉛を拡散する工程は、前記亜鉛を前記活性層よりも下側に0.3μmを超えて拡散する工程であることを特徴とする請求項1記載の化合物半導体装置の製造方法。
  3. 前記活性層は、AlGaInP/GaInAsPの系で構成されていることを特徴とする請求項1又は2の何れか一に記載の化合物半導体装置の製造方法。
  4. 前記拡散源は、スパッタ成長によって前記化合物半導体層上に被着されることを特徴とする請求項1乃至3の何れか一に記載の化合物半導体装置の製造方法。
  5. 前記スパッタ成長に使用されるターゲットの組成は、前記酸化亜鉛の組成が70重量%以上含まれていることを特徴とする請求項4記載の化合物半導体装置の製造方法。
JP2001011885A 2001-01-19 2001-01-19 化合物半導体装置の製造方法 Expired - Fee Related JP3719705B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001011885A JP3719705B2 (ja) 2001-01-19 2001-01-19 化合物半導体装置の製造方法
DE60219229T DE60219229D1 (de) 2001-01-19 2002-01-16 Herstellungsverfahren für Verbindungshalbleiterlaser
EP02250291A EP1233492B1 (en) 2001-01-19 2002-01-16 Compound semiconductor laser manufacturing method
US10/046,217 US6686217B2 (en) 2001-01-19 2002-01-16 Compound semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001011885A JP3719705B2 (ja) 2001-01-19 2001-01-19 化合物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002217490A JP2002217490A (ja) 2002-08-02
JP3719705B2 true JP3719705B2 (ja) 2005-11-24

Family

ID=18878969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001011885A Expired - Fee Related JP3719705B2 (ja) 2001-01-19 2001-01-19 化合物半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6686217B2 (ja)
EP (1) EP1233492B1 (ja)
JP (1) JP3719705B2 (ja)
DE (1) DE60219229D1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4309636B2 (ja) * 2002-10-17 2009-08-05 三菱電機株式会社 半導体レーザおよび光通信用素子
JP2010199520A (ja) * 2009-02-27 2010-09-09 Renesas Electronics Corp 半導体レーザ及び半導体レーザの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2752423B2 (ja) * 1989-03-31 1998-05-18 三菱電機株式会社 化合物半導体へのZn拡散方法
JPH03126283A (ja) * 1989-10-11 1991-05-29 Toshiba Corp 窓構造半導体レーザ素子の製造方法
JPH0582463A (ja) * 1991-03-25 1993-04-02 Mitsubishi Electric Corp P形不純物の拡散方法及び半導体レーザ
JPH0629621A (ja) * 1992-07-09 1994-02-04 Mitsubishi Electric Corp 半導体レーザ装置
JP2956869B2 (ja) * 1993-08-30 1999-10-04 富士通株式会社 半導体レーザおよびその製造方法
JP3718952B2 (ja) * 1997-04-15 2005-11-24 三菱電機株式会社 半導体レーザ
US6503421B1 (en) 2000-11-01 2003-01-07 Corning Incorporated All polymer process compatible optical polymer material
US6801703B2 (en) 2001-08-08 2004-10-05 Photon-X, Llc Freestanding athermal polymer optical waveguide

Also Published As

Publication number Publication date
EP1233492B1 (en) 2007-04-04
EP1233492A2 (en) 2002-08-21
EP1233492A3 (en) 2005-02-16
JP2002217490A (ja) 2002-08-02
US6686217B2 (en) 2004-02-03
DE60219229D1 (de) 2007-05-16
US20020098666A1 (en) 2002-07-25

Similar Documents

Publication Publication Date Title
JP2831667B2 (ja) 半導体レーザ装置及びその製造方法
US5764669A (en) Semiconductor laser including disordered window regions
JP3791589B2 (ja) 端面非注入型半導体レーザおよびその製造方法
JP2008227551A (ja) 半導体素子の製造方法および半導体素子
JPH10200190A (ja) 半導体レーザ及びその製造方法
US5556804A (en) Method of manufacturing semiconductor laser
JP3775724B2 (ja) 半導体レーザ素子及びその製造方法
US6709881B2 (en) Method for manufacturing semiconductor and method for manufacturing semiconductor device
US5561080A (en) Semiconductor laser and method for fabricating the same
JP3982985B2 (ja) 半導体レーザ素子の製造方法
JPH11274644A (ja) 半導体発光素子及びその製造方法
JP4002422B2 (ja) 半導体素子およびその作製方法
JP3719705B2 (ja) 化合物半導体装置の製造方法
US6959026B2 (en) Semiconductor laser element and process for producing the same
JP2001057459A (ja) 半導体レーザ
JP3763708B2 (ja) 半導体レーザの製造方法
JPH10256647A (ja) 半導体レーザ素子およびその製造方法
JP2000208870A (ja) 半導体レ―ザおよびその製造方法
JPS6352479B2 (ja)
JP3679010B2 (ja) 半導体レーザ及びその製造方法
JP3672106B2 (ja) 端面成長窓型半導体レーザ素子の製造方法
JP3200507B2 (ja) 半導体レーザの製造方法
JP2924435B2 (ja) 半導体レーザおよびその製造方法
JP2500588B2 (ja) 半導体レ―ザおよびその製造方法
JPH10242563A (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050325

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050719

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050905

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees