JPH1098234A - 半導体レーザ，及びその製造方法 - Google Patents
半導体レーザ，及びその製造方法Info
- Publication number
- JPH1098234A JPH1098234A JP8253540A JP25354096A JPH1098234A JP H1098234 A JPH1098234 A JP H1098234A JP 8253540 A JP8253540 A JP 8253540A JP 25354096 A JP25354096 A JP 25354096A JP H1098234 A JPH1098234 A JP H1098234A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- algaas
- semiconductor laser
- composition
- current block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
- H01S2304/04—MOCVD or MOVPE
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
- H01S5/3432—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs the whole junction comprising only (AI)GaAs
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Nanotechnology (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 リッジ幅制御，及び埋め込み成長が容易であ
り、かつ高出力動作時にも高信頼性を有する半導体レー
ザ，及びその製造方法を提供する。 【解決手段】 ｎ−ＧａＡｓ基板１上に配置されたＡｌ
ＧａＡｓからなるダブルヘテロ接合構造を構成し、かつ
順メサリッジストライプ４ａを有する上クラッド層４
と、上クラッド層４の主面上に配置された高Ａｌ組成の
ｎ−ＡｌＧａＡｓ第１電流ブロック層６と、上クラッド
層４のメサリッジストライプ４ａの側面上に配置された
低Ａｌ組成のｎ−ＡｌＧａＡｓ第２電流ブロック層９
と、第１電流ブロック層６上に、メサリッジストライプ
４ａ，及び第２電流ブロック層９を埋めるように配置さ
れたｎ−ＧａＡｓ第３電流ブロック層１０とを備えたも
のである。
り、かつ高出力動作時にも高信頼性を有する半導体レー
ザ，及びその製造方法を提供する。 【解決手段】 ｎ−ＧａＡｓ基板１上に配置されたＡｌ
ＧａＡｓからなるダブルヘテロ接合構造を構成し、かつ
順メサリッジストライプ４ａを有する上クラッド層４
と、上クラッド層４の主面上に配置された高Ａｌ組成の
ｎ−ＡｌＧａＡｓ第１電流ブロック層６と、上クラッド
層４のメサリッジストライプ４ａの側面上に配置された
低Ａｌ組成のｎ−ＡｌＧａＡｓ第２電流ブロック層９
と、第１電流ブロック層６上に、メサリッジストライプ
４ａ，及び第２電流ブロック層９を埋めるように配置さ
れたｎ−ＧａＡｓ第３電流ブロック層１０とを備えたも
のである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザ，及
びその製造方法に関し、特にリッジ幅制御，及び埋め込
み成長が容易であり、信頼性を向上することができ、か
つ高出力動作時にも高信頼性を有する実屈折率型半導体
レーザ，及びその製造方法に関するものである。
びその製造方法に関し、特にリッジ幅制御，及び埋め込
み成長が容易であり、信頼性を向上することができ、か
つ高出力動作時にも高信頼性を有する実屈折率型半導体
レーザ，及びその製造方法に関するものである。
【０００２】
【従来の技術】図６は従来の順メサリッジ実屈折ガイド
型０．７８μｍ半導体レーザ（以下、単に順メサリッジ
型半導体レーザと略記する）の構造を示す断面図であ
り、図において、１はｎ−ＧａＡｓ基板であり、該ｎ−
ＧａＡｓ基板１上に厚さ約１．５μｍのｎ−Ａｌx Ｇａ
1-x Ａｓ（ｘ＝０．４８）下クラッド層２が配置され、
該下クラッド層２上にＡｌＧａＡｓ量子井戸活性層３が
配置され、該量子井戸活性層３上に、メサリッジストラ
イプ４ａを有する、厚さ約１．５μｍのｐ−ＡｌxＧａ
1-x Ａｓ（ｘ＝０．４８）上クラッド層４が配置され、
該上クラッド層４のメサリッジストライプ４ａの両側を
埋めるように厚さ約１．５μｍのｎ−ＡｌxＧａ1-x Ａ
ｓ（ｘ＝０．７０）電流ブロック層６が配置され、上記
上ブロック層４，及び電流ブロック層６上に厚さ約３μ
ｍのｐ−ＧａＡｓコンタクト層５が配置され、メサリッ
ジストライプ４ａの上方のコンタクト層５上にストライ
プ状のｐ側電極１１が配置され、基板１の下面にｎ側電
極１２が配置されている。
型０．７８μｍ半導体レーザ（以下、単に順メサリッジ
型半導体レーザと略記する）の構造を示す断面図であ
り、図において、１はｎ−ＧａＡｓ基板であり、該ｎ−
ＧａＡｓ基板１上に厚さ約１．５μｍのｎ−Ａｌx Ｇａ
1-x Ａｓ（ｘ＝０．４８）下クラッド層２が配置され、
該下クラッド層２上にＡｌＧａＡｓ量子井戸活性層３が
配置され、該量子井戸活性層３上に、メサリッジストラ
イプ４ａを有する、厚さ約１．５μｍのｐ−ＡｌxＧａ
1-x Ａｓ（ｘ＝０．４８）上クラッド層４が配置され、
該上クラッド層４のメサリッジストライプ４ａの両側を
埋めるように厚さ約１．５μｍのｎ−ＡｌxＧａ1-x Ａ
ｓ（ｘ＝０．７０）電流ブロック層６が配置され、上記
上ブロック層４，及び電流ブロック層６上に厚さ約３μ
ｍのｐ−ＧａＡｓコンタクト層５が配置され、メサリッ
ジストライプ４ａの上方のコンタクト層５上にストライ
プ状のｐ側電極１１が配置され、基板１の下面にｎ側電
極１２が配置されている。
【０００３】図７は図６の順メサリッジ型半導体レーザ
の製造方法を示す工程別断面図であり、図において、図
６と同一符号は同一又は相当する部分を示しており、８
は選択成長マスクである。以下、上記従来の順メサリッ
ジ型半導体レーザの製造方法を図７に従い説明する。
の製造方法を示す工程別断面図であり、図において、図
６と同一符号は同一又は相当する部分を示しており、８
は選択成長マスクである。以下、上記従来の順メサリッ
ジ型半導体レーザの製造方法を図７に従い説明する。
【０００４】まず基板１上に下クラッド層２、活性層
３、及び上クラッド層４をＭＯＣＶＤ法により順次成長
して、基板１上にダブルヘテロ接合構造を形成する（図
７(a)）。次いで、上クラッド層４上にＳｉＮ選択成長
マスク８を成膜した後、通常のリソグラフィーによりパ
ターニングし、上クラッド層４の活性領域となる部分７
以外の部分を、厚さが０．１〜０．４μｍとなるようエ
ッチングして、メサリッジストライプ４ａを形成する
（図７(b) ）。次いで、再びＭＯＣＶＤ法により、メサ
リッジストライプ４ａの両側を埋めるように、上クラッ
ド層４上に電流ブロック層６を形成する（図７(c) ）。
次いで、選択成長マスク８を除去した後、コンタクト層
５を成長し、次いで、コンタクト層５上にｐ側電極１１
形成し、基板１の下面にｎ側電極１２を形成して、半導
体レーザを完成する（図７(d) ）。
３、及び上クラッド層４をＭＯＣＶＤ法により順次成長
して、基板１上にダブルヘテロ接合構造を形成する（図
７(a)）。次いで、上クラッド層４上にＳｉＮ選択成長
マスク８を成膜した後、通常のリソグラフィーによりパ
ターニングし、上クラッド層４の活性領域となる部分７
以外の部分を、厚さが０．１〜０．４μｍとなるようエ
ッチングして、メサリッジストライプ４ａを形成する
（図７(b) ）。次いで、再びＭＯＣＶＤ法により、メサ
リッジストライプ４ａの両側を埋めるように、上クラッ
ド層４上に電流ブロック層６を形成する（図７(c) ）。
次いで、選択成長マスク８を除去した後、コンタクト層
５を成長し、次いで、コンタクト層５上にｐ側電極１１
形成し、基板１の下面にｎ側電極１２を形成して、半導
体レーザを完成する（図７(d) ）。
【０００５】このように構成された従来の順メサリッジ
型半導体レーザでは、上クラッド層４のメサリッジスト
ライプ４ａの側部に上クラッド層４より屈折率の小さい
ｎ−ＡｌX Ｇａ1-X Ａｓ（ｘ＝０．７０）電流ブロック
層６を設けているので電流を効率良く活性領域７に閉じ
込めることができるとともに、活性領域７の等価屈折率
を半導体レーザの他の部分より大きくしているので活性
領域７より発光した光を活性領域７内に効率良く閉じ込
めることができ、これにより、低い電流密度でレーザ発
振が得られる。
型半導体レーザでは、上クラッド層４のメサリッジスト
ライプ４ａの側部に上クラッド層４より屈折率の小さい
ｎ−ＡｌX Ｇａ1-X Ａｓ（ｘ＝０．７０）電流ブロック
層６を設けているので電流を効率良く活性領域７に閉じ
込めることができるとともに、活性領域７の等価屈折率
を半導体レーザの他の部分より大きくしているので活性
領域７より発光した光を活性領域７内に効率良く閉じ込
めることができ、これにより、低い電流密度でレーザ発
振が得られる。
【０００６】また、図８は、従来の逆メサリッジ型の半
導体レーザであり、メサリッジストライプ４ａの形状が
逆メサ状である点が上記従来の順メサリッジ型半導体レ
ーザと異なっているものであるが、上記順メサリッジ型
半導体レーザは、この逆メサリッジ型半導体レーザに比
べ、メサリッジストライプ形成時のサイドエッチが少な
く、リッジ幅制御が容易であり、かつ埋め込み成長によ
る電流ブロック層６の形成が容易であるという利点を有
する。
導体レーザであり、メサリッジストライプ４ａの形状が
逆メサ状である点が上記従来の順メサリッジ型半導体レ
ーザと異なっているものであるが、上記順メサリッジ型
半導体レーザは、この逆メサリッジ型半導体レーザに比
べ、メサリッジストライプ形成時のサイドエッチが少な
く、リッジ幅制御が容易であり、かつ埋め込み成長によ
る電流ブロック層６の形成が容易であるという利点を有
する。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の順メサリッジ型半導体レーザ，及び逆メサリッジ型
半導体レーザでは、その格子定数が基板１の格子定数及
び上クラッド層４の格子定数より大きい電流ブロック層
６が、活性領域７の近傍に形成されているため、活性領
域７に応力が加わり、その応力による結晶欠陥が発生し
易い。特に順メサリッジ型半導体レーザでは、逆メサリ
ッジ型半導体レーザに比べて、電流ブロック層６が活性
領域７のより近傍まで形成されるため、半導体レーザの
信頼性を確保できないという問題点がある。従って、リ
ッジ幅制御、及び埋め込み成長の容易さという利点を保
持したまま、活性領域７へ加わる応力により信頼性が低
下するのを防止するためには、順メサリッジストライプ
構造を採用し、なおかつ活性領域７の近傍にＡｌ組成の
大きい電流ブロック層を形成しないようにすることが必
要となる。
来の順メサリッジ型半導体レーザ，及び逆メサリッジ型
半導体レーザでは、その格子定数が基板１の格子定数及
び上クラッド層４の格子定数より大きい電流ブロック層
６が、活性領域７の近傍に形成されているため、活性領
域７に応力が加わり、その応力による結晶欠陥が発生し
易い。特に順メサリッジ型半導体レーザでは、逆メサリ
ッジ型半導体レーザに比べて、電流ブロック層６が活性
領域７のより近傍まで形成されるため、半導体レーザの
信頼性を確保できないという問題点がある。従って、リ
ッジ幅制御、及び埋め込み成長の容易さという利点を保
持したまま、活性領域７へ加わる応力により信頼性が低
下するのを防止するためには、順メサリッジストライプ
構造を採用し、なおかつ活性領域７の近傍にＡｌ組成の
大きい電流ブロック層を形成しないようにすることが必
要となる。
【０００８】また、上記従来の順メサリッジ型半導体レ
ーザでは、電流ブロック層６をＡｌ組成の大きいｎ−Ａ
ｌＧａＡｓ半導体で構成しているが、Ａｌ組成の大きい
ｎ−ＡｌＧａＡｓ半導体ではｎ型不純物のドーピングが
困難でｎ型キャリアのキャリア濃度を高くできないこと
から、電流ブロック効果を十分に発揮するためには電流
ブロック層６の厚さを１μｍ以上に厚くしなければなら
ず、このため、電流ブロック層６の厚さを１．５μｍと
している。しかるに、電流ブロック層６の厚さが厚くな
ると活性領域７に加わる応力が増大し、半導体レーザの
信頼性を低下させてしまうこととなり、このため、上記
従来の順メサリッジ型半導体レーザでは、レーザの高出
力動作と信頼性とが両立しないという問題点があった。
ーザでは、電流ブロック層６をＡｌ組成の大きいｎ−Ａ
ｌＧａＡｓ半導体で構成しているが、Ａｌ組成の大きい
ｎ−ＡｌＧａＡｓ半導体ではｎ型不純物のドーピングが
困難でｎ型キャリアのキャリア濃度を高くできないこと
から、電流ブロック効果を十分に発揮するためには電流
ブロック層６の厚さを１μｍ以上に厚くしなければなら
ず、このため、電流ブロック層６の厚さを１．５μｍと
している。しかるに、電流ブロック層６の厚さが厚くな
ると活性領域７に加わる応力が増大し、半導体レーザの
信頼性を低下させてしまうこととなり、このため、上記
従来の順メサリッジ型半導体レーザでは、レーザの高出
力動作と信頼性とが両立しないという問題点があった。
【０００９】本発明は、かかる問題点を解決するために
なされたもので、リッジ幅制御，及び埋め込み成長が容
易であり、信頼性を向上することができ、かつ高出力動
作時にも高信頼性を有する半導体レーザ，及びその製造
方法を提供することを目的としている。
なされたもので、リッジ幅制御，及び埋め込み成長が容
易であり、信頼性を向上することができ、かつ高出力動
作時にも高信頼性を有する半導体レーザ，及びその製造
方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】本発明（請求項１）に係
る半導体レーザは、ある導電型のＧａＡｓ基板上に配置
されたＡｌＧａＡｓからなるダブルヘテロ接合構造を構
成し、かつその主面との間の角度が９０°より大きい側
面を有するメサリッジストライプを有する上クラッド層
と、該上クラッド層の主面上に配置された、Ａｌ組成が
０．６０〜０．８０である上記ある導電型のＡｌＧａＡ
ｓからなる第１電流ブロック層と、上記上クラッド層の
メサリッジストライプの側面上に、上記第１電流ブロッ
ク層とで該メサリッジストライプを埋めるように配置さ
れた、Ａｌ組成が０．４０〜０．５５である上記ある導
電型のＡｌＧａＡｓからなる第２電流ブロック層とを備
えたものである。
る半導体レーザは、ある導電型のＧａＡｓ基板上に配置
されたＡｌＧａＡｓからなるダブルヘテロ接合構造を構
成し、かつその主面との間の角度が９０°より大きい側
面を有するメサリッジストライプを有する上クラッド層
と、該上クラッド層の主面上に配置された、Ａｌ組成が
０．６０〜０．８０である上記ある導電型のＡｌＧａＡ
ｓからなる第１電流ブロック層と、上記上クラッド層の
メサリッジストライプの側面上に、上記第１電流ブロッ
ク層とで該メサリッジストライプを埋めるように配置さ
れた、Ａｌ組成が０．４０〜０．５５である上記ある導
電型のＡｌＧａＡｓからなる第２電流ブロック層とを備
えたものである。
【００１１】また、本発明（請求項２）に係る半導体レ
ーザは、上記の半導体レーザ（請求項１）において、上
記ある導電型のＧａＡｓ基板としてｎ型ＧａＡｓ基板を
用い、上記上クラッド層の主面上に、０．３〜０．６μ
ｍの厚さを有するｎ型の上記第１電流ブロック層を配置
し、上記上クラッド層のメサリッジストライプの側面上
に、ある厚さを有するｎ型の上記第２電流ブロック層を
配置し、上記ｎ型の第１電流ブロック層上に、上記その
側面上に上記ｎ型の第２電流ブロック層が配置されたメ
サリッジストライプを埋めるように、ｎ型ＧａＡｓから
なる第３電流ブロック層を配置したものである。
ーザは、上記の半導体レーザ（請求項１）において、上
記ある導電型のＧａＡｓ基板としてｎ型ＧａＡｓ基板を
用い、上記上クラッド層の主面上に、０．３〜０．６μ
ｍの厚さを有するｎ型の上記第１電流ブロック層を配置
し、上記上クラッド層のメサリッジストライプの側面上
に、ある厚さを有するｎ型の上記第２電流ブロック層を
配置し、上記ｎ型の第１電流ブロック層上に、上記その
側面上に上記ｎ型の第２電流ブロック層が配置されたメ
サリッジストライプを埋めるように、ｎ型ＧａＡｓから
なる第３電流ブロック層を配置したものである。
【００１２】また、本発明（請求項３）に係る半導体レ
ーザは、上記の半導体レーザ（請求項２）において、上
記第３電流ブロック層が、０．３μｍ以上の厚さを有す
るものであるようにしたものである。
ーザは、上記の半導体レーザ（請求項２）において、上
記第３電流ブロック層が、０．３μｍ以上の厚さを有す
るものであるようにしたものである。
【００１３】また、本発明（請求項４）に係る半導体レ
ーザの製造方法は、（００１）面を主面とするある導電
型のＧａＡｓ基板の該主面上に、ＡｌＧａＡｓからなる
ダブルヘテロ接合構造をＭＯＣＶＤ法による結晶成長を
用いて形成し、該形成したダブルヘテロ接合構造の上ク
ラッド層をエッチングして、該エッチングにより形成さ
れた主面との間の角度が９０°より大きい側面を有する
メサリッジストライプを、該上クラッド層の〈１／１
０〉方向に形成し、上記エッチングにより形成した上ク
ラッド層の主面上に該上クラッド層のＡｌ組成より大き
いあるＡｌ組成を有する上記ある導電型のＡｌＧａＡｓ
からなる第１電流ブロック層を、上記エッチングにより
形成した上クラッド層のメサリッジストライプの側面上
に上記第１電流ブロック層のＡｌ組成より小さくかつ該
上クラッド層のＡｌ組成より大きいＡｌ組成を有する上
記ある導電型のＡｌＧａＡｓからなる第２電流ブロック
層を、ＭＯＣＶＤ法による結晶成長の際に結晶面の方位
により該結晶面に成長するＡｌＧａＡｓ層のＡｌ組成が
異なることを利用して形成するようにしているものであ
る。
ーザの製造方法は、（００１）面を主面とするある導電
型のＧａＡｓ基板の該主面上に、ＡｌＧａＡｓからなる
ダブルヘテロ接合構造をＭＯＣＶＤ法による結晶成長を
用いて形成し、該形成したダブルヘテロ接合構造の上ク
ラッド層をエッチングして、該エッチングにより形成さ
れた主面との間の角度が９０°より大きい側面を有する
メサリッジストライプを、該上クラッド層の〈１／１
０〉方向に形成し、上記エッチングにより形成した上ク
ラッド層の主面上に該上クラッド層のＡｌ組成より大き
いあるＡｌ組成を有する上記ある導電型のＡｌＧａＡｓ
からなる第１電流ブロック層を、上記エッチングにより
形成した上クラッド層のメサリッジストライプの側面上
に上記第１電流ブロック層のＡｌ組成より小さくかつ該
上クラッド層のＡｌ組成より大きいＡｌ組成を有する上
記ある導電型のＡｌＧａＡｓからなる第２電流ブロック
層を、ＭＯＣＶＤ法による結晶成長の際に結晶面の方位
により該結晶面に成長するＡｌＧａＡｓ層のＡｌ組成が
異なることを利用して形成するようにしているものであ
る。
【００１４】
実施の形態１．図１は本発明の実施の形態１による順メ
サリッジ型半導体レーザの構造を示す断面図であり、図
において、１は（００１）面をその主面とするｎ−Ｇａ
Ａｓ基板であり、該ｎ−ＧａＡｓ基板１の主面上に厚さ
約１．５μｍのｎ−Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．４
８）下クラッド層２が配置され、該下クラッド層２上に
厚さ０．１μｍのＡｌＧａＡｓ量子井戸活性層３が配置
され、該量子井戸活性層３上に、〈１／１０〉のリッジ
ストライプ方位（一般に順メサ方位と呼称される方位）
を有し，かつ（１１１）Ａ面の側面を有するメサリッジ
ストライプ４ａを有する、厚さ約１．５μｍのｐ−Ａｌ
x Ｇａ1-x Ａｓ（ｘ＝０．４８）上クラッド層４が配置
され、該上クラッド層４の（００１）面の主面上に厚さ
０．３μｍのｎ−Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．７０）
第１電流ブロック層６が配置され、上記上クラッド層４
のメサリッジストライプ４ａの（１１１）Ａ面の側面上
に、該側面方向において上記第１電流ブロック層６の厚
さにほぼ等しい厚さを有する低Ａｌ組成のｎ−Ａｌx Ｇ
ａ1-x Ａｓ（ｘ＝０．５０）第２電流ブロック層９が配
置され、第１電流ブロック層６上に、その側面に第２電
流ブロック層９を有するメサリッジストライプ４ａの両
側を埋めるように、厚さ１．２μｍのｎ−ＧａＡｓ第３
電流ブロック層（キャリア濃度５×１０18／ｃｍ3 ）１
０が配置され、上ブロック層４，第２電流ブロック層
９，及び第３電流ブロック層１０上に厚さ約３μｍのｐ
−ＧａＡｓコンタクト層５が配置され、メサリッジスト
ライプ４ａの上方のコンタクト層５上にストライプ状の
ｐ側電極１１が配置され、基板１の下面にｎ側電極１２
が配置されている。ＡｌＧａＡｓ量子井戸活性層３は、
厚さ０．０３０μｍのＡｌx Ｇａ1-x Ａｓ（ｘ＝０．３
５）バリア層と、３層の厚さ０．００８μｍのＡｌx Ｇ
ａ1-x Ａｓ（ｘ＝０．１０）ウェル層，及び２層の厚さ
０．００８μｍのＡｌx Ｇａ1-x Ａｓ（ｘ＝０．３５）
バリア層が交互に積層された交互積層層と、厚さ０．０
３０μｍのＡｌx Ｇａ1-x Ａｓ（ｘ＝０．３５）バリア
層とが順次積層されてなり、ｐ側電極１１は、ＡｕＺｎ
／Ｔｉ／Ａｕの材料からなり、ｎ側電極１２は、ＡｕＧ
ｅ／Ｎｉ／Ａｕの材料からなる。
サリッジ型半導体レーザの構造を示す断面図であり、図
において、１は（００１）面をその主面とするｎ−Ｇａ
Ａｓ基板であり、該ｎ−ＧａＡｓ基板１の主面上に厚さ
約１．５μｍのｎ−Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．４
８）下クラッド層２が配置され、該下クラッド層２上に
厚さ０．１μｍのＡｌＧａＡｓ量子井戸活性層３が配置
され、該量子井戸活性層３上に、〈１／１０〉のリッジ
ストライプ方位（一般に順メサ方位と呼称される方位）
を有し，かつ（１１１）Ａ面の側面を有するメサリッジ
ストライプ４ａを有する、厚さ約１．５μｍのｐ−Ａｌ
x Ｇａ1-x Ａｓ（ｘ＝０．４８）上クラッド層４が配置
され、該上クラッド層４の（００１）面の主面上に厚さ
０．３μｍのｎ−Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．７０）
第１電流ブロック層６が配置され、上記上クラッド層４
のメサリッジストライプ４ａの（１１１）Ａ面の側面上
に、該側面方向において上記第１電流ブロック層６の厚
さにほぼ等しい厚さを有する低Ａｌ組成のｎ−Ａｌx Ｇ
ａ1-x Ａｓ（ｘ＝０．５０）第２電流ブロック層９が配
置され、第１電流ブロック層６上に、その側面に第２電
流ブロック層９を有するメサリッジストライプ４ａの両
側を埋めるように、厚さ１．２μｍのｎ−ＧａＡｓ第３
電流ブロック層（キャリア濃度５×１０18／ｃｍ3 ）１
０が配置され、上ブロック層４，第２電流ブロック層
９，及び第３電流ブロック層１０上に厚さ約３μｍのｐ
−ＧａＡｓコンタクト層５が配置され、メサリッジスト
ライプ４ａの上方のコンタクト層５上にストライプ状の
ｐ側電極１１が配置され、基板１の下面にｎ側電極１２
が配置されている。ＡｌＧａＡｓ量子井戸活性層３は、
厚さ０．０３０μｍのＡｌx Ｇａ1-x Ａｓ（ｘ＝０．３
５）バリア層と、３層の厚さ０．００８μｍのＡｌx Ｇ
ａ1-x Ａｓ（ｘ＝０．１０）ウェル層，及び２層の厚さ
０．００８μｍのＡｌx Ｇａ1-x Ａｓ（ｘ＝０．３５）
バリア層が交互に積層された交互積層層と、厚さ０．０
３０μｍのＡｌx Ｇａ1-x Ａｓ（ｘ＝０．３５）バリア
層とが順次積層されてなり、ｐ側電極１１は、ＡｕＺｎ
／Ｔｉ／Ａｕの材料からなり、ｎ側電極１２は、ＡｕＧ
ｅ／Ｎｉ／Ａｕの材料からなる。
【００１５】ここで、ｎ−Ａｌx Ｇａ1-x Ａｓ第１電流
ブロック層６のＡｌ組成ｘは、活性領域７の等価屈折率
が半導体レーザの他の部分の等価屈折率より大きくなる
状態を保つよう考慮した上で上クラッド層４のＡｌ組成
より大きくなるよう、ｘ＝０．６０〜０．８０の範囲で
選択することができ、また、ｎ−Ａｌx Ｇａ1-x Ａｓ第
２電流ブロック層９のＡｌ組成ｘは、ｐ−Ａｌx Ｇａ
1-x Ａｓ上クラッド層４のＡｌ組成ｘに近い方が好まし
いが、活性領域７へ加わる応力を考慮するとともに上記
のように等価屈折率を考慮した上で上クラッド層４のＡ
ｌ組成より大きくなるよう、ｘ＝０．４０〜０．５５の
範囲で選択することができる。また、第１電流ブロック
層６の厚さは、後述するように０．３〜０．６μｍとす
ることができる。また、ｎ−ＧａＡｓ第３電流ブロック
層１０の厚さは、後述するように０．３μｍ以上であれ
ばよい。また、基板１は、（００１）面と等価な面を主
面とすることができる。
ブロック層６のＡｌ組成ｘは、活性領域７の等価屈折率
が半導体レーザの他の部分の等価屈折率より大きくなる
状態を保つよう考慮した上で上クラッド層４のＡｌ組成
より大きくなるよう、ｘ＝０．６０〜０．８０の範囲で
選択することができ、また、ｎ−Ａｌx Ｇａ1-x Ａｓ第
２電流ブロック層９のＡｌ組成ｘは、ｐ−Ａｌx Ｇａ
1-x Ａｓ上クラッド層４のＡｌ組成ｘに近い方が好まし
いが、活性領域７へ加わる応力を考慮するとともに上記
のように等価屈折率を考慮した上で上クラッド層４のＡ
ｌ組成より大きくなるよう、ｘ＝０．４０〜０．５５の
範囲で選択することができる。また、第１電流ブロック
層６の厚さは、後述するように０．３〜０．６μｍとす
ることができる。また、ｎ−ＧａＡｓ第３電流ブロック
層１０の厚さは、後述するように０．３μｍ以上であれ
ばよい。また、基板１は、（００１）面と等価な面を主
面とすることができる。
【００１６】図２は図１の順メサリッジ型半導体レーザ
の製造方法を示す工程別断面図であり、図において、図
１と同一符号は同一又は相当する部分を示しており、８
はＳｉＮ選択成長マスクである。以下、本実施の形態１
による順メサリッジ型半導体レーザの製造方法を図２に
従い説明する。
の製造方法を示す工程別断面図であり、図において、図
１と同一符号は同一又は相当する部分を示しており、８
はＳｉＮ選択成長マスクである。以下、本実施の形態１
による順メサリッジ型半導体レーザの製造方法を図２に
従い説明する。
【００１７】まず、基板１の主面を（００１）面とし、
該基板１の主面上に下クラッド層２、活性層３、及び上
クラッド層４をＭＯＣＶＤ法により順次成長して、基板
１上にダブルヘテロ接合構造を形成する（図２(a) ）。
次いで、上クラッド層４上にＳｉＮ層を成膜した後、通
常のリソグラフィーによりパターニングして選択成長マ
スク８を形成し、該選択成長マスク８をマスクとして、
上クラッド層４の活性領域となる部分７以外の部分を、
厚さが０．１〜０．４μｍとなるようエッチングし、こ
れにより上クラッド層４の〈１／１０〉方位に、（１１
１）Ａ面である側面を有するメサリッジストライプ４ａ
を形成する（図２(b) ）。次いで、ＳｉＮ選択成長マス
ク８をマスクとして、再びＭＯＣＶＤ法を用いて、成長
温度，及びＨＣｌガス流量等を最適化することにより、
上クラッド層４の（００１）面である主面上にＡｌ組成
ｘ＝０．７０のｎ−Ａｌx Ｇａ1-x Ａｓ第１電流ブロッ
ク層６を、メサリッジストライプ４ａの（１１１）Ａ面
である側面上にＡｌ組成ｘ＝０．５０のｎ−Ａｌx Ｇａ
1-x Ａｓ第２電流ブロック層９を同時に成長する（図２
(c) ）。次いで、その側面に第２電流ブロック層９が形
成されたメサリッジストライプ４ａの両側を埋めるよう
に、第１電流ブロック層６上にｎ−ＧａＡｓ第３電流ブ
ロック層１０を成長し、次いで、ＳｉＮ選択成長マスク
８を除去した後、コンタクト層５を成長し、次いで、コ
ンタクト層５上にｐ側電極１１形成し、基板１の下面に
ｎ側電極１２を形成して、順メサリッジ型半導体レーザ
を完成する（図２(d) ）。
該基板１の主面上に下クラッド層２、活性層３、及び上
クラッド層４をＭＯＣＶＤ法により順次成長して、基板
１上にダブルヘテロ接合構造を形成する（図２(a) ）。
次いで、上クラッド層４上にＳｉＮ層を成膜した後、通
常のリソグラフィーによりパターニングして選択成長マ
スク８を形成し、該選択成長マスク８をマスクとして、
上クラッド層４の活性領域となる部分７以外の部分を、
厚さが０．１〜０．４μｍとなるようエッチングし、こ
れにより上クラッド層４の〈１／１０〉方位に、（１１
１）Ａ面である側面を有するメサリッジストライプ４ａ
を形成する（図２(b) ）。次いで、ＳｉＮ選択成長マス
ク８をマスクとして、再びＭＯＣＶＤ法を用いて、成長
温度，及びＨＣｌガス流量等を最適化することにより、
上クラッド層４の（００１）面である主面上にＡｌ組成
ｘ＝０．７０のｎ−Ａｌx Ｇａ1-x Ａｓ第１電流ブロッ
ク層６を、メサリッジストライプ４ａの（１１１）Ａ面
である側面上にＡｌ組成ｘ＝０．５０のｎ−Ａｌx Ｇａ
1-x Ａｓ第２電流ブロック層９を同時に成長する（図２
(c) ）。次いで、その側面に第２電流ブロック層９が形
成されたメサリッジストライプ４ａの両側を埋めるよう
に、第１電流ブロック層６上にｎ−ＧａＡｓ第３電流ブ
ロック層１０を成長し、次いで、ＳｉＮ選択成長マスク
８を除去した後、コンタクト層５を成長し、次いで、コ
ンタクト層５上にｐ側電極１１形成し、基板１の下面に
ｎ側電極１２を形成して、順メサリッジ型半導体レーザ
を完成する（図２(d) ）。
【００１８】図３は、図２の順メサリッジ型半導体レー
ザの製造方法において、上クラッド層４上にＡｌ組成の
異なる第１電流ブロック層６，及び第２電流ブロック層
９を同時に成長させる原理を説明するための模式図であ
り、図において、図２と同一符号は同一又は相当する部
分を示しており、２１はＡｌ原子、２２はＧａ原子であ
る。上クラッド層４の（００１）面の主面上では、該
（００１）面の主面に供給されたＡｌ原子２１，及びＧ
ａ原子２２がウェハ上（上クラッド層４上）に成長する
のに対し、メサリッジストライプ４ａの（１１１）Ａ面
の側面上では、該（１１１）Ａ面の側面に供給されたＡ
ｌ原子２１，及びＧａ原子２２がウェハ上に成長するの
みならず、該（１１１）Ａ面の側面近傍のＳｉＮ選択成
長マスク８上に供給されたＡｌ原子２１ａ，及びＧａ原
子２２ａが、ＳｉＮ選択成長マスク８上には成長できな
いため、拡散により（１１１）Ａ面の側面上に到達し、
成長に加わる。
ザの製造方法において、上クラッド層４上にＡｌ組成の
異なる第１電流ブロック層６，及び第２電流ブロック層
９を同時に成長させる原理を説明するための模式図であ
り、図において、図２と同一符号は同一又は相当する部
分を示しており、２１はＡｌ原子、２２はＧａ原子であ
る。上クラッド層４の（００１）面の主面上では、該
（００１）面の主面に供給されたＡｌ原子２１，及びＧ
ａ原子２２がウェハ上（上クラッド層４上）に成長する
のに対し、メサリッジストライプ４ａの（１１１）Ａ面
の側面上では、該（１１１）Ａ面の側面に供給されたＡ
ｌ原子２１，及びＧａ原子２２がウェハ上に成長するの
みならず、該（１１１）Ａ面の側面近傍のＳｉＮ選択成
長マスク８上に供給されたＡｌ原子２１ａ，及びＧａ原
子２２ａが、ＳｉＮ選択成長マスク８上には成長できな
いため、拡散により（１１１）Ａ面の側面上に到達し、
成長に加わる。
【００１９】ＳｉＮ選択成長マスク８上に供給されたII
I 族原子（Ａｌ原子，及びＧａ原子）は、一部（２１
ａ，２２ａ）は拡散により（１１１）Ａ面の側面上に成
長し、残り（２１ｂ，２２ｂ）は気相中に戻る。ＳｉＮ
選択成長マスク８上に供給されたIII 族原子が、（１１
１）Ａ面の側面でのIII 族原子の成長に寄与する程度
は、成長温度，圧力等の成長条件により異なり、また、
一般的に原子種によって異なる。
I 族原子（Ａｌ原子，及びＧａ原子）は、一部（２１
ａ，２２ａ）は拡散により（１１１）Ａ面の側面上に成
長し、残り（２１ｂ，２２ｂ）は気相中に戻る。ＳｉＮ
選択成長マスク８上に供給されたIII 族原子が、（１１
１）Ａ面の側面でのIII 族原子の成長に寄与する程度
は、成長温度，圧力等の成長条件により異なり、また、
一般的に原子種によって異なる。
【００２０】また、原料ガスに添加するＨＣｌガスは、
Ａｌ，Ｇａ等のIII 族原子の拡散を増大させる。
Ａｌ，Ｇａ等のIII 族原子の拡散を増大させる。
【００２１】従って、上クラッド層４のメサリッジスト
ライプ４ａの（１１１）Ａ面の側面上に成長する第２電
流ブロック層と上クラッド層４の（００１）面の主面上
に成長する第１電流ブロック層とでは、Ａｌ組成が異な
ることとなり、上クラッド層４上にＡｌ組成の異なる第
１電流ブロック層，及び第２電流ブロック層を同時に成
長させることができ、かつ成長条件を選択することによ
り、（１１１）Ａ面の側面上の第２電流ブロック層のＡ
ｌ組成を、所望のＡｌ組成となるよう制御することがで
きる。
ライプ４ａの（１１１）Ａ面の側面上に成長する第２電
流ブロック層と上クラッド層４の（００１）面の主面上
に成長する第１電流ブロック層とでは、Ａｌ組成が異な
ることとなり、上クラッド層４上にＡｌ組成の異なる第
１電流ブロック層，及び第２電流ブロック層を同時に成
長させることができ、かつ成長条件を選択することによ
り、（１１１）Ａ面の側面上の第２電流ブロック層のＡ
ｌ組成を、所望のＡｌ組成となるよう制御することがで
きる。
【００２２】次に、本実施の形態１による順メサリッジ
型半導体レーザの、ｎ−ＡｌＧａＡｓ第１電流ブロック
層６の好ましい厚さの範囲を図４を用いて説明する。図
４はｎ−ＡｌＧａＡｓ第１電流ブロック層６の厚さと半
導体レーザの信頼性との関係を示す図であって、図４
(a) はｎ−ＡｌＧａＡｓ第１電流ブロック層６の厚さが
０．６μｍの場合の動作時間に対する動作電流の測定例
を示すグラフ、図４(b)はｎ−ＡｌＧａＡｓ第１電流ブ
ロック層６の厚さが０．８μｍの場合の動作時間に対す
る動作電流の測定例を示すグラフである。
型半導体レーザの、ｎ−ＡｌＧａＡｓ第１電流ブロック
層６の好ましい厚さの範囲を図４を用いて説明する。図
４はｎ−ＡｌＧａＡｓ第１電流ブロック層６の厚さと半
導体レーザの信頼性との関係を示す図であって、図４
(a) はｎ−ＡｌＧａＡｓ第１電流ブロック層６の厚さが
０．６μｍの場合の動作時間に対する動作電流の測定例
を示すグラフ、図４(b)はｎ−ＡｌＧａＡｓ第１電流ブ
ロック層６の厚さが０．８μｍの場合の動作時間に対す
る動作電流の測定例を示すグラフである。
【００２３】図において、本測定には、ｎ−ＡｌＧａＡ
ｓ第１電流ブロック層６のＡｌ組成が、該Ａｌ組成の許
容範囲内で半導体レーザの信頼性に対し最も不利な０．
８０である半導体レーザを用い、動作温度６０°Ｃ、レ
ーザ出力４５ｍＷの動作条件下で測定した。本測定によ
れば、ｎ−ＡｌＧａＡｓ第１電流ブロック層６の厚さが
０．８μｍである半導体レーザは、動作時間５００時間
以内に劣化するのに対し、ｎ−ＡｌＧａＡｓ第１電流ブ
ロック層６の厚さが０．６μｍである半導体レーザは、
５００時間以上安定に動作している。
ｓ第１電流ブロック層６のＡｌ組成が、該Ａｌ組成の許
容範囲内で半導体レーザの信頼性に対し最も不利な０．
８０である半導体レーザを用い、動作温度６０°Ｃ、レ
ーザ出力４５ｍＷの動作条件下で測定した。本測定によ
れば、ｎ−ＡｌＧａＡｓ第１電流ブロック層６の厚さが
０．８μｍである半導体レーザは、動作時間５００時間
以内に劣化するのに対し、ｎ−ＡｌＧａＡｓ第１電流ブ
ロック層６の厚さが０．６μｍである半導体レーザは、
５００時間以上安定に動作している。
【００２４】このように、Ａｌ組成が０．６０〜０．８
０のｎ−ＡｌＧａＡｓ第１電流ブロック層６では、その
厚さを０．６μｍ以下にすれば、活性領域７へ応力が加
わることによる信頼性の低下を防止することができ、従
って、ｎ−ＡｌＧａＡｓ第１電流ブロック層６の厚さ
は、信頼性の観点から０．６μｍ以下とするのが好まし
い。
０のｎ−ＡｌＧａＡｓ第１電流ブロック層６では、その
厚さを０．６μｍ以下にすれば、活性領域７へ応力が加
わることによる信頼性の低下を防止することができ、従
って、ｎ−ＡｌＧａＡｓ第１電流ブロック層６の厚さ
は、信頼性の観点から０．６μｍ以下とするのが好まし
い。
【００２５】一方、ｎ−ＡｌＧａＡｓ第１電流ブロック
層６の厚さは、活性領域７の等価屈折率を、半導体レー
ザの他の部分の等価屈折率より高く保つために、一定以
上の厚さとする必要があるが、発明者の検討結果によれ
ば、ｎ−ＡｌＧａＡｓ上クラッド層４のＡｌ組成が０．
５５以下の場合、ｎ−ＡｌＧａＡｓ第１電流ブロック層
６のＡｌ組成が０．６０以上であれば、該ｎ−ＡｌＧａ
Ａｓ第１電流ブロック層６の厚さを０．３μｍ以上とす
れば十分である。従って、ｎ−ＡｌＧａＡｓ第１電流ブ
ロック層６の厚さは、０．３〜０．６μｍとするのが好
ましい。
層６の厚さは、活性領域７の等価屈折率を、半導体レー
ザの他の部分の等価屈折率より高く保つために、一定以
上の厚さとする必要があるが、発明者の検討結果によれ
ば、ｎ−ＡｌＧａＡｓ上クラッド層４のＡｌ組成が０．
５５以下の場合、ｎ−ＡｌＧａＡｓ第１電流ブロック層
６のＡｌ組成が０．６０以上であれば、該ｎ−ＡｌＧａ
Ａｓ第１電流ブロック層６の厚さを０．３μｍ以上とす
れば十分である。従って、ｎ−ＡｌＧａＡｓ第１電流ブ
ロック層６の厚さは、０．３〜０．６μｍとするのが好
ましい。
【００２６】次に、本実施の形態１による順メサリッジ
型半導体レーザのｎ−ＧａＡｓ第３電流ブロック層１０
の好ましい厚さの範囲を図５を用いて説明する。図５は
ｎ−ＧａＡｓ第３電流ブロック層１０の厚さが０．３μ
ｍの場合の動作電流に対する光出力の測定例を示すグラ
フである。
型半導体レーザのｎ−ＧａＡｓ第３電流ブロック層１０
の好ましい厚さの範囲を図５を用いて説明する。図５は
ｎ−ＧａＡｓ第３電流ブロック層１０の厚さが０．３μ
ｍの場合の動作電流に対する光出力の測定例を示すグラ
フである。
【００２７】図において、本測定には、ｎ−ＡｌＧａＡ
ｓ第１電流ブロック層６の厚さが、該第１電流ブロック
層６の厚さの許容範囲内で半導体レーザの電流ブロック
効果に対し最も不利な０．３０であり、かつｎ−ＧａＡ
ｓ第３電流ブロック層１０の厚さが０．３μｍである半
導体レーザを用いた。本測定によれば、光出力−動作電
流特性において、発振しきい値１７ｍＡ，動作電流８５
ｍＡ（光出力５０ｍＷ）という十分な特性が得られてお
り、高出力動作時において、電流ブロック効果が不足す
ることはない。
ｓ第１電流ブロック層６の厚さが、該第１電流ブロック
層６の厚さの許容範囲内で半導体レーザの電流ブロック
効果に対し最も不利な０．３０であり、かつｎ−ＧａＡ
ｓ第３電流ブロック層１０の厚さが０．３μｍである半
導体レーザを用いた。本測定によれば、光出力−動作電
流特性において、発振しきい値１７ｍＡ，動作電流８５
ｍＡ（光出力５０ｍＷ）という十分な特性が得られてお
り、高出力動作時において、電流ブロック効果が不足す
ることはない。
【００２８】従って、ｎ−ＡｌＧａＡｓ第１電流ブロッ
ク層６の厚さが０．３〜０．６μｍの場合、高キャリア
濃度を有するｎ−ＧａＡｓ第３電流ブロック層１０の厚
さは、０．３μｍ以上であれば十分である。
ク層６の厚さが０．３〜０．６μｍの場合、高キャリア
濃度を有するｎ−ＧａＡｓ第３電流ブロック層１０の厚
さは、０．３μｍ以上であれば十分である。
【００２９】なお、上記の説明では、第１電流ブロック
層６，及び第２電流ブロック層９を、ＭＯＣＶＤ法を用
いて、成長条件を最適化することにより同時に形成する
ようにしているが、例えば選択エッチングを用いて、別
々に形成するようにしてもよい。
層６，及び第２電流ブロック層９を、ＭＯＣＶＤ法を用
いて、成長条件を最適化することにより同時に形成する
ようにしているが、例えば選択エッチングを用いて、別
々に形成するようにしてもよい。
【００３０】以上のように本実施の形態１においては、
順メサリッジ型半導体レーザを、ｎ−ＧａＡｓ基板１上
に配置したＡｌＧａＡｓからなるダブルヘテロ接合構造
の上クラッド層４に順メサリッジストライプ４ａを形成
し、上クラッド層４の主面上にＡｌ組成が０．７０のｎ
−ＡｌＧａＡｓ第１電流ブロック層６を配置し、上クラ
ッド層４のメサリッジストライプ４ａの側面上にＡｌ組
成が０．５０のｎ−ＡｌＧａＡｓ第２電流ブロック層９
を配置したものとしたので、活性領域７の近傍に、その
格子定数とｎ−ＧａＡｓ基板１の格子定数及び上クラッ
ド層４の格子定数との差が従来例に比べて小さい第２電
流ブロック層９が位置することとなり、これにより、活
性領域７へ加わる応力が小さくなり、リッジ幅制御，及
び埋め込み成長が容易であり、かつ信頼性を向上させた
半導体レーザを得ることができる。
順メサリッジ型半導体レーザを、ｎ−ＧａＡｓ基板１上
に配置したＡｌＧａＡｓからなるダブルヘテロ接合構造
の上クラッド層４に順メサリッジストライプ４ａを形成
し、上クラッド層４の主面上にＡｌ組成が０．７０のｎ
−ＡｌＧａＡｓ第１電流ブロック層６を配置し、上クラ
ッド層４のメサリッジストライプ４ａの側面上にＡｌ組
成が０．５０のｎ−ＡｌＧａＡｓ第２電流ブロック層９
を配置したものとしたので、活性領域７の近傍に、その
格子定数とｎ−ＧａＡｓ基板１の格子定数及び上クラッ
ド層４の格子定数との差が従来例に比べて小さい第２電
流ブロック層９が位置することとなり、これにより、活
性領域７へ加わる応力が小さくなり、リッジ幅制御，及
び埋め込み成長が容易であり、かつ信頼性を向上させた
半導体レーザを得ることができる。
【００３１】また、本実施の形態１においては、順メサ
リッジ型半導体レーザを、ｎ型のＧａＡｓ基板１を用
い、上クラッド層４の（００１）面の主面上に、ｎ型の
第１電流ブロック層６を配置し、上クラッド層４のメサ
リッジストライプ４ａの（１１１）Ａ面の側面上に、ｎ
型の第２電流ブロック層９を配置し、第１電流ブロック
層６上に、第２電流ブロック層９及びメサリッジストラ
イプ４ａを埋めるようにｎ型のＧａＡｓ第３電流ブロッ
ク層１０を配置したものとしたので、電流ブロック層
が、第１電流ブロック層６，第２電流ブロック層９，及
び第３電流ブロック層１０で構成され、従来例と比較す
ると、格子定数の大きい第１電流ブロック層６が格子定
数の小さい第３電流ブロック層１０で部分的に置き替え
られており、これにより活性領域７へ加わる応力が減少
し、順メサリッジ型の半導体レーザの信頼性をさらに向
上させることができ、かつ、第３電流ブロック層１０は
Ａｌを含まないことからｎ型キャリアの濃度を高くする
ことができるため、第３電流ブロック層１０のキャリア
濃度をキャリア濃度５×１０18／ｃｍ3 と高くしてお
り、これにより十分な電流ブロック効果を得ることがで
きる。この結果、高出力動作時においても、十分な電流
ブロック効果を有し、これにより低駆動電流で動作する
とともに、高い信頼性を有する順メサリッジ型半導体レ
ーザを得ることができる。
リッジ型半導体レーザを、ｎ型のＧａＡｓ基板１を用
い、上クラッド層４の（００１）面の主面上に、ｎ型の
第１電流ブロック層６を配置し、上クラッド層４のメサ
リッジストライプ４ａの（１１１）Ａ面の側面上に、ｎ
型の第２電流ブロック層９を配置し、第１電流ブロック
層６上に、第２電流ブロック層９及びメサリッジストラ
イプ４ａを埋めるようにｎ型のＧａＡｓ第３電流ブロッ
ク層１０を配置したものとしたので、電流ブロック層
が、第１電流ブロック層６，第２電流ブロック層９，及
び第３電流ブロック層１０で構成され、従来例と比較す
ると、格子定数の大きい第１電流ブロック層６が格子定
数の小さい第３電流ブロック層１０で部分的に置き替え
られており、これにより活性領域７へ加わる応力が減少
し、順メサリッジ型の半導体レーザの信頼性をさらに向
上させることができ、かつ、第３電流ブロック層１０は
Ａｌを含まないことからｎ型キャリアの濃度を高くする
ことができるため、第３電流ブロック層１０のキャリア
濃度をキャリア濃度５×１０18／ｃｍ3 と高くしてお
り、これにより十分な電流ブロック効果を得ることがで
きる。この結果、高出力動作時においても、十分な電流
ブロック効果を有し、これにより低駆動電流で動作する
とともに、高い信頼性を有する順メサリッジ型半導体レ
ーザを得ることができる。
【００３２】また、本実施の形態１においては、順メサ
リッジ型半導体レーザを、第１電流ブロック層６が、
０．３〜０．６μｍの厚さを有するものであるようにし
たので、活性領域７の等価屈折率がその他の部分より大
きくなる状態を保った上で半導体レーザの信頼性を向上
させることができる。
リッジ型半導体レーザを、第１電流ブロック層６が、
０．３〜０．６μｍの厚さを有するものであるようにし
たので、活性領域７の等価屈折率がその他の部分より大
きくなる状態を保った上で半導体レーザの信頼性を向上
させることができる。
【００３３】また、本発明の実施の形態１においては、
順メサリッジ型半導体レーザを、第３電流ブロック層１
０が、０．３μｍ以上の厚さを有するものであるように
したので、高出力動作時においても、十分な電流ブロッ
ク効果を有する半導体レーザを得ることができる。
順メサリッジ型半導体レーザを、第３電流ブロック層１
０が、０．３μｍ以上の厚さを有するものであるように
したので、高出力動作時においても、十分な電流ブロッ
ク効果を有する半導体レーザを得ることができる。
【００３４】また、本実施の形態１においては、順メサ
リッジ型半導体レーザの製造方法を、ｎ−ＧａＡｓ基板
１の（００１）面である主面上に、ＡｌＧａＡｓからな
るダブルヘテロ接合構造をＭＯＣＶＤ法による結晶成長
を用いて形成し、該形成したダブルヘテロ接合構造の上
クラッド層４をエッチングして、順メサリッジストライ
プ４ａを該上クラッド層の〈１／１０〉方向に形成し、
上クラッド層５の（００１）面である主面上に、上クラ
ッド層４のＡｌ組成より大きいＡｌ組成を有するｎ−Ａ
ｌＧａＡｓ第１電流ブロック層６を、メサリッジストラ
イプ４ａの（１１１）Ａ面である側面上に、第１電流ブ
ロック層６のＡｌ組成より小さくかつ上クラッド層４の
Ａｌ組成より大きいＡｌ組成を有するＡｌＧａＡｓ第２
電流ブロック層９を、ＭＯＣＶＤ法による結晶成長の際
に結晶面の方位により該結晶面に成長するＡｌＧａＡｓ
層のＡｌ組成が異なることを利用して形成するようにし
ているので、Ａｌ組成の異なる第１電流ブロック層６，
及び第２電流ブロック層９を同時に形成することがで
き、複雑な工程を経ずして、活性領域７へ加わる応力が
低減された順メサリッジ型半導体レーザを製造すること
ができる。
リッジ型半導体レーザの製造方法を、ｎ−ＧａＡｓ基板
１の（００１）面である主面上に、ＡｌＧａＡｓからな
るダブルヘテロ接合構造をＭＯＣＶＤ法による結晶成長
を用いて形成し、該形成したダブルヘテロ接合構造の上
クラッド層４をエッチングして、順メサリッジストライ
プ４ａを該上クラッド層の〈１／１０〉方向に形成し、
上クラッド層５の（００１）面である主面上に、上クラ
ッド層４のＡｌ組成より大きいＡｌ組成を有するｎ−Ａ
ｌＧａＡｓ第１電流ブロック層６を、メサリッジストラ
イプ４ａの（１１１）Ａ面である側面上に、第１電流ブ
ロック層６のＡｌ組成より小さくかつ上クラッド層４の
Ａｌ組成より大きいＡｌ組成を有するＡｌＧａＡｓ第２
電流ブロック層９を、ＭＯＣＶＤ法による結晶成長の際
に結晶面の方位により該結晶面に成長するＡｌＧａＡｓ
層のＡｌ組成が異なることを利用して形成するようにし
ているので、Ａｌ組成の異なる第１電流ブロック層６，
及び第２電流ブロック層９を同時に形成することがで
き、複雑な工程を経ずして、活性領域７へ加わる応力が
低減された順メサリッジ型半導体レーザを製造すること
ができる。
【００３５】
【発明の効果】以上のように本発明の請求項１の半導体
レーザによれば、ＧａＡｓ基板上に配置したＡｌＧａＡ
ｓからなるダブルヘテロ接合構造の上クラッド層に順メ
サリッジストライプを形成し、上クラッド層の主面上に
Ａｌ組成が０．６０〜０．８０のＡｌＧａＡｓ第１電流
ブロック層を配置し、上クラッド層のメサリッジストラ
イプの側面上に、第１電流ブロック層とでメサリッジス
トライプを埋めるように、Ａｌ組成が０．４０〜０．５
５のＡｌＧａＡｓ第２電流ブロック層を配置するように
したので、第１電流ブロック層のＡｌ組成を、活性領域
の等価屈折率がその他の部分より大きくなる状態を保つ
よう考慮した上で上クラッド層のＡｌ組成より大きくな
るよう選択し、第２電流ブロック層のＡｌ組成を、上記
のように等価屈折率を考慮した上で上クラッド層のＡｌ
組成より大きくなるよう選択することにより、メサリッ
ジストライプ内の活性領域の近傍に、その格子定数とＧ
ａＡｓ基板の格子定数及びＡｌＧａＡｓ上クラッド層の
格子定数との差が従来例に比べて小さい第２電流ブロッ
ク層が位置することとなり、これにより、活性領域へ加
わる応力が小さくなり、リッジ幅制御，及び埋め込み成
長が容易であり、かつ信頼性を向上させた半導体レーザ
を得ることができる。
レーザによれば、ＧａＡｓ基板上に配置したＡｌＧａＡ
ｓからなるダブルヘテロ接合構造の上クラッド層に順メ
サリッジストライプを形成し、上クラッド層の主面上に
Ａｌ組成が０．６０〜０．８０のＡｌＧａＡｓ第１電流
ブロック層を配置し、上クラッド層のメサリッジストラ
イプの側面上に、第１電流ブロック層とでメサリッジス
トライプを埋めるように、Ａｌ組成が０．４０〜０．５
５のＡｌＧａＡｓ第２電流ブロック層を配置するように
したので、第１電流ブロック層のＡｌ組成を、活性領域
の等価屈折率がその他の部分より大きくなる状態を保つ
よう考慮した上で上クラッド層のＡｌ組成より大きくな
るよう選択し、第２電流ブロック層のＡｌ組成を、上記
のように等価屈折率を考慮した上で上クラッド層のＡｌ
組成より大きくなるよう選択することにより、メサリッ
ジストライプ内の活性領域の近傍に、その格子定数とＧ
ａＡｓ基板の格子定数及びＡｌＧａＡｓ上クラッド層の
格子定数との差が従来例に比べて小さい第２電流ブロッ
ク層が位置することとなり、これにより、活性領域へ加
わる応力が小さくなり、リッジ幅制御，及び埋め込み成
長が容易であり、かつ信頼性を向上させた半導体レーザ
を得ることができる。
【００３６】また、本発明の請求項２の半導体レーザに
よれば、請求項１の半導体レーザにおいて、ｎ型のＧａ
Ａｓ基板を用い、上クラッド層の主面上に、０．３〜
０．６μｍの厚さを有するｎ型の第１電流ブロック層を
配置し、上クラッド層のメサリッジストライプの側面上
に、ある厚さを有するｎ型の第２電流ブロック層を配置
し、上記ｎ型の第１電流ブロック層上に、第２電流ブロ
ック層及びメサリッジストライプを埋めるようにｎ型Ｇ
ａＡｓ第３電流ブロック層を配置するようにしたので、
電流ブロック層が、第１電流ブロック層，第２電流ブロ
ック層，及び第３電流ブロック層で構成され、従来例と
比較すると、格子定数の大きい第１電流ブロック層が格
子定数の小さい第３電流ブロック層で部分的に置き替ら
れており、これにより活性領域へ加わる応力が減少し、
順メサリッジ型の半導体レーザの信頼性をさらに向上さ
せることができ、かつ、第３電流ブロック層はＡｌを含
まないことからｎ型キャリアの濃度を高くすることがで
きるため、第３電流ブロック層のキャリア濃度を高くす
ることにより、十分な電流ブロック効果が得られ、さら
に、第１電流ブロック層の厚さを０．３〜０．６μｍと
したので、活性領域の等価屈折率がその他の部分より大
きくなる状態を保った上で半導体レーザの信頼性を向上
させることができる。この結果、高出力動作時において
も、十分な電流ブロック効果を有し、これにより低駆動
電流で動作するとともに、高い信頼性を有する順メサリ
ッジ型の半導体レーザを得ることができる。
よれば、請求項１の半導体レーザにおいて、ｎ型のＧａ
Ａｓ基板を用い、上クラッド層の主面上に、０．３〜
０．６μｍの厚さを有するｎ型の第１電流ブロック層を
配置し、上クラッド層のメサリッジストライプの側面上
に、ある厚さを有するｎ型の第２電流ブロック層を配置
し、上記ｎ型の第１電流ブロック層上に、第２電流ブロ
ック層及びメサリッジストライプを埋めるようにｎ型Ｇ
ａＡｓ第３電流ブロック層を配置するようにしたので、
電流ブロック層が、第１電流ブロック層，第２電流ブロ
ック層，及び第３電流ブロック層で構成され、従来例と
比較すると、格子定数の大きい第１電流ブロック層が格
子定数の小さい第３電流ブロック層で部分的に置き替ら
れており、これにより活性領域へ加わる応力が減少し、
順メサリッジ型の半導体レーザの信頼性をさらに向上さ
せることができ、かつ、第３電流ブロック層はＡｌを含
まないことからｎ型キャリアの濃度を高くすることがで
きるため、第３電流ブロック層のキャリア濃度を高くす
ることにより、十分な電流ブロック効果が得られ、さら
に、第１電流ブロック層の厚さを０．３〜０．６μｍと
したので、活性領域の等価屈折率がその他の部分より大
きくなる状態を保った上で半導体レーザの信頼性を向上
させることができる。この結果、高出力動作時において
も、十分な電流ブロック効果を有し、これにより低駆動
電流で動作するとともに、高い信頼性を有する順メサリ
ッジ型の半導体レーザを得ることができる。
【００３７】また、本発明の請求項３の半導体レーザに
よれば、請求項２の半導体レーザにおいて、第３電流ブ
ロック層が、０．３μｍ以上の厚さを有するものである
ようにしたので、高出力動作時においても、十分な電流
ブロック効果を有する順メサリッジ型の半導体レーザを
得ることができる。
よれば、請求項２の半導体レーザにおいて、第３電流ブ
ロック層が、０．３μｍ以上の厚さを有するものである
ようにしたので、高出力動作時においても、十分な電流
ブロック効果を有する順メサリッジ型の半導体レーザを
得ることができる。
【００３８】また、本発明の請求項４の半導体レーザの
製造方法によれば、ＧａＡｓ基板の（００１）面である
主面上に、ＡｌＧａＡｓからなるダブルヘテロ接合構造
をＭＯＣＶＤ法による結晶成長を用いて形成し、該形成
したダブルヘテロ接合構造の上クラッド層をエッチング
して、順メサリッジストライプを該上クラッド層の〈１
／１０〉方向に形成し、上クラッド層の主面上に、上ク
ラッド層のＡｌ組成より大きいあるＡｌ組成を有するＡ
ｌＧａＡｓ第１電流ブロック層を、メサリッジストライ
プの（１１１）Ａ面である側面上に、第１電流ブロック
層のＡｌ組成より小さくかつ上クラッド層のＡｌ組成よ
り大きいＡｌ組成を有するＡｌＧａＡｓ第２電流ブロッ
ク層を、ＭＯＣＶＤ法による結晶成長の際に結晶面の方
位により該結晶面に成長するＡｌＧａＡｓ層のＡｌ組成
が異なることを利用して形成するようにしているので、
Ａｌ組成の異なる第１電流ブロック層，及び第２電流ブ
ロック層を同時に形成することができ、複雑な工程を経
ずして、活性領域へ加わる応力が低減された順メサリッ
ジ型の半導体レーザを製造することができる。
製造方法によれば、ＧａＡｓ基板の（００１）面である
主面上に、ＡｌＧａＡｓからなるダブルヘテロ接合構造
をＭＯＣＶＤ法による結晶成長を用いて形成し、該形成
したダブルヘテロ接合構造の上クラッド層をエッチング
して、順メサリッジストライプを該上クラッド層の〈１
／１０〉方向に形成し、上クラッド層の主面上に、上ク
ラッド層のＡｌ組成より大きいあるＡｌ組成を有するＡ
ｌＧａＡｓ第１電流ブロック層を、メサリッジストライ
プの（１１１）Ａ面である側面上に、第１電流ブロック
層のＡｌ組成より小さくかつ上クラッド層のＡｌ組成よ
り大きいＡｌ組成を有するＡｌＧａＡｓ第２電流ブロッ
ク層を、ＭＯＣＶＤ法による結晶成長の際に結晶面の方
位により該結晶面に成長するＡｌＧａＡｓ層のＡｌ組成
が異なることを利用して形成するようにしているので、
Ａｌ組成の異なる第１電流ブロック層，及び第２電流ブ
ロック層を同時に形成することができ、複雑な工程を経
ずして、活性領域へ加わる応力が低減された順メサリッ
ジ型の半導体レーザを製造することができる。
【図１】 本発明の実施の形態１による順メサリッジ型
半導体レーザの構造を示す断面図である。
半導体レーザの構造を示す断面図である。
【図２】 本発明の実施の形態１による順メサリッジ型
半導体レーザの製造方法を示す工程別断面図である。
半導体レーザの製造方法を示す工程別断面図である。
【図３】 上クラッド層上にＡｌ組成の異なる第１電流
ブロック層，及び第２電流ブロック層を同時に成長させ
る原理を説明するための模式図である。
ブロック層，及び第２電流ブロック層を同時に成長させ
る原理を説明するための模式図である。
【図４】 第１電流ブロック層の厚さと半導体レーザの
信頼性との関係を示す図であって、第１電流ブロック層
の厚さが０．６μｍの場合の動作時間に対する動作電流
の測定例を示すグラフ（図４(a) ）、及び第１電流ブロ
ック層の厚さが０．８μｍの場合の動作時間に対する動
作電流の測定例を示すグラフ（図４(b) ）である。
信頼性との関係を示す図であって、第１電流ブロック層
の厚さが０．６μｍの場合の動作時間に対する動作電流
の測定例を示すグラフ（図４(a) ）、及び第１電流ブロ
ック層の厚さが０．８μｍの場合の動作時間に対する動
作電流の測定例を示すグラフ（図４(b) ）である。
【図５】 第３電流ブロック層の厚さが０．３μｍの場
合の動作電流に対する光出力の測定例を示すグラフであ
る。
合の動作電流に対する光出力の測定例を示すグラフであ
る。
【図６】 従来の順メサリッジ型半導体レーザの構造を
示す断面図である。
示す断面図である。
【図７】 従来の順メサリッジ型半導体レーザの製造方
法を示す工程別断面図である。
法を示す工程別断面図である。
【図８】 従来の逆メサリッジ型半導体レーザの構造を
示す断面図である。
示す断面図である。
１ ｎ−ＧａＡｓ基板、２ ｎ−Ａｌx Ｇａ1-x Ａｓ
（ｘ＝０．４８）下クラッド層、３ ＡｌＧａＡｓ量子
井戸活性層、４ ｐ−Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．４
８）上クラッド層、４ａ メサリッジストライプ、５
ｐ−ＧａＡｓコンタクト層、６ ｎ−Ａｌx Ｇａ1-x Ａ
ｓ（ｘ＝０．７０）第１電流ブロック層、７ 活性領
域、８ ＳｉＮ選択成長マスク、９ ｎ−Ａｌx Ｇａ
1-x Ａｓ（ｘ＝０．５０）第２電流ブロック層、１０
ｎ−ＧａＡｓ第３電流ブロック層、１１ｐ側電極、１２
ｎ側電極、２１ Ａｌ原子、２２ Ｇａ原子。
（ｘ＝０．４８）下クラッド層、３ ＡｌＧａＡｓ量子
井戸活性層、４ ｐ−Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．４
８）上クラッド層、４ａ メサリッジストライプ、５
ｐ−ＧａＡｓコンタクト層、６ ｎ−Ａｌx Ｇａ1-x Ａ
ｓ（ｘ＝０．７０）第１電流ブロック層、７ 活性領
域、８ ＳｉＮ選択成長マスク、９ ｎ−Ａｌx Ｇａ
1-x Ａｓ（ｘ＝０．５０）第２電流ブロック層、１０
ｎ−ＧａＡｓ第３電流ブロック層、１１ｐ側電極、１２
ｎ側電極、２１ Ａｌ原子、２２ Ｇａ原子。
Claims (4)
- 【請求項１】 ある導電型のＧａＡｓ基板上に配置され
たＡｌＧａＡｓからなるダブルヘテロ接合構造を構成
し、かつその主面との間の角度が９０°より大きい側面
を有するメサリッジストライプを有する上クラッド層
と、 該上クラッド層の主面上に配置された、Ａｌ組成が０．
６０〜０．８０である上記ある導電型のＡｌＧａＡｓか
らなる第１電流ブロック層と、 上記上クラッド層のメサリッジストライプの側面上に、
上記第１電流ブロック層とで該メサリッジストライプを
埋めるように配置された、Ａｌ組成が０．４０〜０．５
５である上記ある導電型のＡｌＧａＡｓからなる第２電
流ブロック層とを備えたことを特徴とする半導体レー
ザ。 - 【請求項２】 請求項１に記載の半導体レーザにおい
て、 上記ある導電型のＧａＡｓ基板としてｎ型ＧａＡｓ基板
を用い、 上記上クラッド層の主面上に、０．３〜０．６μｍの厚
さを有するｎ型の上記第１電流ブロック層を配置し、 上記上クラッド層のメサリッジストライプの側面上に、
ある厚さを有するｎ型の上記第２電流ブロック層を配置
し、 上記ｎ型の第１電流ブロック層上に、上記その側面上に
上記ｎ型の第２電流ブロック層が配置されたメサリッジ
ストライプを埋めるように、ｎ型ＧａＡｓからなる第３
電流ブロック層を配置したことを特徴とする半導体レー
ザ。 - 【請求項３】 請求項２に記載の半導体レーザにおい
て、 上記第３電流ブロック層は、０．３μｍ以上の厚さを有
するものであることを特徴とする半導体レーザ。 - 【請求項４】 半導体レーザの製造方法において、 （００１）面を主面とするある導電型のＧａＡｓ基板の
該主面上に、ＡｌＧａＡｓからなるダブルヘテロ接合構
造をＭＯＣＶＤ法による結晶成長を用いて形成する工程
と、 上記形成したダブルヘテロ接合構造の上クラッド層をエ
ッチングして、該エッチングにより形成された主面との
間の角度が９０°より大きい側面を有するメサリッジス
トライプを、該上クラッド層の〈１／１０〉方向に形成
する工程と、 上記エッチングにより形成した上クラッド層の主面上に
該上クラッド層のＡｌ組成より大きいあるＡｌ組成を有
する上記ある導電型のＡｌＧａＡｓからなる第１電流ブ
ロック層を、上記エッチングにより形成した上クラッド
層のメサリッジストライプの側面上に上記第１電流ブロ
ック層のＡｌ組成より小さくかつ該上クラッド層のＡｌ
組成より大きいＡｌ組成を有する上記ある導電型のＡｌ
ＧａＡｓからなる第２電流ブロック層を、ＭＯＣＶＤ法
による結晶成長の際に結晶面の方位により該結晶面に成
長するＡｌＧａＡｓ層のＡｌ組成が異なることを利用し
て形成する工程とを含むことを特徴とする半導体レーザ
の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8253540A JPH1098234A (ja) | 1996-09-25 | 1996-09-25 | 半導体レーザ，及びその製造方法 |
| US08/801,144 US5887011A (en) | 1996-09-25 | 1997-02-18 | Semiconductor laser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8253540A JPH1098234A (ja) | 1996-09-25 | 1996-09-25 | 半導体レーザ，及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1098234A true JPH1098234A (ja) | 1998-04-14 |
Family
ID=17252798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8253540A Pending JPH1098234A (ja) | 1996-09-25 | 1996-09-25 | 半導体レーザ，及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5887011A (ja) |
| JP (1) | JPH1098234A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE1005860A3 (fr) * | 1992-01-27 | 1994-02-22 | Gaasch Hubert | Moule pour la production par injection d'objets en matiere thermoplastique. |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060306A (ja) * | 2001-08-13 | 2003-02-28 | Rohm Co Ltd | リッジ型半導体レーザ素子 |
| JP4262549B2 (ja) * | 2003-07-22 | 2009-05-13 | シャープ株式会社 | 半導体レーザ素子およびその製造方法 |
| JP5013698B2 (ja) * | 2005-10-21 | 2012-08-29 | ローム株式会社 | ２波長型半導体レーザ発光装置及びその製造方法 |
| CN112670825A (zh) * | 2020-12-22 | 2021-04-16 | 度亘激光技术（苏州）有限公司 | 一种半导体器件的制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63177488A (ja) * | 1987-01-17 | 1988-07-21 | Mitsubishi Electric Corp | 集積型半導体レ−ザ装置 |
| EP0475714B1 (en) * | 1990-09-10 | 1995-12-27 | Sharp Kabushiki Kaisha | A distributed feedback semiconductor laser device and a method of producing the same |
| US5210767A (en) * | 1990-09-20 | 1993-05-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser |
| JPH0567841A (ja) * | 1991-09-06 | 1993-03-19 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| GB2265755B (en) * | 1992-03-31 | 1995-11-08 | Matsushita Electronics Corp | Semiconductor laser device and its fabrication method |
| JP2914833B2 (ja) * | 1992-09-14 | 1999-07-05 | シャープ株式会社 | 半導体レーザ |
| JP2814931B2 (ja) * | 1994-01-24 | 1998-10-27 | 日本電気株式会社 | 半導体レーザ及びその製造方法 |
-
1996
- 1996-09-25 JP JP8253540A patent/JPH1098234A/ja active Pending
-
1997
- 1997-02-18 US US08/801,144 patent/US5887011A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE1005860A3 (fr) * | 1992-01-27 | 1994-02-22 | Gaasch Hubert | Moule pour la production par injection d'objets en matiere thermoplastique. |
Also Published As
| Publication number | Publication date |
|---|---|
| US5887011A (en) | 1999-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3316479B2 (ja) | 半導体素子、半導体発光素子および半導体素子の製造方法 | |
| JP3936109B2 (ja) | 半導体発光装置及びその製造方法 | |
| JPH0834330B2 (ja) | 半導体レーザ装置 | |
| JP3864634B2 (ja) | 半導体発光装置及びその製造方法 | |
| JP4178807B2 (ja) | 半導体発光素子およびその製造方法 | |
| JPH09246651A (ja) | 窒化物半導体レーザ素子 | |
| JPH1098234A (ja) | 半導体レーザ，及びその製造方法 | |
| JP4078891B2 (ja) | 化合物半導体エピタキシャルウェハの製造方法および化合物半導体エピタキシャルウェハ | |
| JP2001057459A (ja) | 半導体レーザ | |
| JP3889896B2 (ja) | 半導体発光装置 | |
| JP2001077465A (ja) | 半導体レーザ及びその製造方法 | |
| JP3071021B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP4415440B2 (ja) | 半導体レーザの製造方法 | |
| JP2000294875A (ja) | 窒化物レーザ素子構造 | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| JP4192293B2 (ja) | ＡｌＧａＡｓ系半導体レーザの製造方法、ＡｌＧａＡｓ系半導体装置の製造方法および化合物半導体の成長方法 | |
| JP2000252587A (ja) | 半導体レーザおよびその製造方法 | |
| JP2000277865A (ja) | 半導体発光装置 | |
| JP2000294877A (ja) | 高出力半導体レーザ及びその製造方法 | |
| JPH09260771A (ja) | 窒化物半導体レーザ素子およびその製造方法 | |
| JPH0621576A (ja) | 半導体レーザおよびその作製方法 | |
| JP2554192B2 (ja) | 半導体レーザの製造方法 | |
| JP3349506B2 (ja) | 窒化物系半導体層の形成方法 | |
| JP3806671B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2001144374A (ja) | 半導体レーザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041228 |