JPH08222808A - 半導体発光装置の製造方法 - Google Patents
半導体発光装置の製造方法Info
- Publication number
- JPH08222808A JPH08222808A JP2636995A JP2636995A JPH08222808A JP H08222808 A JPH08222808 A JP H08222808A JP 2636995 A JP2636995 A JP 2636995A JP 2636995 A JP2636995 A JP 2636995A JP H08222808 A JPH08222808 A JP H08222808A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- temperature
- emitting device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 180
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 98
- 230000003287 optical effect Effects 0.000 claims abstract description 115
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 98
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 94
- 238000000034 method Methods 0.000 claims description 83
- 230000000903 blocking effect Effects 0.000 claims description 70
- 238000005530 etching Methods 0.000 claims description 49
- 239000000463 material Substances 0.000 abstract description 17
- 239000010408 film Substances 0.000 description 212
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 70
- 229910052681 coesite Inorganic materials 0.000 description 35
- 229910052906 cristobalite Inorganic materials 0.000 description 35
- 239000000377 silicon dioxide Substances 0.000 description 35
- 235000012239 silicon dioxide Nutrition 0.000 description 35
- 229910052682 stishovite Inorganic materials 0.000 description 35
- 229910052905 tridymite Inorganic materials 0.000 description 35
- 206010016165 failure to thrive Diseases 0.000 description 27
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 26
- 229910052760 oxygen Inorganic materials 0.000 description 26
- 239000001301 oxygen Substances 0.000 description 26
- 230000007423 decrease Effects 0.000 description 18
- 238000005253 cladding Methods 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 14
- 239000000758 substrate Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 9
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 6
- 235000002906 tartaric acid Nutrition 0.000 description 6
- 239000011975 tartaric acid Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000008707 rearrangement Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
- H01S2304/04—MOCVD or MOVPE
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2081—Methods of obtaining the confinement using special etching techniques
- H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 電流ブロック層の選択成長マスク表面での電
流ブロック層材料の付着を防止し、ダークライン発生を
抑制できる半導体発光装置の製造方法を提供する。 【構成】 ｐ型ＧａＡｓキャップ層５上に厚さ５０ｎｍ
以下のストライプ状のＳｉＯＮ膜１０を形成し、この膜
をマスクとしてキャップ層５と上クラッド層４を所定の
深さまでエッチングして、光導波路を形成し、上記エッ
チングにより除去された部分に、上記ＳｉＯＮ膜をマス
クとして、ｎ型ＧａＡｓ電流ブロック層６を選択成長さ
せ、このマスク除去後に、コンタクト層７を成長させ
る。 【効果】 ｐ型ＧａＡｓコンタクト層の成長不良を抑制
でき、また電流ブロック層の選択成長マスクとｐ型Ｇａ
Ａｓキャップ層の間の応力に起因するダークラインの発
生が抑制されるため、これによる光出力の低下を防止す
ることができる。
流ブロック層材料の付着を防止し、ダークライン発生を
抑制できる半導体発光装置の製造方法を提供する。 【構成】 ｐ型ＧａＡｓキャップ層５上に厚さ５０ｎｍ
以下のストライプ状のＳｉＯＮ膜１０を形成し、この膜
をマスクとしてキャップ層５と上クラッド層４を所定の
深さまでエッチングして、光導波路を形成し、上記エッ
チングにより除去された部分に、上記ＳｉＯＮ膜をマス
クとして、ｎ型ＧａＡｓ電流ブロック層６を選択成長さ
せ、このマスク除去後に、コンタクト層７を成長させ
る。 【効果】 ｐ型ＧａＡｓコンタクト層の成長不良を抑制
でき、また電流ブロック層の選択成長マスクとｐ型Ｇａ
Ａｓキャップ層の間の応力に起因するダークラインの発
生が抑制されるため、これによる光出力の低下を防止す
ることができる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体発光装置の製
造方法に関し、特に、光導波路の両脇に電流ブロック層
を選択成長させる半導体レーザ装置の製造方法に関する
ものである。
造方法に関し、特に、光導波路の両脇に電流ブロック層
を選択成長させる半導体レーザ装置の製造方法に関する
ものである。
【０００２】
【従来の技術】図７は、従来の半導体レーザ装置の製造
方法の断面図である。この従来の製造方法においては、
まず、図７(a) に示すように、ｎ型ＧａＡｓ基板１上に
ｎ型Ａｌ0.4 Ｇａ0.6 Ａｓ下クラッド層２，Ａｌ0.1 Ｇ
ａ0.9 Ａｓ活性層３，ｐ型Ａｌ0.4 Ｇａ0.6 Ａｓ上クラ
ッド層４，ｐ型ＧａＡｓキャップ層５を順にエピタキシ
ャル成長させた後、ｐ型ＧａＡｓキャップ層５表面にＳ
ｉＯ2 膜を成膜し、この膜をストライプ状の領域にのみ
残すように、この領域以外の領域のＳｉＯ2 膜をエッチ
ングして、除去する。次に、この残されたＳｉＯ2 膜７
０をマスクとして、上記ｐ型ＧａＡｓキャップ層５及び
ｐ型ＡｌＧａＡｓ上クラッド層４の一部をエッチング除
去して、図７(b) に示すような、ＳｉＯ2 膜下の光導波
路となる部分を残す。さらに、図７(c) に示すように、
エッチングされた部分を埋め込むように、ｎ型ＧａＡｓ
電流ブロック層６を選択成長させる。次に、ＳｉＯ2 膜
７０を除去した後、図７(d) に示すように、全面にｐ型
ＧａＡｓコンタクト層７を成長させ、さらに、ｎ型Ｇａ
Ａｓ基板１の裏面にｎ型層側電極１０１、ｐ型ＧａＡｓ
コンタクト層７の表面にｐ型層側電極１０２を形成す
る。このようにして作製された半導体レーザ装置の上記
両電極間に順方向バイアス電圧を印加して、これにより
流れる電流をレーザのしきい電流以上となるようにする
とレーザ発振が起きる。この際、電流ブロック層によ
り、この半導体レーザ装置を流れる電流は、上記の光導
波路領域に集中する。このため、この領域の活性層に効
率的に電子と正孔が注入されて、これらが再結合するこ
とにより光導波路領域の活性層においてレーザ発振が起
きるのである。上記と同様な半導体レーザ装置の製造方
法は、S.Yamashita et al.,"High-Power 780nm AlGaAs
Quantum-Well Lasers and Their Reliable Operation,"
IEEE Journal of Quantum Electronics, vol.27, pp.1
544-1549, June 1991 にも示されている。
方法の断面図である。この従来の製造方法においては、
まず、図７(a) に示すように、ｎ型ＧａＡｓ基板１上に
ｎ型Ａｌ0.4 Ｇａ0.6 Ａｓ下クラッド層２，Ａｌ0.1 Ｇ
ａ0.9 Ａｓ活性層３，ｐ型Ａｌ0.4 Ｇａ0.6 Ａｓ上クラ
ッド層４，ｐ型ＧａＡｓキャップ層５を順にエピタキシ
ャル成長させた後、ｐ型ＧａＡｓキャップ層５表面にＳ
ｉＯ2 膜を成膜し、この膜をストライプ状の領域にのみ
残すように、この領域以外の領域のＳｉＯ2 膜をエッチ
ングして、除去する。次に、この残されたＳｉＯ2 膜７
０をマスクとして、上記ｐ型ＧａＡｓキャップ層５及び
ｐ型ＡｌＧａＡｓ上クラッド層４の一部をエッチング除
去して、図７(b) に示すような、ＳｉＯ2 膜下の光導波
路となる部分を残す。さらに、図７(c) に示すように、
エッチングされた部分を埋め込むように、ｎ型ＧａＡｓ
電流ブロック層６を選択成長させる。次に、ＳｉＯ2 膜
７０を除去した後、図７(d) に示すように、全面にｐ型
ＧａＡｓコンタクト層７を成長させ、さらに、ｎ型Ｇａ
Ａｓ基板１の裏面にｎ型層側電極１０１、ｐ型ＧａＡｓ
コンタクト層７の表面にｐ型層側電極１０２を形成す
る。このようにして作製された半導体レーザ装置の上記
両電極間に順方向バイアス電圧を印加して、これにより
流れる電流をレーザのしきい電流以上となるようにする
とレーザ発振が起きる。この際、電流ブロック層によ
り、この半導体レーザ装置を流れる電流は、上記の光導
波路領域に集中する。このため、この領域の活性層に効
率的に電子と正孔が注入されて、これらが再結合するこ
とにより光導波路領域の活性層においてレーザ発振が起
きるのである。上記と同様な半導体レーザ装置の製造方
法は、S.Yamashita et al.,"High-Power 780nm AlGaAs
Quantum-Well Lasers and Their Reliable Operation,"
IEEE Journal of Quantum Electronics, vol.27, pp.1
544-1549, June 1991 にも示されている。
【０００３】
【発明が解決しようとする課題】上記のように従来の半
導体レーザ装置の製造方法においては、電流ブロック層
６の選択成長マスクが酸素を多量に含むＳｉＯ2 膜であ
るため、電流ブロック層６の選択成長時にこのＳｉＯ2
膜上に電流ブロック層６の構成材料であるＧａＡｓが部
分的に付着する場合がある。一般にＳｉＯ2 膜の除去に
用いられるエッチングにおいては、ＧａＡｓはエッチン
グされない。例えば、ＳｉＯ2 のエッチングによく用い
られるフッ酸系のエッチング液にはＳｉＯ2 は溶解する
が、ＧａＡｓは溶解しない。このため、ＳｉＯ2 膜をエ
ッチングする際、ＳｉＯ2 膜上に付着したＧａＡｓ直下
のＳｉＯ2 膜が除去されずにｐ型ＧａＡｓキャップ層５
の表面に残り、これがこのキャップ層５上に形成される
コンタクト層７の成長不良の原因となっていた。このよ
うなコンタクト層７の成長不良が起きると、コンタクト
層７の電気抵抗が増加し、光出力が低下する。
導体レーザ装置の製造方法においては、電流ブロック層
６の選択成長マスクが酸素を多量に含むＳｉＯ2 膜であ
るため、電流ブロック層６の選択成長時にこのＳｉＯ2
膜上に電流ブロック層６の構成材料であるＧａＡｓが部
分的に付着する場合がある。一般にＳｉＯ2 膜の除去に
用いられるエッチングにおいては、ＧａＡｓはエッチン
グされない。例えば、ＳｉＯ2 のエッチングによく用い
られるフッ酸系のエッチング液にはＳｉＯ2 は溶解する
が、ＧａＡｓは溶解しない。このため、ＳｉＯ2 膜をエ
ッチングする際、ＳｉＯ2 膜上に付着したＧａＡｓ直下
のＳｉＯ2 膜が除去されずにｐ型ＧａＡｓキャップ層５
の表面に残り、これがこのキャップ層５上に形成される
コンタクト層７の成長不良の原因となっていた。このよ
うなコンタクト層７の成長不良が起きると、コンタクト
層７の電気抵抗が増加し、光出力が低下する。
【０００４】また、電流ブロック層選択成長過程及び成
長後の冷却過程において、ＳｉＯ2膜７０とｐ型ＧａＡ
ｓキャップ層５の間のせん断応力等により転位が半導体
層内に導入され、光導波路領域の活性層３を貫く。この
ようなレーザ装置を動作させると転位が活性層３内で増
殖し、この転位の近傍では、電子と正孔の再結合が非発
光性の再結合となる。このような、転位近傍の非発光領
域はダークラインと呼ばれている。このダークラインの
発生により、レーザ装置の光出力が低下する。
長後の冷却過程において、ＳｉＯ2膜７０とｐ型ＧａＡ
ｓキャップ層５の間のせん断応力等により転位が半導体
層内に導入され、光導波路領域の活性層３を貫く。この
ようなレーザ装置を動作させると転位が活性層３内で増
殖し、この転位の近傍では、電子と正孔の再結合が非発
光性の再結合となる。このような、転位近傍の非発光領
域はダークラインと呼ばれている。このダークラインの
発生により、レーザ装置の光出力が低下する。
【０００５】この発明は上記の問題に鑑みなされたもの
であり、電流ブロック層選択成長時の選択成長マスク表
面における電流ブロック層材料の付着を防止するととも
に、活性層に対する転位の導入を抑制することができる
半導体発光装置の製造方法を提供することを目的とする
ものである。
であり、電流ブロック層選択成長時の選択成長マスク表
面における電流ブロック層材料の付着を防止するととも
に、活性層に対する転位の導入を抑制することができる
半導体発光装置の製造方法を提供することを目的とする
ものである。
【０００６】
【課題を解決するための手段】この発明（請求項１）に
係る半導体発光装置の製造方法は、半導体層表面のスト
ライプ状の領域に厚さ５０ｎｍ以下のＳｉＯＮ膜をその
成膜温度を第１の温度として形成する工程と、上記Ｓｉ
ＯＮ膜をマスクとして上記半導体層を所定の深さまでエ
ッチングして、上記ＳｉＯＮ膜の下に残された上記半導
体層からなる光導波路を形成する工程と、上記エッチン
グにより除去された上記半導体層の部分に、上記ＳｉＯ
Ｎ膜をマスクとして、電流ブロック層となる第２の半導
体層を成長温度を第２の温度として選択成長させる工程
とを含むものである。
係る半導体発光装置の製造方法は、半導体層表面のスト
ライプ状の領域に厚さ５０ｎｍ以下のＳｉＯＮ膜をその
成膜温度を第１の温度として形成する工程と、上記Ｓｉ
ＯＮ膜をマスクとして上記半導体層を所定の深さまでエ
ッチングして、上記ＳｉＯＮ膜の下に残された上記半導
体層からなる光導波路を形成する工程と、上記エッチン
グにより除去された上記半導体層の部分に、上記ＳｉＯ
Ｎ膜をマスクとして、電流ブロック層となる第２の半導
体層を成長温度を第２の温度として選択成長させる工程
とを含むものである。
【０００７】この発明（請求項２）に係る半導体発光装
置の製造方法は、上記の半導体発光装置の製造方法（請
求項１）において、上記電流ブロック層を選択成長させ
る工程の後、上記ＳｉＯＮ膜をエッチング除去し、さら
に上記光導波路上及び上記電流ブロック層上の全面にコ
ンタクト層を成長させる工程を含むものである。
置の製造方法は、上記の半導体発光装置の製造方法（請
求項１）において、上記電流ブロック層を選択成長させ
る工程の後、上記ＳｉＯＮ膜をエッチング除去し、さら
に上記光導波路上及び上記電流ブロック層上の全面にコ
ンタクト層を成長させる工程を含むものである。
【０００８】この発明（請求項３）に係る半導体発光装
置の製造方法は、上記の半導体発光装置の製造方法（請
求項１または２）において、上記電流ブロック層が、Ｇ
ａＡｓからなるものである。
置の製造方法は、上記の半導体発光装置の製造方法（請
求項１または２）において、上記電流ブロック層が、Ｇ
ａＡｓからなるものである。
【０００９】この発明（請求項４）に係る半導体発光装
置の製造方法は、上記の半導体発光装置の製造方法（請
求項１ないし３のいずれか）において、上記第１の温度
が、５００℃以上であるものである。
置の製造方法は、上記の半導体発光装置の製造方法（請
求項１ないし３のいずれか）において、上記第１の温度
が、５００℃以上であるものである。
【００１０】この発明（請求項５）に係る半導体発光装
置の製造方法は、上記の半導体発光装置の製造方法（請
求項１ないし３のいずれか）において、上記第１の温度
と上記第２の温度との温度差の絶対値が１００℃以下で
あるものである。
置の製造方法は、上記の半導体発光装置の製造方法（請
求項１ないし３のいずれか）において、上記第１の温度
と上記第２の温度との温度差の絶対値が１００℃以下で
あるものである。
【００１１】この発明（請求項６）に係る半導体発光装
置の製造方法は、半導体層表面のストライプ状の領域に
厚さ５０ｎｍ以下のＳｉＮ膜をその成膜温度を第１の温
度として形成する工程と、上記ＳｉＮ膜をマスクとして
上記半導体層を所定の深さまでエッチングして、上記Ｓ
ｉＮ膜の下に残された上記半導体層からなる光導波路を
形成する工程と、上記エッチングにより除去された上記
半導体層の部分に、上記ＳｉＮ膜をマスクとして、電流
ブロック層となる第２の半導体層を成長温度を第２の温
度として選択成長させる工程とを含むものである。
置の製造方法は、半導体層表面のストライプ状の領域に
厚さ５０ｎｍ以下のＳｉＮ膜をその成膜温度を第１の温
度として形成する工程と、上記ＳｉＮ膜をマスクとして
上記半導体層を所定の深さまでエッチングして、上記Ｓ
ｉＮ膜の下に残された上記半導体層からなる光導波路を
形成する工程と、上記エッチングにより除去された上記
半導体層の部分に、上記ＳｉＮ膜をマスクとして、電流
ブロック層となる第２の半導体層を成長温度を第２の温
度として選択成長させる工程とを含むものである。
【００１２】この発明（請求項７）に係る半導体発光装
置の製造方法は、上記の半導体発光装置の製造方法（請
求項６）において、上記電流ブロック層を選択成長させ
る工程の後、上記ＳｉＮ膜をエッチング除去し、さらに
上記光導波路上及び上記電流ブロック層上の全面にコン
タクト層を成長させる工程を含むものである。
置の製造方法は、上記の半導体発光装置の製造方法（請
求項６）において、上記電流ブロック層を選択成長させ
る工程の後、上記ＳｉＮ膜をエッチング除去し、さらに
上記光導波路上及び上記電流ブロック層上の全面にコン
タクト層を成長させる工程を含むものである。
【００１３】この発明（請求項８）に係る半導体発光装
置の製造方法は、上記の半導体発光装置の製造方法（請
求項６または７）において、上記電流ブロック層が、Ｇ
ａＡｓからなるものである。
置の製造方法は、上記の半導体発光装置の製造方法（請
求項６または７）において、上記電流ブロック層が、Ｇ
ａＡｓからなるものである。
【００１４】この発明（請求項９）に係る半導体発光装
置の製造方法は、上記の半導体発光装置の製造方法（請
求項６ないし８のいずれか）において、上記第１の温度
が、５００℃以上であるものである。
置の製造方法は、上記の半導体発光装置の製造方法（請
求項６ないし８のいずれか）において、上記第１の温度
が、５００℃以上であるものである。
【００１５】この発明（請求項１０）に係る半導体発光
装置の製造方法は、上記の半導体発光装置の製造方法
（請求項６ないし８のいずれか）において、上記第１の
温度と上記第２の温度との温度差の絶対値が１００℃以
下であるものである。
装置の製造方法は、上記の半導体発光装置の製造方法
（請求項６ないし８のいずれか）において、上記第１の
温度と上記第２の温度との温度差の絶対値が１００℃以
下であるものである。
【００１６】
【作用】この発明（請求項１）に係る半導体発光装置の
製造方法では、半導体層表面のストライプ状の領域に厚
さ５０ｎｍ以下のＳｉＯＮ膜をその成膜温度を第１の温
度として形成する工程と、上記ＳｉＯＮ膜をマスクとし
て上記半導体層を所定の深さまでエッチングして、上記
ＳｉＯＮ膜の下に残された上記半導体層からなる光導波
路を形成する工程と、上記エッチングにより除去された
上記半導体層の部分に、上記ＳｉＯＮ膜をマスクとし
て、電流ブロック層となる第２の半導体層を成長温度を
第２の温度として選択成長させる工程とを含み、電流ブ
ロック層の選択成長マスクが従来のＳｉＯ2 より酸素の
含有比率の低いＳｉＯＮからなるものとなるため、この
ＳｉＯＮ膜表面における電流ブロック層材料の付着を抑
制することができ、電流ブロック層成長後にＳｉＯＮ膜
を除去する際に、付着した電流ブロック層材料直下のＳ
ｉＯＮ膜が残ることを防止できる。このため、ＳｉＯＮ
膜除去後に上記光導波路上に成長させるコンタクト層の
成長不良を抑制でき、また導波路上に直接電極を形成す
る場合であっても、この電極と導波路上面との接触不良
を防止できる。従って、コンタクト層の成長不良、また
は上記電極と導波路上面との接触不良による光出力の低
下を防止することができる。また、電流ブロック層の選
択成長マスクであるＳｉＯＮ膜の膜厚が５０ｎｍ以下と
薄いため、電流ブロック層選択成長時の熱履歴によって
選択成長マスクと光導波路の上部を構成する半導体層と
の間に発生するせん断応力等の応力が緩和され、この応
力に起因する転位が光導波路を構成する半導体層に導入
されるのを防止することができる。従って、この転位に
よる活性層内のダークラインの発生が抑制され、これに
よる光出力の低下を防止することができる。
製造方法では、半導体層表面のストライプ状の領域に厚
さ５０ｎｍ以下のＳｉＯＮ膜をその成膜温度を第１の温
度として形成する工程と、上記ＳｉＯＮ膜をマスクとし
て上記半導体層を所定の深さまでエッチングして、上記
ＳｉＯＮ膜の下に残された上記半導体層からなる光導波
路を形成する工程と、上記エッチングにより除去された
上記半導体層の部分に、上記ＳｉＯＮ膜をマスクとし
て、電流ブロック層となる第２の半導体層を成長温度を
第２の温度として選択成長させる工程とを含み、電流ブ
ロック層の選択成長マスクが従来のＳｉＯ2 より酸素の
含有比率の低いＳｉＯＮからなるものとなるため、この
ＳｉＯＮ膜表面における電流ブロック層材料の付着を抑
制することができ、電流ブロック層成長後にＳｉＯＮ膜
を除去する際に、付着した電流ブロック層材料直下のＳ
ｉＯＮ膜が残ることを防止できる。このため、ＳｉＯＮ
膜除去後に上記光導波路上に成長させるコンタクト層の
成長不良を抑制でき、また導波路上に直接電極を形成す
る場合であっても、この電極と導波路上面との接触不良
を防止できる。従って、コンタクト層の成長不良、また
は上記電極と導波路上面との接触不良による光出力の低
下を防止することができる。また、電流ブロック層の選
択成長マスクであるＳｉＯＮ膜の膜厚が５０ｎｍ以下と
薄いため、電流ブロック層選択成長時の熱履歴によって
選択成長マスクと光導波路の上部を構成する半導体層と
の間に発生するせん断応力等の応力が緩和され、この応
力に起因する転位が光導波路を構成する半導体層に導入
されるのを防止することができる。従って、この転位に
よる活性層内のダークラインの発生が抑制され、これに
よる光出力の低下を防止することができる。
【００１７】この発明（請求項２）に係る半導体発光装
置の製造方法では、上記の半導体発光装置の製造方法
（請求項１）において、上記電流ブロック層を選択成長
させる工程の後、上記ＳｉＯＮ膜をエッチング除去し、
さらに上記光導波路上及び上記電流ブロック層上の全面
にコンタクト層を成長させる工程を含み、電流ブロック
層の選択成長マスクが従来のＳｉＯ2 より酸素の含有比
率の低いＳｉＯＮからなるものとなるため、このＳｉＯ
Ｎ膜表面における電流ブロック層材料の付着を抑制する
ことができ、電流ブロック層成長後にＳｉＯＮ膜をエッ
チング除去する際に、付着した電流ブロック層材料直下
のＳｉＯＮ膜が残ることを防止できる。このため、Ｓｉ
ＯＮ膜除去後に上記光導波路上に成長させるコンタクト
層の成長不良を抑制でき、これによる光出力の低下を防
止することができる。また、上記のように電流ブロック
層の選択成長マスクであるＳｉＯＮ膜の膜厚が５０ｎｍ
以下と薄いため、電流ブロック層選択成長時の熱履歴に
よって選択成長マスクと光導波路の上部を構成する半導
体層との間に発生するせん断応力等の応力が緩和され、
この応力に起因する転位による活性層内のダークライン
の発生が抑制され、これによる光出力の低下を防止する
ことができる。
置の製造方法では、上記の半導体発光装置の製造方法
（請求項１）において、上記電流ブロック層を選択成長
させる工程の後、上記ＳｉＯＮ膜をエッチング除去し、
さらに上記光導波路上及び上記電流ブロック層上の全面
にコンタクト層を成長させる工程を含み、電流ブロック
層の選択成長マスクが従来のＳｉＯ2 より酸素の含有比
率の低いＳｉＯＮからなるものとなるため、このＳｉＯ
Ｎ膜表面における電流ブロック層材料の付着を抑制する
ことができ、電流ブロック層成長後にＳｉＯＮ膜をエッ
チング除去する際に、付着した電流ブロック層材料直下
のＳｉＯＮ膜が残ることを防止できる。このため、Ｓｉ
ＯＮ膜除去後に上記光導波路上に成長させるコンタクト
層の成長不良を抑制でき、これによる光出力の低下を防
止することができる。また、上記のように電流ブロック
層の選択成長マスクであるＳｉＯＮ膜の膜厚が５０ｎｍ
以下と薄いため、電流ブロック層選択成長時の熱履歴に
よって選択成長マスクと光導波路の上部を構成する半導
体層との間に発生するせん断応力等の応力が緩和され、
この応力に起因する転位による活性層内のダークライン
の発生が抑制され、これによる光出力の低下を防止する
ことができる。
【００１８】この発明（請求項３）に係る半導体発光装
置の製造方法では、上記の半導体発光装置の製造方法
（請求項１または２）において、上記電流ブロック層
が、ＧａＡｓからなるものであり、かつ上記のように電
流ブロック層の選択成長マスクが従来のＳｉＯ2 より酸
素の含有比率の低いＳｉＯＮからなるものであるため、
このＳｉＯＮ膜表面における電流ブロック層材料である
ＧａＡｓの付着を抑制することができ、電流ブロック層
成長後にＳｉＯＮ膜を除去する際に、付着したＧａＡｓ
直下のＳｉＯＮ膜が残ることを防止できる。このため、
ＳｉＯＮ膜除去後に上記光導波路上に成長させるコンタ
クト層の成長不良、または導波路上に直接形成される電
極と導波路との接触不良を抑制でき、これによる光出力
の低下を防止することができる。また、上記のように電
流ブロック層の選択成長マスクであるＳｉＯＮ膜の膜厚
が５０ｎｍ以下と薄いため、電流ブロック層選択成長時
の熱履歴によって選択成長マスクと光導波路の上部を構
成する半導体層との間に発生するせん断応力等の応力が
緩和され、この応力に起因する転位による活性層内のダ
ークラインの発生が抑制され、これによる光出力の低下
を防止することができる。
置の製造方法では、上記の半導体発光装置の製造方法
（請求項１または２）において、上記電流ブロック層
が、ＧａＡｓからなるものであり、かつ上記のように電
流ブロック層の選択成長マスクが従来のＳｉＯ2 より酸
素の含有比率の低いＳｉＯＮからなるものであるため、
このＳｉＯＮ膜表面における電流ブロック層材料である
ＧａＡｓの付着を抑制することができ、電流ブロック層
成長後にＳｉＯＮ膜を除去する際に、付着したＧａＡｓ
直下のＳｉＯＮ膜が残ることを防止できる。このため、
ＳｉＯＮ膜除去後に上記光導波路上に成長させるコンタ
クト層の成長不良、または導波路上に直接形成される電
極と導波路との接触不良を抑制でき、これによる光出力
の低下を防止することができる。また、上記のように電
流ブロック層の選択成長マスクであるＳｉＯＮ膜の膜厚
が５０ｎｍ以下と薄いため、電流ブロック層選択成長時
の熱履歴によって選択成長マスクと光導波路の上部を構
成する半導体層との間に発生するせん断応力等の応力が
緩和され、この応力に起因する転位による活性層内のダ
ークラインの発生が抑制され、これによる光出力の低下
を防止することができる。
【００１９】この発明（請求項４）に係る半導体発光装
置の製造方法では、上記の半導体発光装置の製造方法
（請求項１ないし３のいずれか）において、上記第１の
温度が、５００℃以上であり、かつ上記のように電流ブ
ロック層の選択成長マスクがＳｉＯ2 より酸素の含有比
率の低いＳｉＯＮからなるものであるため、上記のよう
にＳｉＯＮ膜除去後に上記光導波路上に成長させるコン
タクト層の成長不良、または導波路上に直接形成される
電極と導波路との接触不良を抑制でき、これによる光出
力の低下を防止することができる。また、電流ブロック
層の選択成長マスクであるＳｉＯＮ膜の膜厚が５０ｎｍ
以下と薄いだけでなく、その成膜温度すなわち上記第１
の温度が５００℃以上と光導波路を構成する半導体層の
原子の再配置が起きる温度であるため、電流ブロック層
選択成長時に室温から一般的な電流ブロック層の成長温
度６００〜７００℃まで昇温しても、光導波路の上部を
構成する半導体層は、既にこのような高温で選択成長マ
スクとの間で応力を生じないような上記の原子の再配置
がなされているため、この選択成長において選択成長マ
スクと光導波路の上部を構成する半導体層との間に発生
するせん断応力等の応力が緩和される。このため、この
応力に起因する転位が光導波路を構成する半導体層に導
入されるのを防止することができる。従って、この転位
による活性層内のダークラインの発生が抑制され、これ
による光出力の低下を防止することができる。
置の製造方法では、上記の半導体発光装置の製造方法
（請求項１ないし３のいずれか）において、上記第１の
温度が、５００℃以上であり、かつ上記のように電流ブ
ロック層の選択成長マスクがＳｉＯ2 より酸素の含有比
率の低いＳｉＯＮからなるものであるため、上記のよう
にＳｉＯＮ膜除去後に上記光導波路上に成長させるコン
タクト層の成長不良、または導波路上に直接形成される
電極と導波路との接触不良を抑制でき、これによる光出
力の低下を防止することができる。また、電流ブロック
層の選択成長マスクであるＳｉＯＮ膜の膜厚が５０ｎｍ
以下と薄いだけでなく、その成膜温度すなわち上記第１
の温度が５００℃以上と光導波路を構成する半導体層の
原子の再配置が起きる温度であるため、電流ブロック層
選択成長時に室温から一般的な電流ブロック層の成長温
度６００〜７００℃まで昇温しても、光導波路の上部を
構成する半導体層は、既にこのような高温で選択成長マ
スクとの間で応力を生じないような上記の原子の再配置
がなされているため、この選択成長において選択成長マ
スクと光導波路の上部を構成する半導体層との間に発生
するせん断応力等の応力が緩和される。このため、この
応力に起因する転位が光導波路を構成する半導体層に導
入されるのを防止することができる。従って、この転位
による活性層内のダークラインの発生が抑制され、これ
による光出力の低下を防止することができる。
【００２０】この発明（請求項５）に係る半導体発光装
置の製造方法では、上記の半導体発光装置の製造方法
（請求項１ないし３のいずれか）において、上記第１の
温度と上記第２の温度との温度差の絶対値が１００℃以
下であり、かつ上記のように電流ブロック層の選択成長
マスクがＳｉＯ2 より酸素の含有比率の低いＳｉＯＮか
らなるものであるため、上記のようにＳｉＯＮ膜除去後
に上記光導波路上に成長させるコンタクト層の成長不
良、または導波路上に直接形成される電極と導波路との
接触不良を抑制でき、これによる光出力の低下を防止す
ることができる。また、電流ブロック層の選択成長マス
クであるＳｉＯＮ膜の膜厚が５０ｎｍ以下と薄いだけで
なく、その成膜温度すなわち上記第１の温度と、電流ブ
ロック層の成長温度すなわち上記第２の温度が同程度で
あるため、光導波路上部の半導体層は選択成長マスク成
膜時に電流ブロック層選択成長時に近い熱履歴を受ける
こととなる。このため、電流ブロック層選択成長時に選
択成長マスクと光導波路の上部を構成する半導体層との
間に発生するせん断応力等の応力が緩和され、この応力
に起因する転位が光導波路を構成する半導体層に導入さ
れるのを防止することができる。従って、この転位によ
る活性層内のダークラインの発生が抑制され、これによ
る光出力の低下を防止することができる。
置の製造方法では、上記の半導体発光装置の製造方法
（請求項１ないし３のいずれか）において、上記第１の
温度と上記第２の温度との温度差の絶対値が１００℃以
下であり、かつ上記のように電流ブロック層の選択成長
マスクがＳｉＯ2 より酸素の含有比率の低いＳｉＯＮか
らなるものであるため、上記のようにＳｉＯＮ膜除去後
に上記光導波路上に成長させるコンタクト層の成長不
良、または導波路上に直接形成される電極と導波路との
接触不良を抑制でき、これによる光出力の低下を防止す
ることができる。また、電流ブロック層の選択成長マス
クであるＳｉＯＮ膜の膜厚が５０ｎｍ以下と薄いだけで
なく、その成膜温度すなわち上記第１の温度と、電流ブ
ロック層の成長温度すなわち上記第２の温度が同程度で
あるため、光導波路上部の半導体層は選択成長マスク成
膜時に電流ブロック層選択成長時に近い熱履歴を受ける
こととなる。このため、電流ブロック層選択成長時に選
択成長マスクと光導波路の上部を構成する半導体層との
間に発生するせん断応力等の応力が緩和され、この応力
に起因する転位が光導波路を構成する半導体層に導入さ
れるのを防止することができる。従って、この転位によ
る活性層内のダークラインの発生が抑制され、これによ
る光出力の低下を防止することができる。
【００２１】この発明（請求項６）に係る半導体発光装
置の製造方法では、半導体層表面のストライプ状の領域
に厚さ５０ｎｍ以下のＳｉＮ膜をその成膜温度を第１の
温度として形成する工程と、上記ＳｉＮ膜をマスクとし
て上記半導体層を所定の深さまでエッチングして、上記
ＳｉＮ膜の下に残された上記半導体層からなる光導波路
を形成する工程と、上記エッチングにより除去された上
記半導体層の部分に、上記ＳｉＮ膜をマスクとして、電
流ブロック層となる第２の半導体層を成長温度を第２の
温度として選択成長させる工程とを含み、電流ブロック
層の選択成長マスクがＳｉＯ2 及びＳｉＯＮと異なり、
酸素を含有しないＳｉＮからなるものであるため、従来
の製造方法及び上記の製造方法（請求項１〜５）を用い
た場合より、この選択成長マスク表面における電流ブロ
ック層材料の付着をさらに抑制することができ、電流ブ
ロック層成長後にＳｉＮ膜を除去する際に、付着した電
流ブロック層材料直下のＳｉＮ膜が残ることを防止でき
る。このため、ＳｉＮ膜除去後に上記光導波路上に成長
させるコンタクト層の成長不良を抑制でき、また導波路
上に直接電極を形成する場合であっても、この電極と導
波路上面との接触不良を防止できる。従って、コンタク
ト層の成長不良、または上記電極と導波路上面との接触
不良による光出力の低下を防止することができる。ま
た、電流ブロック層の選択成長マスクであるＳｉＮ膜の
膜厚が５０ｎｍ以下と薄いため、電流ブロック層選択成
長時の熱履歴によって選択成長マスクと光導波路の上部
を構成する半導体層との間に発生するせん断応力等の応
力が緩和され、この応力に起因する転位が光導波路を構
成する半導体層に導入されるのを防止することができ
る。従って、この転位による活性層内のダークラインの
発生が抑制され、これによる光出力の低下を防止するこ
とができる。
置の製造方法では、半導体層表面のストライプ状の領域
に厚さ５０ｎｍ以下のＳｉＮ膜をその成膜温度を第１の
温度として形成する工程と、上記ＳｉＮ膜をマスクとし
て上記半導体層を所定の深さまでエッチングして、上記
ＳｉＮ膜の下に残された上記半導体層からなる光導波路
を形成する工程と、上記エッチングにより除去された上
記半導体層の部分に、上記ＳｉＮ膜をマスクとして、電
流ブロック層となる第２の半導体層を成長温度を第２の
温度として選択成長させる工程とを含み、電流ブロック
層の選択成長マスクがＳｉＯ2 及びＳｉＯＮと異なり、
酸素を含有しないＳｉＮからなるものであるため、従来
の製造方法及び上記の製造方法（請求項１〜５）を用い
た場合より、この選択成長マスク表面における電流ブロ
ック層材料の付着をさらに抑制することができ、電流ブ
ロック層成長後にＳｉＮ膜を除去する際に、付着した電
流ブロック層材料直下のＳｉＮ膜が残ることを防止でき
る。このため、ＳｉＮ膜除去後に上記光導波路上に成長
させるコンタクト層の成長不良を抑制でき、また導波路
上に直接電極を形成する場合であっても、この電極と導
波路上面との接触不良を防止できる。従って、コンタク
ト層の成長不良、または上記電極と導波路上面との接触
不良による光出力の低下を防止することができる。ま
た、電流ブロック層の選択成長マスクであるＳｉＮ膜の
膜厚が５０ｎｍ以下と薄いため、電流ブロック層選択成
長時の熱履歴によって選択成長マスクと光導波路の上部
を構成する半導体層との間に発生するせん断応力等の応
力が緩和され、この応力に起因する転位が光導波路を構
成する半導体層に導入されるのを防止することができ
る。従って、この転位による活性層内のダークラインの
発生が抑制され、これによる光出力の低下を防止するこ
とができる。
【００２２】この発明（請求項７）に係る半導体発光装
置の製造方法では、上記の半導体発光装置の製造方法
（請求項６）において、上記電流ブロック層を選択成長
させる工程の後、上記ＳｉＮ膜をエッチング除去し、さ
らに上記光導波路上及び上記電流ブロック層上の全面に
コンタクト層を成長させる工程を含み、電流ブロック層
の選択成長マスクがＳｉＯ2 及びＳｉＯＮと異なり、酸
素を含まないＳｉＮからなるものであるため、このＳｉ
Ｎ膜表面における電流ブロック層材料の付着を抑制する
ことができ、電流ブロック層成長後にＳｉＮ膜をエッチ
ング除去する際に、付着した電流ブロック層材料直下の
ＳｉＮ膜が残ることを防止できる。このため、ＳｉＮ膜
除去後に上記光導波路上に成長させるコンタクト層の成
長不良を抑制でき、これによる光出力の低下を防止する
ことができる。また、上記のように電流ブロック層の選
択成長マスクであるＳｉＮ膜の膜厚が５０ｎｍ以下と薄
いため、電流ブロック層選択成長時の熱履歴によって選
択成長マスクと光導波路の上部を構成する半導体層との
間に発生するせん断応力等の応力が緩和され、この応力
に起因する転位による活性層内のダークラインの発生が
抑制され、これによる光出力の低下を防止することがで
きる。
置の製造方法では、上記の半導体発光装置の製造方法
（請求項６）において、上記電流ブロック層を選択成長
させる工程の後、上記ＳｉＮ膜をエッチング除去し、さ
らに上記光導波路上及び上記電流ブロック層上の全面に
コンタクト層を成長させる工程を含み、電流ブロック層
の選択成長マスクがＳｉＯ2 及びＳｉＯＮと異なり、酸
素を含まないＳｉＮからなるものであるため、このＳｉ
Ｎ膜表面における電流ブロック層材料の付着を抑制する
ことができ、電流ブロック層成長後にＳｉＮ膜をエッチ
ング除去する際に、付着した電流ブロック層材料直下の
ＳｉＮ膜が残ることを防止できる。このため、ＳｉＮ膜
除去後に上記光導波路上に成長させるコンタクト層の成
長不良を抑制でき、これによる光出力の低下を防止する
ことができる。また、上記のように電流ブロック層の選
択成長マスクであるＳｉＮ膜の膜厚が５０ｎｍ以下と薄
いため、電流ブロック層選択成長時の熱履歴によって選
択成長マスクと光導波路の上部を構成する半導体層との
間に発生するせん断応力等の応力が緩和され、この応力
に起因する転位による活性層内のダークラインの発生が
抑制され、これによる光出力の低下を防止することがで
きる。
【００２３】この発明（請求項８）に係る半導体発光装
置の製造方法では、上記の半導体発光装置の製造方法
（請求項６または７）において、上記電流ブロック層
が、ＧａＡｓからなるものであり、かつ上記のように電
流ブロック層の選択成長マスクがＳｉＯ2 及びＳｉＯＮ
と異なり、酸素を含まないＳｉＮからなるものであるた
め、このＳｉＮ膜表面における電流ブロック層材料であ
るＧａＡｓの付着を抑制することができ、電流ブロック
層成長後にＳｉＮ膜を除去する際に、付着したＧａＡｓ
直下のＳｉＮ膜が残ることを防止できる。このため、Ｓ
ｉＮ膜除去後に上記光導波路上に成長させるコンタクト
層の成長不良、または導波路上に直接形成される電極と
導波路との接触不良を抑制でき、これによる光出力の低
下を防止することができる。また、上記のように電流ブ
ロック層の選択成長マスクであるＳｉＮ膜の膜厚が５０
ｎｍ以下と薄いため、電流ブロック層選択成長時の熱履
歴によって選択成長マスクと光導波路の上部を構成する
半導体層との間に発生するせん断応力等の応力が緩和さ
れ、この応力に起因する転位による活性層内のダークラ
インの発生が抑制され、これによる光出力の低下を防止
することができる。
置の製造方法では、上記の半導体発光装置の製造方法
（請求項６または７）において、上記電流ブロック層
が、ＧａＡｓからなるものであり、かつ上記のように電
流ブロック層の選択成長マスクがＳｉＯ2 及びＳｉＯＮ
と異なり、酸素を含まないＳｉＮからなるものであるた
め、このＳｉＮ膜表面における電流ブロック層材料であ
るＧａＡｓの付着を抑制することができ、電流ブロック
層成長後にＳｉＮ膜を除去する際に、付着したＧａＡｓ
直下のＳｉＮ膜が残ることを防止できる。このため、Ｓ
ｉＮ膜除去後に上記光導波路上に成長させるコンタクト
層の成長不良、または導波路上に直接形成される電極と
導波路との接触不良を抑制でき、これによる光出力の低
下を防止することができる。また、上記のように電流ブ
ロック層の選択成長マスクであるＳｉＮ膜の膜厚が５０
ｎｍ以下と薄いため、電流ブロック層選択成長時の熱履
歴によって選択成長マスクと光導波路の上部を構成する
半導体層との間に発生するせん断応力等の応力が緩和さ
れ、この応力に起因する転位による活性層内のダークラ
インの発生が抑制され、これによる光出力の低下を防止
することができる。
【００２４】この発明（請求項９）に係る半導体発光装
置の製造方法では、上記の半導体発光装置の製造方法
（請求項６ないし８のいずれか）において、上記第１の
温度が、５００℃以上であり、かつ上記のように電流ブ
ロック層の選択成長マスクがＳｉＯ2 及びＳｉＯＮと異
なり、酸素を含有しないＳｉＮからなるものであるた
め、上記のようにＳｉＮ膜除去後に上記光導波路上に成
長させるコンタクト層の成長不良、または導波路上に直
接形成される電極と導波路との接触不良を抑制でき、こ
れによる光出力の低下を防止することができる。また、
電流ブロック層の選択成長マスクであるＳｉＮ膜の膜厚
が５０ｎｍ以下と薄いだけでなく、その成膜温度すなわ
ち上記第１の温度が５００℃以上と光導波路を構成する
半導体層の原子の再配置が起きる温度であるため、電流
ブロック層選択成長時に室温から一般的な電流ブロック
層の成長温度６００〜７００℃まで昇温しても、光導波
路の上部を構成する半導体層は、既にこのような高温で
選択成長マスクとの間で応力を生じないような上記の原
子の再配置がなされているため、この選択成長において
選択成長マスクと光導波路の上部を構成する半導体層と
の間に発生するせん断応力等の応力が緩和される。この
ため、この応力に起因する転位が光導波路を構成する半
導体層に導入されるのを防止することができる。従っ
て、この転位による活性層内のダークラインの発生が抑
制され、これによる光出力の低下を防止することができ
る。
置の製造方法では、上記の半導体発光装置の製造方法
（請求項６ないし８のいずれか）において、上記第１の
温度が、５００℃以上であり、かつ上記のように電流ブ
ロック層の選択成長マスクがＳｉＯ2 及びＳｉＯＮと異
なり、酸素を含有しないＳｉＮからなるものであるた
め、上記のようにＳｉＮ膜除去後に上記光導波路上に成
長させるコンタクト層の成長不良、または導波路上に直
接形成される電極と導波路との接触不良を抑制でき、こ
れによる光出力の低下を防止することができる。また、
電流ブロック層の選択成長マスクであるＳｉＮ膜の膜厚
が５０ｎｍ以下と薄いだけでなく、その成膜温度すなわ
ち上記第１の温度が５００℃以上と光導波路を構成する
半導体層の原子の再配置が起きる温度であるため、電流
ブロック層選択成長時に室温から一般的な電流ブロック
層の成長温度６００〜７００℃まで昇温しても、光導波
路の上部を構成する半導体層は、既にこのような高温で
選択成長マスクとの間で応力を生じないような上記の原
子の再配置がなされているため、この選択成長において
選択成長マスクと光導波路の上部を構成する半導体層と
の間に発生するせん断応力等の応力が緩和される。この
ため、この応力に起因する転位が光導波路を構成する半
導体層に導入されるのを防止することができる。従っ
て、この転位による活性層内のダークラインの発生が抑
制され、これによる光出力の低下を防止することができ
る。
【００２５】この発明（請求項１０）に係る半導体発光
装置の製造方法では、上記の半導体発光装置の製造方法
（請求項６ないし８のいずれか）において、上記第１の
温度と上記第２の温度との温度差の絶対値が１００℃以
下であり、かつ上記のように電流ブロック層の選択成長
マスクがＳｉＯ2 及びＳｉＯＮと異なり、酸素を含有し
ないＳｉＮからなるものであるため、上記のようにＳｉ
Ｎ膜除去後に上記光導波路上に成長させるコンタクト層
の成長不良、または導波路上に直接形成される電極と導
波路との接触不良を抑制でき、これによる光出力の低下
を防止することができる。また、電流ブロック層の選択
成長マスクであるＳｉＮ膜の膜厚が５０ｎｍ以下と薄い
だけでなく、その成膜温度すなわち上記第１の温度と、
電流ブロック層の成長温度すなわち上記第２の温度が同
程度であるため、光導波路上部の半導体層は選択成長マ
スク成膜時に電流ブロック層選択成長時に近い熱履歴を
受けることとなる。このため、電流ブロック層選択成長
時に選択成長マスクと光導波路の上部を構成する半導体
層との間に発生するせん断応力等の応力が緩和され、こ
の応力に起因する転位が光導波路を構成する半導体層に
導入されるのを防止することができる。従って、この転
位による活性層内のダークラインの発生が抑制され、こ
れによる光出力の低下を防止することができる。
装置の製造方法では、上記の半導体発光装置の製造方法
（請求項６ないし８のいずれか）において、上記第１の
温度と上記第２の温度との温度差の絶対値が１００℃以
下であり、かつ上記のように電流ブロック層の選択成長
マスクがＳｉＯ2 及びＳｉＯＮと異なり、酸素を含有し
ないＳｉＮからなるものであるため、上記のようにＳｉ
Ｎ膜除去後に上記光導波路上に成長させるコンタクト層
の成長不良、または導波路上に直接形成される電極と導
波路との接触不良を抑制でき、これによる光出力の低下
を防止することができる。また、電流ブロック層の選択
成長マスクであるＳｉＮ膜の膜厚が５０ｎｍ以下と薄い
だけでなく、その成膜温度すなわち上記第１の温度と、
電流ブロック層の成長温度すなわち上記第２の温度が同
程度であるため、光導波路上部の半導体層は選択成長マ
スク成膜時に電流ブロック層選択成長時に近い熱履歴を
受けることとなる。このため、電流ブロック層選択成長
時に選択成長マスクと光導波路の上部を構成する半導体
層との間に発生するせん断応力等の応力が緩和され、こ
の応力に起因する転位が光導波路を構成する半導体層に
導入されるのを防止することができる。従って、この転
位による活性層内のダークラインの発生が抑制され、こ
れによる光出力の低下を防止することができる。
【００２６】
実施例１．この発明の第１の実施例について説明する。
図１は本実施例の半導体発光装置の製造方法を示す断面
図である。まず、図１(a) に示すように、ｎ型ＧａＡｓ
基板１の表面上の全面に、有機金属気相成長（ＭＯＣＶ
Ｄ）法等を用いてｎ型Ａｌ0.4 Ｇａ0.6 Ａｓ下クラッド
層２，Ａｌ0.1Ｇａ0.9 Ａｓ活性層３，ｐ型Ａｌ0.4 Ｇ
ａ0.6 Ａｓ上クラッド層４，ｐ型ＧａＡｓキャップ層５
を順に成長温度７００℃程度でエピタキシャル成長させ
た後、ｐ型ＧａＡｓキャップ層５表面にＣＶＤ法を用い
て厚さ５０ｎｍ以下のＳｉＯＮ膜を成膜し、この膜をス
トライプ状の領域にのみ残すように、この領域以外の領
域のＳｉＯＮ膜をエッチングして、除去する。次に、こ
の残されたＳｉＯＮ膜１０をマスクとして、上記ｐ型Ｇ
ａＡｓキャップ層５及びｐ型ＡｌＧａＡｓ上クラッド層
４の一部を酒石酸系のエッチング液等を用いてエッチン
グ除去して、図１(b) に示すような、ＳｉＯＮ膜１０の
下の光導波路となる部分を残す。さらに、図１(c) に示
すように、エッチングされた部分を埋め込むように、Ｍ
ＯＣＶＤ法を用いてｎ型ＧａＡｓ電流ブロック層６をＳ
ｉＯＮ膜１０をマスクとして選択成長させる。この際の
成長温度は６００〜７００℃である。次に、図１(d) に
示すように、フッ酸系のエッチング液等を用いてＳｉＯ
Ｎ膜１０を除去した後、全面にｐ型ＧａＡｓコンタクト
層７を成長させ、さらに、ｎ型ＧａＡｓ基板１の裏面に
ｎ型層側電極１０１、ｐ型ＧａＡｓコンタクト層７の表
面にｐ型層側電極１０２を形成する。このようにして作
製された半導体レーザ装置の上記両電極間に順方向バイ
アス電圧を印加して、これにより流れる電流をレーザの
しきい電流以上となるようにするとレーザ発振が起き
る。
図１は本実施例の半導体発光装置の製造方法を示す断面
図である。まず、図１(a) に示すように、ｎ型ＧａＡｓ
基板１の表面上の全面に、有機金属気相成長（ＭＯＣＶ
Ｄ）法等を用いてｎ型Ａｌ0.4 Ｇａ0.6 Ａｓ下クラッド
層２，Ａｌ0.1Ｇａ0.9 Ａｓ活性層３，ｐ型Ａｌ0.4 Ｇ
ａ0.6 Ａｓ上クラッド層４，ｐ型ＧａＡｓキャップ層５
を順に成長温度７００℃程度でエピタキシャル成長させ
た後、ｐ型ＧａＡｓキャップ層５表面にＣＶＤ法を用い
て厚さ５０ｎｍ以下のＳｉＯＮ膜を成膜し、この膜をス
トライプ状の領域にのみ残すように、この領域以外の領
域のＳｉＯＮ膜をエッチングして、除去する。次に、こ
の残されたＳｉＯＮ膜１０をマスクとして、上記ｐ型Ｇ
ａＡｓキャップ層５及びｐ型ＡｌＧａＡｓ上クラッド層
４の一部を酒石酸系のエッチング液等を用いてエッチン
グ除去して、図１(b) に示すような、ＳｉＯＮ膜１０の
下の光導波路となる部分を残す。さらに、図１(c) に示
すように、エッチングされた部分を埋め込むように、Ｍ
ＯＣＶＤ法を用いてｎ型ＧａＡｓ電流ブロック層６をＳ
ｉＯＮ膜１０をマスクとして選択成長させる。この際の
成長温度は６００〜７００℃である。次に、図１(d) に
示すように、フッ酸系のエッチング液等を用いてＳｉＯ
Ｎ膜１０を除去した後、全面にｐ型ＧａＡｓコンタクト
層７を成長させ、さらに、ｎ型ＧａＡｓ基板１の裏面に
ｎ型層側電極１０１、ｐ型ＧａＡｓコンタクト層７の表
面にｐ型層側電極１０２を形成する。このようにして作
製された半導体レーザ装置の上記両電極間に順方向バイ
アス電圧を印加して、これにより流れる電流をレーザの
しきい電流以上となるようにするとレーザ発振が起き
る。
【００２７】本実施例１においては、電流ブロック層の
選択成長マスクが従来のＳｉＯ2 より酸素の含有比率の
低いＳｉＯＮからなるため、ｎ型ＧａＡｓ電流ブロック
層の選択成長において、このＳｉＯＮ膜表面におけるＧ
ａＡｓの付着を抑制することができ、電流ブロック層成
長後にＳｉＯＮ膜を除去する際に、付着したＧａＡｓ直
下のＳｉＯＮ膜が残ることを防止できる。このため、Ｓ
ｉＯＮ膜除去後に上記ｐ型ＧａＡｓキャップ層上に成長
させるｐ型ＧａＡｓコンタクト層の成長不良を抑制で
き、これによる光出力の低下を防止することができる。
選択成長マスクが従来のＳｉＯ2 より酸素の含有比率の
低いＳｉＯＮからなるため、ｎ型ＧａＡｓ電流ブロック
層の選択成長において、このＳｉＯＮ膜表面におけるＧ
ａＡｓの付着を抑制することができ、電流ブロック層成
長後にＳｉＯＮ膜を除去する際に、付着したＧａＡｓ直
下のＳｉＯＮ膜が残ることを防止できる。このため、Ｓ
ｉＯＮ膜除去後に上記ｐ型ＧａＡｓキャップ層上に成長
させるｐ型ＧａＡｓコンタクト層の成長不良を抑制で
き、これによる光出力の低下を防止することができる。
【００２８】また、本実施例１においては、電流ブロッ
ク層の選択成長マスクであるＳｉＯＮ膜の膜厚が５０ｎ
ｍ以下と薄いため、電流ブロック層選択成長時の熱履歴
によって選択成長マスクとｐ型ＧａＡｓキャップ層との
間に発生するせん断応力等の応力が緩和され、この応力
に起因する転位が光導波路を構成する半導体層に導入さ
れるのを防止することができる。従って、この転位によ
る活性層内のダークラインの発生が抑制され、これによ
る光出力の低下を防止することができる。
ク層の選択成長マスクであるＳｉＯＮ膜の膜厚が５０ｎ
ｍ以下と薄いため、電流ブロック層選択成長時の熱履歴
によって選択成長マスクとｐ型ＧａＡｓキャップ層との
間に発生するせん断応力等の応力が緩和され、この応力
に起因する転位が光導波路を構成する半導体層に導入さ
れるのを防止することができる。従って、この転位によ
る活性層内のダークラインの発生が抑制され、これによ
る光出力の低下を防止することができる。
【００２９】実施例２．この発明の第２の実施例につい
て説明する。図２は本実施例の半導体発光装置の製造方
法を示す断面図である。まず、図２(a) に示すように、
ｎ型ＧａＡｓ基板１の表面上の全面に、ＭＯＣＶＤ法等
を用いてｎ型Ａｌ0.4 Ｇａ0.6 Ａｓ下クラッド層２，Ａ
ｌ0.1 Ｇａ0.9 Ａｓ活性層３，ｐ型Ａｌ0.4 Ｇａ0.6 Ａ
ｓ上クラッド層４，ｐ型ＧａＡｓキャップ層５を順に成
長温度７００℃程度でエピタキシャル成長させた後、ｐ
型ＧａＡｓキャップ層５表面にＣＶＤ法等を用いて厚さ
５０ｎｍ以下のＳｉＯＮ膜を成膜温度５００℃以上で成
膜し、この膜をストライプ状の領域にのみ残すように、
この領域以外の領域のＳｉＯＮ膜をエッチングして、除
去する。次に、この残されたＳｉＯＮ膜２０をマスクと
して、上記ｐ型ＧａＡｓキャップ層５及びｐ型ＡｌＧａ
Ａｓ上クラッド層４の一部を酒石酸系のエッチング液等
を用いてエッチング除去して、図２(b) に示すような、
ＳｉＯＮ膜２０の下の光導波路となる部分を残す。さら
に、図２(c) に示すように、エッチングされた部分を埋
め込むように、ＭＯＣＶＤ法を用いてｎ型ＧａＡｓ電流
ブロック層６をＳｉＯＮ膜２０をマスクとして選択成長
させる。この際の成長温度は６００〜７００℃である。
次に、フッ酸系のエッチング液等を用いてＳｉＯＮ膜２
０を除去した後、図２(d) に示すように、全面にｐ型Ｇ
ａＡｓコンタクト層７を成長させ、さらに、ｎ型ＧａＡ
ｓ基板１の裏面にｎ型層側電極１０１、ｐ型ＧａＡｓコ
ンタクト層７の表面にｐ型層側電極１０２を形成する。
以上述べた本実施例２の半導体発光装置の製造方法で上
記実施例１と異なっているのは、電流ブロック層の選択
成長マスクであるＳｉＯＮ膜の成膜温度を５００℃以上
としている点である。
て説明する。図２は本実施例の半導体発光装置の製造方
法を示す断面図である。まず、図２(a) に示すように、
ｎ型ＧａＡｓ基板１の表面上の全面に、ＭＯＣＶＤ法等
を用いてｎ型Ａｌ0.4 Ｇａ0.6 Ａｓ下クラッド層２，Ａ
ｌ0.1 Ｇａ0.9 Ａｓ活性層３，ｐ型Ａｌ0.4 Ｇａ0.6 Ａ
ｓ上クラッド層４，ｐ型ＧａＡｓキャップ層５を順に成
長温度７００℃程度でエピタキシャル成長させた後、ｐ
型ＧａＡｓキャップ層５表面にＣＶＤ法等を用いて厚さ
５０ｎｍ以下のＳｉＯＮ膜を成膜温度５００℃以上で成
膜し、この膜をストライプ状の領域にのみ残すように、
この領域以外の領域のＳｉＯＮ膜をエッチングして、除
去する。次に、この残されたＳｉＯＮ膜２０をマスクと
して、上記ｐ型ＧａＡｓキャップ層５及びｐ型ＡｌＧａ
Ａｓ上クラッド層４の一部を酒石酸系のエッチング液等
を用いてエッチング除去して、図２(b) に示すような、
ＳｉＯＮ膜２０の下の光導波路となる部分を残す。さら
に、図２(c) に示すように、エッチングされた部分を埋
め込むように、ＭＯＣＶＤ法を用いてｎ型ＧａＡｓ電流
ブロック層６をＳｉＯＮ膜２０をマスクとして選択成長
させる。この際の成長温度は６００〜７００℃である。
次に、フッ酸系のエッチング液等を用いてＳｉＯＮ膜２
０を除去した後、図２(d) に示すように、全面にｐ型Ｇ
ａＡｓコンタクト層７を成長させ、さらに、ｎ型ＧａＡ
ｓ基板１の裏面にｎ型層側電極１０１、ｐ型ＧａＡｓコ
ンタクト層７の表面にｐ型層側電極１０２を形成する。
以上述べた本実施例２の半導体発光装置の製造方法で上
記実施例１と異なっているのは、電流ブロック層の選択
成長マスクであるＳｉＯＮ膜の成膜温度を５００℃以上
としている点である。
【００３０】本実施例２においては、電流ブロック層の
選択成長マスクが従来のＳｉＯ2 より酸素の含有比率の
低いＳｉＯＮからなるため、実施例１で述べたようにＳ
ｉＯＮ膜除去後に上記光導波路上に成長させるｐ型Ｇａ
Ａｓコンタクト層の成長不良を抑制でき、これによる光
出力の低下を防止することができる。
選択成長マスクが従来のＳｉＯ2 より酸素の含有比率の
低いＳｉＯＮからなるため、実施例１で述べたようにＳ
ｉＯＮ膜除去後に上記光導波路上に成長させるｐ型Ｇａ
Ａｓコンタクト層の成長不良を抑制でき、これによる光
出力の低下を防止することができる。
【００３１】また、本実施例２においては、電流ブロッ
ク層の選択成長マスクであるＳｉＯＮ膜の膜厚が５０ｎ
ｍ以下と薄いだけでなく、その成膜温度が５００℃以上
と光導波路を構成する半導体層の原子の再配置が起きる
温度であるため、電流ブロック層選択成長時に室温から
電流ブロック層の成長温度６００〜７００℃まで昇温し
ても、ｐ型ＧａＡｓキャップ層は、既にこのような高温
で選択成長マスクとの間で応力を生じないような上記の
原子の再配置がなされているため、この選択成長におい
て選択成長マスクとｐ型ＧａＡｓキャップ層との間に発
生するせん断応力等の応力が緩和される。このため、こ
の応力に起因する転位が光導波路を構成する半導体層に
導入されるのを防止することができる。従って、この転
位による活性層内のダークラインの発生が抑制され、こ
れによる光出力の低下を防止することができる。
ク層の選択成長マスクであるＳｉＯＮ膜の膜厚が５０ｎ
ｍ以下と薄いだけでなく、その成膜温度が５００℃以上
と光導波路を構成する半導体層の原子の再配置が起きる
温度であるため、電流ブロック層選択成長時に室温から
電流ブロック層の成長温度６００〜７００℃まで昇温し
ても、ｐ型ＧａＡｓキャップ層は、既にこのような高温
で選択成長マスクとの間で応力を生じないような上記の
原子の再配置がなされているため、この選択成長におい
て選択成長マスクとｐ型ＧａＡｓキャップ層との間に発
生するせん断応力等の応力が緩和される。このため、こ
の応力に起因する転位が光導波路を構成する半導体層に
導入されるのを防止することができる。従って、この転
位による活性層内のダークラインの発生が抑制され、こ
れによる光出力の低下を防止することができる。
【００３２】実施例３．この発明の第３の実施例につい
て説明する。図３は本実施例の半導体発光装置の製造方
法を示す断面図である。まず、図３(a) に示すように、
ｎ型ＧａＡｓ基板１の表面上の全面に、ＭＯＣＶＤ法等
を用いてｎ型Ａｌ0.4 Ｇａ0.6 Ａｓ下クラッド層２，Ａ
ｌ0.1 Ｇａ0.9 Ａｓ活性層３，ｐ型Ａｌ0.4 Ｇａ0.6 Ａ
ｓ上クラッド層４，ｐ型ＧａＡｓキャップ層５を順に成
長温度７００℃程度でエピタキシャル成長させる。この
後、ｐ型ＧａＡｓキャップ層５表面にＣＶＤ法等を用い
て厚さ５０ｎｍ以下のＳｉＯＮ膜を成膜する。この際、
成膜温度は後述の電流ブロック層の成長温度±１００℃
の範囲の温度とする。さらに、このＳｉＯＮ膜をストラ
イプ状の領域にのみ残すように、この領域以外の領域の
ＳｉＯＮ膜をエッチングして、除去する。次に、この残
されたＳｉＯＮ膜３０をマスクとして、上記ｐ型ＧａＡ
ｓキャップ層５及びｐ型ＡｌＧａＡｓ上クラッド層４の
一部を酒石酸系のエッチング液等を用いてエッチング除
去して、図３(b) に示すような、ＳｉＯＮ膜３０の下の
光導波路となる部分を残す。さらに、図３(c) に示すよ
うに、エッチングされた部分を埋め込むように、ＭＯＣ
ＶＤ法を用いてｎ型ＧａＡｓ電流ブロック層６をＳｉＯ
Ｎ膜３０をマスクとして選択成長させる。この際の成長
温度は６００〜７００℃である。次に、フッ酸系のエッ
チング液等を用いてＳｉＯＮ膜３０を除去した後、図３
(d) に示すように、全面にｐ型ＧａＡｓコンタクト層７
を成長させ、さらに、ｎ型ＧａＡｓ基板１の裏面にｎ型
層側電極１０１、ｐ型ＧａＡｓコンタクト層７の表面に
ｐ型層側電極１０２を形成する。以上述べた本実施例３
の半導体発光装置の製造方法で上記実施例１と異なって
いるのは、電流ブロック層の選択成長マスクであるＳｉ
ＯＮ膜の成膜温度を電流ブロック層の成長温度±１００
℃の範囲の温度としている点である。
て説明する。図３は本実施例の半導体発光装置の製造方
法を示す断面図である。まず、図３(a) に示すように、
ｎ型ＧａＡｓ基板１の表面上の全面に、ＭＯＣＶＤ法等
を用いてｎ型Ａｌ0.4 Ｇａ0.6 Ａｓ下クラッド層２，Ａ
ｌ0.1 Ｇａ0.9 Ａｓ活性層３，ｐ型Ａｌ0.4 Ｇａ0.6 Ａ
ｓ上クラッド層４，ｐ型ＧａＡｓキャップ層５を順に成
長温度７００℃程度でエピタキシャル成長させる。この
後、ｐ型ＧａＡｓキャップ層５表面にＣＶＤ法等を用い
て厚さ５０ｎｍ以下のＳｉＯＮ膜を成膜する。この際、
成膜温度は後述の電流ブロック層の成長温度±１００℃
の範囲の温度とする。さらに、このＳｉＯＮ膜をストラ
イプ状の領域にのみ残すように、この領域以外の領域の
ＳｉＯＮ膜をエッチングして、除去する。次に、この残
されたＳｉＯＮ膜３０をマスクとして、上記ｐ型ＧａＡ
ｓキャップ層５及びｐ型ＡｌＧａＡｓ上クラッド層４の
一部を酒石酸系のエッチング液等を用いてエッチング除
去して、図３(b) に示すような、ＳｉＯＮ膜３０の下の
光導波路となる部分を残す。さらに、図３(c) に示すよ
うに、エッチングされた部分を埋め込むように、ＭＯＣ
ＶＤ法を用いてｎ型ＧａＡｓ電流ブロック層６をＳｉＯ
Ｎ膜３０をマスクとして選択成長させる。この際の成長
温度は６００〜７００℃である。次に、フッ酸系のエッ
チング液等を用いてＳｉＯＮ膜３０を除去した後、図３
(d) に示すように、全面にｐ型ＧａＡｓコンタクト層７
を成長させ、さらに、ｎ型ＧａＡｓ基板１の裏面にｎ型
層側電極１０１、ｐ型ＧａＡｓコンタクト層７の表面に
ｐ型層側電極１０２を形成する。以上述べた本実施例３
の半導体発光装置の製造方法で上記実施例１と異なって
いるのは、電流ブロック層の選択成長マスクであるＳｉ
ＯＮ膜の成膜温度を電流ブロック層の成長温度±１００
℃の範囲の温度としている点である。
【００３３】本実施例３においては、電流ブロック層の
選択成長マスクが従来のＳｉＯ2 より酸素の含有比率の
低いＳｉＯＮからなるため、実施例１で述べたようにＳ
ｉＯＮ膜除去後にｐ型ＧａＡｓキャップ層上に成長させ
るｐ型ＧａＡｓコンタクト層の成長不良を抑制でき、こ
れによる光出力の低下を防止することができる。
選択成長マスクが従来のＳｉＯ2 より酸素の含有比率の
低いＳｉＯＮからなるため、実施例１で述べたようにＳ
ｉＯＮ膜除去後にｐ型ＧａＡｓキャップ層上に成長させ
るｐ型ＧａＡｓコンタクト層の成長不良を抑制でき、こ
れによる光出力の低下を防止することができる。
【００３４】また、本実施例３においては、電流ブロッ
ク層の選択成長マスクであるＳｉＯＮ膜の膜厚が５０ｎ
ｍ以下と薄いだけでなく、その成膜温度と電流ブロック
層の成長温度の差が１００℃以下であるため、ｐ型Ｇａ
Ａｓキャップ層は選択成長マスク成膜時に電流ブロック
層選択成長時に近い熱履歴を受けることとなる。このた
め、電流ブロック層選択成長時に選択成長マスクとｐ型
ＧａＡｓキャップ層との間に発生するせん断応力等の応
力が緩和され、この応力に起因する転位が光導波路を構
成する半導体層に導入されるのを防止することができ
る。従って、この転位による活性層内のダークラインの
発生が抑制され、これによる光出力の低下を防止するこ
とができる。
ク層の選択成長マスクであるＳｉＯＮ膜の膜厚が５０ｎ
ｍ以下と薄いだけでなく、その成膜温度と電流ブロック
層の成長温度の差が１００℃以下であるため、ｐ型Ｇａ
Ａｓキャップ層は選択成長マスク成膜時に電流ブロック
層選択成長時に近い熱履歴を受けることとなる。このた
め、電流ブロック層選択成長時に選択成長マスクとｐ型
ＧａＡｓキャップ層との間に発生するせん断応力等の応
力が緩和され、この応力に起因する転位が光導波路を構
成する半導体層に導入されるのを防止することができ
る。従って、この転位による活性層内のダークラインの
発生が抑制され、これによる光出力の低下を防止するこ
とができる。
【００３５】実施例４．この発明の第４の実施例につい
て説明する。図４は本実施例の半導体発光装置の製造方
法を示す断面図である。まず、図４(a) に示すように、
ｎ型ＧａＡｓ基板１の表面上の全面に、有機金属気相成
長（ＭＯＣＶＤ）法等を用いてｎ型Ａｌ0.4 Ｇａ0.6 Ａ
ｓ下クラッド層２，Ａｌ0.1Ga0.9 Ａｓ活性層３，ｐ型
Ａｌ0.4 Ｇａ0.6 Ａｓ上クラッド層４，ｐ型ＧａＡｓキ
ャップ層５を順に成長温度７００℃程度でエピタキシャ
ル成長させた後、ｐ型ＧａＡｓキャップ層５表面にＣＶ
Ｄ法を用いて厚さ５０ｎｍ以下のＳｉＮ膜を成膜し、こ
の膜をストライプ状の領域にのみ残すように、この領域
以外の領域のＳｉＮ膜をエッチングして、除去する。次
に、この残されたＳｉＮ膜４０をマスクとして、上記ｐ
型ＧａＡｓキャップ層５及びｐ型ＡｌＧａＡｓ上クラッ
ド層４の一部を酒石酸系のエッチング液等を用いてエッ
チング除去して、図４(b) に示すような、ＳｉＮ膜４０
の下の光導波路となる部分を残す。さらに、図４(c) に
示すように、エッチングされた部分を埋め込むように、
ＭＯＣＶＤ法を用いてｎ型ＧａＡｓ電流ブロック層６を
ＳｉＮ膜４０をマスクとして選択成長させる。この際の
成長温度は６００〜７００℃である。次に、フッ酸系の
エッチング液等を用いてＳｉＮ膜４０を除去した後、図
４(d) に示すように、全面にｐ型ＧａＡｓコンタクト層
７を成長させ、さらに、ｎ型ＧａＡｓ基板１の裏面にｎ
型層側電極１０１、ｐ型ＧａＡｓコンタクト層７の表面
にｐ型層側電極１０２を形成する。
て説明する。図４は本実施例の半導体発光装置の製造方
法を示す断面図である。まず、図４(a) に示すように、
ｎ型ＧａＡｓ基板１の表面上の全面に、有機金属気相成
長（ＭＯＣＶＤ）法等を用いてｎ型Ａｌ0.4 Ｇａ0.6 Ａ
ｓ下クラッド層２，Ａｌ0.1Ga0.9 Ａｓ活性層３，ｐ型
Ａｌ0.4 Ｇａ0.6 Ａｓ上クラッド層４，ｐ型ＧａＡｓキ
ャップ層５を順に成長温度７００℃程度でエピタキシャ
ル成長させた後、ｐ型ＧａＡｓキャップ層５表面にＣＶ
Ｄ法を用いて厚さ５０ｎｍ以下のＳｉＮ膜を成膜し、こ
の膜をストライプ状の領域にのみ残すように、この領域
以外の領域のＳｉＮ膜をエッチングして、除去する。次
に、この残されたＳｉＮ膜４０をマスクとして、上記ｐ
型ＧａＡｓキャップ層５及びｐ型ＡｌＧａＡｓ上クラッ
ド層４の一部を酒石酸系のエッチング液等を用いてエッ
チング除去して、図４(b) に示すような、ＳｉＮ膜４０
の下の光導波路となる部分を残す。さらに、図４(c) に
示すように、エッチングされた部分を埋め込むように、
ＭＯＣＶＤ法を用いてｎ型ＧａＡｓ電流ブロック層６を
ＳｉＮ膜４０をマスクとして選択成長させる。この際の
成長温度は６００〜７００℃である。次に、フッ酸系の
エッチング液等を用いてＳｉＮ膜４０を除去した後、図
４(d) に示すように、全面にｐ型ＧａＡｓコンタクト層
７を成長させ、さらに、ｎ型ＧａＡｓ基板１の裏面にｎ
型層側電極１０１、ｐ型ＧａＡｓコンタクト層７の表面
にｐ型層側電極１０２を形成する。
【００３６】本実施例４においては、電流ブロック層の
選択成長マスクが従来のＳｉＯ2 及び実施例１〜３のＳ
ｉＯＮと異なり、酸素を全く含有しないＳｉＮからなる
ため、ｎ型ＧａＡｓ電流ブロック層の選択成長におい
て、このＳｉＮ膜表面におけるＧａＡｓの付着を従来の
ＳｉＯ2 膜を用いた場合及び実施例１〜３のようにＳｉ
ＯＮ膜を用いた場合よりさらに抑制することができ、電
流ブロック層成長後にＳｉＮ膜を除去する際に、付着し
たＧａＡｓ直下のＳｉＮ膜が残ることを防止できる。こ
のため、ＳｉＮ膜除去後に上記ｐ型ＧａＡｓキャップ層
上に成長させるｐ型ＧａＡｓコンタクト層の成長不良を
抑制でき、これによる光出力の低下を防止することがで
きる。
選択成長マスクが従来のＳｉＯ2 及び実施例１〜３のＳ
ｉＯＮと異なり、酸素を全く含有しないＳｉＮからなる
ため、ｎ型ＧａＡｓ電流ブロック層の選択成長におい
て、このＳｉＮ膜表面におけるＧａＡｓの付着を従来の
ＳｉＯ2 膜を用いた場合及び実施例１〜３のようにＳｉ
ＯＮ膜を用いた場合よりさらに抑制することができ、電
流ブロック層成長後にＳｉＮ膜を除去する際に、付着し
たＧａＡｓ直下のＳｉＮ膜が残ることを防止できる。こ
のため、ＳｉＮ膜除去後に上記ｐ型ＧａＡｓキャップ層
上に成長させるｐ型ＧａＡｓコンタクト層の成長不良を
抑制でき、これによる光出力の低下を防止することがで
きる。
【００３７】また、本実施例４においては、電流ブロッ
ク層の選択成長マスクであるＳｉＮ膜の膜厚が５０ｎｍ
以下と薄いため、電流ブロック層選択成長時の熱履歴に
よって選択成長マスクとｐ型ＧａＡｓキャップ層との間
に発生するせん断応力等の応力が緩和され、この応力に
起因する転位が光導波路を構成する半導体層に導入され
るのを防止することができる。従って、この転位による
活性層内のダークラインの発生が抑制され、これによる
光出力の低下を防止することができる。
ク層の選択成長マスクであるＳｉＮ膜の膜厚が５０ｎｍ
以下と薄いため、電流ブロック層選択成長時の熱履歴に
よって選択成長マスクとｐ型ＧａＡｓキャップ層との間
に発生するせん断応力等の応力が緩和され、この応力に
起因する転位が光導波路を構成する半導体層に導入され
るのを防止することができる。従って、この転位による
活性層内のダークラインの発生が抑制され、これによる
光出力の低下を防止することができる。
【００３８】実施例５．この発明の第５の実施例につい
て説明する。図５は本実施例の半導体発光装置の製造方
法を示す断面図である。まず、図５(a) に示すように、
ｎ型ＧａＡｓ基板１の表面上の全面に、ＭＯＣＶＤ法等
を用いてｎ型Ａｌ0.4 Ｇａ0.6 Ａｓ下クラッド層２，Ａ
ｌ0.1 Ｇａ0.9 Ａｓ活性層３，ｐ型Ａｌ0.4 Ｇａ0.6 Ａ
ｓ上クラッド層４，ｐ型ＧａＡｓキャップ層５を順に成
長温度７００℃程度でエピタキシャル成長させた後、ｐ
型ＧａＡｓキャップ層５表面にＣＶＤ法等を用いて厚さ
５０ｎｍ以下のＳｉＮ膜を成膜温度５００℃以上で成膜
し、この膜をストライプ状の領域にのみ残すように、こ
の領域以外の領域のＳｉＮ膜をエッチングして、除去す
る。次に、この残されたＳｉＮ膜５０をマスクとして、
上記ｐ型ＧａＡｓキャップ層５及びｐ型ＡｌＧａＡｓ上
クラッド層４の一部を酒石酸系のエッチング液等を用い
てエッチング除去して、図５(b)に示すような、ＳｉＮ
膜５０の下の光導波路となる部分を残す。さらに、図５
(c) に示すように、エッチングされた部分を埋め込むよ
うに、ＭＯＣＶＤ法を用いてｎ型ＧａＡｓ電流ブロック
層６をＳｉＮ膜５０をマスクとして選択成長させる。こ
の際の成長温度は６００〜７００℃である。次に、図５
(d) に示すように、フッ酸系のエッチング液等を用いて
ＳｉＮ膜５０を除去した後、全面にｐ型ＧａＡｓコンタ
クト層７を成長させ、さらに、ｎ型ＧａＡｓ基板１の裏
面にｎ型層側電極１０１、ｐ型ＧａＡｓコンタクト層７
の表面にｐ型層側電極１０２を形成する。本実施例５の
半導体発光装置の製造方法で上記実施例４と異なってい
るのは、電流ブロック層の選択成長マスクであるＳｉＮ
膜の成膜温度を５００℃以上としている点である。
て説明する。図５は本実施例の半導体発光装置の製造方
法を示す断面図である。まず、図５(a) に示すように、
ｎ型ＧａＡｓ基板１の表面上の全面に、ＭＯＣＶＤ法等
を用いてｎ型Ａｌ0.4 Ｇａ0.6 Ａｓ下クラッド層２，Ａ
ｌ0.1 Ｇａ0.9 Ａｓ活性層３，ｐ型Ａｌ0.4 Ｇａ0.6 Ａ
ｓ上クラッド層４，ｐ型ＧａＡｓキャップ層５を順に成
長温度７００℃程度でエピタキシャル成長させた後、ｐ
型ＧａＡｓキャップ層５表面にＣＶＤ法等を用いて厚さ
５０ｎｍ以下のＳｉＮ膜を成膜温度５００℃以上で成膜
し、この膜をストライプ状の領域にのみ残すように、こ
の領域以外の領域のＳｉＮ膜をエッチングして、除去す
る。次に、この残されたＳｉＮ膜５０をマスクとして、
上記ｐ型ＧａＡｓキャップ層５及びｐ型ＡｌＧａＡｓ上
クラッド層４の一部を酒石酸系のエッチング液等を用い
てエッチング除去して、図５(b)に示すような、ＳｉＮ
膜５０の下の光導波路となる部分を残す。さらに、図５
(c) に示すように、エッチングされた部分を埋め込むよ
うに、ＭＯＣＶＤ法を用いてｎ型ＧａＡｓ電流ブロック
層６をＳｉＮ膜５０をマスクとして選択成長させる。こ
の際の成長温度は６００〜７００℃である。次に、図５
(d) に示すように、フッ酸系のエッチング液等を用いて
ＳｉＮ膜５０を除去した後、全面にｐ型ＧａＡｓコンタ
クト層７を成長させ、さらに、ｎ型ＧａＡｓ基板１の裏
面にｎ型層側電極１０１、ｐ型ＧａＡｓコンタクト層７
の表面にｐ型層側電極１０２を形成する。本実施例５の
半導体発光装置の製造方法で上記実施例４と異なってい
るのは、電流ブロック層の選択成長マスクであるＳｉＮ
膜の成膜温度を５００℃以上としている点である。
【００３９】本実施例５においては、電流ブロック層の
選択成長マスクが、従来のＳｉＯ2及び実施例１〜３の
ＳｉＯＮと異なり、酸素を全く含有しないＳｉＮからな
るため、実施例４で述べたようにＳｉＮ膜除去後に上記
光導波路上に成長させるｐ型ＧａＡｓコンタクト層の成
長不良を抑制でき、これによる光出力の低下を防止する
ことができる。
選択成長マスクが、従来のＳｉＯ2及び実施例１〜３の
ＳｉＯＮと異なり、酸素を全く含有しないＳｉＮからな
るため、実施例４で述べたようにＳｉＮ膜除去後に上記
光導波路上に成長させるｐ型ＧａＡｓコンタクト層の成
長不良を抑制でき、これによる光出力の低下を防止する
ことができる。
【００４０】また、本実施例５においては、電流ブロッ
ク層の選択成長マスクであるＳｉＮ膜の膜厚が５０ｎｍ
以下と薄いだけでなく、その成膜温度が５００℃以上と
光導波路を構成する半導体層の原子の再配置が起きる温
度であるため、電流ブロック層選択成長時に室温から電
流ブロック層の成長温度６００〜７００℃まで昇温して
も、ｐ型ＧａＡｓキャップ層は、既にこのような高温で
選択成長マスクとの間で応力を生じないような上記の原
子の再配置がなされているため、この選択成長において
選択成長マスクとｐ型ＧａＡｓキャップ層との間に発生
するせん断応力等の応力が緩和される。このため、この
応力に起因する転位が光導波路を構成する半導体層に導
入されるのを防止することができる。従って、この転位
による活性層内のダークラインの発生が抑制され、これ
による光出力の低下を防止することができる。
ク層の選択成長マスクであるＳｉＮ膜の膜厚が５０ｎｍ
以下と薄いだけでなく、その成膜温度が５００℃以上と
光導波路を構成する半導体層の原子の再配置が起きる温
度であるため、電流ブロック層選択成長時に室温から電
流ブロック層の成長温度６００〜７００℃まで昇温して
も、ｐ型ＧａＡｓキャップ層は、既にこのような高温で
選択成長マスクとの間で応力を生じないような上記の原
子の再配置がなされているため、この選択成長において
選択成長マスクとｐ型ＧａＡｓキャップ層との間に発生
するせん断応力等の応力が緩和される。このため、この
応力に起因する転位が光導波路を構成する半導体層に導
入されるのを防止することができる。従って、この転位
による活性層内のダークラインの発生が抑制され、これ
による光出力の低下を防止することができる。
【００４１】実施例６．この発明の第６の実施例につい
て説明する。図６は本実施例の半導体発光装置の製造方
法を示す断面図である。まず、図６(a) に示すように、
ｎ型ＧａＡｓ基板１の表面上の全面に、ＭＯＣＶＤ法等
を用いてｎ型Ａｌ0.4 Ｇａ0.6 Ａｓ下クラッド層２，Ａ
ｌ0.1 Ｇａ0.9 Ａｓ活性層３，ｐ型Ａｌ0.4 Ｇａ0.6 Ａ
ｓ上クラッド層４，ｐ型ＧａＡｓキャップ層５を順に成
長温度７００℃程度でエピタキシャル成長させる。この
後、ｐ型ＧａＡｓキャップ層５表面にＣＶＤ法等を用い
て厚さ５０ｎｍ以下のＳｉＮ膜６０を成膜する。この
際、成膜温度は後述の電流ブロック層の成長温度±１０
０℃の範囲の温度とする。さらに、このＳｉＮ膜をスト
ライプ状の領域にのみ残すように、この領域以外の領域
のＳｉＮ膜をエッチングして、除去する。次に、この残
されたＳｉＮ膜６０をマスクとして、上記ｐ型ＧａＡｓ
キャップ層５及びｐ型ＡｌＧａＡｓ上クラッド層４の一
部を酒石酸系のエッチング液等を用いてエッチング除去
して、図６(b) に示すような、ＳｉＮ膜６０の下の光導
波路となる部分を残す。さらに、図６(c) に示すよう
に、エッチングされた部分を埋め込むように、ＭＯＣＶ
Ｄ法を用いてｎ型ＧａＡｓ電流ブロック層６をＳｉＮ膜
６０をマスクとして選択成長させる。この際の成長温度
は６００〜７００℃である。次に、フッ酸系のエッチン
グ液等を用いてＳｉＮ膜６０を除去した後、図６(d) に
示すように、全面にｐ型ＧａＡｓコンタクト層７を成長
させ、さらに、ｎ型ＧａＡｓ基板１の裏面にｎ型層側電
極１０１、ｐ型ＧａＡｓコンタクト層７の表面にｐ型層
側電極１０２を形成する。以上述べた本実施例６の半導
体発光装置の製造方法で上記実施例４と異なっているの
は、電流ブロック層の選択成長マスクであるＳｉＮ膜の
成膜温度を電流ブロック層の成長温度±１００℃の範囲
の温度としている点である。
て説明する。図６は本実施例の半導体発光装置の製造方
法を示す断面図である。まず、図６(a) に示すように、
ｎ型ＧａＡｓ基板１の表面上の全面に、ＭＯＣＶＤ法等
を用いてｎ型Ａｌ0.4 Ｇａ0.6 Ａｓ下クラッド層２，Ａ
ｌ0.1 Ｇａ0.9 Ａｓ活性層３，ｐ型Ａｌ0.4 Ｇａ0.6 Ａ
ｓ上クラッド層４，ｐ型ＧａＡｓキャップ層５を順に成
長温度７００℃程度でエピタキシャル成長させる。この
後、ｐ型ＧａＡｓキャップ層５表面にＣＶＤ法等を用い
て厚さ５０ｎｍ以下のＳｉＮ膜６０を成膜する。この
際、成膜温度は後述の電流ブロック層の成長温度±１０
０℃の範囲の温度とする。さらに、このＳｉＮ膜をスト
ライプ状の領域にのみ残すように、この領域以外の領域
のＳｉＮ膜をエッチングして、除去する。次に、この残
されたＳｉＮ膜６０をマスクとして、上記ｐ型ＧａＡｓ
キャップ層５及びｐ型ＡｌＧａＡｓ上クラッド層４の一
部を酒石酸系のエッチング液等を用いてエッチング除去
して、図６(b) に示すような、ＳｉＮ膜６０の下の光導
波路となる部分を残す。さらに、図６(c) に示すよう
に、エッチングされた部分を埋め込むように、ＭＯＣＶ
Ｄ法を用いてｎ型ＧａＡｓ電流ブロック層６をＳｉＮ膜
６０をマスクとして選択成長させる。この際の成長温度
は６００〜７００℃である。次に、フッ酸系のエッチン
グ液等を用いてＳｉＮ膜６０を除去した後、図６(d) に
示すように、全面にｐ型ＧａＡｓコンタクト層７を成長
させ、さらに、ｎ型ＧａＡｓ基板１の裏面にｎ型層側電
極１０１、ｐ型ＧａＡｓコンタクト層７の表面にｐ型層
側電極１０２を形成する。以上述べた本実施例６の半導
体発光装置の製造方法で上記実施例４と異なっているの
は、電流ブロック層の選択成長マスクであるＳｉＮ膜の
成膜温度を電流ブロック層の成長温度±１００℃の範囲
の温度としている点である。
【００４２】本実施例６においては、電流ブロック層の
選択成長マスクが、従来のＳｉＯ2及び実施例１〜３の
ＳｉＯＮと異なり、酸素を全く含有しないＳｉＮからな
るため、実施例４で述べたようにＳｉＮ膜除去後にｐ型
ＧａＡｓキャップ層上に成長させるｐ型ＧａＡｓコンタ
クト層の成長不良を抑制でき、これによる光出力の低下
を防止することができる。
選択成長マスクが、従来のＳｉＯ2及び実施例１〜３の
ＳｉＯＮと異なり、酸素を全く含有しないＳｉＮからな
るため、実施例４で述べたようにＳｉＮ膜除去後にｐ型
ＧａＡｓキャップ層上に成長させるｐ型ＧａＡｓコンタ
クト層の成長不良を抑制でき、これによる光出力の低下
を防止することができる。
【００４３】また、本実施例６においては、電流ブロッ
ク層の選択成長マスクであるＳｉＮ膜の膜厚が５０ｎｍ
以下と薄いだけでなく、その成膜温度と電流ブロック層
の成長温度の差が１００℃以下であるため、ｐ型ＧａＡ
ｓキャップ層は選択成長マスク成膜時に電流ブロック層
選択成長時に近い熱履歴を受けることとなる。このた
め、電流ブロック層選択成長時に選択成長マスクとｐ型
ＧａＡｓキャップ層との間に発生するせん断応力等の応
力が緩和され、この応力に起因する転位が光導波路を構
成する半導体層に導入されるのを防止することができ
る。従って、この転位による活性層内のダークラインの
発生が抑制され、これによる光出力の低下を防止するこ
とができる。
ク層の選択成長マスクであるＳｉＮ膜の膜厚が５０ｎｍ
以下と薄いだけでなく、その成膜温度と電流ブロック層
の成長温度の差が１００℃以下であるため、ｐ型ＧａＡ
ｓキャップ層は選択成長マスク成膜時に電流ブロック層
選択成長時に近い熱履歴を受けることとなる。このた
め、電流ブロック層選択成長時に選択成長マスクとｐ型
ＧａＡｓキャップ層との間に発生するせん断応力等の応
力が緩和され、この応力に起因する転位が光導波路を構
成する半導体層に導入されるのを防止することができ
る。従って、この転位による活性層内のダークラインの
発生が抑制され、これによる光出力の低下を防止するこ
とができる。
【００４４】
【発明の効果】以上のようにこの発明（請求項１）に係
る半導体発光装置の製造方法によれば、半導体層表面の
ストライプ状の領域に厚さ５０ｎｍ以下のＳｉＯＮ膜を
その成膜温度を第１の温度として形成する工程と、上記
ＳｉＯＮ膜をマスクとして上記半導体層を所定の深さま
でエッチングして、上記ＳｉＯＮ膜の下に残された上記
半導体層からなる光導波路を形成する工程と、上記エッ
チングにより除去された上記半導体層の部分に、上記Ｓ
ｉＯＮ膜をマスクとして、電流ブロック層となる第２の
半導体層を成長温度を第２の温度として選択成長させる
工程とを含み、電流ブロック層の選択成長マスクが従来
のＳｉＯ2 より酸素の含有比率の低いＳｉＯＮからなる
ものであるため、このＳｉＯＮ膜表面における電流ブロ
ック層材料の付着を抑制することができる。このため、
ＳｉＯＮ膜除去後に上記光導波路上に成長させるコンタ
クト層の成長不良、または導波路上に直接形成される電
極と導波路との接触不良を抑制でき、これによる光出力
の低下を防止することができる。また、電流ブロック層
の選択成長マスクであるＳｉＯＮ膜の膜厚が５０ｎｍ以
下と薄いため、電流ブロック層選択成長時の熱履歴によ
って選択成長マスクと光導波路の上部を構成する半導体
層との間に発生するせん断応力等の応力が緩和され、こ
の応力に起因する転位による活性層内のダークラインの
発生が抑制され、これによる光出力の低下を防止するこ
とができる。
る半導体発光装置の製造方法によれば、半導体層表面の
ストライプ状の領域に厚さ５０ｎｍ以下のＳｉＯＮ膜を
その成膜温度を第１の温度として形成する工程と、上記
ＳｉＯＮ膜をマスクとして上記半導体層を所定の深さま
でエッチングして、上記ＳｉＯＮ膜の下に残された上記
半導体層からなる光導波路を形成する工程と、上記エッ
チングにより除去された上記半導体層の部分に、上記Ｓ
ｉＯＮ膜をマスクとして、電流ブロック層となる第２の
半導体層を成長温度を第２の温度として選択成長させる
工程とを含み、電流ブロック層の選択成長マスクが従来
のＳｉＯ2 より酸素の含有比率の低いＳｉＯＮからなる
ものであるため、このＳｉＯＮ膜表面における電流ブロ
ック層材料の付着を抑制することができる。このため、
ＳｉＯＮ膜除去後に上記光導波路上に成長させるコンタ
クト層の成長不良、または導波路上に直接形成される電
極と導波路との接触不良を抑制でき、これによる光出力
の低下を防止することができる。また、電流ブロック層
の選択成長マスクであるＳｉＯＮ膜の膜厚が５０ｎｍ以
下と薄いため、電流ブロック層選択成長時の熱履歴によ
って選択成長マスクと光導波路の上部を構成する半導体
層との間に発生するせん断応力等の応力が緩和され、こ
の応力に起因する転位による活性層内のダークラインの
発生が抑制され、これによる光出力の低下を防止するこ
とができる。
【００４５】また、この発明（請求項２）に係る半導体
発光装置の製造方法によれば、上記の半導体発光装置の
製造方法（請求項１）において、上記電流ブロック層を
選択成長させる工程の後、上記ＳｉＯＮ膜をエッチング
除去し、さらに上記光導波路上及び上記電流ブロック層
上の全面にコンタクト層を成長させる工程を含み、電流
ブロック層の選択成長マスクが従来のＳｉＯ2 より酸素
の含有比率の低いＳｉＯＮからなるものであるため、上
記のようにＳｉＯＮ膜除去後に上記光導波路上に成長さ
せるコンタクト層の成長不良を抑制でき、これによる光
出力の低下を防止することができる。また、上記のよう
に電流ブロック層の選択成長マスクであるＳｉＯＮ膜の
膜厚が５０ｎｍ以下と薄いため、電流ブロック層選択成
長時の熱履歴によって選択成長マスクと光導波路の上部
を構成する半導体層との間に発生するせん断応力等の応
力が緩和され、この応力に起因する転位による活性層内
のダークラインの発生が抑制され、これによる光出力の
低下を防止することができる。
発光装置の製造方法によれば、上記の半導体発光装置の
製造方法（請求項１）において、上記電流ブロック層を
選択成長させる工程の後、上記ＳｉＯＮ膜をエッチング
除去し、さらに上記光導波路上及び上記電流ブロック層
上の全面にコンタクト層を成長させる工程を含み、電流
ブロック層の選択成長マスクが従来のＳｉＯ2 より酸素
の含有比率の低いＳｉＯＮからなるものであるため、上
記のようにＳｉＯＮ膜除去後に上記光導波路上に成長さ
せるコンタクト層の成長不良を抑制でき、これによる光
出力の低下を防止することができる。また、上記のよう
に電流ブロック層の選択成長マスクであるＳｉＯＮ膜の
膜厚が５０ｎｍ以下と薄いため、電流ブロック層選択成
長時の熱履歴によって選択成長マスクと光導波路の上部
を構成する半導体層との間に発生するせん断応力等の応
力が緩和され、この応力に起因する転位による活性層内
のダークラインの発生が抑制され、これによる光出力の
低下を防止することができる。
【００４６】また、この発明（請求項３）に係る半導体
発光装置の製造方法によれば、上記の半導体発光装置の
製造方法（請求項１または２）において、上記電流ブロ
ック層が、ＧａＡｓからなるものであり、かつ上記のよ
うに電流ブロック層の選択成長マスクが従来のＳｉＯ2
より酸素の含有比率の低いＳｉＯＮからなるものである
ため、このＳｉＯＮ膜表面における電流ブロック層材料
であるＧａＡｓの付着を抑制することができる。このた
め、上記のようにＳｉＯＮ膜除去後に上記光導波路上に
成長させるコンタクト層の成長不良、または導波路上に
直接形成される電極と導波路との接触不良を抑制でき、
これによる光出力の低下を防止することができる。ま
た、上記のように電流ブロック層の選択成長マスクであ
るＳｉＯＮ膜の膜厚が５０ｎｍ以下と薄いため、電流ブ
ロック層選択成長時の熱履歴によって選択成長マスクと
光導波路の上部を構成する半導体層との間に発生するせ
ん断応力等の応力が緩和され、この応力に起因する転位
による活性層内のダークラインの発生が抑制され、これ
による光出力の低下を防止することができる。
発光装置の製造方法によれば、上記の半導体発光装置の
製造方法（請求項１または２）において、上記電流ブロ
ック層が、ＧａＡｓからなるものであり、かつ上記のよ
うに電流ブロック層の選択成長マスクが従来のＳｉＯ2
より酸素の含有比率の低いＳｉＯＮからなるものである
ため、このＳｉＯＮ膜表面における電流ブロック層材料
であるＧａＡｓの付着を抑制することができる。このた
め、上記のようにＳｉＯＮ膜除去後に上記光導波路上に
成長させるコンタクト層の成長不良、または導波路上に
直接形成される電極と導波路との接触不良を抑制でき、
これによる光出力の低下を防止することができる。ま
た、上記のように電流ブロック層の選択成長マスクであ
るＳｉＯＮ膜の膜厚が５０ｎｍ以下と薄いため、電流ブ
ロック層選択成長時の熱履歴によって選択成長マスクと
光導波路の上部を構成する半導体層との間に発生するせ
ん断応力等の応力が緩和され、この応力に起因する転位
による活性層内のダークラインの発生が抑制され、これ
による光出力の低下を防止することができる。
【００４７】また、この発明（請求項４）に係る半導体
発光装置の製造方法によれば、上記の半導体発光装置の
製造方法（請求項１ないし３のいずれか）において、上
記第１の温度が、５００℃以上であり、かつ上記のよう
に電流ブロック層の選択成長マスクがＳｉＯ2 より酸素
の含有比率の低いＳｉＯＮからなるものであるため、上
記のようにＳｉＯＮ膜除去後に上記光導波路上に成長さ
せるコンタクト層の成長不良、または導波路上に直接形
成される電極と導波路との接触不良を抑制でき、これに
よる光出力の低下を防止することができる。また、電流
ブロック層の選択成長マスクであるＳｉＯＮ膜の膜厚が
５０ｎｍ以下と薄いだけでなく、その成膜温度すなわち
上記第１の温度が５００℃以上と光導波路を構成する半
導体層の原子の再配置が起きる温度であるため、電流ブ
ロック層選択成長時に選択成長マスクと光導波路の上部
を構成する半導体層との間に発生するせん断応力等の応
力が緩和される。このため、この応力に起因する転位に
よる活性層内のダークラインの発生が抑制され、これに
よる光出力の低下を防止することができる。
発光装置の製造方法によれば、上記の半導体発光装置の
製造方法（請求項１ないし３のいずれか）において、上
記第１の温度が、５００℃以上であり、かつ上記のよう
に電流ブロック層の選択成長マスクがＳｉＯ2 より酸素
の含有比率の低いＳｉＯＮからなるものであるため、上
記のようにＳｉＯＮ膜除去後に上記光導波路上に成長さ
せるコンタクト層の成長不良、または導波路上に直接形
成される電極と導波路との接触不良を抑制でき、これに
よる光出力の低下を防止することができる。また、電流
ブロック層の選択成長マスクであるＳｉＯＮ膜の膜厚が
５０ｎｍ以下と薄いだけでなく、その成膜温度すなわち
上記第１の温度が５００℃以上と光導波路を構成する半
導体層の原子の再配置が起きる温度であるため、電流ブ
ロック層選択成長時に選択成長マスクと光導波路の上部
を構成する半導体層との間に発生するせん断応力等の応
力が緩和される。このため、この応力に起因する転位に
よる活性層内のダークラインの発生が抑制され、これに
よる光出力の低下を防止することができる。
【００４８】また、この発明（請求項５）に係る半導体
発光装置の製造方法によれば、上記の半導体発光装置の
製造方法（請求項１ないし３のいずれか）において、上
記第１の温度と上記第２の温度との温度差の絶対値が１
００℃以下であり、かつ上記のように電流ブロック層の
選択成長マスクがＳｉＯ2 より酸素の含有比率の低いＳ
ｉＯＮからなるものであるため、上記のようにＳｉＯＮ
膜除去後に上記光導波路上に成長させるコンタクト層の
成長不良、または導波路上に直接形成される電極と導波
路との接触不良を抑制でき、これによる光出力の低下を
防止することができる。また、電流ブロック層の選択成
長マスクであるＳｉＯＮ膜の膜厚が５０ｎｍ以下と薄い
だけでなく、その成膜温度すなわち上記第１の温度と、
電流ブロック層の成長温度すなわち上記第２の温度が同
程度であるため、電流ブロック層選択成長時に選択成長
マスクと光導波路の上部を構成する半導体層との間に発
生するせん断応力等の応力が緩和されて、この応力に起
因する転位による活性層内のダークラインの発生が抑制
され、これによる光出力の低下を防止することができ
る。
発光装置の製造方法によれば、上記の半導体発光装置の
製造方法（請求項１ないし３のいずれか）において、上
記第１の温度と上記第２の温度との温度差の絶対値が１
００℃以下であり、かつ上記のように電流ブロック層の
選択成長マスクがＳｉＯ2 より酸素の含有比率の低いＳ
ｉＯＮからなるものであるため、上記のようにＳｉＯＮ
膜除去後に上記光導波路上に成長させるコンタクト層の
成長不良、または導波路上に直接形成される電極と導波
路との接触不良を抑制でき、これによる光出力の低下を
防止することができる。また、電流ブロック層の選択成
長マスクであるＳｉＯＮ膜の膜厚が５０ｎｍ以下と薄い
だけでなく、その成膜温度すなわち上記第１の温度と、
電流ブロック層の成長温度すなわち上記第２の温度が同
程度であるため、電流ブロック層選択成長時に選択成長
マスクと光導波路の上部を構成する半導体層との間に発
生するせん断応力等の応力が緩和されて、この応力に起
因する転位による活性層内のダークラインの発生が抑制
され、これによる光出力の低下を防止することができ
る。
【００４９】また、この発明（請求項６）に係る半導体
発光装置の製造方法によれば、半導体層表面のストライ
プ状の領域に厚さ５０ｎｍ以下のＳｉＮ膜をその成膜温
度を第１の温度として形成する工程と、上記ＳｉＮ膜を
マスクとして上記半導体層を所定の深さまでエッチング
して、上記ＳｉＮ膜の下に残された上記半導体層からな
る光導波路を形成する工程と、上記エッチングにより除
去された上記半導体層の部分に、上記ＳｉＮ膜をマスク
として、電流ブロック層となる第２の半導体層を成長温
度を第２の温度として選択成長させる工程とを含み、電
流ブロック層の選択成長マスクがＳｉＯ2 及びＳｉＯＮ
と異なり、酸素を含有しないＳｉＮからなるものである
ため、従来の製造方法及び上記の製造方法（請求項１〜
５）を用いた場合より、このＳｉＮ膜表面における電流
ブロック層材料の付着を抑制することができる。このた
め、ＳｉＮ膜除去後に上記光導波路上に成長させるコン
タクト層の成長不良、または導波路上に直接形成される
電極と導波路との接触不良を抑制でき、これによる光出
力の低下を防止することができる。また、電流ブロック
層の選択成長マスクであるＳｉＮ膜の膜厚が５０ｎｍ以
下と薄いため、電流ブロック層選択成長時の熱履歴によ
って選択成長マスクと光導波路の上部を構成する半導体
層との間に発生するせん断応力等の応力が緩和され、こ
の応力に起因する転位による活性層内のダークラインの
発生が抑制され、これによる光出力の低下を防止するこ
とができる。
発光装置の製造方法によれば、半導体層表面のストライ
プ状の領域に厚さ５０ｎｍ以下のＳｉＮ膜をその成膜温
度を第１の温度として形成する工程と、上記ＳｉＮ膜を
マスクとして上記半導体層を所定の深さまでエッチング
して、上記ＳｉＮ膜の下に残された上記半導体層からな
る光導波路を形成する工程と、上記エッチングにより除
去された上記半導体層の部分に、上記ＳｉＮ膜をマスク
として、電流ブロック層となる第２の半導体層を成長温
度を第２の温度として選択成長させる工程とを含み、電
流ブロック層の選択成長マスクがＳｉＯ2 及びＳｉＯＮ
と異なり、酸素を含有しないＳｉＮからなるものである
ため、従来の製造方法及び上記の製造方法（請求項１〜
５）を用いた場合より、このＳｉＮ膜表面における電流
ブロック層材料の付着を抑制することができる。このた
め、ＳｉＮ膜除去後に上記光導波路上に成長させるコン
タクト層の成長不良、または導波路上に直接形成される
電極と導波路との接触不良を抑制でき、これによる光出
力の低下を防止することができる。また、電流ブロック
層の選択成長マスクであるＳｉＮ膜の膜厚が５０ｎｍ以
下と薄いため、電流ブロック層選択成長時の熱履歴によ
って選択成長マスクと光導波路の上部を構成する半導体
層との間に発生するせん断応力等の応力が緩和され、こ
の応力に起因する転位による活性層内のダークラインの
発生が抑制され、これによる光出力の低下を防止するこ
とができる。
【００５０】また、この発明（請求項７）に係る半導体
発光装置の製造方法によれば、上記の半導体発光装置の
製造方法（請求項６）において、上記電流ブロック層を
選択成長させる工程の後、上記ＳｉＮ膜をエッチング除
去し、さらに上記光導波路上及び上記電流ブロック層上
の全面にコンタクト層を成長させる工程を含み、かつ上
記のように電流ブロック層の選択成長マスクがＳｉＯ2
及びＳｉＯＮと異なり、酸素を含まないＳｉＮからなる
ものであるため、上記のようにＳｉＮ膜除去後に上記光
導波路上に成長させるコンタクト層の成長不良を抑制で
き、これによる光出力の低下を防止することができる。
また、上記のように電流ブロック層の選択成長マスクで
あるＳｉＮ膜の膜厚が５０ｎｍ以下と薄いため、電流ブ
ロック層選択成長時の熱履歴によって選択成長マスクと
光導波路の上部を構成する半導体層との間に発生するせ
ん断応力等の応力が緩和され、この応力に起因する転位
による活性層内のダークラインの発生が抑制され、これ
による光出力の低下を防止することができる。
発光装置の製造方法によれば、上記の半導体発光装置の
製造方法（請求項６）において、上記電流ブロック層を
選択成長させる工程の後、上記ＳｉＮ膜をエッチング除
去し、さらに上記光導波路上及び上記電流ブロック層上
の全面にコンタクト層を成長させる工程を含み、かつ上
記のように電流ブロック層の選択成長マスクがＳｉＯ2
及びＳｉＯＮと異なり、酸素を含まないＳｉＮからなる
ものであるため、上記のようにＳｉＮ膜除去後に上記光
導波路上に成長させるコンタクト層の成長不良を抑制で
き、これによる光出力の低下を防止することができる。
また、上記のように電流ブロック層の選択成長マスクで
あるＳｉＮ膜の膜厚が５０ｎｍ以下と薄いため、電流ブ
ロック層選択成長時の熱履歴によって選択成長マスクと
光導波路の上部を構成する半導体層との間に発生するせ
ん断応力等の応力が緩和され、この応力に起因する転位
による活性層内のダークラインの発生が抑制され、これ
による光出力の低下を防止することができる。
【００５１】また、この発明（請求項８）に係る半導体
発光装置の製造方法によれば、上記の半導体発光装置の
製造方法（請求項６または７）において、上記電流ブロ
ック層が、ＧａＡｓからなるものであり、かつ上記のよ
うに電流ブロック層の選択成長マスクがＳｉＯ2 及びＳ
ｉＯＮと異なり、酸素を含まないＳｉＮからなるもので
あるため、このＳｉＮ膜表面における電流ブロック層材
料であるＧａＡｓの付着を抑制することができる。この
ため、ＳｉＮ膜除去後に上記光導波路上に成長させるコ
ンタクト層の成長不良、または導波路上に直接形成され
る電極と導波路との接触不良を抑制でき、これによる光
出力の低下を防止することができる。また、上記のよう
に電流ブロック層の選択成長マスクであるＳｉＮ膜の膜
厚が５０ｎｍ以下と薄いため、電流ブロック層選択成長
時の熱履歴によって選択成長マスクと光導波路の上部を
構成する半導体層との間に発生するせん断応力等の応力
が緩和され、この応力に起因する転位による活性層内の
ダークラインの発生が抑制され、これによる光出力の低
下を防止することができる。
発光装置の製造方法によれば、上記の半導体発光装置の
製造方法（請求項６または７）において、上記電流ブロ
ック層が、ＧａＡｓからなるものであり、かつ上記のよ
うに電流ブロック層の選択成長マスクがＳｉＯ2 及びＳ
ｉＯＮと異なり、酸素を含まないＳｉＮからなるもので
あるため、このＳｉＮ膜表面における電流ブロック層材
料であるＧａＡｓの付着を抑制することができる。この
ため、ＳｉＮ膜除去後に上記光導波路上に成長させるコ
ンタクト層の成長不良、または導波路上に直接形成され
る電極と導波路との接触不良を抑制でき、これによる光
出力の低下を防止することができる。また、上記のよう
に電流ブロック層の選択成長マスクであるＳｉＮ膜の膜
厚が５０ｎｍ以下と薄いため、電流ブロック層選択成長
時の熱履歴によって選択成長マスクと光導波路の上部を
構成する半導体層との間に発生するせん断応力等の応力
が緩和され、この応力に起因する転位による活性層内の
ダークラインの発生が抑制され、これによる光出力の低
下を防止することができる。
【００５２】この発明（請求項９）に係る半導体発光装
置の製造方法によれば、上記の半導体発光装置の製造方
法（請求項６ないし８のいずれか）において、上記第１
の温度が、５００℃以上であり、かつ上記のように電流
ブロック層の選択成長マスクがＳｉＯ2 及びＳｉＯＮと
異なり、酸素を含有しないＳｉＮからなるものであるた
め、上記のようにＳｉＮ膜除去後に上記光導波路上に成
長させるコンタクト層の成長不良、または導波路上に直
接形成される電極と導波路との接触不良を抑制でき、こ
れによる光出力の低下を防止することができる。また、
電流ブロック層の選択成長マスクであるＳｉＮ膜の膜厚
が５０ｎｍ以下と薄いだけでなく、その成膜温度すなわ
ち上記第１の温度が５００℃以上と光導波路を構成する
半導体層の原子の再配置が起きる温度であるため、電流
ブロック層の選択成長において選択成長マスクと光導波
路の上部を構成する半導体層との間に発生するせん断応
力等の応力が緩和される。このため、この応力に起因す
る転位による活性層内のダークラインの発生が抑制さ
れ、これによる光出力の低下を防止することができる。
置の製造方法によれば、上記の半導体発光装置の製造方
法（請求項６ないし８のいずれか）において、上記第１
の温度が、５００℃以上であり、かつ上記のように電流
ブロック層の選択成長マスクがＳｉＯ2 及びＳｉＯＮと
異なり、酸素を含有しないＳｉＮからなるものであるた
め、上記のようにＳｉＮ膜除去後に上記光導波路上に成
長させるコンタクト層の成長不良、または導波路上に直
接形成される電極と導波路との接触不良を抑制でき、こ
れによる光出力の低下を防止することができる。また、
電流ブロック層の選択成長マスクであるＳｉＮ膜の膜厚
が５０ｎｍ以下と薄いだけでなく、その成膜温度すなわ
ち上記第１の温度が５００℃以上と光導波路を構成する
半導体層の原子の再配置が起きる温度であるため、電流
ブロック層の選択成長において選択成長マスクと光導波
路の上部を構成する半導体層との間に発生するせん断応
力等の応力が緩和される。このため、この応力に起因す
る転位による活性層内のダークラインの発生が抑制さ
れ、これによる光出力の低下を防止することができる。
【００５３】また、この発明（請求項１０）に係る半導
体発光装置の製造方法によれば、上記の半導体発光装置
の製造方法（請求項６ないし８のいずれか）において、
上記第１の温度と上記第２の温度との温度差の絶対値が
１００℃以下であり、かつ上記のように電流ブロック層
の選択成長マスクがＳｉＯ2 及びＳｉＯＮと異なり、酸
素を含有しないＳｉＮからなるものであるため、上記の
ようにＳｉＮ膜除去後に上記光導波路上に成長させるコ
ンタクト層の成長不良、または導波路上に直接形成され
る電極と導波路との接触不良を抑制でき、これによる光
出力の低下を防止することができる。また、電流ブロッ
ク層の選択成長マスクであるＳｉＮ膜の膜厚が５０ｎｍ
以下と薄いだけでなく、その成膜温度すなわち上記第１
の温度と、電流ブロック層の成長温度すなわち上記第２
の温度が同程度であるため、電流ブロック層選択成長時
に選択成長マスクと光導波路の上部を構成する半導体層
との間に発生するせん断応力等の応力が緩和されて、こ
の応力に起因する転位による活性層内のダークラインの
発生が抑制され、これによる光出力の低下を防止するこ
とができる。
体発光装置の製造方法によれば、上記の半導体発光装置
の製造方法（請求項６ないし８のいずれか）において、
上記第１の温度と上記第２の温度との温度差の絶対値が
１００℃以下であり、かつ上記のように電流ブロック層
の選択成長マスクがＳｉＯ2 及びＳｉＯＮと異なり、酸
素を含有しないＳｉＮからなるものであるため、上記の
ようにＳｉＮ膜除去後に上記光導波路上に成長させるコ
ンタクト層の成長不良、または導波路上に直接形成され
る電極と導波路との接触不良を抑制でき、これによる光
出力の低下を防止することができる。また、電流ブロッ
ク層の選択成長マスクであるＳｉＮ膜の膜厚が５０ｎｍ
以下と薄いだけでなく、その成膜温度すなわち上記第１
の温度と、電流ブロック層の成長温度すなわち上記第２
の温度が同程度であるため、電流ブロック層選択成長時
に選択成長マスクと光導波路の上部を構成する半導体層
との間に発生するせん断応力等の応力が緩和されて、こ
の応力に起因する転位による活性層内のダークラインの
発生が抑制され、これによる光出力の低下を防止するこ
とができる。
【図１】 この発明の第の実施例１による半導体発光装
置の製造方法を示す断面図である。
置の製造方法を示す断面図である。
【図２】 この発明の第の実施例２による半導体発光装
置の製造方法を示す断面図である。
置の製造方法を示す断面図である。
【図３】 この発明の第の実施例３による半導体発光装
置の製造方法を示す断面図である。
置の製造方法を示す断面図である。
【図４】 この発明の第の実施例４による半導体発光装
置の製造方法を示す断面図である。
置の製造方法を示す断面図である。
【図５】 この発明の第の実施例５による半導体発光装
置の製造方法を示す断面図である。
置の製造方法を示す断面図である。
【図６】 この発明の第の実施例６による半導体発光装
置の製造方法を示す断面図である。
置の製造方法を示す断面図である。
【図７】 従来の半導体発光装置の製造方法を示す断面
図である。
図である。
１ ｎ型ＧａＡｓ基板，２ ｎ型Ａｌ0.4 Ｇａ0.6 Ａｓ
下クラッド層，３ Ａｌ0.1 Ｇａ0.9 Ａｓ活性層，４
ｐ型Ａｌ0.4 Ｇａ0.6 Ａｓ上クラッド層，５ｐ型ＧａＡ
ｓキャップ層，６ ｎ型ＧａＡｓ電流ブロック層，７
ｐ型ＧａＡｓコンタクト層，１０ ＳｉＯＮ膜，２０
温度５００℃以上で成膜したＳｉＯＮ膜，３０ 電流ブ
ロック層選択成長温度±１００℃の範囲の温度で成膜し
たＳｉＯＮ膜，４０ ＳｉＮ膜，５０ 温度５００℃以
上で成膜したＳｉＮ膜，６０電流ブロック層選択成長温
度±１００℃の範囲の温度で成膜したＳｉＮ膜，７０Ｓ
ｉＯ2 膜，１０１ ｎ型層側電極，１０２ ｐ型層側電
極。
下クラッド層，３ Ａｌ0.1 Ｇａ0.9 Ａｓ活性層，４
ｐ型Ａｌ0.4 Ｇａ0.6 Ａｓ上クラッド層，５ｐ型ＧａＡ
ｓキャップ層，６ ｎ型ＧａＡｓ電流ブロック層，７
ｐ型ＧａＡｓコンタクト層，１０ ＳｉＯＮ膜，２０
温度５００℃以上で成膜したＳｉＯＮ膜，３０ 電流ブ
ロック層選択成長温度±１００℃の範囲の温度で成膜し
たＳｉＯＮ膜，４０ ＳｉＮ膜，５０ 温度５００℃以
上で成膜したＳｉＮ膜，６０電流ブロック層選択成長温
度±１００℃の範囲の温度で成膜したＳｉＮ膜，７０Ｓ
ｉＯ2 膜，１０１ ｎ型層側電極，１０２ ｐ型層側電
極。
Claims (10)
- 【請求項１】 半導体層表面のストライプ状の領域に厚
さ５０ｎｍ以下のＳｉＯＮ膜をその成膜温度を第１の温
度として形成する工程と、 上記ＳｉＯＮ膜をマスクとして上記半導体層を所定の深
さまでエッチングして、上記ＳｉＯＮ膜の下に残された
上記半導体層からなる光導波路を形成する工程と、 上記エッチングにより除去された上記半導体層の部分
に、上記ＳｉＯＮ膜をマスクとして、電流ブロック層と
なる第２の半導体層を成長温度を第２の温度として選択
成長させる工程とを含むことを特徴とする半導体発光装
置の製造方法。 - 【請求項２】 請求項１に記載の半導体発光装置の製造
方法において、 上記電流ブロック層を選択成長させる工程の後、上記Ｓ
ｉＯＮ膜をエッチング除去し、さらに上記光導波路上及
び上記電流ブロック層上の全面にコンタクト層を成長さ
せる工程を含むことを特徴とする半導体発光装置の製造
方法。 - 【請求項３】 請求項１または２に記載の半導体発光装
置の製造方法において、 上記電流ブロック層は、ＧａＡｓからなることを特徴と
する半導体発光装置の製造方法。 - 【請求項４】 請求項１ないし３のいずれかに記載の半
導体発光装置の製造方法において、 上記第１の温度は、５００℃以上であることを特徴とす
る半導体発光装置の製造方法。 - 【請求項５】 請求項１ないし３のいずれかに記載の半
導体発光装置の製造方法において、 上記第１の温度と上記第２の温度との温度差の絶対値が
１００℃以下であることを特徴とする半導体発光装置の
製造方法。 - 【請求項６】 半導体層表面のストライプ状の領域に厚
さ５０ｎｍ以下のＳｉＮ膜をその成膜温度を第１の温度
として形成する工程と、 上記ＳｉＮ膜をマスクとして上記半導体層を所定の深さ
までエッチングして、上記ＳｉＮ膜の下に残された上記
半導体層からなる光導波路を形成する工程と、 上記エッチングにより除去された上記半導体層の部分
に、上記ＳｉＮ膜をマスクとして、電流ブロック層とな
る第２の半導体層を成長温度を第２の温度として選択成
長させる工程とを含むことを特徴とする半導体発光装置
の製造方法。 - 【請求項７】 請求項６に記載の半導体発光装置の製造
方法において、 上記電流ブロック層を選択成長させる工程の後、上記Ｓ
ｉＮ膜をエッチング除去し、さらに上記光導波路上及び
上記電流ブロック層上の全面にコンタクト層を成長させ
る工程を含むことを特徴とする半導体発光装置の製造方
法。 - 【請求項８】 請求項６または７に記載の半導体発光装
置の製造方法において、 上記電流ブロック層は、ＧａＡｓからなることを特徴と
する半導体発光装置の製造方法。 - 【請求項９】 請求項６ないし８のいずれかに記載の半
導体発光装置の製造方法において、 上記第１の温度は、５００℃以上であることを特徴とす
る半導体発光装置の製造方法。 - 【請求項１０】 請求項６ないし８のいずれかに記載の
半導体発光装置の製造方法において、 上記第１の温度と上記第２の温度との温度差の絶対値が
１００℃以下であることを特徴とする半導体発光装置の
製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2636995A JPH08222808A (ja) | 1995-02-15 | 1995-02-15 | 半導体発光装置の製造方法 |
| US08/584,199 US5866918A (en) | 1995-02-15 | 1996-01-11 | Semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2636995A JPH08222808A (ja) | 1995-02-15 | 1995-02-15 | 半導体発光装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08222808A true JPH08222808A (ja) | 1996-08-30 |
Family
ID=12191595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2636995A Pending JPH08222808A (ja) | 1995-02-15 | 1995-02-15 | 半導体発光装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5866918A (ja) |
| JP (1) | JPH08222808A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6891871B1 (en) | 1999-09-24 | 2005-05-10 | Sanyo Electric Co., Ltd. | Semiconductor light emitting device |
| KR100656688B1 (ko) * | 1998-09-14 | 2006-12-18 | 마쯔시다덴기산교 가부시키가이샤 | 반도체 장치, 반도체 기판 및 그 제조 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7065666B2 (en) * | 2003-11-13 | 2006-06-20 | Micron Technology, Inc. | Apparatus and method for generating a delayed clock signal |
| CN111418121B (zh) * | 2017-11-28 | 2023-05-30 | 光电子学解决方案公司 | 波长可调谐激光器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01211989A (ja) * | 1988-02-18 | 1989-08-25 | Seiko Epson Corp | 半導体レーザの製造方法 |
| JPH01232784A (ja) * | 1988-03-14 | 1989-09-18 | Hitachi Ltd | 半導体発光素子の製造方法 |
| JPH04186686A (ja) * | 1990-11-17 | 1992-07-03 | Seiko Epson Corp | 半導体レーザ |
| US5297158A (en) * | 1991-04-22 | 1994-03-22 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser device including a gallium-aluminum arsenic compound |
-
1995
- 1995-02-15 JP JP2636995A patent/JPH08222808A/ja active Pending
-
1996
- 1996-01-11 US US08/584,199 patent/US5866918A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100656688B1 (ko) * | 1998-09-14 | 2006-12-18 | 마쯔시다덴기산교 가부시키가이샤 | 반도체 장치, 반도체 기판 및 그 제조 방법 |
| US6891871B1 (en) | 1999-09-24 | 2005-05-10 | Sanyo Electric Co., Ltd. | Semiconductor light emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5866918A (en) | 1999-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002026456A (ja) | 半導体装置、半導体レーザ及びその製造方法並びにエッチング方法 | |
| US5737351A (en) | Semiconductor laser including ridge structure extending between window regions | |
| JPH0529713A (ja) | 半導体レーザ素子 | |
| JP3782230B2 (ja) | 半導体レーザ装置の製造方法及びｉｉｉ−ｖ族化合物半導体素子の製造方法 | |
| JP2008288284A (ja) | 半導体光素子及びその製造方法 | |
| JPH07249838A (ja) | 半導体レーザ及びその製造方法 | |
| JPH08222808A (ja) | 半導体発光装置の製造方法 | |
| KR20000035669A (ko) | 반도체 레이저, 반도체 장치 및 이들의 제조 방법 | |
| US4783425A (en) | Fabrication process of semiconductor lasers | |
| JPH10135567A (ja) | 半導体レーザ素子 | |
| KR970001896B1 (ko) | 반도체 레이저 다이오드의 구조 및 그 제조방법 | |
| JP2000252587A (ja) | 半導体レーザおよびその製造方法 | |
| JP2895915B2 (ja) | 半導体レーザの製造方法 | |
| JP2001230490A (ja) | 半導体レーザの製造方法 | |
| JP2672405B2 (ja) | スーパールミネッセントダイオードの作製方法 | |
| JPH09321388A (ja) | 構造基板の製造方法 | |
| JPH07176830A (ja) | 半導体発光素子の製造方法 | |
| JPS6344784A (ja) | 半導体発光装置 | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH11354880A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH05291683A (ja) | 半導体発光素子及びその製造方法 | |
| JPS63236391A (ja) | 半導体発光装置 | |
| JPH08340151A (ja) | 半導体レーザ素子の製造方法 | |
| JPH08307010A (ja) | 半導体レーザ | |
| JPS60260184A (ja) | 半導体発光装置及びその製造方法 |