JP2001230490A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JP2001230490A JP2001230490A JP2000041281A JP2000041281A JP2001230490A JP 2001230490 A JP2001230490 A JP 2001230490A JP 2000041281 A JP2000041281 A JP 2000041281A JP 2000041281 A JP2000041281 A JP 2000041281A JP 2001230490 A JP2001230490 A JP 2001230490A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- semiconductor laser
- dielectric film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】煩雑なプロセスを必要とせず容易に特性のよい
Ｚｎ拡散型ウィンドウ構造半導体レーザを高歩留まりで
製造する。 【解決手段】半導体基板上に活性層、コンタクト層を含
むダブルヘテロ構造を作製する工程と、コンタクト層の
光出射端面相当部のみを取り除く工程と、コンタクト層
上に、ストライプ状にパターニングしたＺｎＯ膜、誘電
体膜を形成する工程と、パターンニングされたＺｎＯ
膜、誘電体膜をマスクとしてリッジ導波路を形成する工
程と、パターンニングされたＺｎＯ膜、誘電体膜を選択
成長マスクとして電流ブロック層を選択成長すると同時
にＺｎを拡散させウィンドウ構造を作製する工程と、端
面ウィンドウ部上に誘電体膜をパターンニングして端面
電流非注入部を形成する工程とを含み、２回の結晶成長
工程でＺｎ拡散型ウィンドウ構造半導体レーザを作製す
る。
Ｚｎ拡散型ウィンドウ構造半導体レーザを高歩留まりで
製造する。 【解決手段】半導体基板上に活性層、コンタクト層を含
むダブルヘテロ構造を作製する工程と、コンタクト層の
光出射端面相当部のみを取り除く工程と、コンタクト層
上に、ストライプ状にパターニングしたＺｎＯ膜、誘電
体膜を形成する工程と、パターンニングされたＺｎＯ
膜、誘電体膜をマスクとしてリッジ導波路を形成する工
程と、パターンニングされたＺｎＯ膜、誘電体膜を選択
成長マスクとして電流ブロック層を選択成長すると同時
にＺｎを拡散させウィンドウ構造を作製する工程と、端
面ウィンドウ部上に誘電体膜をパターンニングして端面
電流非注入部を形成する工程とを含み、２回の結晶成長
工程でＺｎ拡散型ウィンドウ構造半導体レーザを作製す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザの製
造方法、特に、デジタルバーサタイルディスク（ＤＶ
Ｄ）・光磁気（ＭＯ）ディスク等の光ディスク用光源等
として用いられる可視光半導体レーザの製造方法に関す
る。
造方法、特に、デジタルバーサタイルディスク（ＤＶ
Ｄ）・光磁気（ＭＯ）ディスク等の光ディスク用光源等
として用いられる可視光半導体レーザの製造方法に関す
る。
【０００２】
【従来の技術】近年、ＡｌＧａＩｎＰ系可視光半導体レ
ーザを光源に用いた高密度光ディスク装置等が積極的に
開発されており、光源となるＡｌＧａＩｎＰ系可視光半
導体レーザの高出力化が強く望まれている。しかしなが
ら、ＡｌＧａＩｎＰ系材料は、熱抵抗が大きく、端面瞬
時破壊光密度（ＣＯＤ）が小さいという欠点がある。そ
こで端面近傍の活性層のバンドギャップを大きくしてＣ
ＯＤ密度を高めるウィンドウ構造半導体レーザがいくつ
か報告されている。たとえば、特開平３−２０８３８８
号記載のもの、Ａｒｉｍｏｔｏ等によるＩＥＥＥジャー
ナル・オブ・カンタム・エレクトロニクス誌、２９巻、
１８７４頁（１９９３年）記載のもの、Ｕｅｎｏ等によ
るジャパニーズ・ジャーナル・オブ・アプライド・フィ
ジックス誌、２９巻、Ｌ１６６６頁（１９９０年）記載
のもの等である。これらの例はすべて、端面近傍のウィ
ンドウ部となる部分にのみＺｎの不純物拡散を行い、自
然超格子を無秩序化もしくは多重量子井戸（ＭＱＷ）活
性層を混晶化することでバンドギャップを大きくし、ウ
ィンドウ構造を作製している。これらＺｎ拡散型ウィン
ドウ構造では、端面近傍のウィンドウ部となる部分にの
みのバンドギャップを大きくする必要があるためにＺｎ
の選択拡散を行う必要がある。そこでこれらの従来例で
はすべて、ダブルヘテロ構造の上に選択拡散マスクとし
て誘電体マスクを形成した上、拡散源としてＺｎＯ膜も
しくはＺｎＡｓ2を用いた熱処理を行うことでＺｎの選
択拡散を行っている。またこれら従来のＺｎ拡散型ウィ
ンドウ構造では、３回の結晶成長で作製している。
ーザを光源に用いた高密度光ディスク装置等が積極的に
開発されており、光源となるＡｌＧａＩｎＰ系可視光半
導体レーザの高出力化が強く望まれている。しかしなが
ら、ＡｌＧａＩｎＰ系材料は、熱抵抗が大きく、端面瞬
時破壊光密度（ＣＯＤ）が小さいという欠点がある。そ
こで端面近傍の活性層のバンドギャップを大きくしてＣ
ＯＤ密度を高めるウィンドウ構造半導体レーザがいくつ
か報告されている。たとえば、特開平３−２０８３８８
号記載のもの、Ａｒｉｍｏｔｏ等によるＩＥＥＥジャー
ナル・オブ・カンタム・エレクトロニクス誌、２９巻、
１８７４頁（１９９３年）記載のもの、Ｕｅｎｏ等によ
るジャパニーズ・ジャーナル・オブ・アプライド・フィ
ジックス誌、２９巻、Ｌ１６６６頁（１９９０年）記載
のもの等である。これらの例はすべて、端面近傍のウィ
ンドウ部となる部分にのみＺｎの不純物拡散を行い、自
然超格子を無秩序化もしくは多重量子井戸（ＭＱＷ）活
性層を混晶化することでバンドギャップを大きくし、ウ
ィンドウ構造を作製している。これらＺｎ拡散型ウィン
ドウ構造では、端面近傍のウィンドウ部となる部分にの
みのバンドギャップを大きくする必要があるためにＺｎ
の選択拡散を行う必要がある。そこでこれらの従来例で
はすべて、ダブルヘテロ構造の上に選択拡散マスクとし
て誘電体マスクを形成した上、拡散源としてＺｎＯ膜も
しくはＺｎＡｓ2を用いた熱処理を行うことでＺｎの選
択拡散を行っている。またこれら従来のＺｎ拡散型ウィ
ンドウ構造では、３回の結晶成長で作製している。
【０００３】図３に従来のＺｎ拡散型ウィンドウ構造Ａ
ｌＧａＩｎＰ系可視光半導体レーザの製造工程図を示
す。従来のウィンドウ構造ＡｌＧａＩｎＰ系可視光半導
体レーザは、まず、ｎ−ＧａＡｓ基板２００上にｎ−Ｇ
ａＡｓバッファ層１７０、ｎ−ＡｌＧａＩｎＰクラッド
層１３０、ＭＱＷ活性層１１０、ｐ−ＡｌＧａＩｎＰイ
ンナークラッド層１２０、ｐ−ＧａＩｎＰエッチングス
トッパ層１４０、ｐ−ＡｌＧａＩｎＰアウタークラッド
層１５０、ｐ−ＧａＩｎＰヘテロバッファ層１６０を順
次結晶成長してダブルへテロ構造を作製する。その後、
Ｚｎの選択拡散マスクとしてＳｉＮx膜２３０を共振器
端面に相当する部分を除去した形にパターンニングして
形成し、その上にＺｎＯ膜２５０、ＳｉＯ2膜２２０を
形成する。次に、６００℃で熱処理を行い、共振器端面
に相当する部分にのみＺｎを拡散させてＺｎ拡散領域２
４０を形成し、ウィンドウ構造を形成する（図３
（ａ））。そして、ＳｉＮx膜２３０、ＺｎＯ膜２５
０、ＳｉＯ2膜２２０を取り除いた後、ダブルヘテロ構
造上にストライプ状のＳｉＮx膜２３０を形成し、この
ＳｉＮx膜２３０をマスクとして、ｐ−ＧａＩｎＰエッ
チングストッパ層１４０までエッチングを行い、ｐ−Ａ
ｌＧａＩｎＰアウタークラッド層１５０にリッジ導波路
を形成する（図３（ｂ））。次に、共振器端面相当部の
ＳｉＮx膜２３０を取り除き（図３（ｃ））、リッジ導
波路脇その外側および共振器端面相当部上にｎ−ＧａＡ
ｓブロック層１８０を成長する（図３（ｄ））。最後
に、全面にｐ−ＧａＡｓコンタクト層１９０を成長した
後、基板裏面研磨、電極形成（ｐ電極２９０、ｎ電極３
００）、劈開、端面保護膜形成等、通常のレーザ製造プ
ロセスを経て図３（ｅ）に示すような、従来のウィンド
ウ構造ＡｌＧａＩｎＰ系可視光半導体レーザが作製でき
る。
ｌＧａＩｎＰ系可視光半導体レーザの製造工程図を示
す。従来のウィンドウ構造ＡｌＧａＩｎＰ系可視光半導
体レーザは、まず、ｎ−ＧａＡｓ基板２００上にｎ−Ｇ
ａＡｓバッファ層１７０、ｎ−ＡｌＧａＩｎＰクラッド
層１３０、ＭＱＷ活性層１１０、ｐ−ＡｌＧａＩｎＰイ
ンナークラッド層１２０、ｐ−ＧａＩｎＰエッチングス
トッパ層１４０、ｐ−ＡｌＧａＩｎＰアウタークラッド
層１５０、ｐ−ＧａＩｎＰヘテロバッファ層１６０を順
次結晶成長してダブルへテロ構造を作製する。その後、
Ｚｎの選択拡散マスクとしてＳｉＮx膜２３０を共振器
端面に相当する部分を除去した形にパターンニングして
形成し、その上にＺｎＯ膜２５０、ＳｉＯ2膜２２０を
形成する。次に、６００℃で熱処理を行い、共振器端面
に相当する部分にのみＺｎを拡散させてＺｎ拡散領域２
４０を形成し、ウィンドウ構造を形成する（図３
（ａ））。そして、ＳｉＮx膜２３０、ＺｎＯ膜２５
０、ＳｉＯ2膜２２０を取り除いた後、ダブルヘテロ構
造上にストライプ状のＳｉＮx膜２３０を形成し、この
ＳｉＮx膜２３０をマスクとして、ｐ−ＧａＩｎＰエッ
チングストッパ層１４０までエッチングを行い、ｐ−Ａ
ｌＧａＩｎＰアウタークラッド層１５０にリッジ導波路
を形成する（図３（ｂ））。次に、共振器端面相当部の
ＳｉＮx膜２３０を取り除き（図３（ｃ））、リッジ導
波路脇その外側および共振器端面相当部上にｎ−ＧａＡ
ｓブロック層１８０を成長する（図３（ｄ））。最後
に、全面にｐ−ＧａＡｓコンタクト層１９０を成長した
後、基板裏面研磨、電極形成（ｐ電極２９０、ｎ電極３
００）、劈開、端面保護膜形成等、通常のレーザ製造プ
ロセスを経て図３（ｅ）に示すような、従来のウィンド
ウ構造ＡｌＧａＩｎＰ系可視光半導体レーザが作製でき
る。
【０００４】
【発明が解決しようとする課題】しかしながら、これら
従来例では以下のように工程が煩雑になるという問題が
ある。すなわち、Ｚｎ拡散のための選択拡散マスク用と
してのＳｉＮx膜形成およびパターンニングプロセスと
選択成長用のＳｉＮx膜形成を行うことが必要となる。
またＺｎ拡散用の熱処理工程が必要となる。さらに、Ｚ
ｎ拡散用の熱処理後にＺｎ拡散用の熱処理と同程度の温
度で２回目、３回目の成長を行うという２度の熱履歴を
受けることでＺｎ拡散フロント位置やドーピングプロフ
ァイルが変化し、特性のよい素子が高歩留まりでとれな
いという問題がある。
従来例では以下のように工程が煩雑になるという問題が
ある。すなわち、Ｚｎ拡散のための選択拡散マスク用と
してのＳｉＮx膜形成およびパターンニングプロセスと
選択成長用のＳｉＮx膜形成を行うことが必要となる。
またＺｎ拡散用の熱処理工程が必要となる。さらに、Ｚ
ｎ拡散用の熱処理後にＺｎ拡散用の熱処理と同程度の温
度で２回目、３回目の成長を行うという２度の熱履歴を
受けることでＺｎ拡散フロント位置やドーピングプロフ
ァイルが変化し、特性のよい素子が高歩留まりでとれな
いという問題がある。
【０００５】本発明の目的は、煩雑なプロセスを必要と
せず容易に特性のよいＺｎ拡散型ウィンドウ構造ＡｌＧ
ａＩｎＰ系可視光半導体レーザ素子を高歩留まりで提供
することにある。
せず容易に特性のよいＺｎ拡散型ウィンドウ構造ＡｌＧ
ａＩｎＰ系可視光半導体レーザ素子を高歩留まりで提供
することにある。
【０００６】
【課題を解決するための手段】本発明は、第１導電型半
導体基板上に第１導電型のクラッド層、クラッド層より
もバンドギャップが小さい活性層、活性層よりもバンド
ギャップが大きい第２導電型のクラッド層、前記第２導
電型クラッド層よりもＺｎの拡散速度が遅い第２導電型
の半導体層を少なくとも含むダブルヘテロ構造を結晶成
長で作製する第１の結晶成長工程と、前記第２導電型半
導体層の光出射端面相当部のみを一部もしくは全部取り
除く工程と、前記ダブルヘテロ構造上全面にＺｎＯ膜、
誘電体膜を順次形成する工程と、前記ＺｎＯ膜と誘電体
膜をストライプ状にパターンニングする工程と、パター
ンニングされたＺｎＯ膜と誘電体膜をマスクとして前記
ダブルヘテロ構造をエッチングしてリッジ導波路を形成
する工程と、前記パターンニングされたＺｎＯ膜と誘電
体膜を選択成長マスクとして電流ブロック層を選択成長
すると同時にＺｎＯ膜のＺｎを拡散させウィンドウ構造
を作製する第２の結晶成長工程とを少なくとも含むこと
を特徴とする半導体レーザの製造方法である。さらに、
端面ウィンドウ部上に誘電体膜をパターンニング・形成
して端面電流非注入部を形成する工程を有し、２回の結
晶成長工程で作製する点も本発明の特徴である。
導体基板上に第１導電型のクラッド層、クラッド層より
もバンドギャップが小さい活性層、活性層よりもバンド
ギャップが大きい第２導電型のクラッド層、前記第２導
電型クラッド層よりもＺｎの拡散速度が遅い第２導電型
の半導体層を少なくとも含むダブルヘテロ構造を結晶成
長で作製する第１の結晶成長工程と、前記第２導電型半
導体層の光出射端面相当部のみを一部もしくは全部取り
除く工程と、前記ダブルヘテロ構造上全面にＺｎＯ膜、
誘電体膜を順次形成する工程と、前記ＺｎＯ膜と誘電体
膜をストライプ状にパターンニングする工程と、パター
ンニングされたＺｎＯ膜と誘電体膜をマスクとして前記
ダブルヘテロ構造をエッチングしてリッジ導波路を形成
する工程と、前記パターンニングされたＺｎＯ膜と誘電
体膜を選択成長マスクとして電流ブロック層を選択成長
すると同時にＺｎＯ膜のＺｎを拡散させウィンドウ構造
を作製する第２の結晶成長工程とを少なくとも含むこと
を特徴とする半導体レーザの製造方法である。さらに、
端面ウィンドウ部上に誘電体膜をパターンニング・形成
して端面電流非注入部を形成する工程を有し、２回の結
晶成長工程で作製する点も本発明の特徴である。
【０００７】本発明の、さらなる製造方法は、第１導電
型半導体基板上に第１導電型のクラッド層、クラッド層
よりもバンドギャップが小さい活性層、活性層よりもバ
ンドギャップが大きい第２導電型のクラッド層、前記第
２導電型クラッド層よりもＺｎの拡散速度が遅い第２導
電型の半導体層を少なくとも含むダブルヘテロ構造を結
晶成長で作製する第１の結晶成長工程と、前記第２導電
型半導体層の光出射端面相当部のみを一部もしくは全部
取り除く工程と、前記ダブルヘテロ構造上全面にＺｎＯ
膜、誘電体膜を順次形成する工程と、前記ＺｎＯ膜と誘
電体膜をストライプ状にパターンニングする工程と、パ
ターンニングされたＺｎＯ膜と誘電体膜をマスクとして
前記ダブルヘテロ構造をエッチングしてリッジ導波路を
形成する工程と、前記パターンニングされたＺｎＯ膜と
誘電体膜を選択成長マスクとして電流ブロック層を選択
成長すると同時にＺｎＯ膜のＺｎを拡散させウィンドウ
構造を作製する第２の結晶成長工程と、リッジ導波路を
構成する前記第２導電型クラッド層の光出射端面部の表
面を露出する工程と、前記ＺｎＯ膜と誘電体膜を除去し
た後、第２導電型コンタクト層を全面に結晶成長する第
３の結晶成長工程とを少なくとも含むことを特徴とする
半導体レーザの製造方法である。
型半導体基板上に第１導電型のクラッド層、クラッド層
よりもバンドギャップが小さい活性層、活性層よりもバ
ンドギャップが大きい第２導電型のクラッド層、前記第
２導電型クラッド層よりもＺｎの拡散速度が遅い第２導
電型の半導体層を少なくとも含むダブルヘテロ構造を結
晶成長で作製する第１の結晶成長工程と、前記第２導電
型半導体層の光出射端面相当部のみを一部もしくは全部
取り除く工程と、前記ダブルヘテロ構造上全面にＺｎＯ
膜、誘電体膜を順次形成する工程と、前記ＺｎＯ膜と誘
電体膜をストライプ状にパターンニングする工程と、パ
ターンニングされたＺｎＯ膜と誘電体膜をマスクとして
前記ダブルヘテロ構造をエッチングしてリッジ導波路を
形成する工程と、前記パターンニングされたＺｎＯ膜と
誘電体膜を選択成長マスクとして電流ブロック層を選択
成長すると同時にＺｎＯ膜のＺｎを拡散させウィンドウ
構造を作製する第２の結晶成長工程と、リッジ導波路を
構成する前記第２導電型クラッド層の光出射端面部の表
面を露出する工程と、前記ＺｎＯ膜と誘電体膜を除去し
た後、第２導電型コンタクト層を全面に結晶成長する第
３の結晶成長工程とを少なくとも含むことを特徴とする
半導体レーザの製造方法である。
【０００８】上記の製造方法において、電流ブロック層
は、第１導電型半導体層、高抵抗半導体層、半絶縁性半
導体層、第１導電型半導体層と第２導電型半導体層の積
層構造から成るｐｎ接合を有する構造、の何れかの半導
体層で構成している。また、電流ブロック層の具体的な
半導体材料としては、ＧａＡｓ、ＡｌＧａＡｓ、ＡｌＡ
ｓ、ＡｌＩｎＰ、アンドープＡｌＩｎＰ、ＡｌＧａＩｎ
Ｐ、アンドープＡｌＧａＩｎＰ、ＧａＩｎＰ、の何れ
か、または、これら半導体の組み合わせを用いるのが好
ましい。さらに、クラッド層にＡｌＧａＩｎＰ、クラッ
ド層よりもＺｎの拡散速度が遅い半導体層、則ち、クラ
ッド層上部に形成されるコンタクト層又はキャップ層に
ＧａＡｓ、誘電体膜にＳｉＯ2又はＳｉＮx、半導体基板
にＧａＡｓ、活性層にＧａＩｎＰ、ＡｌＧａＩｎＰ、Ｇ
ａＩｎＡｓ、ＡｌＧａＩｎＡｓの何れかを用いるのが好
ましい。
は、第１導電型半導体層、高抵抗半導体層、半絶縁性半
導体層、第１導電型半導体層と第２導電型半導体層の積
層構造から成るｐｎ接合を有する構造、の何れかの半導
体層で構成している。また、電流ブロック層の具体的な
半導体材料としては、ＧａＡｓ、ＡｌＧａＡｓ、ＡｌＡ
ｓ、ＡｌＩｎＰ、アンドープＡｌＩｎＰ、ＡｌＧａＩｎ
Ｐ、アンドープＡｌＧａＩｎＰ、ＧａＩｎＰ、の何れ
か、または、これら半導体の組み合わせを用いるのが好
ましい。さらに、クラッド層にＡｌＧａＩｎＰ、クラッ
ド層よりもＺｎの拡散速度が遅い半導体層、則ち、クラ
ッド層上部に形成されるコンタクト層又はキャップ層に
ＧａＡｓ、誘電体膜にＳｉＯ2又はＳｉＮx、半導体基板
にＧａＡｓ、活性層にＧａＩｎＰ、ＡｌＧａＩｎＰ、Ｇ
ａＩｎＡｓ、ＡｌＧａＩｎＡｓの何れかを用いるのが好
ましい。
【０００９】（作用）本発明の第１の実施の形態のＺｎ
拡散型ウィンドウ構造ＡｌＧａＩｎＰ系可視光半導体レ
ーザの製造工程図を図１に、本発明の第２の実施の形態
のＺｎ拡散型ウィンドウ構造ＡｌＧａＩｎＰ系可視光半
導体レーザの製造工程図を図２に、従来のＺｎ拡散型ウ
ィンドウ構造ＡｌＧａＩｎＰ系可視光半導体レーザの製
造工程図を図３に示す。これらの図を用いて、本発明の
半導体レーザの製造方法の作用・効果を、Ｚｎ拡散ウィ
ンドウ構造ＡｌＧａＩｎＰ系可視光半導体レーザの製造
方法を例にして説明する。
拡散型ウィンドウ構造ＡｌＧａＩｎＰ系可視光半導体レ
ーザの製造工程図を図１に、本発明の第２の実施の形態
のＺｎ拡散型ウィンドウ構造ＡｌＧａＩｎＰ系可視光半
導体レーザの製造工程図を図２に、従来のＺｎ拡散型ウ
ィンドウ構造ＡｌＧａＩｎＰ系可視光半導体レーザの製
造工程図を図３に示す。これらの図を用いて、本発明の
半導体レーザの製造方法の作用・効果を、Ｚｎ拡散ウィ
ンドウ構造ＡｌＧａＩｎＰ系可視光半導体レーザの製造
方法を例にして説明する。
【００１０】本発明のＺｎ拡散型ウィンドウ構造ＡｌＧ
ａＩｎＰ系可視光半導体レーザの製造方法では、従来の
Ｚｎ拡散型ウィンドウ構造ＡｌＧａＩｎＰ系可視光半導
体レーザの製造方法で用いた、ＳｉＮx膜選択拡散マス
クの替わりに、Ｚｎ選択拡散マスクとして、ｐ−ＧａＩ
ｎＰヘテロバッファ層を介してｐ−ＡｌＧａＩｎＰクラ
ッド層上に形成したｐ−ＧａＡｓコンタクト層もしくは
ｐ−ＧａＡｓキャップ層を用いる。ＧａＡｓは、ＡｌＧ
ａＩｎＰに比べてＺｎ拡散速度が１０倍以上遅い。その
ためにｐ−ＧａＡｓコンタクト層（又はｐ−ＧａＡｓキ
ャップ層）の共振器端面相当部をエッチングしてその厚
さを制御することでＺｎの拡散深さを制御でき、層厚の
薄い共振器端面相当部のみＺｎをｎ−ＡｌＧａＩｎＰク
ラッド層まで拡散させることが可能となる。これによ
り、Ｚｎ選択拡散マスクとなるＳｉＮx膜形成およびパ
ターンニングプロセスを不要としている。また、本発明
のＺｎ拡散型ウィンドウ構造ＡｌＧａＩｎＰ系可視光半
導体レーザの製造方法では、拡散源となるＺｎＯ膜、Ｓ
ｉＯ2膜をＺｎ拡散に用いると同時に選択成長マスクと
して用いている。これは、Ｚｎ拡散のための熱処理と選
択成長を兼ねることで可能となっている。Ｚｎ拡散のた
めの熱処理温度と選択成長温度がどちらも約６００℃で
ある。そのため、Ｚｎ拡散フロント（Ｚｎ拡散深さ）の
制御はｐ−ＧａＡｓコンタクト層（又はｐ−ＧａＡｓキ
ャップ層）の厚さで制御可能となる。これにより従来の
Ｚｎ拡散型ウィンドウ構造ＡｌＧａＩｎＰ系可視光半導
体レーザの製造方法のように、Ｚｎ拡散のための熱処理
工程、およびＺｎ拡散を行った後、ＳｉＮx膜選択成長
マスクを形成する工程が不要となる。さらに、本発明の
第１の実施の形態のＺｎ拡散型ウィンドウ構造ＡｌＧａ
ＩｎＰ系可視光半導体レーザの製造方法は、ダブルヘテ
ロ構造の成長と電流ブロック層の選択成長（Ｚｎ拡散の
ための熱処理を兼ねる）の２回の成長で作製している。
そのため、従来のＺｎ拡散型ウィンドウ構造ＡｌＧａＩ
ｎＰ系可視光半導体レーザの製造方法のような、Ｚｎ拡
散の熱処理を行った後に電流ブロック層の選択成長、ｐ
−ＧａＡｓコンタクト層の全面成長という２度の熱履歴
を受けることがない。そのため、Ｚｎ拡散フロント位置
やドーピングプロファイルが制御しやすく、特性不良素
子の発生を防ぐことができる。また、本発明の第２の実
施の形態のＺｎ拡散型ウィンドウ構造ＡｌＧａＩｎＰ系
可視光半導体レーザでも、電流ブロック層の選択成長と
Ｚｎ拡散のための熱処理とを兼ねているため、ダブルヘ
テロ構造形成するための結晶成長、電流ブロック層の選
択成長とｐ−ＧａＡｓコンタクト層の全面成長という３
回の成長で作製するにもかかわらず、Ｚｎ拡散後の熱履
歴はｐ−ＧａＡｓコンタクト層の全面成長のみであり、
従来のＺｎ拡散型ウィンドウ構造ＡｌＧａＩｎＰ系可視
光半導体レーザの製造方法のような、Ｚｎ拡散の熱処理
を行った後に電流ブロック層の選択成長、ｐ−ＧａＡｓ
コンタクト層の全面成長という２度の熱履歴を受けるこ
とはない。そのため、従来のＺｎ拡散型ウィンドウ構造
ＡｌＧａＩｎＰ系可視光半導体レーザの製造方法に比べ
Ｚｎ拡散フロント位置やドーピングプロファイルが制御
しやすく、特性不良素子の発生を防ぐことができる。
ａＩｎＰ系可視光半導体レーザの製造方法では、従来の
Ｚｎ拡散型ウィンドウ構造ＡｌＧａＩｎＰ系可視光半導
体レーザの製造方法で用いた、ＳｉＮx膜選択拡散マス
クの替わりに、Ｚｎ選択拡散マスクとして、ｐ−ＧａＩ
ｎＰヘテロバッファ層を介してｐ−ＡｌＧａＩｎＰクラ
ッド層上に形成したｐ−ＧａＡｓコンタクト層もしくは
ｐ−ＧａＡｓキャップ層を用いる。ＧａＡｓは、ＡｌＧ
ａＩｎＰに比べてＺｎ拡散速度が１０倍以上遅い。その
ためにｐ−ＧａＡｓコンタクト層（又はｐ−ＧａＡｓキ
ャップ層）の共振器端面相当部をエッチングしてその厚
さを制御することでＺｎの拡散深さを制御でき、層厚の
薄い共振器端面相当部のみＺｎをｎ−ＡｌＧａＩｎＰク
ラッド層まで拡散させることが可能となる。これによ
り、Ｚｎ選択拡散マスクとなるＳｉＮx膜形成およびパ
ターンニングプロセスを不要としている。また、本発明
のＺｎ拡散型ウィンドウ構造ＡｌＧａＩｎＰ系可視光半
導体レーザの製造方法では、拡散源となるＺｎＯ膜、Ｓ
ｉＯ2膜をＺｎ拡散に用いると同時に選択成長マスクと
して用いている。これは、Ｚｎ拡散のための熱処理と選
択成長を兼ねることで可能となっている。Ｚｎ拡散のた
めの熱処理温度と選択成長温度がどちらも約６００℃で
ある。そのため、Ｚｎ拡散フロント（Ｚｎ拡散深さ）の
制御はｐ−ＧａＡｓコンタクト層（又はｐ−ＧａＡｓキ
ャップ層）の厚さで制御可能となる。これにより従来の
Ｚｎ拡散型ウィンドウ構造ＡｌＧａＩｎＰ系可視光半導
体レーザの製造方法のように、Ｚｎ拡散のための熱処理
工程、およびＺｎ拡散を行った後、ＳｉＮx膜選択成長
マスクを形成する工程が不要となる。さらに、本発明の
第１の実施の形態のＺｎ拡散型ウィンドウ構造ＡｌＧａ
ＩｎＰ系可視光半導体レーザの製造方法は、ダブルヘテ
ロ構造の成長と電流ブロック層の選択成長（Ｚｎ拡散の
ための熱処理を兼ねる）の２回の成長で作製している。
そのため、従来のＺｎ拡散型ウィンドウ構造ＡｌＧａＩ
ｎＰ系可視光半導体レーザの製造方法のような、Ｚｎ拡
散の熱処理を行った後に電流ブロック層の選択成長、ｐ
−ＧａＡｓコンタクト層の全面成長という２度の熱履歴
を受けることがない。そのため、Ｚｎ拡散フロント位置
やドーピングプロファイルが制御しやすく、特性不良素
子の発生を防ぐことができる。また、本発明の第２の実
施の形態のＺｎ拡散型ウィンドウ構造ＡｌＧａＩｎＰ系
可視光半導体レーザでも、電流ブロック層の選択成長と
Ｚｎ拡散のための熱処理とを兼ねているため、ダブルヘ
テロ構造形成するための結晶成長、電流ブロック層の選
択成長とｐ−ＧａＡｓコンタクト層の全面成長という３
回の成長で作製するにもかかわらず、Ｚｎ拡散後の熱履
歴はｐ−ＧａＡｓコンタクト層の全面成長のみであり、
従来のＺｎ拡散型ウィンドウ構造ＡｌＧａＩｎＰ系可視
光半導体レーザの製造方法のような、Ｚｎ拡散の熱処理
を行った後に電流ブロック層の選択成長、ｐ−ＧａＡｓ
コンタクト層の全面成長という２度の熱履歴を受けるこ
とはない。そのため、従来のＺｎ拡散型ウィンドウ構造
ＡｌＧａＩｎＰ系可視光半導体レーザの製造方法に比べ
Ｚｎ拡散フロント位置やドーピングプロファイルが制御
しやすく、特性不良素子の発生を防ぐことができる。
【００１１】
【発明の実施の形態】（第１の実施の形態）本発明の第
１の実施の形態のウィンドウ構造ＡｌＧａＩｎＰ系可視
光半導体レーザの製造工程図を図１に示す。以下これら
の図を用いて本発明の第１の実施の形態について説明す
る。
１の実施の形態のウィンドウ構造ＡｌＧａＩｎＰ系可視
光半導体レーザの製造工程図を図１に示す。以下これら
の図を用いて本発明の第１の実施の形態について説明す
る。
【００１２】ここでは、成長方法として有機金属気相成
長（ＭＯＶＰＥ）法、結晶材料としてＡｌＧａＩｎＰ系
を用いて説明するが、他の結晶成長方法、結晶材料につ
いても同様に適用できる。以下、素子作製工程順に順次
説明する。本発明の半導体基板には、ｎ−ＧａＡｓ基板
２００を用いる。この半導体基板上に、各半導体層をＭ
ＯＶＰＥ法により順次結晶成長し、ダブルヘテロ構造を
形成する。ダブルヘテロ構造の構成は以下の通りであ
る。厚さ０．３μｍのｎ−ＧａＡｓバッファ層１７０、
厚さ１．５μｍのｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ
クラッド層１３０、ＭＱＷ活性層１１０、厚さ０．３μ
ｍのｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層１
２０、厚さ０．０１μｍのｐ−Ｇａ0.5Ｉｎ0.5Ｐエッチ
ングストッパ層１４０、厚さ１．２μｍのｐ−（Ａｌ
0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層１５０、ｎ−Ｇａ
0.5Ｉｎ0.5Ｐヘテロバッファ層１６０、厚さ０．５μｍ
のｐ−ＧａＡｓコンタクト層１９０である。次に、共振
器端面に相当する部分を除いてｐ−ＧａＡｓコンタクト
層１９０上に誘電体膜を形成し、この誘電体膜をエッチ
ングマスクにしてエッチングにより共振器端面に相当す
る部分のｐ−ＧａＡｓコンタクト層１９０を厚さ０．３
μｍ除去する。そして、誘電体膜を除去した後、スパッ
タでＺｎＯ膜２５０、ＳｉＯ2膜２２０をｐ−ＧａＡｓ
コンタクト層１９０上に形成し（図１（ａ））、横モー
ド制御のためのリッジ導波路形成のために［−１１０］
方向に延びる、ストライプ幅５μｍのストライプ状のマ
スクを用いてエッチングによりＺｎＯ膜２５０、ＳｉＯ
2膜２２０をストライプ状にパターンニングする（図１
（ｂ））。この、ストライプ状にパターニングされたＺ
ｎＯ膜２５０、ＳｉＯ2膜２２０をエッチングマスクと
して、ｐ−ＧａＡｓコンタクト層１９０、ｐ−Ｇａ0.5
Ｉｎ0.5Ｐヘテロバッファ層１６０、ｐ−（Ａｌ0.7Ｇａ
0.3）0.5Ｉｎ0.5Ｐクラッド層１５０をエッチングし、
メサストライプを形成する（図１（ｃ））。そして、さ
らに上記ストライプ状のＺｎＯ膜２５０、ＳｉＯ2膜２
２０を選択成長マスクとし、ｎ−ＧａＡｓブロック層１
８０を成長温度６００℃でメサストライプの両側に選択
成長する（図１（ｄ））。その際、共振器端面相当部の
ｐ−ＧａＡｓコンタクト層１９０を一部除去した部分で
は、ＺｎＯ膜２５０のＺｎがｎ−（Ａｌ0.7Ｇａ0.3）
0.5Ｉｎ0.5Ｐクラッド層１３０中まで拡散する。一方、
共振器端面相当部以外の部分ではＺｎ拡散フロントは、
ｐ−ＧａＡｓコンタクト層１９０中にあるＺｎ拡散領域
２４０が形成される。次に、ＺｎＯ膜２５０、ＳｉＯ2
膜２２０を除去する。そして、端面電流非注入構造作製
のために、新たにＳｉＯ2膜２２０を共振器端面（ウィ
ンドウ部）に相当する部分に形成・パターンニングす
る。その後、基板裏面を研磨し、ｐ電極２９０をｐ−Ｇ
ａＡｓコンタクト層１９０、ｎ−ＧａＡｓブロック層１
８０、及び、ＳｉＯ2膜２２０上に亘って形成し、ｎ−
ＧａＡｓ基板裏面にｎ電極３００を形成する。この後、
劈開工程、端面保護膜形成工程を経て図１（ｅ）に示す
本発明のＺｎ拡散型ウィンドウ構造半導体レーザが作製
できる（端面保護膜は図示省略）。
長（ＭＯＶＰＥ）法、結晶材料としてＡｌＧａＩｎＰ系
を用いて説明するが、他の結晶成長方法、結晶材料につ
いても同様に適用できる。以下、素子作製工程順に順次
説明する。本発明の半導体基板には、ｎ−ＧａＡｓ基板
２００を用いる。この半導体基板上に、各半導体層をＭ
ＯＶＰＥ法により順次結晶成長し、ダブルヘテロ構造を
形成する。ダブルヘテロ構造の構成は以下の通りであ
る。厚さ０．３μｍのｎ−ＧａＡｓバッファ層１７０、
厚さ１．５μｍのｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ
クラッド層１３０、ＭＱＷ活性層１１０、厚さ０．３μ
ｍのｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層１
２０、厚さ０．０１μｍのｐ−Ｇａ0.5Ｉｎ0.5Ｐエッチ
ングストッパ層１４０、厚さ１．２μｍのｐ−（Ａｌ
0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層１５０、ｎ−Ｇａ
0.5Ｉｎ0.5Ｐヘテロバッファ層１６０、厚さ０．５μｍ
のｐ−ＧａＡｓコンタクト層１９０である。次に、共振
器端面に相当する部分を除いてｐ−ＧａＡｓコンタクト
層１９０上に誘電体膜を形成し、この誘電体膜をエッチ
ングマスクにしてエッチングにより共振器端面に相当す
る部分のｐ−ＧａＡｓコンタクト層１９０を厚さ０．３
μｍ除去する。そして、誘電体膜を除去した後、スパッ
タでＺｎＯ膜２５０、ＳｉＯ2膜２２０をｐ−ＧａＡｓ
コンタクト層１９０上に形成し（図１（ａ））、横モー
ド制御のためのリッジ導波路形成のために［−１１０］
方向に延びる、ストライプ幅５μｍのストライプ状のマ
スクを用いてエッチングによりＺｎＯ膜２５０、ＳｉＯ
2膜２２０をストライプ状にパターンニングする（図１
（ｂ））。この、ストライプ状にパターニングされたＺ
ｎＯ膜２５０、ＳｉＯ2膜２２０をエッチングマスクと
して、ｐ−ＧａＡｓコンタクト層１９０、ｐ−Ｇａ0.5
Ｉｎ0.5Ｐヘテロバッファ層１６０、ｐ−（Ａｌ0.7Ｇａ
0.3）0.5Ｉｎ0.5Ｐクラッド層１５０をエッチングし、
メサストライプを形成する（図１（ｃ））。そして、さ
らに上記ストライプ状のＺｎＯ膜２５０、ＳｉＯ2膜２
２０を選択成長マスクとし、ｎ−ＧａＡｓブロック層１
８０を成長温度６００℃でメサストライプの両側に選択
成長する（図１（ｄ））。その際、共振器端面相当部の
ｐ−ＧａＡｓコンタクト層１９０を一部除去した部分で
は、ＺｎＯ膜２５０のＺｎがｎ−（Ａｌ0.7Ｇａ0.3）
0.5Ｉｎ0.5Ｐクラッド層１３０中まで拡散する。一方、
共振器端面相当部以外の部分ではＺｎ拡散フロントは、
ｐ−ＧａＡｓコンタクト層１９０中にあるＺｎ拡散領域
２４０が形成される。次に、ＺｎＯ膜２５０、ＳｉＯ2
膜２２０を除去する。そして、端面電流非注入構造作製
のために、新たにＳｉＯ2膜２２０を共振器端面（ウィ
ンドウ部）に相当する部分に形成・パターンニングす
る。その後、基板裏面を研磨し、ｐ電極２９０をｐ−Ｇ
ａＡｓコンタクト層１９０、ｎ−ＧａＡｓブロック層１
８０、及び、ＳｉＯ2膜２２０上に亘って形成し、ｎ−
ＧａＡｓ基板裏面にｎ電極３００を形成する。この後、
劈開工程、端面保護膜形成工程を経て図１（ｅ）に示す
本発明のＺｎ拡散型ウィンドウ構造半導体レーザが作製
できる（端面保護膜は図示省略）。
【００１３】本実施の形態の半導体レーザは、ウィンド
ウ構造半導体レーザとしての特性も従来と謙遜なく、Ｃ
ＯＤが起こらず、熱飽和が起こるまで高出力が得られ
た。
ウ構造半導体レーザとしての特性も従来と謙遜なく、Ｃ
ＯＤが起こらず、熱飽和が起こるまで高出力が得られ
た。
【００１４】（第２の実施の形態）次に、本発明の第２
の実施の形態のウィンドウ構造ＡｌＧａＩｎＰ系可視光
半導体レーザの製造工程図を図２に示す。以下、図２を
用いて本発明の第２の実施の形態について説明する。
の実施の形態のウィンドウ構造ＡｌＧａＩｎＰ系可視光
半導体レーザの製造工程図を図２に示す。以下、図２を
用いて本発明の第２の実施の形態について説明する。
【００１５】ここでは成長方法として有機金属気相成長
（ＭＯＶＰＥ）法、結晶材料としてＡｌＧａＩｎＰ系を
用いて説明するが、他の結晶成長方法、結晶材料につい
ても同様に適用できる。まず素子作製工程順に順次説明
する。本発明の半導体基板には、ｎ−ＧａＡｓ基板２０
０を用いる。このｎ−ＧａＡｓ基板上に、ＭＯＶＰＥ法
により各半導体層を順次結晶成長してダブルヘテロ構造
を形成する。ダブルヘテロ構造の構成は以下の通りであ
る。厚さ０．３μｍのｎ−ＧａＡｓバッファ層１７０、
厚さ１．５μｍのｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ
クラッド層１３０、ＭＱＷ活性層１１０、厚さ０．３μ
ｍのｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層１
２０、厚さ０．０１μｍのｐ−Ｇａ0.5Ｉｎ0.5Ｐエッチ
ングストッパ層１４０、厚さ１．２μｍのｐ−（Ａｌ
0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層１５０、ｎ−Ｇａ
0.5Ｉｎ0.5Ｐヘテロバッファ層１６０、厚さ０．５μｍ
のｐ−ＧａＡｓキャップ層２１０である。次に、共振器
端面に相当する部分のｐ−ＧａＡｓキャップ層２１０を
マスクを用いて厚さ０．３μｍ除去する。そして、スパ
ッタでＺｎＯ膜２５０、ＳｉＯ2膜２２０を形成し（図
２（ａ））、横モード制御のためのリッジ導波路形成の
ために、［−１１０］方向に延びる、ストライプ幅５μ
ｍのストライプ状マスクを用いてＺｎＯ膜２５０、Ｓｉ
Ｏ2膜２２０をストライプ状にパターンニングする（図
２（ｂ））。このストライプ状のＺｎＯ膜２５０、Ｓｉ
Ｏ2膜２２０をエッチングマスクに用いてｐ−ＧａＡｓ
キャップ層２１０、ｐ−Ｇａ0.5Ｉｎ0.5Ｐヘテロバッフ
ァ層１６０、ｐ−（Ａｌ0.7Ｇａ0 .3）0.5Ｉｎ0.5Ｐクラ
ッド層１５０をエッチングし、メサストライプを形成す
る（図２（ｃ））。そして、さらにストライプ状のＺｎ
Ｏ膜２５０、ＳｉＯ2膜２２０を選択成長マスクとし、
ｎ−ＧａＡｓブロック層１８０を成長温度６００℃でメ
サストライプの両側に選択成長する（図２（ｄ））。そ
の際、共振器端面相当部のｐ−ＧａＡｓキャップ層２１
０を一部除去した部分では、ｐ−ＧａＡｓキャップ層２
１０の厚さが薄いので、ＺｎＯ膜２５０のＺｎがｎ−
（Ａｌ0.7Ｇａ0 .3）0.5Ｉｎ0.5Ｐクラッド層１３０中ま
で拡散し、共振器端面相当部以外の部分ではＺｎ拡散フ
ロントがｐ−ＧａＡｓコンタクト層１９０中にある、Ｚ
ｎ拡散領域２４０が形成される。次に、端面電流非注入
構造作製のために端面Ｚｎ拡散部上部、則ち、Ｚｎがｎ
−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層１３０中
まで拡散された端面上部のＺｎＯ膜２５０、ＳｉＯ2膜
２２０を除去し、残りのＺｎＯ膜２５０、ＳｉＯ2膜２
２０をエッチングマスクとして、端面Ｚｎ拡散部のｐ−
ＧａＡｓキャップ層２１０およびｐ−Ｇａ0.5Ｉｎ0.5Ｐ
ヘテロバッファ層１６０を除去する。そして、ＺｎＯ膜
２５０、ＳｉＯ2膜２２０を除去した後、厚さ３μｍの
ｐ−ＧａＡｓコンタクト層１９０を全面に成長する。そ
の後、ｎ−ＧａＡｓ基板裏面を研磨し、ｐ電極２９０を
ｐ−ＧａＡｓコンタクト層１９０上に形成し、ｎ−Ｇａ
Ａｓ基板裏面にｎ電極３００を形成する。この後、劈開
工程、端面保護膜形成工程を経て図２（ｅ）に示す本発
明のＺｎ拡散型ウィンドウ構造半導体レーザが作製でき
る（端面保護膜は図示省略）。
（ＭＯＶＰＥ）法、結晶材料としてＡｌＧａＩｎＰ系を
用いて説明するが、他の結晶成長方法、結晶材料につい
ても同様に適用できる。まず素子作製工程順に順次説明
する。本発明の半導体基板には、ｎ−ＧａＡｓ基板２０
０を用いる。このｎ−ＧａＡｓ基板上に、ＭＯＶＰＥ法
により各半導体層を順次結晶成長してダブルヘテロ構造
を形成する。ダブルヘテロ構造の構成は以下の通りであ
る。厚さ０．３μｍのｎ−ＧａＡｓバッファ層１７０、
厚さ１．５μｍのｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ
クラッド層１３０、ＭＱＷ活性層１１０、厚さ０．３μ
ｍのｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層１
２０、厚さ０．０１μｍのｐ−Ｇａ0.5Ｉｎ0.5Ｐエッチ
ングストッパ層１４０、厚さ１．２μｍのｐ−（Ａｌ
0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層１５０、ｎ−Ｇａ
0.5Ｉｎ0.5Ｐヘテロバッファ層１６０、厚さ０．５μｍ
のｐ−ＧａＡｓキャップ層２１０である。次に、共振器
端面に相当する部分のｐ−ＧａＡｓキャップ層２１０を
マスクを用いて厚さ０．３μｍ除去する。そして、スパ
ッタでＺｎＯ膜２５０、ＳｉＯ2膜２２０を形成し（図
２（ａ））、横モード制御のためのリッジ導波路形成の
ために、［−１１０］方向に延びる、ストライプ幅５μ
ｍのストライプ状マスクを用いてＺｎＯ膜２５０、Ｓｉ
Ｏ2膜２２０をストライプ状にパターンニングする（図
２（ｂ））。このストライプ状のＺｎＯ膜２５０、Ｓｉ
Ｏ2膜２２０をエッチングマスクに用いてｐ−ＧａＡｓ
キャップ層２１０、ｐ−Ｇａ0.5Ｉｎ0.5Ｐヘテロバッフ
ァ層１６０、ｐ−（Ａｌ0.7Ｇａ0 .3）0.5Ｉｎ0.5Ｐクラ
ッド層１５０をエッチングし、メサストライプを形成す
る（図２（ｃ））。そして、さらにストライプ状のＺｎ
Ｏ膜２５０、ＳｉＯ2膜２２０を選択成長マスクとし、
ｎ−ＧａＡｓブロック層１８０を成長温度６００℃でメ
サストライプの両側に選択成長する（図２（ｄ））。そ
の際、共振器端面相当部のｐ−ＧａＡｓキャップ層２１
０を一部除去した部分では、ｐ−ＧａＡｓキャップ層２
１０の厚さが薄いので、ＺｎＯ膜２５０のＺｎがｎ−
（Ａｌ0.7Ｇａ0 .3）0.5Ｉｎ0.5Ｐクラッド層１３０中ま
で拡散し、共振器端面相当部以外の部分ではＺｎ拡散フ
ロントがｐ−ＧａＡｓコンタクト層１９０中にある、Ｚ
ｎ拡散領域２４０が形成される。次に、端面電流非注入
構造作製のために端面Ｚｎ拡散部上部、則ち、Ｚｎがｎ
−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層１３０中
まで拡散された端面上部のＺｎＯ膜２５０、ＳｉＯ2膜
２２０を除去し、残りのＺｎＯ膜２５０、ＳｉＯ2膜２
２０をエッチングマスクとして、端面Ｚｎ拡散部のｐ−
ＧａＡｓキャップ層２１０およびｐ−Ｇａ0.5Ｉｎ0.5Ｐ
ヘテロバッファ層１６０を除去する。そして、ＺｎＯ膜
２５０、ＳｉＯ2膜２２０を除去した後、厚さ３μｍの
ｐ−ＧａＡｓコンタクト層１９０を全面に成長する。そ
の後、ｎ−ＧａＡｓ基板裏面を研磨し、ｐ電極２９０を
ｐ−ＧａＡｓコンタクト層１９０上に形成し、ｎ−Ｇａ
Ａｓ基板裏面にｎ電極３００を形成する。この後、劈開
工程、端面保護膜形成工程を経て図２（ｅ）に示す本発
明のＺｎ拡散型ウィンドウ構造半導体レーザが作製でき
る（端面保護膜は図示省略）。
【００１６】この第２の実施の形態の場合も、ウィンド
ウ構造半導体レーザとしての特性は従来と謙遜なく、Ｃ
ＯＤが起こらず、熱飽和が起こるまで高出力が得られ
た。
ウ構造半導体レーザとしての特性は従来と謙遜なく、Ｃ
ＯＤが起こらず、熱飽和が起こるまで高出力が得られ
た。
【００１７】上記何れの実施の形態においても、活性層
はＭＱＷ活性層（例えば、（Ａｌ0. 7Ｇａ0.3）0.5Ｉｎ
0.5Ｐバリア層とＧａ0.5Ｉｎ0.5Ｐウエル層を交互に積
層した構造等が利用できる）を用いたが、結晶成長時に
ＩｎとＧａの周期的な組成揺らぎ、所謂、自然超格子を
生じるように形成された活性層、例えば、アンドープＧ
ａ0.5Ｉｎ0.5Ｐ自然超格子活性層、（ＡｌzＧａ1-z）
0.5Ｉｎ0.5Ｐ自然超格子活性層（０＜ｚ≦０．２）、で
もよい。活性層材料としては、ＧａＩｎＰ、ＡｌＧａＩ
ｎＰ、ＧａＩｎＡｓ、ＡｌＧａＩｎＡｓ等が利用でき
る。さらに、他の活性層材料、例えば、赤外用半導体レ
ーザの結晶材料、でもよい。
はＭＱＷ活性層（例えば、（Ａｌ0. 7Ｇａ0.3）0.5Ｉｎ
0.5Ｐバリア層とＧａ0.5Ｉｎ0.5Ｐウエル層を交互に積
層した構造等が利用できる）を用いたが、結晶成長時に
ＩｎとＧａの周期的な組成揺らぎ、所謂、自然超格子を
生じるように形成された活性層、例えば、アンドープＧ
ａ0.5Ｉｎ0.5Ｐ自然超格子活性層、（ＡｌzＧａ1-z）
0.5Ｉｎ0.5Ｐ自然超格子活性層（０＜ｚ≦０．２）、で
もよい。活性層材料としては、ＧａＩｎＰ、ＡｌＧａＩ
ｎＰ、ＧａＩｎＡｓ、ＡｌＧａＩｎＡｓ等が利用でき
る。さらに、他の活性層材料、例えば、赤外用半導体レ
ーザの結晶材料、でもよい。
【００１８】電流ブロック層は、ｎ−ＧａＡｓを用いた
が、ｎ−ＡｌＧａＡｓ、ｎ−ＡｌＡｓ、ｎ−ＡｌＩｎ
Ｐ、ｎ−ＡｌＧａＩｎＰ、ｎ−ＧａＩｎＰや高抵抗半導
体層であるアンドープＡｌＩｎＰ、アンドープＡｌＧａ
ＩｎＰ、或いは、これら各半導体層の組み合わせから成
る半導体層、ｐｎ接合を有する半導体層を用いてもよ
い。
が、ｎ−ＡｌＧａＡｓ、ｎ−ＡｌＡｓ、ｎ−ＡｌＩｎ
Ｐ、ｎ−ＡｌＧａＩｎＰ、ｎ−ＧａＩｎＰや高抵抗半導
体層であるアンドープＡｌＩｎＰ、アンドープＡｌＧａ
ＩｎＰ、或いは、これら各半導体層の組み合わせから成
る半導体層、ｐｎ接合を有する半導体層を用いてもよ
い。
【００１９】
【発明の効果】本発明の製造方法によれば、ブロック層
成長時にＺｎの拡散が行われるので、煩雑なプロセスを
必要とせず容易にＺｎ拡散型ウィンドウ構造半導体レー
ザを製造することができる。また、ブロック層よりもＺ
ｎ拡散速度の遅い半導体層（実施の形態のＧａＡｓコン
タクト層、ＧａＡｓキャップ層が該当する）の共振器端
面相当部分の厚さを制御することで、共振器端部に拡散
されるＺｎの拡散深さを容易に制御できる。さらに、Ｚ
ｎ拡散後、このＺｎ拡散時と同程度の温度或いはそれよ
りも高い温度での再成長工程がない、もしくは、再成長
回数が従来に比べて少ないため、Ｚｎ拡散フロント位置
やドーピングプロファイルの制御を容易に行うことがで
き、特性のよい半導体レーザが高歩留まりで作製でき
る。
成長時にＺｎの拡散が行われるので、煩雑なプロセスを
必要とせず容易にＺｎ拡散型ウィンドウ構造半導体レー
ザを製造することができる。また、ブロック層よりもＺ
ｎ拡散速度の遅い半導体層（実施の形態のＧａＡｓコン
タクト層、ＧａＡｓキャップ層が該当する）の共振器端
面相当部分の厚さを制御することで、共振器端部に拡散
されるＺｎの拡散深さを容易に制御できる。さらに、Ｚ
ｎ拡散後、このＺｎ拡散時と同程度の温度或いはそれよ
りも高い温度での再成長工程がない、もしくは、再成長
回数が従来に比べて少ないため、Ｚｎ拡散フロント位置
やドーピングプロファイルの制御を容易に行うことがで
き、特性のよい半導体レーザが高歩留まりで作製でき
る。
【図１】 本発明の第１の実施の形態のＺｎ拡散型ウ
ィンドウ構造ＡｌＧａＩｎＰ系可視光半導体レーザの製
造工程図。
ィンドウ構造ＡｌＧａＩｎＰ系可視光半導体レーザの製
造工程図。
【図２】 本発明の第２の実施の形態のＺｎ拡散型ウ
ィンドウ構造ＡｌＧａＩｎＰ系可視光半導体レーザの製
造工程図。
ィンドウ構造ＡｌＧａＩｎＰ系可視光半導体レーザの製
造工程図。
【図３】 従来のＺｎ拡散型ウィンドウ構造ＡｌＧａ
ＩｎＰ系可視光半導体レーザの製造工程図。
ＩｎＰ系可視光半導体レーザの製造工程図。
１１０ ＭＱＷ活性層 １２０ ｐ−ＡｌＧａＩｎＰインナークラッド層 １３０ ｎ−ＡｌＧａＩｎＰクラッド層 １４０ ｐ−ＧａＩｎＰエッチングストッパ層 １５０ ｐ−ＡｌＧａＩｎＰアウタークラッド層 １６０ ｐ−ＧａＩｎＰヘテロバッファ層 １７０ ｎ−ＧａＡｓバッファ層 １８０ ｎ−ＧａＡｓブロック層 １９０ ｐ−ＧａＡｓコンタクト層 ２００ ｎ−ＧａＡｓ基板 ２１０ ｐ−ＧａＡｓキャップ層 ２２０ ＳｉＯ2膜 ２３０ ＳｉＮx膜 ２４０ Ｚｎ拡散領域 ２５０ ＺｎＯ膜 ２９０ ｐ電極 ３００ ｎ電極
Claims (7)
- 【請求項１】 第１導電型半導体基板上に第１導電型の
クラッド層、活性層、第２導電型のクラッド層、前記第
２導電型クラッド層よりもＺｎの拡散速度が遅い第２導
電型の半導体層を少なくとも含むダブルヘテロ構造を結
晶成長で作製する第１の結晶成長工程と、前記第２導電
型半導体層の光出射端面相当部のみを一部もしくは全部
取り除く工程と、前記ダブルヘテロ構造上全面にＺｎＯ
膜、誘電体膜を順次形成する工程と、前記ＺｎＯ膜と誘
電体膜をストライプ状にパターンニングする工程と、パ
ターンニングされたＺｎＯ膜と誘電体膜をマスクとして
前記ダブルヘテロ構造をエッチングしてリッジ導波路を
形成する工程と、前記パターンニングされたＺｎＯ膜と
誘電体膜を選択成長マスクとして電流ブロック層を選択
成長すると同時にＺｎＯ膜のＺｎを拡散させウィンドウ
構造を作製する第２の結晶成長工程とを少なくとも含む
ことを特徴とする半導体レーザの製造方法。 - 【請求項２】 端面ウィンドウ部上に誘電体膜をパター
ンニング・形成して端面電流非注入部を形成する工程を
少なくとも含み、かつ２回の結晶成長工程で作製するこ
とを特徴とする請求項１記載の半導体レーザの製造方
法。 - 【請求項３】 第１導電型半導体基板上に第１導電型の
クラッド層、活性層、第２導電型のクラッド層、前記第
２導電型クラッド層よりもＺｎの拡散速度が遅い第２導
電型の半導体層を少なくとも含むダブルヘテロ構造を結
晶成長で作製する第１の結晶成長工程と、前記第２導電
型半導体層の光出射端面相当部のみを一部もしくは全部
取り除く工程と、前記ダブルヘテロ構造上全面にＺｎＯ
膜、誘電体膜を順次形成する工程と、前記ＺｎＯ膜と誘
電体膜をストライプ状にパターンニングする工程と、パ
ターンニングされたＺｎＯ膜と誘電体膜をマスクとして
前記ダブルヘテロ構造をエッチングしてリッジ導波路を
形成する工程と、前記パターンニングされたＺｎＯ膜と
誘電体膜を選択成長マスクとして電流ブロック層を選択
成長すると同時にＺｎＯ膜のＺｎを拡散させウィンドウ
構造を作製する第２の結晶成長工程と、リッジ導波路を
構成する前記第２導電型クラッド層の光出射端面部の表
面を露出する工程と、前記ＺｎＯ膜と誘電体膜を除去し
た後、第２導電型コンタクト層を全面に結晶成長する第
３の結晶成長工程とを少なくとも含むことを特徴とする
半導体レーザの製造方法。 - 【請求項４】 クラッド層がＡｌＧａＩｎＰ、クラッド
層よりもＺｎの拡散速度が遅い半導体層がＧａＡｓであ
る請求項１〜３の何れかに記載の半導体レーザの製造方
法。 - 【請求項５】 誘電体膜がＳｉＯ2又はＳｉＮxであるこ
とを特徴とする、請求項１〜４の何れかに記載の半導体
レーザの製造方法 - 【請求項６】 電流ブロック層が、第１導電型ＧａＡ
ｓ、第１導電型ＡｌＧａＡｓ、第１導電型ＡｌＡｓ、第
１導電型ＡｌＩｎＰ、アンドープＡｌＩｎＰ、第１導電
型ＡｌＧａＩｎＰ、アンドープＡｌＧａＩｎＰ、第１導
電型ＧａＩｎＰ、の何れかの半導体層、または、これら
半導体の組み合わせであることを特徴とする請求項１〜
５の何れかに記載の半導体レーザの製造方法。 - 【請求項７】 半導体基板にＧａＡｓ、活性層にＧａＩ
ｎＰ、ＡｌＧａＩｎＰ、ＧａＩｎＡｓ、または、ＡｌＧ
ａＩｎＡｓの何れかを含むことを特徴とする請求項１〜
６の何れかに記載の半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000041281A JP3472739B2 (ja) | 2000-02-18 | 2000-02-18 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000041281A JP3472739B2 (ja) | 2000-02-18 | 2000-02-18 | 半導体レーザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001230490A true JP2001230490A (ja) | 2001-08-24 |
| JP3472739B2 JP3472739B2 (ja) | 2003-12-02 |
Family
ID=18564541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000041281A Expired - Fee Related JP3472739B2 (ja) | 2000-02-18 | 2000-02-18 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3472739B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294879A (ja) * | 2005-04-12 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置および半導体レーザ装置の製造方法 |
| JP2008263250A (ja) * | 2008-08-08 | 2008-10-30 | Sharp Corp | 半導体レーザ |
| KR101348493B1 (ko) * | 2012-03-13 | 2014-01-07 | (주)큐에스아이 | 레이저 다이오드 구조 및 그 제조방법 |
-
2000
- 2000-02-18 JP JP2000041281A patent/JP3472739B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294879A (ja) * | 2005-04-12 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置および半導体レーザ装置の製造方法 |
| JP4502867B2 (ja) * | 2005-04-12 | 2010-07-14 | パナソニック株式会社 | 半導体レーザ装置および半導体レーザ装置の製造方法 |
| JP2008263250A (ja) * | 2008-08-08 | 2008-10-30 | Sharp Corp | 半導体レーザ |
| KR101348493B1 (ko) * | 2012-03-13 | 2014-01-07 | (주)큐에스아이 | 레이저 다이오드 구조 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3472739B2 (ja) | 2003-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5757835A (en) | Semiconductor laser device | |
| JPH03208388A (ja) | 半導体レーザ及びその製造方法と不純物拡散方法 | |
| JPH10200190A (ja) | 半導体レーザ及びその製造方法 | |
| JPH07162086A (ja) | 半導体レーザの製造方法 | |
| JPH1168231A (ja) | 半導体レーザ，及びその製造方法 | |
| JPH1140879A (ja) | 半導体レーザ，及びその製造方法 | |
| JPS62257783A (ja) | 半導体レ−ザ素子 | |
| JPH09186396A (ja) | 半導体レーザ素子の製造方法 | |
| JP2721185B2 (ja) | リブ導波路型発光半導体装置 | |
| JPH09205249A (ja) | 半導体レーザ | |
| JP2980302B2 (ja) | 半導体レーザ | |
| JP2001057459A (ja) | 半導体レーザ | |
| JP3472739B2 (ja) | 半導体レーザの製造方法 | |
| JPH10261835A (ja) | 半導体レーザ装置、及びその製造方法 | |
| US4783425A (en) | Fabrication process of semiconductor lasers | |
| JPH0846283A (ja) | 半導体レーザの製造方法 | |
| JPH05211372A (ja) | 半導体レーザの製造方法 | |
| JP4048695B2 (ja) | 半導体混晶層の製造方法、及び半導体デバイスと半導体発光素子 | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| JPH11284276A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH10209562A (ja) | 半導体レーザ素子の製造方法 | |
| JPH11346033A (ja) | 半導体レ―ザ装置及びその製造方法 | |
| JPH03185889A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP3143105B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPH0766992B2 (ja) | ＡｌＧａＩｎＰ系半導体レーザとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030812 |
|
| LAPS | Cancellation because of no payment of annual fees |