JPH09321388A - 構造基板の製造方法 - Google Patents
構造基板の製造方法Info
- Publication number
- JPH09321388A JPH09321388A JP15765896A JP15765896A JPH09321388A JP H09321388 A JPH09321388 A JP H09321388A JP 15765896 A JP15765896 A JP 15765896A JP 15765896 A JP15765896 A JP 15765896A JP H09321388 A JPH09321388 A JP H09321388A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- type
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 表面モフォロジーを悪化させることなく選択
的に不純物領域を形成することができ、素子特性を向上
させることができる構造基板の製造方法を提供する。 【解決手段】 ｐ型ＧａＡｓ基板１１上にｎ型の第１の
ＡｌＧａＡｓ層（ＡｌxＧａ1-x Ａｓ（０≦ｘ≦０．
３）層）２２を堆積した後、その上に第２のＡｌＧａＡ
ｓ層（Ａｌy Ｇａ1-y Ａｓ（０．３≦ｙ≦１）層）２３
を堆積する。次に、第２のＡｌＧａＡｓ層２３上に不純
物拡散のマスク層として開口部２４ａを有する窒化シリ
コン層２４を形成する。この窒化シリコン層２４をマス
クとし、第２のＡｌＧａＡｓ層２３を介してｐ型不純物
例えば亜鉛（Ｚｎ）を拡散させる。これにより第１のＡ
ｌＧａＡｓ層２２中の一部領域がｐ型化され、ｐ型Ｇａ
Ａｓ電流狭窄領域１２が形成される。そののち窒化シリ
コン膜２４および第２のＡｌＧａＡｓ層２３をエッチン
グ除去する。
的に不純物領域を形成することができ、素子特性を向上
させることができる構造基板の製造方法を提供する。 【解決手段】 ｐ型ＧａＡｓ基板１１上にｎ型の第１の
ＡｌＧａＡｓ層（ＡｌxＧａ1-x Ａｓ（０≦ｘ≦０．
３）層）２２を堆積した後、その上に第２のＡｌＧａＡ
ｓ層（Ａｌy Ｇａ1-y Ａｓ（０．３≦ｙ≦１）層）２３
を堆積する。次に、第２のＡｌＧａＡｓ層２３上に不純
物拡散のマスク層として開口部２４ａを有する窒化シリ
コン層２４を形成する。この窒化シリコン層２４をマス
クとし、第２のＡｌＧａＡｓ層２３を介してｐ型不純物
例えば亜鉛（Ｚｎ）を拡散させる。これにより第１のＡ
ｌＧａＡｓ層２２中の一部領域がｐ型化され、ｐ型Ｇａ
Ａｓ電流狭窄領域１２が形成される。そののち窒化シリ
コン膜２４および第２のＡｌＧａＡｓ層２３をエッチン
グ除去する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体発光素子等を
形成するための構造基板の製造方法に係り、特に、内部
に電流狭窄領域が選択的に形成され、その上にＩＩ−Ｖ
Ｉ族化合物半導体発光素子層を形成するための構造基板
の製造方法に関する。
形成するための構造基板の製造方法に係り、特に、内部
に電流狭窄領域が選択的に形成され、その上にＩＩ−Ｖ
Ｉ族化合物半導体発光素子層を形成するための構造基板
の製造方法に関する。
【０００２】
【従来の技術】近年、緑色や青色で発光可能な半導体発
光素子としてＩＩ−ＶＩ族化合物半導体発光素子が注目
されている。この半導体発光素子では、一般に、ｎ型の
ＧａＡｓ（ガリウム・砒素）により形成された基板の上
に適宜なＩＩ−ＶＩ族化合物半導体を成長させてクラッ
ド層，ガイド層および活性層などの各層を形成する。
光素子としてＩＩ−ＶＩ族化合物半導体発光素子が注目
されている。この半導体発光素子では、一般に、ｎ型の
ＧａＡｓ（ガリウム・砒素）により形成された基板の上
に適宜なＩＩ−ＶＩ族化合物半導体を成長させてクラッ
ド層，ガイド層および活性層などの各層を形成する。
【０００３】ところで、このｎ型のＧａＡｓの基板上に
半導体発光素子を作製した場合、ｐ型オーム性接触が得
られない、または得られるにしても接触比抵抗、信頼性
および再現性の点で不十分であるという問題が指摘され
ている。
半導体発光素子を作製した場合、ｐ型オーム性接触が得
られない、または得られるにしても接触比抵抗、信頼性
および再現性の点で不十分であるという問題が指摘され
ている。
【０００４】すなわち、これら基板の上に作製されるＩ
Ｉ−ＶＩ族化合物半導体、例えばＺｎＳｅはｐ型不純物
のドーピングが難しく、せいぜい１×１０18ｃｍ-3のオ
ーダーでしかドーピングできない。また、ＺｎＳｅの価
電子帯の真空準位からの位置は非常に深く、比較的仕事
関数の大きいＡｕ（φ＝５．１ｅＶ）を用いても１．２
ｅＶのショットキー障壁が存在する。従って、ｐ型のＺ
ｎＳｅに対し金属の直接接合によりオーム性接触を得る
ことは極めて難しい。更には、ｐ型のＺｎＳｅは熱的に
不安定であり、４００〜５００℃程度の熱処理によって
もｐ型キャリア濃度が低下するため、合金性のオーム性
接触を得ることも難しい。このような問題を解決するた
め、特開平６−５９２０号公報に開示されたようにＺｎ
Ｓｅ／ＺｎＴｅ多重量子井戸構造のｐ型コンタクト層を
用いたものがあるが、この構造のコンタクト層を用いた
場合でも、接触比抵抗が高く（１０-3〜１０-2Ω・ｃｍ
2）、再現性および信頼性が十分でないという問題があ
った。
Ｉ−ＶＩ族化合物半導体、例えばＺｎＳｅはｐ型不純物
のドーピングが難しく、せいぜい１×１０18ｃｍ-3のオ
ーダーでしかドーピングできない。また、ＺｎＳｅの価
電子帯の真空準位からの位置は非常に深く、比較的仕事
関数の大きいＡｕ（φ＝５．１ｅＶ）を用いても１．２
ｅＶのショットキー障壁が存在する。従って、ｐ型のＺ
ｎＳｅに対し金属の直接接合によりオーム性接触を得る
ことは極めて難しい。更には、ｐ型のＺｎＳｅは熱的に
不安定であり、４００〜５００℃程度の熱処理によって
もｐ型キャリア濃度が低下するため、合金性のオーム性
接触を得ることも難しい。このような問題を解決するた
め、特開平６−５９２０号公報に開示されたようにＺｎ
Ｓｅ／ＺｎＴｅ多重量子井戸構造のｐ型コンタクト層を
用いたものがあるが、この構造のコンタクト層を用いた
場合でも、接触比抵抗が高く（１０-3〜１０-2Ω・ｃｍ
2）、再現性および信頼性が十分でないという問題があ
った。
【０００５】このようなｎ型のＧａＡｓ基板を用いた場
合の問題を解決する方法として、ｐ型のＧａＡｓ基板を
使用する方法がある。この場合にも、ｐ型ＧａＡｓ基板
とその上に積層されるｐ型バッファ層との界面における
価電子帯に存在するエネルギー障壁が問題となるが、特
開平５−２１８５６５号公報に開示されているように、
ｐ型ＩｎＧａＰ層，ｐ型ＡｌＧａＰ層，ｐ型ＩｎＧａＡ
ｌＰ層などをｐ型ＧａＡｓ基板とｐ型ＺｎＳｅバッファ
層との間に挿入することにより上述のエネルギー障壁が
低減されて動作電圧を大幅に低下させることができる。
合の問題を解決する方法として、ｐ型のＧａＡｓ基板を
使用する方法がある。この場合にも、ｐ型ＧａＡｓ基板
とその上に積層されるｐ型バッファ層との界面における
価電子帯に存在するエネルギー障壁が問題となるが、特
開平５−２１８５６５号公報に開示されているように、
ｐ型ＩｎＧａＰ層，ｐ型ＡｌＧａＰ層，ｐ型ＩｎＧａＡ
ｌＰ層などをｐ型ＧａＡｓ基板とｐ型ＺｎＳｅバッファ
層との間に挿入することにより上述のエネルギー障壁が
低減されて動作電圧を大幅に低下させることができる。
【０００６】ところで、上述のようにｐ型ＧａＡｓ基板
を用い、その上に発光素子構造を構成するＩＩ−ＶＩ族
化合物半導体層を積層する場合、上層のＩＩ−ＶＩ族化
合物半導体層はｎ型となる。しかしながら、このｎ型の
ＩＩ−ＶＩ族化合物半導体層は電子の移動度が大きく、
電流が横方向に広がりやすいという問題がある。このた
め、本出願人と同一出願人は、先に電流狭窄構造を有す
る構造基板を用いた半導体発光素子についての提案を行
った。
を用い、その上に発光素子構造を構成するＩＩ−ＶＩ族
化合物半導体層を積層する場合、上層のＩＩ−ＶＩ族化
合物半導体層はｎ型となる。しかしながら、このｎ型の
ＩＩ−ＶＩ族化合物半導体層は電子の移動度が大きく、
電流が横方向に広がりやすいという問題がある。このた
め、本出願人と同一出願人は、先に電流狭窄構造を有す
る構造基板を用いた半導体発光素子についての提案を行
った。
【０００７】
【発明が解決しようとする課題】図５は、本出願人と同
一出願人が先に提案した電流狭窄構造を有する構造基板
の製造方法を表すものである。すなわち、この方法は、
分子線エピタキシー（Molecular Beam Epitaxy；ＭＢ
Ｅ）法等により、ｐ型ＧａＡｓ基板１００上にｎ型Ｇａ
Ａｓ層１０１を成長させる。そして、このｎ型ＧａＡｓ
層１０１上に例えばＣＶＤ（Chemical Vapor Depositio
n:化学的気相成長 )法によりマスク層として窒化シリコ
ン層（ＳｉＮ層）１０２を形成する。続いて、この窒化
シリコン層１０２をパターニングして一方向に延びるス
トライプ状の開口部１０２ａを形成する。次に、このｐ
型ＧａＡｓ基板１００を、例えば６００℃程度の温度に
加熱した拡散炉内に設置した後、この拡散炉内に例えば
ジエチル亜鉛（ＤＥＺｎ）とアルシン（ＡｓＨ3 ）と水
素（Ｈ2 ）との混合ガスを導入することにより、窒化シ
リコン層１０２の開口部１０２ａを通してｎ型ＧａＡｓ
層１０１中に亜鉛（Ｚｎ）を十分に拡散させ、ｎ型Ｇａ
Ａｓ層１０１の開口部１０２ａに対応する領域をｐ型化
する。これによりｐ型ＧａＡｓからなる電流狭窄領域１
０３を形成することができる。
一出願人が先に提案した電流狭窄構造を有する構造基板
の製造方法を表すものである。すなわち、この方法は、
分子線エピタキシー（Molecular Beam Epitaxy；ＭＢ
Ｅ）法等により、ｐ型ＧａＡｓ基板１００上にｎ型Ｇａ
Ａｓ層１０１を成長させる。そして、このｎ型ＧａＡｓ
層１０１上に例えばＣＶＤ（Chemical Vapor Depositio
n:化学的気相成長 )法によりマスク層として窒化シリコ
ン層（ＳｉＮ層）１０２を形成する。続いて、この窒化
シリコン層１０２をパターニングして一方向に延びるス
トライプ状の開口部１０２ａを形成する。次に、このｐ
型ＧａＡｓ基板１００を、例えば６００℃程度の温度に
加熱した拡散炉内に設置した後、この拡散炉内に例えば
ジエチル亜鉛（ＤＥＺｎ）とアルシン（ＡｓＨ3 ）と水
素（Ｈ2 ）との混合ガスを導入することにより、窒化シ
リコン層１０２の開口部１０２ａを通してｎ型ＧａＡｓ
層１０１中に亜鉛（Ｚｎ）を十分に拡散させ、ｎ型Ｇａ
Ａｓ層１０１の開口部１０２ａに対応する領域をｐ型化
する。これによりｐ型ＧａＡｓからなる電流狭窄領域１
０３を形成することができる。
【０００８】しかしながら、この方法では、図６に示し
たように、ｐ型ＧａＡｓ基板１００上の電流狭窄領域１
０３の表面もエッチングされてしまい、表面モフォロジ
ーが悪化してしまう。なお、図６において横軸は基準位
置からの距離、縦軸は基準位置からの高さを相対的に表
すものである。また、亜鉛（Ｚｎ）の拡散時には基板を
６００℃程度の温度に加熱するため、電流狭窄領域１０
３の表面の面荒れを起こしやすい。この電流狭窄領域１
０３の上の部分は発光時において電流や光が集中するた
め、このような表面モフォロジーの悪化を解消すること
が、素子の特性や信頼性を良好にするためには極めて重
要である。
たように、ｐ型ＧａＡｓ基板１００上の電流狭窄領域１
０３の表面もエッチングされてしまい、表面モフォロジ
ーが悪化してしまう。なお、図６において横軸は基準位
置からの距離、縦軸は基準位置からの高さを相対的に表
すものである。また、亜鉛（Ｚｎ）の拡散時には基板を
６００℃程度の温度に加熱するため、電流狭窄領域１０
３の表面の面荒れを起こしやすい。この電流狭窄領域１
０３の上の部分は発光時において電流や光が集中するた
め、このような表面モフォロジーの悪化を解消すること
が、素子の特性や信頼性を良好にするためには極めて重
要である。
【０００９】なお、不純物拡散の拡散係数はＡｌz Ｇａ
1-z Ａｓ（０≦ｚ≦１）の場合、Ａｌの組成（ｚ）が大
きくなるにつれて大きくなることが知られている（例え
ばＹ．Ｍａｔｓｕｍｏｔｏ，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐ
ｈｙ．，２２，（１９８３），８２９）。従って、拡散
係数がＧａＡｓのそれに比べて大きく、かつフッ化水素
（ＨＦ）等の選択エッチェントで充分な選択性が取れる
Ａｌ組成を持つＡｌXＧａ1-X Ａｓ（０．２≦ｘ≦０．
３）層を、上述のｐ型ＧａＡｓ基板の上に形成されるｎ
型ＧａＡｓ層１０１の代わりに用いれば、不純物拡散の
時間の短縮が期待できる。しかしながら、Ａｌの組成が
大きくなればなるほど、拡散やドライエッチング時に表
面が荒れる可能性が大きくなり、いずれにしても表面荒
れを防ぐ方法が必要となる。
1-z Ａｓ（０≦ｚ≦１）の場合、Ａｌの組成（ｚ）が大
きくなるにつれて大きくなることが知られている（例え
ばＹ．Ｍａｔｓｕｍｏｔｏ，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐ
ｈｙ．，２２，（１９８３），８２９）。従って、拡散
係数がＧａＡｓのそれに比べて大きく、かつフッ化水素
（ＨＦ）等の選択エッチェントで充分な選択性が取れる
Ａｌ組成を持つＡｌXＧａ1-X Ａｓ（０．２≦ｘ≦０．
３）層を、上述のｐ型ＧａＡｓ基板の上に形成されるｎ
型ＧａＡｓ層１０１の代わりに用いれば、不純物拡散の
時間の短縮が期待できる。しかしながら、Ａｌの組成が
大きくなればなるほど、拡散やドライエッチング時に表
面が荒れる可能性が大きくなり、いずれにしても表面荒
れを防ぐ方法が必要となる。
【００１０】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、表面モフォロジーを悪化させること
なく選択的に不純物領域を形成することができ、その上
に形成される素子特性を向上させることができる構造基
板の製造方法を提供することにある。
ので、その目的は、表面モフォロジーを悪化させること
なく選択的に不純物領域を形成することができ、その上
に形成される素子特性を向上させることができる構造基
板の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明に係る構造基板の
製造方法は、基板上に第１導電型の第１の半導体層を形
成し、この第１の半導体層上に第２の半導体層を形成す
る工程と、第２の半導体層上に所定の開口部を有するマ
スク層を形成する工程と、マスク層および第２の半導体
層を介して第１の半導体層内に選択的に第２導電型の不
純物を導入することにより第２導電型不純物領域を形成
する工程と、第１の半導体層内に第２導電型不純物領域
を形成したのち第２の半導体層およびマスク層をそれぞ
れ除去する工程とを含むものである。この方法では、不
純物の拡散工程が終了したのちに、面荒れしている第２
の半導体層を除去するために、選択的に不純物領域が形
成された第１の半導体層の表面の面荒れの問題がなくな
る。
製造方法は、基板上に第１導電型の第１の半導体層を形
成し、この第１の半導体層上に第２の半導体層を形成す
る工程と、第２の半導体層上に所定の開口部を有するマ
スク層を形成する工程と、マスク層および第２の半導体
層を介して第１の半導体層内に選択的に第２導電型の不
純物を導入することにより第２導電型不純物領域を形成
する工程と、第１の半導体層内に第２導電型不純物領域
を形成したのち第２の半導体層およびマスク層をそれぞ
れ除去する工程とを含むものである。この方法では、不
純物の拡散工程が終了したのちに、面荒れしている第２
の半導体層を除去するために、選択的に不純物領域が形
成された第１の半導体層の表面の面荒れの問題がなくな
る。
【００１２】本発明に係る構造基板の製造方法は、より
具体的には、ＩＩ−ＶＩ族半導体発光素子の形成に用い
る構造基板の製造方法であって、ｐ型ＧａＡｓ基板上
に、この基板に格子整合するｎ型の第１の化合物半導体
層を形成したのち、第１の化合物半導体層上に第２の化
合物半導体層を形成する工程と、第２の化合物半導体層
上に所定の開口部を有するマスク層を形成する工程と、
マスク層および第２の化合物半導体層を介して第１の化
合物半導体層内に選択的にｐ型不純物を拡散させること
によりｐ型不純物領域を形成する工程と、第１の化合物
半導体層内にｐ型不純物領域を形成したのち、第２の化
合物半導体層およびマスク層をそれぞれ除去する工程と
とを含むものである。この方法では、ｐ型不純物の拡散
工程が終了したのちに、面荒れしている第２の化合物半
導体層を除去するために、選択的にｐ型不純物領域が形
成された第１の化合物半導体層の表面の面荒れの問題が
なくなる。
具体的には、ＩＩ−ＶＩ族半導体発光素子の形成に用い
る構造基板の製造方法であって、ｐ型ＧａＡｓ基板上
に、この基板に格子整合するｎ型の第１の化合物半導体
層を形成したのち、第１の化合物半導体層上に第２の化
合物半導体層を形成する工程と、第２の化合物半導体層
上に所定の開口部を有するマスク層を形成する工程と、
マスク層および第２の化合物半導体層を介して第１の化
合物半導体層内に選択的にｐ型不純物を拡散させること
によりｐ型不純物領域を形成する工程と、第１の化合物
半導体層内にｐ型不純物領域を形成したのち、第２の化
合物半導体層およびマスク層をそれぞれ除去する工程と
とを含むものである。この方法では、ｐ型不純物の拡散
工程が終了したのちに、面荒れしている第２の化合物半
導体層を除去するために、選択的にｐ型不純物領域が形
成された第１の化合物半導体層の表面の面荒れの問題が
なくなる。
【００１３】第１の化合物半導体層は具体的にはＡｌx
Ｇａ1-x Ａｓ（０≦ｘ≦１）であり、ＧａＡｓ（ｘ＝
０）も含まれる。より好ましくは、Ａｌx Ｇａ1-x Ａｓ
（０≦ｘ≦０．３）である。また、第２の化合物半導体
層は、好ましくはＡｌy Ｇａ1-y Ａｓ（０．３≦ｙ≦
１）である。
Ｇａ1-x Ａｓ（０≦ｘ≦１）であり、ＧａＡｓ（ｘ＝
０）も含まれる。より好ましくは、Ａｌx Ｇａ1-x Ａｓ
（０≦ｘ≦０．３）である。また、第２の化合物半導体
層は、好ましくはＡｌy Ｇａ1-y Ａｓ（０．３≦ｙ≦
１）である。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１５】図１は本発明の一実施の形態に係る構造基
板１０を含む半導体発光素子の構成を表すものである。
本実施の形態における構造基板１０は、ｐ型不純物とし
て例えばＢｅ（ベリリウム）を含む面方位（１００）の
ｐ型ＧａＡｓ基板１１上に、ｐ型不純物として例えばベ
リリウム（Ｂｅ）や亜鉛（Ｚｎ）を含むｐ型ＧａＡｓ電
流狭窄領域１２を一方向に延びるストライプ形状に設け
ると共に、このｐ型ＧａＡｓ電流狭窄領域１２を両側か
ら挟むようにして、ｎ型不純物として例えばシリコン
（Ｓｉ）を含むｎ型ＡｌＧａＡｓ電流ブロック層１３を
ｐ型ＧａＡｓ基板１１の上に積層させたものである。こ
れらｐ型ＧａＡｓ電流狭窄領域１２およびｎ型ＡｌＧａ
Ａｓ電流ブロック層１３により電流狭窄構造が形成され
ている。これらのｐ型ＧａＡｓ電流狭窄領域１２および
ｎ型ＡｌＧａＡｓ電流ブロック層１３の表面は、ほぼ平
坦で、かつ同一平面上にある。これらｐ型ＧａＡｓ電流
狭窄領域１２およびｎ型ＡｌＧａＡｓブロック層１３の
高さおよび幅は、電流狭窄を行うことができる範囲内で
必要に応じて選択することができるが、典型的には、高
さが例えば１μｍ程度であり、また幅は５〜１０μｍで
ある。
板１０を含む半導体発光素子の構成を表すものである。
本実施の形態における構造基板１０は、ｐ型不純物とし
て例えばＢｅ（ベリリウム）を含む面方位（１００）の
ｐ型ＧａＡｓ基板１１上に、ｐ型不純物として例えばベ
リリウム（Ｂｅ）や亜鉛（Ｚｎ）を含むｐ型ＧａＡｓ電
流狭窄領域１２を一方向に延びるストライプ形状に設け
ると共に、このｐ型ＧａＡｓ電流狭窄領域１２を両側か
ら挟むようにして、ｎ型不純物として例えばシリコン
（Ｓｉ）を含むｎ型ＡｌＧａＡｓ電流ブロック層１３を
ｐ型ＧａＡｓ基板１１の上に積層させたものである。こ
れらｐ型ＧａＡｓ電流狭窄領域１２およびｎ型ＡｌＧａ
Ａｓ電流ブロック層１３により電流狭窄構造が形成され
ている。これらのｐ型ＧａＡｓ電流狭窄領域１２および
ｎ型ＡｌＧａＡｓ電流ブロック層１３の表面は、ほぼ平
坦で、かつ同一平面上にある。これらｐ型ＧａＡｓ電流
狭窄領域１２およびｎ型ＡｌＧａＡｓブロック層１３の
高さおよび幅は、電流狭窄を行うことができる範囲内で
必要に応じて選択することができるが、典型的には、高
さが例えば１μｍ程度であり、また幅は５〜１０μｍで
ある。
【００１６】ｎ型ＡｌＧａＡｓ電流ブロック層１３の具
体的な組成比は、Ａｌx Ｇａ1-x Ａｓ（０≦ｘ≦０．
３）であり、ＧａＡｓの場合（ｘ＝０）も含まれる。
体的な組成比は、Ａｌx Ｇａ1-x Ａｓ（０≦ｘ≦０．
３）であり、ＧａＡｓの場合（ｘ＝０）も含まれる。
【００１７】このような構成の構造基板１０上、すなわ
ちｐ型ＧａＡｓ電流狭窄領域１２およびｎ型ＧａＡｓ電
流ブロック層１３の上には、ｐ型不純物として例えば窒
素（Ｎ）が添加されたｐ型ＺｎＳｅバッファ層１４、ｐ
型不純物として同様に例えば窒素（Ｎ）が添加されたｐ
型ＺｎＭｇＳＳｅクラッド層１５、ｐ型不純物として同
様に例えば窒素（Ｎ）が添加されたｐ型ＺｎＳＳｅ光導
波層，ＺｎＣｄＳｅ活性層およびｎ型不純物として例え
ば塩素（Ｃｌ）が添加されたｐ型ＺｎＳＳｅ光導波層か
らなるＺｎＣｄＳｅ／ＺｎＳＳｅＳＣＨ（Separated Co
nfinement Heterostructure)層１６、ｎ型不純物として
同様に例えば塩素（Ｃｌ）が添加されたｐ型ＺｎＭｇＳ
Ｓｅクラッド層１７、ｎ型不純物として同様に例えば塩
素（Ｃｌ）が添加されたｎ型ＺｎＳＳｅクラッド層１８
およびｎ型不純物として同様に例えば塩素（Ｃｌ）が添
加されたｎ型ＺｎＳＳｅコンタクト層１９が順次積層さ
れている。
ちｐ型ＧａＡｓ電流狭窄領域１２およびｎ型ＧａＡｓ電
流ブロック層１３の上には、ｐ型不純物として例えば窒
素（Ｎ）が添加されたｐ型ＺｎＳｅバッファ層１４、ｐ
型不純物として同様に例えば窒素（Ｎ）が添加されたｐ
型ＺｎＭｇＳＳｅクラッド層１５、ｐ型不純物として同
様に例えば窒素（Ｎ）が添加されたｐ型ＺｎＳＳｅ光導
波層，ＺｎＣｄＳｅ活性層およびｎ型不純物として例え
ば塩素（Ｃｌ）が添加されたｐ型ＺｎＳＳｅ光導波層か
らなるＺｎＣｄＳｅ／ＺｎＳＳｅＳＣＨ（Separated Co
nfinement Heterostructure)層１６、ｎ型不純物として
同様に例えば塩素（Ｃｌ）が添加されたｐ型ＺｎＭｇＳ
Ｓｅクラッド層１７、ｎ型不純物として同様に例えば塩
素（Ｃｌ）が添加されたｎ型ＺｎＳＳｅクラッド層１８
およびｎ型不純物として同様に例えば塩素（Ｃｌ）が添
加されたｎ型ＺｎＳＳｅコンタクト層１９が順次積層さ
れている。
【００１８】ｎ型ＺｎＳＳｅコンタクト層１９上には例
えばチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）の積層
構造からなるｎ側電極２０がオーミック接触して形成さ
れている。一方、ｐ型ＧａＡｓ基板１１の裏面には、同
様に例えばチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）
の積層構造からなるｐ側電極２１がオーミック接触して
形成されている。以上によって、本実施の形態に係る構
造基板１０上にＩＩ−ＶＩ族半導体発光素子が構成され
ている。
えばチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）の積層
構造からなるｎ側電極２０がオーミック接触して形成さ
れている。一方、ｐ型ＧａＡｓ基板１１の裏面には、同
様に例えばチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）
の積層構造からなるｐ側電極２１がオーミック接触して
形成されている。以上によって、本実施の形態に係る構
造基板１０上にＩＩ−ＶＩ族半導体発光素子が構成され
ている。
【００１９】次に、以上の構成を有する半導体発光素子
の製造方法について説明する。
の製造方法について説明する。
【００２０】まず、構造基板１０を図２（ａ）〜（ｄ）
および図３（ａ）〜（ｃ）に示した方法で製造する。す
なわち、ＭＢＥ法やＭＯＣＶＤ（Metal Organic Chemic
al Vapor Deposition ：有機金属化学的気相成長）法に
より、図２（ａ）に示したようにｐ型ＧａＡｓ基板１１
上に、組成がＡｌx Ｇａ1-x Ａｓ（０≦ｘ≦０．３）か
らなりｎ型不純物例えばシリコンを含むｎ型の第１のＡ
ｌＧａＡｓ層２２を堆積した後、引き続きこの第１のＡ
ｌＧａＡｓ層２２上に、組成がＡｌy Ｇａ1-yＡｓ
（０．３≦ｙ≦１）からなる第２のＡｌＧａＡｓ層２３
を堆積する。なお、この第２のＡｌＧａＡｓ層２３は不
純物はドーピングされていないものとする。次に、図２
（ｂ）に示したように、第２のＡｌＧａＡｓ層２３上
に、例えばＣＶＤ（Chemical Vapor Deposition:化学的
気相成長 )法により不純物拡散のマスク層として例えば
窒化シリコン（ＳｉＮ）層２４を形成する。
および図３（ａ）〜（ｃ）に示した方法で製造する。す
なわち、ＭＢＥ法やＭＯＣＶＤ（Metal Organic Chemic
al Vapor Deposition ：有機金属化学的気相成長）法に
より、図２（ａ）に示したようにｐ型ＧａＡｓ基板１１
上に、組成がＡｌx Ｇａ1-x Ａｓ（０≦ｘ≦０．３）か
らなりｎ型不純物例えばシリコンを含むｎ型の第１のＡ
ｌＧａＡｓ層２２を堆積した後、引き続きこの第１のＡ
ｌＧａＡｓ層２２上に、組成がＡｌy Ｇａ1-yＡｓ
（０．３≦ｙ≦１）からなる第２のＡｌＧａＡｓ層２３
を堆積する。なお、この第２のＡｌＧａＡｓ層２３は不
純物はドーピングされていないものとする。次に、図２
（ｂ）に示したように、第２のＡｌＧａＡｓ層２３上
に、例えばＣＶＤ（Chemical Vapor Deposition:化学的
気相成長 )法により不純物拡散のマスク層として例えば
窒化シリコン（ＳｉＮ）層２４を形成する。
【００２１】続いて、図２（ｃ）に示したように、窒化
シリコン層２４上にエッチング防止膜としてフォトレジ
スト膜２５を塗布形成し、通常のリソグラフィ法を用い
て前述のｐ型ＧａＡｓ電流狭窄領域１２（図１）に対応
する位置に開口部２５ａを形成する。
シリコン層２４上にエッチング防止膜としてフォトレジ
スト膜２５を塗布形成し、通常のリソグラフィ法を用い
て前述のｐ型ＧａＡｓ電流狭窄領域１２（図１）に対応
する位置に開口部２５ａを形成する。
【００２２】続いて、図２（ｄ）に示したように、例え
ばＲＩＥ（Reactive Ion Etching：反応性イオンエッチ
ング）法によりフォトレジスト膜２５をマスクとして窒
化シリコン層２４を選択的に除去することにより開口部
２４ａを形成する。
ばＲＩＥ（Reactive Ion Etching：反応性イオンエッチ
ング）法によりフォトレジスト膜２５をマスクとして窒
化シリコン層２４を選択的に除去することにより開口部
２４ａを形成する。
【００２３】次に、図３（ａ）に示したように、フォト
レジスト膜２５を除去したのち、図３（ｂ）に示したよ
うにｐ型ＧａＡｓ基板１１を、例えば６００℃程度の温
度に加熱した拡散炉内に設置した後、この拡散炉内に例
えばジエチル亜鉛（ＤＥＺｎ）とアルシン（ＡｓＨ3 ）
と水素（Ｈ2 ）との混合ガスを導入することにより、窒
化シリコン層２４の開口部２４ａおよび第２のＡｌＧａ
Ａｓ層２３を通して第１のＡｌＧａＡｓ層２２中に亜鉛
（Ｚｎ）を十分に拡散させる。これにより第１のＡｌＧ
ａＡｓ層２２中の一部領域がｐ型化され、ｐ型ＧａＡｓ
電流狭窄領域１２が形成される。第１のＡｌＧａＡｓ層
２２の残りの領域はｎ型ＧａＡｓ電流ブロック層１３と
なる。
レジスト膜２５を除去したのち、図３（ｂ）に示したよ
うにｐ型ＧａＡｓ基板１１を、例えば６００℃程度の温
度に加熱した拡散炉内に設置した後、この拡散炉内に例
えばジエチル亜鉛（ＤＥＺｎ）とアルシン（ＡｓＨ3 ）
と水素（Ｈ2 ）との混合ガスを導入することにより、窒
化シリコン層２４の開口部２４ａおよび第２のＡｌＧａ
Ａｓ層２３を通して第１のＡｌＧａＡｓ層２２中に亜鉛
（Ｚｎ）を十分に拡散させる。これにより第１のＡｌＧ
ａＡｓ層２２中の一部領域がｐ型化され、ｐ型ＧａＡｓ
電流狭窄領域１２が形成される。第１のＡｌＧａＡｓ層
２２の残りの領域はｎ型ＧａＡｓ電流ブロック層１３と
なる。
【００２４】続いて、図３（ｃ）に示したように、フッ
酸（ＨＦ）などを用いて窒化シリコン膜２４および第２
のＡｌＧａＡｓ層２３をエッチング除去する。そして、
必要に応じて例えば硫酸系のエッチェントで表面処理を
行う。これにより一部にｐ型ＧａＡｓ電流狭窄領域１２
を備えた構造基板１０を得ることができる。
酸（ＨＦ）などを用いて窒化シリコン膜２４および第２
のＡｌＧａＡｓ層２３をエッチング除去する。そして、
必要に応じて例えば硫酸系のエッチェントで表面処理を
行う。これにより一部にｐ型ＧａＡｓ電流狭窄領域１２
を備えた構造基板１０を得ることができる。
【００２５】続いて、この構造基板１０すなわちｐ型Ｇ
ａＡｓ電流狭窄領域１２およびｎ型ＡｌＧａＡｓ電流ブ
ロック層１３の上に、図１に示したように、ＭＢＥ法や
ＭＯＣＶＤ法により、ｐ型不純物として例えば窒素
（Ｎ）が添加されたｐ型ＺｎＳｅバッファ層１４、ｐ型
不純物として同様に例えば窒素（Ｎ）が添加されたｐ型
ＺｎＭｇＳＳｅクラッド層１５、ｐ型不純物として同様
に例えば窒素（Ｎ）が添加されたｐ型ＺｎＳＳｅ光導波
層，ＺｎＣｄＳｅ活性層およびｎ型不純物として例えば
塩素（Ｃｌ）が添加されたｐ型ＺｎＳＳｅ光導波層から
なるＺｎＣｄＳｅ／ＺｎＳＳｅＳＣＨ（Separated Conf
inement Heterostructure)層１６、ｎ型不純物として同
様に例えば塩素（Ｃｌ）が添加されたｐ型ＺｎＭｇＳＳ
ｅクラッド層１７、ｎ型不純物として同様に例えば塩素
（Ｃｌ）が添加されたｎ型ＺｎＳＳｅクラッド層１８、
およびｎ型不純物として同様に例えば塩素（Ｃｌ）が添
加されたｎ型ＺｎＳＳｅコンタクト層１９を順次エピタ
キシャル成長させる。
ａＡｓ電流狭窄領域１２およびｎ型ＡｌＧａＡｓ電流ブ
ロック層１３の上に、図１に示したように、ＭＢＥ法や
ＭＯＣＶＤ法により、ｐ型不純物として例えば窒素
（Ｎ）が添加されたｐ型ＺｎＳｅバッファ層１４、ｐ型
不純物として同様に例えば窒素（Ｎ）が添加されたｐ型
ＺｎＭｇＳＳｅクラッド層１５、ｐ型不純物として同様
に例えば窒素（Ｎ）が添加されたｐ型ＺｎＳＳｅ光導波
層，ＺｎＣｄＳｅ活性層およびｎ型不純物として例えば
塩素（Ｃｌ）が添加されたｐ型ＺｎＳＳｅ光導波層から
なるＺｎＣｄＳｅ／ＺｎＳＳｅＳＣＨ（Separated Conf
inement Heterostructure)層１６、ｎ型不純物として同
様に例えば塩素（Ｃｌ）が添加されたｐ型ＺｎＭｇＳＳ
ｅクラッド層１７、ｎ型不純物として同様に例えば塩素
（Ｃｌ）が添加されたｎ型ＺｎＳＳｅクラッド層１８、
およびｎ型不純物として同様に例えば塩素（Ｃｌ）が添
加されたｎ型ＺｎＳＳｅコンタクト層１９を順次エピタ
キシャル成長させる。
【００２６】次いで、ｎ型ＺｎＳＳｅコンタクト層１９
上に例えばチタン（Ｔｉ），白金（Ｐｔ）および金（Ａ
ｕ）を順次蒸着させてｎ側電極２０を形成する。一方、
ｐ型ＧａＡｓ基板１１の裏面には、同様に例えばチタン
（Ｔｉ），白金（Ｐｔ）および金（Ａｕ）を順次蒸着さ
せてｐ側電極２１を形成する。これにより図１に示した
ＩＩ−ＶＩ族半導体発光素子構造を得ることができる。
上に例えばチタン（Ｔｉ），白金（Ｐｔ）および金（Ａ
ｕ）を順次蒸着させてｎ側電極２０を形成する。一方、
ｐ型ＧａＡｓ基板１１の裏面には、同様に例えばチタン
（Ｔｉ），白金（Ｐｔ）および金（Ａｕ）を順次蒸着さ
せてｐ側電極２１を形成する。これにより図１に示した
ＩＩ−ＶＩ族半導体発光素子構造を得ることができる。
【００２７】なお、このようにして半導体発光素子構造
が形成された構造基板１０は、バー状に劈開させて両共
振器端面を形成したのち、真空蒸着法などにより端面コ
ーティングを施す。こののち、このバーを劈開してチッ
プ化し、これによって得られるチップをパッケージに封
止する。
が形成された構造基板１０は、バー状に劈開させて両共
振器端面を形成したのち、真空蒸着法などにより端面コ
ーティングを施す。こののち、このバーを劈開してチッ
プ化し、これによって得られるチップをパッケージに封
止する。
【００２８】次に、この半導体発光素子の作用について
説明する。
説明する。
【００２９】この半導体発光素子では、ｎ側電極２０と
ｐ側電極２１との間に所定の電圧が印加されると、ｐ型
ＧａＡｓ基板１１上に形成されたｐ型ＡｌＧａＡｓ電流
狭窄領域１２により電流がストライプ状に狭窄され、注
入電流によりＺｎＣｄＳｅ／ＺｎＳＳｅＳＣＨ（Separa
ted Confinement Heterostructure)層１６を構成するＺ
ｎＣｄＳｅ活性層において、電子−正孔再結合による、
波長が５６４ｎｍの発光が起こる。
ｐ側電極２１との間に所定の電圧が印加されると、ｐ型
ＧａＡｓ基板１１上に形成されたｐ型ＡｌＧａＡｓ電流
狭窄領域１２により電流がストライプ状に狭窄され、注
入電流によりＺｎＣｄＳｅ／ＺｎＳＳｅＳＣＨ（Separa
ted Confinement Heterostructure)層１６を構成するＺ
ｎＣｄＳｅ活性層において、電子−正孔再結合による、
波長が５６４ｎｍの発光が起こる。
【００３０】本実施の形態においては、構造基板１０の
作製に際し、ＲＩＥ工程，Ｚｎ拡散の工程を経てから、
面荒れしている最上層の第２のＡｌＧａＡｓ層２３を除
去してしまうため、第１のＡｌＧａＡｓ層２２の表面、
すなわちｐ型ＡｌＧａＡｓ電流狭窄領域１２およびｎ型
ＡｌＧａＡｓ電流ブロック層１３の表面の面荒れの問題
を避けることができる。また、第１のＡｌＧａＡｓ層２
２（Ａｌx Ｇａ1-x Ａｓ，０≦ｘ≦０．３）と、第２の
ＡｌＧａＡｓ層２３（Ａｌy Ｇａ1-y Ａｓ，０．３≦ｙ
≦１）とは、フッ化水素（ＨＦ）が良好な選択エッチャ
ントとなるため、第２のＡｌＧａＡｓ層２３が完全に除
去されたところでエッチングが止まり、第１のＡｌＧａ
Ａｓ層２２、すなわちｐ型ＡｌＧａＡｓ電流狭窄領域１
２およびｎ型ＡｌＧａＡｓ電流ブロック層１３の鏡面が
現れる。
作製に際し、ＲＩＥ工程，Ｚｎ拡散の工程を経てから、
面荒れしている最上層の第２のＡｌＧａＡｓ層２３を除
去してしまうため、第１のＡｌＧａＡｓ層２２の表面、
すなわちｐ型ＡｌＧａＡｓ電流狭窄領域１２およびｎ型
ＡｌＧａＡｓ電流ブロック層１３の表面の面荒れの問題
を避けることができる。また、第１のＡｌＧａＡｓ層２
２（Ａｌx Ｇａ1-x Ａｓ，０≦ｘ≦０．３）と、第２の
ＡｌＧａＡｓ層２３（Ａｌy Ｇａ1-y Ａｓ，０．３≦ｙ
≦１）とは、フッ化水素（ＨＦ）が良好な選択エッチャ
ントとなるため、第２のＡｌＧａＡｓ層２３が完全に除
去されたところでエッチングが止まり、第１のＡｌＧａ
Ａｓ層２２、すなわちｐ型ＡｌＧａＡｓ電流狭窄領域１
２およびｎ型ＡｌＧａＡｓ電流ブロック層１３の鏡面が
現れる。
【００３１】図４はフッ化水素（ＨＦ）によるエッチン
グの選択性を表す特性図である。この図によると、第１
のＡｌＧａＡｓ層２２のＡｌ組成（ｘ）が０．３以下で
はほとんどエッチングされないことが分かる。
グの選択性を表す特性図である。この図によると、第１
のＡｌＧａＡｓ層２２のＡｌ組成（ｘ）が０．３以下で
はほとんどエッチングされないことが分かる。
【００３２】すなわち、本実施の形態によれば、不純物
を拡散させてｐ型ＡｌＧａＡｓ電流狭窄領域１２を形成
した後でも、表面モホロジーの良好な平坦な基板１０を
得ることができ、この平坦な基板１０上に、その後の発
光素子を構成する各層をエピタキシャル成長させること
ができる。従って、構造基板１０と、その上に形成され
るエピタキシャル成長層との界面から発生する欠陥を抑
えることができ、結晶の質が向上すると共に素子特性が
向上し、よって信頼性が向上する。ちなみに、基板が平
坦でない場合に半導体発光素子を作製しても室温発振が
得られない可能性があるが、本実施の形態による構造基
板１０では十分に室温発振を得ることができる（例えば
利得導波型レーザの閾値電流密度が５００Ａ／ｃｍ2 程
度）。
を拡散させてｐ型ＡｌＧａＡｓ電流狭窄領域１２を形成
した後でも、表面モホロジーの良好な平坦な基板１０を
得ることができ、この平坦な基板１０上に、その後の発
光素子を構成する各層をエピタキシャル成長させること
ができる。従って、構造基板１０と、その上に形成され
るエピタキシャル成長層との界面から発生する欠陥を抑
えることができ、結晶の質が向上すると共に素子特性が
向上し、よって信頼性が向上する。ちなみに、基板が平
坦でない場合に半導体発光素子を作製しても室温発振が
得られない可能性があるが、本実施の形態による構造基
板１０では十分に室温発振を得ることができる（例えば
利得導波型レーザの閾値電流密度が５００Ａ／ｃｍ2 程
度）。
【００３３】また、本実施の形態では、第１のＡｌＧａ
Ａｓ層２２（Ａｌx Ｇａ1-x Ａｓ，０≦ｘ≦０．３）に
Ａｌ組成の大きなもの（例えば０．２≦ｘ≦０．３）を
使えるので、前述のように不純物拡散の時間を短縮する
ことができる。例えば、従来、拡散時間が例えば６時間
（拡散深さ０．７μｍ）の場合、ｘ＝０．２５としてＡ
ｌ0.25Ｇａ0.75Ａｓを用いた場合には２分の１の３時間
で済む。
Ａｓ層２２（Ａｌx Ｇａ1-x Ａｓ，０≦ｘ≦０．３）に
Ａｌ組成の大きなもの（例えば０．２≦ｘ≦０．３）を
使えるので、前述のように不純物拡散の時間を短縮する
ことができる。例えば、従来、拡散時間が例えば６時間
（拡散深さ０．７μｍ）の場合、ｘ＝０．２５としてＡ
ｌ0.25Ｇａ0.75Ａｓを用いた場合には２分の１の３時間
で済む。
【００３４】以上実施の形態を挙げて本発明を説明した
が、本発明は上記実施の形態に限定されるものではな
く、その均等の範囲で種々変形可能である。例えば、上
記実施の形態では、第１のＡｌＧａＡｓ層として単層構
造のものを用いて説明したが、この第１のＡｌＧａＡｓ
層は、Ａｌ組成（ｚ）の大きなＡｌz Ｇａ1-z Ａｓ（０
≦ｚ≦１）を含む多層膜としてもよく、この場合少なく
とも最上層にＡｌx Ｇａ1-x Ａｓ（０≦ｘ≦０．３）層
があればよい。このような構成であれば、第１のＡｌＧ
ａＡｓ層の最上層にＡｌx Ｇａ1-x Ａｓ（０≦ｘ≦０．
３）層があるために、第１のＡｌＧａＡｓ層と第２のＡ
ｌＧａＡｓ層とのエッチングの選択性は確保され、ま
た、Ａｌ組成比の大きな層を用いるため不純物拡散時間
も短縮することができる。例えば、Ａｌ組成をｚ＝０．
４５，ｘ＝０として、膜厚０．５μｍのＡｌ0.45Ｇａ
0.55Ａｓ層（下層）と膜厚０．１μｍのＧａＡｓ層（上
層）の積層膜を第１のＡｌＧａＡｓ層として用いた場
合、前述の場合と同じ条件では拡散時間は４０分で済
む。
が、本発明は上記実施の形態に限定されるものではな
く、その均等の範囲で種々変形可能である。例えば、上
記実施の形態では、第１のＡｌＧａＡｓ層として単層構
造のものを用いて説明したが、この第１のＡｌＧａＡｓ
層は、Ａｌ組成（ｚ）の大きなＡｌz Ｇａ1-z Ａｓ（０
≦ｚ≦１）を含む多層膜としてもよく、この場合少なく
とも最上層にＡｌx Ｇａ1-x Ａｓ（０≦ｘ≦０．３）層
があればよい。このような構成であれば、第１のＡｌＧ
ａＡｓ層の最上層にＡｌx Ｇａ1-x Ａｓ（０≦ｘ≦０．
３）層があるために、第１のＡｌＧａＡｓ層と第２のＡ
ｌＧａＡｓ層とのエッチングの選択性は確保され、ま
た、Ａｌ組成比の大きな層を用いるため不純物拡散時間
も短縮することができる。例えば、Ａｌ組成をｚ＝０．
４５，ｘ＝０として、膜厚０．５μｍのＡｌ0.45Ｇａ
0.55Ａｓ層（下層）と膜厚０．１μｍのＧａＡｓ層（上
層）の積層膜を第１のＡｌＧａＡｓ層として用いた場
合、前述の場合と同じ条件では拡散時間は４０分で済
む。
【００３５】特に、第１のＡｌＧａＡｓ層を上記構造
（上層が膜厚０．１μｍのＧａＡｓ層，下層が膜厚０．
５μｍのＡｌ0.45Ｇａ0.55Ａｓ層）とした場合には、Ｇ
ａＡｓ層により上層（第２のＡｌＧａＡｓ層）のエッチ
ングが完全に止まり、エッチングストップ層としての効
果が、組成の異なる２層のＡｌＧａＡｓを形成した場合
に比べ大きくなる。更に、第２のＡｌＧａＡｓ層を除去
した後、ＩＩ−ＶＩ族半導体層のエピタキシャル成長さ
せる場合に、ＧａＡｓ層が最表面に形成されているため
に、表面の酸化を防止できると共に界面準位を低減させ
ることができる。
（上層が膜厚０．１μｍのＧａＡｓ層，下層が膜厚０．
５μｍのＡｌ0.45Ｇａ0.55Ａｓ層）とした場合には、Ｇ
ａＡｓ層により上層（第２のＡｌＧａＡｓ層）のエッチ
ングが完全に止まり、エッチングストップ層としての効
果が、組成の異なる２層のＡｌＧａＡｓを形成した場合
に比べ大きくなる。更に、第２のＡｌＧａＡｓ層を除去
した後、ＩＩ−ＶＩ族半導体層のエピタキシャル成長さ
せる場合に、ＧａＡｓ層が最表面に形成されているため
に、表面の酸化を防止できると共に界面準位を低減させ
ることができる。
【００３６】なお、上記実施の形態においては、ｐ型Ｇ
ａＡｓ基板１１の上に形成する層（第１の半導体層）と
してＡｌＧａＡｓ層（ＧａＡｓ層を含む）を形成するよ
うにしたが、ｐ型ＧａＡｓ基板１１と格子整合する他の
層、例えばＧａＩｎＰ層としても良い。このＧａＩｎＰ
層を用いた場合、第２の半導体層としては上述のＡｌＧ
ａＡｓ層を用いても良く、あるいはＡｌＧａＩｎＰ層を
用いてもよい。第２の半導体層としてＡｌＧａＡｓ層を
用いた場合の第１の半導体層と第２の半導体層との選択
エッチング液としては、前述のフッ化水素系、あるいは
燐酸系のものを用いることができる。また、第２の半導
体層としてＡｌＧａＩｎＰ層を用いた場合の選択エッチ
ング液としては、硫酸系、あるいは塩化水素（ＨＣｌ）
水溶液を用いることができる。更に、上記実施の形態で
は、ＩＩ−ＶＩ族半導体発光素子に用いる構造基板の製
造方法について説明したが、本発明による方法は、表面
に選択的に不純物領域を有する構造の基板であれば、Ｉ
Ｉ−ＶＩ族半導体発光素子以外の他の素子形成に用いる
基板の製造方法にも適用可能である。
ａＡｓ基板１１の上に形成する層（第１の半導体層）と
してＡｌＧａＡｓ層（ＧａＡｓ層を含む）を形成するよ
うにしたが、ｐ型ＧａＡｓ基板１１と格子整合する他の
層、例えばＧａＩｎＰ層としても良い。このＧａＩｎＰ
層を用いた場合、第２の半導体層としては上述のＡｌＧ
ａＡｓ層を用いても良く、あるいはＡｌＧａＩｎＰ層を
用いてもよい。第２の半導体層としてＡｌＧａＡｓ層を
用いた場合の第１の半導体層と第２の半導体層との選択
エッチング液としては、前述のフッ化水素系、あるいは
燐酸系のものを用いることができる。また、第２の半導
体層としてＡｌＧａＩｎＰ層を用いた場合の選択エッチ
ング液としては、硫酸系、あるいは塩化水素（ＨＣｌ）
水溶液を用いることができる。更に、上記実施の形態で
は、ＩＩ−ＶＩ族半導体発光素子に用いる構造基板の製
造方法について説明したが、本発明による方法は、表面
に選択的に不純物領域を有する構造の基板であれば、Ｉ
Ｉ−ＶＩ族半導体発光素子以外の他の素子形成に用いる
基板の製造方法にも適用可能である。
【００３７】
【発明の効果】以上説明したように本発明に係る構造基
板の製造方法によれば、基板上に第１導電型の第１の半
導体層を形成したのち、この第１の半導体層上に第２の
半導体層を形成すると共に、この第２の半導体層上に所
定の開口部を有するマスク層を形成し、続いてマスク層
および第２の半導体層を介して第１の半導体層内に選択
的に第２導電型不純物を導入することにより第２導電型
不純物領域を形成し、その後、第２の半導体層およびマ
スク層をそれぞれ除去するようにしたので、選択的に不
純物領域が形成された第１の半導体層の表面の面荒れの
問題がなくなる。従って、その上に形成される半導体素
子の結晶の質が向上し、素子特性が向上すると共に信頼
性が向上するという効果を奏する。
板の製造方法によれば、基板上に第１導電型の第１の半
導体層を形成したのち、この第１の半導体層上に第２の
半導体層を形成すると共に、この第２の半導体層上に所
定の開口部を有するマスク層を形成し、続いてマスク層
および第２の半導体層を介して第１の半導体層内に選択
的に第２導電型不純物を導入することにより第２導電型
不純物領域を形成し、その後、第２の半導体層およびマ
スク層をそれぞれ除去するようにしたので、選択的に不
純物領域が形成された第１の半導体層の表面の面荒れの
問題がなくなる。従って、その上に形成される半導体素
子の結晶の質が向上し、素子特性が向上すると共に信頼
性が向上するという効果を奏する。
【図１】本発明の一実施の形態に係る構造基板を用いた
半導体発光素子の構成を表す断面図である。
半導体発光素子の構成を表す断面図である。
【図２】図１の構造基板の製造方法を説明するための工
程毎の断面図である。
程毎の断面図である。
【図３】図２の工程に続く工程毎の断面図である。
【図４】ＡｌＧａＡｓ層中におけるＡｌ組成と、フッ化
水素によるエッチングレイトとの関係を表す特性図であ
る。
水素によるエッチングレイトとの関係を表す特性図であ
る。
【図５】先に提案した半導体発光素子の製造工程を説明
するための断面図である。
するための断面図である。
【図６】図５の方法により得られる基板の電流狭窄領域
の表面状態を説明するための図である。
の表面状態を説明するための図である。
１０…構造基板、１１…ｐ型ＧａＡｓ基板、１２…ｐ型
ＡｌＧａＡｓ電流狭窄領域、１３…ｎ型ＡｌＧａＡｓ電
流ブロック層、２２…第１のＡｌＧａＡｓ層（Ａｌx Ｇ
ａ1-x Ａｓ（０≦ｘ≦０．３））（第１の半導体層，第
１の化合物半導体層）、２３…第２のＡｌＧａＡｓ層
（Ａｌy Ｇａ1-y Ａｓ（０．３≦ｙ≦１）層，第２の半
導体層，第２の化合物半導体層）、２４…窒化シリコン
層（マスク層）、２５…フォトレジスト膜
ＡｌＧａＡｓ電流狭窄領域、１３…ｎ型ＡｌＧａＡｓ電
流ブロック層、２２…第１のＡｌＧａＡｓ層（Ａｌx Ｇ
ａ1-x Ａｓ（０≦ｘ≦０．３））（第１の半導体層，第
１の化合物半導体層）、２３…第２のＡｌＧａＡｓ層
（Ａｌy Ｇａ1-y Ａｓ（０．３≦ｙ≦１）層，第２の半
導体層，第２の化合物半導体層）、２４…窒化シリコン
層（マスク層）、２５…フォトレジスト膜
Claims (5)
- 【請求項１】 基板上に第１導電型の第１の半導体層を
形成し、この第１の半導体層上に第２の半導体層を形成
する工程と、 前記第２の半導体層上に所定の開口部を有するマスク層
を形成する工程と、 前記マスク層および第２の半導体層を介して前記第１の
半導体層内に選択的に第２導電型の不純物を導入するこ
とにより第２導電型不純物領域を形成する工程と、 前記第１の半導体層内に第２導電型不純物領域を形成し
たのち前記第２の半導体層およびマスク層をそれぞれ除
去する工程とを含むことを特徴とする構造基板の製造方
法。 - 【請求項２】 ＩＩ−ＶＩ族半導体発光素子の形成に用
いる構造基板の製造方法であって、 ｐ型ＧａＡｓ基板上に、この基板に格子整合するｎ型の
第１の化合物半導体層を形成したのち、前記第１の化合
物半導体層上に第２の化合物半導体層を形成する工程
と、 前記第２の化合物半導体層上に所定の開口部を有するマ
スク層を形成する工程と、 前記マスク層および第２の化合物半導体層を介して前記
第１の化合物半導体層内に選択的にｐ型不純物を拡散さ
せることによりｐ型不純物領域を形成する工程と、 前記第１の化合物半導体層内にｐ型不純物領域を形成し
たのち、前記第２の化合物半導体層およびマスク層をそ
れぞれ除去する工程とを含むことを特徴とする構造基板
の製造方法。 - 【請求項３】 第１の化合物半導体層はＡｌx Ｇａ1-x
Ａｓ（０≦ｘ≦０．３）層、第２の化合物半導体層はＡ
ｌy Ｇａ1-y Ａｓ（０．３≦ｙ≦１）層であることを特
徴とする請求項２記載の構造基板の製造方法。 - 【請求項４】 第１の化合物半導体層は、ＡｌZ Ｇａ
1-Z Ａｓ（０≦ｚ≦１）層を含むと共に少なくとも最上
層にＡｌx Ｇａ1-x Ａｓ（０≦ｘ≦０．３）層を含む積
層膜であることを特徴とする請求項３記載の構造基板の
製造方法。 - 【請求項５】 第１の化合物半導体層はＧａＩｎＰ層、
第２の化合物半導体層はＡｌＧａＡｓ層またはＡｌＧａ
ＩｎＰ層であることを特徴とする請求項２記載の構造基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15765896A JPH09321388A (ja) | 1996-05-29 | 1996-05-29 | 構造基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15765896A JPH09321388A (ja) | 1996-05-29 | 1996-05-29 | 構造基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09321388A true JPH09321388A (ja) | 1997-12-12 |
Family
ID=15654549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15765896A Pending JPH09321388A (ja) | 1996-05-29 | 1996-05-29 | 構造基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09321388A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123416A (ja) * | 2003-10-17 | 2005-05-12 | Ricoh Co Ltd | 面発光レーザ素子およびその作製方法および面発光レーザアレイおよび光伝送システム |
| CN111430512A (zh) * | 2020-03-31 | 2020-07-17 | 山西飞虹微纳米光电科技有限公司 | 经过粗化的AlGaAs基LED的制备方法及LED |
| WO2021179917A1 (zh) * | 2020-03-12 | 2021-09-16 | 深圳市中光工业技术研究院 | 激光芯片及其制备方法 |
-
1996
- 1996-05-29 JP JP15765896A patent/JPH09321388A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123416A (ja) * | 2003-10-17 | 2005-05-12 | Ricoh Co Ltd | 面発光レーザ素子およびその作製方法および面発光レーザアレイおよび光伝送システム |
| WO2021179917A1 (zh) * | 2020-03-12 | 2021-09-16 | 深圳市中光工业技术研究院 | 激光芯片及其制备方法 |
| CN111430512A (zh) * | 2020-03-31 | 2020-07-17 | 山西飞虹微纳米光电科技有限公司 | 经过粗化的AlGaAs基LED的制备方法及LED |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4910743A (en) | Semiconductor laser with mesa stripe waveguide structure | |
| US6319742B1 (en) | Method of forming nitride based semiconductor layer | |
| US4809287A (en) | Double-heterostructure semiconductor with mesa stripe waveguide | |
| JP3316479B2 (ja) | 半導体素子、半導体発光素子および半導体素子の製造方法 | |
| US7755101B2 (en) | Semiconductor light emitting device | |
| US6620641B2 (en) | Semiconductor light emitting device and its manufacturing method | |
| JP2555282B2 (ja) | 半導体レ−ザ装置及びその製造方法 | |
| US6080598A (en) | Method of producing semiconductor laser element with mirror degradation suppressed | |
| JP4178807B2 (ja) | 半導体発光素子およびその製造方法 | |
| JPH11284280A (ja) | 半導体レーザ装置及びその製造方法ならびにｉｉｉ−ｖ族化合物半導体素子の製造方法 | |
| US4783425A (en) | Fabrication process of semiconductor lasers | |
| JPH09321388A (ja) | 構造基板の製造方法 | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| JPH0846283A (ja) | 半導体レーザの製造方法 | |
| JP3460181B2 (ja) | 垂直共振器型発光素子及びその製造方法 | |
| JP3451818B2 (ja) | 半導体レーザー | |
| JPH0734493B2 (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JP3349506B2 (ja) | 窒化物系半導体層の形成方法 | |
| JPH0669599A (ja) | 半導体レーザダイオード及びその製造方法 | |
| JP2003086897A (ja) | Ｉｉｉ族窒化物半導体光素子およびその製造方法 | |
| JP2000040857A (ja) | 半導体レーザ素子 | |
| JPH05243674A (ja) | 半導体レーザ | |
| JPH0722697A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH06326413A (ja) | 半導体レーザ | |
| JPH01125886A (ja) | 半導体発光素子 |