JPH09167879A

JPH09167879A - 半導体発光素子

Info

Publication number: JPH09167879A
Application number: JP34724095A
Authority: JP
Inventors: Takeshi Tojo; 剛東條; Masabumi Ozawa; 正文小沢; Masao Ikeda; 昌夫池田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-12-14
Filing date: 1995-12-14
Publication date: 1997-06-24

Abstract

(57)【要約】【課題】長寿命かつ高信頼性のＩＩ−ＶＩ族化合物半
導体を用いた半導体発光素子を提供する。【解決手段】ｐ型ＧａＡｓ基板１上にストライプ形状
のｐ型ＧａＡｓ電流狭窄領域２を形成し、その両側をは
さむようにｎ型ＧａＡｓ層３を設けて電流狭窄構造を形
成する。ｐ型ＧａＡｓ電流狭窄領域２およびｎ型ＧａＡ
ｓ層３の表面はほぼ平坦でかつ同一平面上にあるように
する。ｐ型ＧａＡｓ電流狭窄領域２およびｎ型ＧａＡｓ
層３の上に、ｐ型ＧａＡｓ層４、ｐ型ＧａＩｎＰ層５お
よびｐ型ＡｌＩｎＰ層６を介して、ｐ型ＺｎＳｅバッフ
ァ層７、ｐ型ＺｎＳＳｅバッファ層８、ｐ型ＺｎＭｇＳ
Ｓｅクラッド層９、ｐ型ＺｎＳＳｅ光導波層１０、Ｚｎ
ＣｄＳｅ活性層１１、ｎ型ＺｎＳＳｅ光導波層１２、ｎ
型ＺｎＭｇＳＳｅクラッド層１３、ｎ型ＺｎＳＳｅ層１
４およびｎ型ＺｎＳｅコンタクト層１５を順次積層して
レーザー構造を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体発光素子
に関し、特に、いわゆる内部電流狭窄構造を有する半導
体発光素子、例えば半導体レーザーや発光ダイオードに
適用して好適なものである。

【０００２】

【従来の技術】近年、レーザー光を用いて記録／再生を
行う光ディスクや光磁気ディスクに対する記録／再生の
高密度化または高解像度化のために、青色ないし緑色で
発光可能な半導体レーザーに対する要求が高まってお
り、その実用化を目指して活発に研究が行われている。

【０００３】このような青色ないし緑色で発光可能な半
導体レーザーの製造に用いる材料としては、ＩＩ−ＶＩ
族化合物半導体が最も有望である。特に、四元系のＩＩ
−ＶＩ族化合物半導体であるＺｎＭｇＳＳｅは、ＺｎＳ
ｅやＺｎＳＳｅに比べて大きなバンドギャップおよび低
い屈折率を有するので、波長４００〜５５０ｎｍ帯の青
色ないし緑色で発光可能な半導体レーザーをＧａＡｓ基
板を用いて製造するときのクラッド層の材料に適してお
り、良好なキャリア閉じ込め特性および光閉じ込め特性
を得ることができる（Electronics Letters 28(1992)17
98）。そして、このＺｎＭｇＳＳｅ層をクラッド層に用
いた半導体レーザーに関して種々の改良がなされた結
果、ＺｎＣｄＳｅ層を活性層、ＺｎＳＳｅ層を光導波
層、ＺｎＭｇＳＳｅ層をクラッド層とするＺｎＣｄＳｅ
／ＺｎＳＳｅ／ＺｎＭｇＳＳｅＳＣＨ（Separate Con
finement Heterostructure) 構造の半導体レーザーにお
いて、室温連続発振が達成されている（Electronics Le
tters 29(1993)1488）。

【０００４】図６はこの種の従来の半導体レーザーの一
例を示す。

【０００５】図６に示すように、この従来の半導体レー
ザーにおいては、例えば（１００）面方位のｎ型ＧａＡ
ｓ基板１０１上に、ｎ型ＧａＡｓバッファ層１０２、ｎ
型ＺｎＳｅバッファ層１０３、ｎ型ＺｎＳＳｅバッファ
層１０４、ｎ型ＺｎＭｇＳＳｅクラッド層１０５、ｎ型
ＺｎＳＳｅ光導波層１０６、ＺｎＣｄＳｅ活性層１０
７、ｐ型ＺｎＳＳｅ光導波層１０８、ｐ型ＺｎＭｇＳＳ
ｅクラッド層１０９、ｐ型ＺｎＳＳｅ層１１０、ｐ型Ｚ
ｎＳｅコンタクト層１１１、ｐ型ＺｎＳｅからなる障壁
層とｐ型ＺｎＴｅからなる井戸層とが交互に積層された
ｐ型ＺｎＳｅ／ＺｎＴｅ多重量子井戸（ＭＱＷ）層１１
２およびｐ型ＺｎＴｅコンタクト層１１３が順次積層さ
れている。

【０００６】この場合、ｐ型ＺｎＳＳｅ層１１０の上層
部、ｐ型ＺｎＳｅコンタクト層１１１、ｐ型ＺｎＳｅ／
ＺｎＴｅＭＱＷ層１１２およびｐ型ＺｎＴｅコンタクト
層１１３は、一方向に延びるストライプ形状を有する。

【０００７】このストライプ部以外の部分のｐ型ＺｎＳ
Ｓｅ層１１０上には、ポリイミド膜やＡｌ₂Ｏ₃膜から
なる絶縁層１１４が形成されている。そして、ストライ
プ形状のｐ型ＺｎＴｅコンタクト層１１３および絶縁層
１１４上にｐ側電極１１５が形成されている。このｐ側
電極１１５はｐ型ＺｎＴｅコンタクト層１１３とオーミ
ックコンタクトしており、この部分が電流の通路とな
る。ここで、このｐ側電極１１５としては、例えば、Ｐ
ｄ膜とＰｔ膜とＡｕ膜とを順次積層した構造のＰｄ／Ｐ
ｔ／Ａｕ電極が用いられる。一方、ｎ型ＧａＡｓ基板１
０１の裏面には、例えばＩｎ電極のようなｎ側電極１１
６がオーミックコンタクトしている。

【０００８】上述のように構成された従来の半導体レー
ザーを製造するには、まず、ＩＩＩ−Ｖ族化合物半導体
用の分子線エピタキシー（ＭＢＥ）装置や有機金属化学
気相成長（ＭＯＣＶＤ）装置を用いてｎ型ＧａＡｓ基板
１０１上にｎ型ＧａＡｓバッファ層１０２を成長させ
る。次に、このｎ型ＧａＡｓバッファ層１０２が成長さ
れたｎ型ＧａＡｓ基板１０１をＩＩ−ＶＩ族化合物半導
体用のＭＢＥ装置の成長室内に真空搬送する。そして、
この成長室内において、ＭＢＥ法により、ｎ型ＧａＡｓ
バッファ層１０２上に、ｎ型ＺｎＳｅバッファ層１０
３、ｎ型ＺｎＳＳｅバッファ層１０４、ｎ型ＺｎＭｇＳ
Ｓｅクラッド層１０５、ｎ型ＺｎＳＳｅ光導波層１０
６、ＺｎＣｄＳｅ活性層１０７、ｐ型ＺｎＳＳｅ光導波
層１０８、ｐ型ＺｎＭｇＳＳｅクラッド層１０９、ｐ型
ＺｎＳＳｅ層１１０、ｐ型ＺｎＳｅコンタクト層１１
１、ｐ型ＺｎＳｅ／ＺｎＴｅＭＱＷ層１１２およびｐ型
ＺｎＴｅコンタクト層１１３を順次成長させる。ここ
で、ｎ型ＺｎＳｅバッファ層１０３、ｎ型ＺｎＳＳｅバ
ッファ層１０４、ｎ型ＺｎＭｇＳＳｅクラッド層１０５
およびｎ型ＺｎＳＳｅ光導波層１０６のｎ型不純物とし
てはＣｌを用い、そのドーピングは、例えば、ＺｎＣｌ
₂をドーパントとして用いて行う。また、ｐ型ＺｎＳＳ
ｅ光導波層１０８、ｐ型ＺｎＭｇＳＳｅクラッド層１０
９、ｐ型ＺｎＳＳｅ層１１０、ｐ型ＺｎＳｅコンタクト
層１１１、ｐ型ＺｎＳｅ／ＺｎＴｅＭＱＷ層１１２およ
びｐ型ＺｎＴｅコンタクト層１１３のｐ型不純物として
はＮを用い、そのドーピングは、高周波（ＲＦ）または
電子サイクロトロン共鳴（ＥＣＲ）プラズマセルを用い
てＮ₂プラズマを発生させ、それによって生成される活
性Ｎを用いて行う。

【０００９】次に、ｐ型ＺｎＴｅコンタクト層１１３上
に一方向に延びる所定幅のストライプ形状のレジストパ
ターン（図示せず）を形成した後、このレジストパター
ンをマスクとして、ｐ型ＺｎＳＳｅ層１１０の厚さ方向
の途中の深さまでウエットエッチング法によりエッチン
グする。これによって、ｐ型ＺｎＳＳｅ層１１０の上層
部、ｐ型ＺｎＳｅコンタクト層１１１、ｐ型ＺｎＳｅ／
ＺｎＴｅＭＱＷ層１１２およびｐ型ＺｎＴｅコンタクト
層１１３がストライプ形状にパターニングされる。

【００１０】次に、上述のエッチングに用いたレジスト
パターンを残したまま全面にポリイミド膜やＡｌ₂Ｏ₃
膜を形成した後、このレジストパターンを、その上に形
成されたポリイミド膜やＡｌ₂Ｏ₃膜とともに除去する
（リフトオフ）。これによって、ストライプ部以外の部
分のｐ型ＺｎＳＳｅ層１１０上にのみポリイミド膜やＡ
ｌ₂Ｏ₃膜からなる絶縁層１１４が形成される。

【００１１】次に、ストライプ形状のｐ型ＺｎＴｅコン
タクト層１１３および絶縁層１１４の全面にＰｄ膜、Ｐ
ｔ膜およびＡｕ膜を真空蒸着法により順次形成してＰｄ
／Ｐｔ／Ａｕ電極からなるｐ側電極１１５を形成し、そ
の後必要に応じて熱処理を行って、このｐ側電極１１５
をｐ型ＺｎＴｅコンタクト層１１３とオーミックコンタ
クトさせる。一方、ｎ型ＧａＡｓ基板１０１の裏面に
は、Ｉｎ電極のようなｎ側電極１１６を形成し、オーミ
ックコンタクトさせる。

【００１２】次に、以上のようにしてレーザー構造が形
成されたｎ型ＧａＡｓ基板１０１をバー状に劈開して両
共振器端面を形成した後、真空蒸着法などにより端面コ
ーティングを施す。この後、このバーを劈開してチップ
化し、これによって得られるレーザーチップをパッケー
ジングする。

【００１３】以上のような従来の半導体レーザーにおい
て、ｐ型ＺｎＴｅコンタクト層１１３を用いているの
は、ｐ型ＺｎＳｅコンタクト層１１１にオーミックコン
タクトする電極材料が現状では見つかっていないためで
ある。また、ｐ型ＺｎＳｅコンタクト層１１１とｐ型Ｚ
ｎＴｅコンタクト層１１３との間にｐ型ＺｎＳｅ／Ｚｎ
ＴｅＭＱＷ層１１２を設けているのは、ｐ型ＺｎＳｅコ
ンタクト層１１１とｐ型ＺｎＴｅコンタクト層１１３と
を直接接合すると、接合界面において価電子帯に大きな
不連続が生じ、これがｐ側電極１１５からｐ型ＺｎＴｅ
コンタクト層１１３に注入される正孔に対するエネルギ
ー障壁となることから、このエネルギー障壁を実効的に
なくすためである。

【００１４】上述の従来の半導体レーザーにおいては、
ＺｎＳｅとＺｎＴｅとは格子定数が約８％も異なり、格
子定数の差が大きいことから、ｐ型ＺｎＳｅ／ＺｎＴｅ
ＭＱＷ層１１２を構成する各層の厚さを大きくすると、
半導体レーザーの寿命を縮める原因となり得る結晶欠陥
が導入されるため、必然的にこのｐ型ＺｎＳｅ／ＺｎＴ
ｅＭＱＷ層１１２を構成する各層の厚さを数Å程度に抑
える必要がある。しかしながら、この場合には、このｐ
型ＺｎＳｅ／ＺｎＴｅＭＱＷ層１１２を形成する際の再
現性が問題となってくる。

【００１５】このような問題を回避する手段として、ｎ
型ＧａＡｓ基板１０１の代わりにｐ型ＧａＡｓ基板を用
いる方法がある。この場合にも、ｐ型ＧａＡｓ基板とそ
の上に積層されるｐ型ＺｎＳｅバッファ層との界面にお
ける価電子帯に存在するエネルギー障壁が問題となる
が、特開平５−２１８５６５号公報に開示されているよ
うに、ｐ型ＩｎＧａＰ層、ｐ型ＡｌＧａＰ層、ｐ型Ｉｎ
ＧａＡｌＰ層などをｐ型ＧａＡｓ基板とｐ型ＺｎＳｅバ
ッファ層との間に挿入することにより上述のエネルギー
障壁が低減されて動作電圧を大幅に低下させることがで
きる。

【００１６】ところで、上述のようにｐ型ＧａＡｓ基板
を用い、その上にレーザー構造を構成するＩＩ−ＶＩ族
化合物半導体層を積層する場合、上層のＩＩ−ＶＩ族化
合物半導体層はｎ型となる。したがって、図６に示すと
同様なストライプ構造を形成する場合には、このｎ型Ｉ
Ｉ−ＶＩ族化合物半導体層をストライプ形状にパターニ
ングすることになるが、ｎ型ＩＩ−ＶＩ族化合物半導体
層は電子の移動度が大きく、電流が横方向に広がりやす
いため、活性層の近傍の深さまでパターニングしなけれ
ばならない。また、ストライプ部の両側の部分に、半導
体と比べて熱伝導性の悪い絶縁層を厚く積層する必要が
あるため、半導体レーザーの動作時に放熱が不十分にな
り、寿命が縮められるおそれがある。

【００１７】この問題に関しては、イオン注入によって
電流狭窄領域以外の部分の半導体層を高抵抗化する方法
や、電流狭窄領域以外の部分の半導体層をエッチングに
より除去する方法により解決することができるとの提案
がなされているものの（特開平７−３０２０２号公
報）、そのような構造を有する半導体層の結晶性に関し
ては問題が取り沙汰されている。

【００１８】

【発明が解決しようとする課題】上述のように、ＩＩ−
ＶＩ族化合物半導体を用いた半導体レーザーを製造する
場合には、ｐ型ＧａＡｓ基板を用いてｐ型層内にストラ
イプ状の電流狭窄領域を形成することが有効であるが、
そのためにイオン注入を行う場合には、イオン注入領域
での結晶性が完全に改善されないという問題がある。一
方、電流狭窄領域をエッチングにより形成する場合に
は、電流狭窄部分とエッチングにより除去した部分との
間の不連続部分あるいは傾斜面上で結晶性が悪化する問
題がある。いずれの場合においても、電流狭窄領域を形
成することにより結晶欠陥が導入される問題があり、そ
の場合、結晶欠陥に弱いＩＩ−ＶＩ族化合物半導体を用
いた半導体レーザーの寿命が大幅に制限されてしまう。

【００１９】したがって、この発明は、発光素子構造を
構成するＩＩ−ＶＩ族化合物半導体層への結晶欠陥の導
入を抑制することができることにより、長寿命かつ高信
頼性のＩＩ−ＶＩ族化合物半導体を用いた半導体発光素
子を提供することにある。

【００２０】

【課題を解決するための手段】上記目的を達成するため
に、この発明による半導体発光素子は、第１導電型の半
導体基板と、半導体基板上に設けられたストライプ形状
を有する第１導電型の電流狭窄領域と、電流狭窄領域を
その両側からはさむように設けられた第２導電型の半導
体層と、電流狭窄領域および半導体層上に積層された発
光素子構造を構成するＩＩ−ＶＩ族化合物半導体層とを
有し、電流狭窄領域および半導体層の表面はほぼ平坦で
かつほぼ同一平面上にあることを特徴とする。

【００２１】この発明において、電流狭窄領域は、半導
体基板上に積層された第２導電型の半導体層の一部を第
１導電型化することにより形成されたものであっても、
半導体基板の一部からなるものであってもよい。

【００２２】この発明においては、第１導電型がｐ型で
あり、第２導電型がｎ型であってもよいし、それとは逆
に、第１導電型がｎ型であり、第２導電型がｐ型であっ
てもよい。

【００２３】この発明の典型的な一実施形態において
は、半導体基板はｐ型ＧａＡｓ基板である。この場合、
電流狭窄領域は、例えばｐ型ＧａＡｓまたはｐ型ＡｌＧ
ａＡｓからなる。また、半導体層は、例えばｎ型ＧａＡ
ｓ層またはｎ型ＡｌＧａＡｓ層である。

【００２４】この発明の他の一実施形態においては、半
導体基板はｎ型ＧａＡｓ基板である。この場合、電流狭
窄領域は、例えばｎ型ＧａＡｓまたはｎ型ＡｌＧａＡｓ
からなる。また、半導体層は、例えばｐ型ＧａＡｓ層ま
たはｐ型ＡｌＧａＡｓ層である。

【００２５】この発明において、半導体基板がｐ型であ
り、電流狭窄領域および半導体層上に発光素子構造を構
成するＩＩ−ＶＩ族化合物半導体層を直接積層するとそ
れらの界面において価電子帯にエネルギー障壁が形成さ
れる場合には、好適には、これらの電流狭窄領域および
半導体層上にＩＩＩ−Ｖ族化合物半導体からなるバッフ
ァ層を介してＩＩ−ＶＩ族化合物半導体層が積層され
る。具体例を挙げると、半導体基板がｐ型ＧａＡｓ基板
であり、電流狭窄領域がｐ型ＧａＡｓからなり、半導体
層がｎ型ＧａＡｓ層である場合には、このバッファ層
は、順次積層されたｐ型ＧａＡｓ層、ｐ型ＧａＩｎＰ層
およびｐ型ＡｌＩｎＰ層からなる。

【００２６】この発明において、半導体基板としては、
ＧａＡｓ基板以外のものを用いてもよく、具体的には、
例えばＧａＰ基板やＩｎＰ基板などを用いてもよい。

【００２７】上述のように構成されたこの発明によれ
ば、ストライプ形状を有する電流狭窄領域およびその両
側をはさむように設けられた半導体層により形成された
電流狭窄構造の表面はほぼ平坦でかつほぼ同一平面上に
あることにより、その上に発光素子構造を構成するＩＩ
−ＶＩ族化合物半導体層を成長させる際にそれらの界面
に結晶欠陥が導入されるのを抑制することができる。ま
た、電流狭窄構造を形成するのに熱伝導性の悪い絶縁層
を用いていないので、半導体発光素子の動作時の熱の放
散が十分なされ、半導体発光素子の動作時に結晶欠陥が
導入されるのを抑制することができる。

【００２８】

【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。

【００２９】図１はこの発明の第１の実施形態による半
導体レーザーを示す断面図である。この半導体レーザー
は、ＳＣＨ構造を有するものである。

【００３０】図１に示すように、この第１の実施形態に
よる半導体レーザーにおいては、例えばｐ型不純物とし
てＢｅがドープされた（１００）面方位のｐ型ＧａＡｓ
基板１上に、ｐ型不純物として例えばＺｎやＢｅがドー
プされたｐ型ＧａＡｓ電流狭窄領域２が一方向に延びる
ストライプ形状に設けられている。そして、このｐ型Ｇ
ａＡｓ電流狭窄領域２をその両側からはさむようにし
て、ｎ型不純物として例えばＳｉがドープされたｎ型Ｇ
ａＡｓ層３がｐ型ＧａＡｓ基板１上に積層されている。
これらのｐ型ＧａＡｓ電流狭窄領域２およびｎ型ＧａＡ
ｓ層３により電流狭窄構造が形成されている。ここで、
これらのｐ型ＧａＡｓ電流狭窄領域２およびｎ型ＧａＡ
ｓ層３の表面は、ほぼ平坦でかつほぼ同一平面上にあ
る。このｐ型ＧａＡｓ電流狭窄領域２の高さは、電流狭
窄を有効に行うことができる範囲内で必要に応じて選ぶ
ことができるが、典型的には例えば１μｍ程度である。
また、このｐ型ＧａＡｓ電流狭窄領域２の幅も必要に応
じて選ぶことができるが、典型的には例えば５〜１０μ
ｍである。

【００３１】ｐ型ＧａＡｓ電流狭窄領域２およびｎ型Ｇ
ａＡｓ層３上には、ｐ型不純物として例えばＢｅがドー
プされたｐ型ＧａＡｓ層４が積層されている。このｐ型
ＧａＡｓ層４は、その上に積層される後述のＩＩ−ＶＩ
族化合物半導体層の成長時における結晶欠陥の導入を抑
制するためのものである。

【００３２】ｐ型ＧａＡｓ層４上には、それぞれｐ型不
純物として例えばＢｅがドープされたｐ型ＧａＩｎＰ層
５およびｐ型ＡｌＩｎＰ層６が順次積層されている。こ
れらのｐ型ＧａＩｎＰ層５およびｐ型ＡｌＩｎＰ層６
は、その上に積層される次に述べるｐ型ＺｎＳｅバッフ
ァ層７との間で価電子帯の不連続を小さくし、正孔に対
するエネルギー障壁を低減させるためのものである。

【００３３】ｐ型ＡｌＩｎＰ層６上に、ｐ型不純物とし
て例えばＮがドープされたｐ型ＺｎＳｅバッファ層７、
ｐ型不純物として同様にＮがドープされたｐ型ＺｎＳＳ
ｅバッファ層８、ｐ型不純物として同様にＮがドープさ
れたｐ型ＺｎＭｇＳＳｅクラッド層９、ｐ型不純物とし
て同様にＮがドープされたｐ型ＺｎＳＳｅ光導波層１
０、ＺｎＣｄＳｅ活性層１１、ｎ型不純物として例えば
Ｃｌがドープされたｎ型ＺｎＳＳｅ光導波層１２、ｎ型
不純物として同様にＣｌがドープされたｎ型ＺｎＭｇＳ
Ｓｅクラッド層１３、ｎ型不純物として同様にＣｌがド
ープされたｎ型ＺｎＳＳｅ層１４およびｎ型不純物とし
て同様にＣｌがドープされたｎ型ＺｎＳｅコンタクト層
１５が順次積層されている。

【００３４】そして、ｎ型ＺｎＳｅコンタクト層１５上
に例えばＴｉ／Ｐｔ／Ａｕ電極のようなｎ側電極１６が
オーミックコンタクトして形成されている。一方、ｐ型
ＧａＡｓ基板１の裏面には、同様に例えばＴｉ／Ｐｔ／
Ａｕ電極のようなｐ側電極１７がオーミックコンタクト
して形成されている。

【００３５】次に、上述のようにして構成されたこの第
１の実施形態による半導体レーザーの製造方法について
説明する。

【００３６】すなわち、この第１の実施形態による半導
体レーザーを製造するには、まず、例えばＩＩＩ−Ｖ族
化合物半導体用のＭＢＥ装置やＭＯＣＶＤ装置を用いた
ＭＢＥ法やＭＯＣＶＤ法により、図２に示すように、ｐ
型ＧａＡｓ基板１上にｎ型ＧａＡｓ層３を成長させる。
次に、このｎ型ＧａＡｓ層３上に例えばＣＶＤ法により
例えばＳｉＮ膜からなる拡散防止膜１８を形成した後、
この拡散防止膜１８をエッチングによりパターニングし
て一方向に延びるストライプ形状の開口１８ａを形成す
る。次に、このｐ型ＧａＡｓ基板１を例えば６００℃程
度の温度に加熱した拡散炉内に設置した後、この拡散炉
内に例えばジエチル亜鉛（ＤＥＺｎ）とアルシン（Ａｓ
Ｈ₃）と水素（Ｈ₂）との混合ガスを導入することによ
り、拡散防止膜１８の開口１８ａを通してｎ型ＧａＡｓ
層３中にＺｎを十分に拡散させ、この開口１８ａの部分
のｎ型ＧａＡｓ層３をｐ型化する。これによって、図１
に示すように、ｐ型ＧａＡｓ電流狭窄領域２が形成され
る。この後、拡散防止膜１８をフッ酸などを用いてエッ
チング除去する。このようにして形成されたｐ型ＧａＡ
ｓ電流狭窄領域２の平均的な正孔濃度をHall測定により
求めたところ、（２〜３）×１０¹⁹ｃｍ^-3であった。

【００３７】次に、図１に示すように、例えばＭＢＥ法
により、ｐ型ＧａＡｓ電流狭窄領域２およびｎ型ＧａＡ
ｓ層２上にｐ型ＧａＡｓ層４、ｐ型ＧａＩｎＰ層５およ
びｐ型ＡｌＩｎＰ層６を順次成長させる。

【００３８】次に、このようにしてｐ型ＡｌＩｎＰ層６
の成長まで終了したｐ型ＧａＡｓ基板１をＩＩＩ−Ｖ族
化合物半導体用のＭＢＥ装置からＩＩ−ＶＩ族化合物半
導体用のＭＢＥ装置の成長室内に真空搬送する。そし
て、この成長室内において、ＭＢＥ法により、ｐ型Ａｌ
ＩｎＰ層６上に、ｐ型ＺｎＳｅバッファ層７、ｐ型Ｚｎ
ＳＳｅバッファ層８、ｐ型ＺｎＭｇＳＳｅクラッド層
９、ｐ型ＺｎＳＳｅ光導波層１０、ＺｎＣｄＳｅ活性層
１１、ｎ型ＺｎＳＳｅ光導波層１２、ｎ型ＺｎＭｇＳＳ
ｅクラッド層１３、ｎ型ＺｎＳＳｅ層１４およびｎ型Ｚ
ｎＳｅコンタクト層１５を順次成長させる。

【００３９】このＭＢＥ法によるＩＩ−ＶＩ族化合物半
導体層の成長においては、例えば、Ｚｎ原料としてＺｎ
を用い、Ｍｇ原料としてＭｇを用い、Ｓ原料としてＺｎ
Ｓを用い、Ｓｅ原料としてＳｅを用い、Ｃｄ原料として
Ｃｄを用いる。また、ｐ型ＺｎＳｅバッファ層７、ｐ型
ＺｎＳＳｅバッファ層８、ｐ型ＺｎＭｇＳＳｅクラッド
層９およびｐ型ＺｎＳＳｅ光導波層１０のｐ型不純物と
してのＮのドーピングは、ＲＦまたはＥＣＲプラズマセ
ルを用いてＮ₂プラズマを発生させ、それによって生成
される活性Ｎを用いて行う。さらに、ｎ型ＺｎＳＳｅ光
導波層１２、ｎ型ＺｎＭｇＳＳｅクラッド層１３、ｎ型
ＺｎＳＳｅ層１４およびｎ型ＺｎＳｅコンタクト層１５
のｎ型不純物としてのＣｌのドーピングは、例えば、Ｚ
ｎＣｌ₂をドーパントとして用いて行う。

【００４０】次に、ｎ型ＺｎＳｅコンタクト層１５の全
面にＴｉ膜、Ｐｔ膜およびＡｕ膜を真空蒸着法により順
次形成してＴｉ／Ｐｔ／Ａｕ電極からなるｎ側電極１６
を形成し、その後必要に応じて熱処理を行って、このｐ
側電極１６をｎ型ＺｎＳｅコンタクト層１５とオーミッ
クコンタクトさせる。一方、ｐ型ＧａＡｓ基板１の裏面
にも、同様にしてＴｉ／Ｐｔ／Ａｕ電極からなるｐ側電
極１７を形成し、オーミックコンタクトさせる。

【００４１】次に、以上のようにしてレーザー構造が形
成されたｐ型ＧａＡｓ基板１をバー状に劈開して両共振
器端面を形成した後、真空蒸着法などにより端面コーテ
ィングを施す。この後、このバーを劈開してチップ化
し、これによって得られるレーザーチップをパッケージ
ングする。

【００４２】以上のようにして製造された半導体レーザ
ーに電流注入を行って動作させたところ、ｐ型ＧａＡｓ
基板１上に形成されたｐ型ＧａＡｓ電流狭窄領域２によ
り電流がストライプ形状に狭窄され、しきい値電流以上
の注入電流により室温連続発振が達成された。また、ｐ
型ＧａＡｓ層４とｐ型ＺｎＳｅバッファ層７との間にｐ
型ＧａＩｎＰ層５およびｐ型ＡｌＩｎＰ層６が挿入され
ていることにより動作電圧が低減されているため、半導
体レーザーの寿命も大幅に伸びた。

【００４３】以上のように、この第１の実施形態による
半導体レーザーによれば、ｐ型ＧａＡｓ基板１上に形成
されたｐ型ＧａＡｓ電流狭窄領域２およびその両側をは
さむようにして設けられたｎ型ＧａＡｓ層３により電流
狭窄構造が形成され、これらのｐ型ＧａＡｓ電流狭窄領
域２およびｎ型ＧａＡｓ層３の表面がほぼ平坦でかつほ
ぼ同一平面上にあることにより、これらのｐ型ＧａＡｓ
電流狭窄領域２およびｎ型ＧａＡｓ層３とその上に成長
される半導体層との界面における結晶欠陥の導入を抑制
することができる。これによって、半導体レーザーの初
期劣化を防止することができる。また、この半導体レー
ザーにおいては、図６に示す従来の半導体レーザーにお
けるように電流狭窄領域の両側の部分に厚い絶縁層を積
層した構造を用いていないことから、半導体レーザーの
動作時に熱の放散を十分に行うことができ、動作温度の
上昇を抑制することができる。これによって、半導体レ
ーザーの動作時における結晶欠陥の導入を抑制すること
ができ、安定した動作を行わせることができる。以上に
より、長寿命かつ高信頼性の青色ないし緑色で発光可能
な半導体レーザーを実現することができる。

【００４４】次に、この発明の第２の実施形態について
説明する。この第２の実施形態においては、ｐ型ＧａＡ
ｓ電流狭窄領域３を第１の実施形態と異なる方法により
形成する。

【００４５】すなわち、この第２の実施形態において
は、図３に示すように、ｐ型ＧａＡｓ基板１上に、形成
すべきｐ型ＧａＡｓ電流狭窄領域２に対応したストライ
プ形状を有するエッチングマスク（図示せず）を形成し
た後、このエッチングマスクを用いてｐ型ＧａＡｓ基板
１を所定深さまでエッチングし、これによってこのｐ型
ＧａＡｓ基板１に形成されたストライプ形状の凸部から
なるｐ型ＧａＡｓ電流狭窄領域２を形成する。この後、
エッチングマスクを除去する。第１の実施形態において
述べたと同様に、このｐ型ＧａＡｓ電流狭窄領域２の高
さは例えば１μｍ程度であり、幅は例えば５〜１０μｍ
である。

【００４６】次に、ｐ型ＧａＡｓ基板１上に、上述と同
様なＭＢＥ法やＭＯＣＶＤ法によりｎ型ＧａＡｓ層２を
成長させる。

【００４７】次に、例えば機械化学研磨法などにより、
少なくともｐ型ＧａＡｓ電流狭窄領域２が露出するま
で、例えば図３中一点鎖線で示す位置まで表面層を研磨
し、表面を平坦化および鏡面化する。これによって、ス
トライプ形状のｐ型ＧａＡｓ電流狭窄領域２の両側がｎ
型ＧａＡｓ層３によりはさまれた電流狭窄構造が形成さ
れる。

【００４８】この後、第１の実施形態と同様にして、ｐ
型ＧａＡｓ層４の成長以降の工程を進め、目的とする半
導体レーザーを製造する。

【００４９】この第２の実施形態によれば、第１の実施
形態と同様な利点を得ることができる。

【００５０】図４はこの発明の第３の実施形態による半
導体レーザーを示す。第１および第２の実施形態による
半導体レーザーにおいては、ｐ型ＧａＡｓ基板を用いて
いるのに対し、この第３の実施形態による半導体レーザ
ーにおいては、ｎ型ＧａＡｓ基板を用いる。

【００５１】すなわち、図４に示すように、この第３の
実施形態による半導体レーザーにおいては、例えばｎ型
不純物としてＳｉがドープされた（１００）面方位のｎ
型ＧａＡｓ基板１９上に、ｎ型不純物として例えばＳｉ
がドープされたｎ型ＧａＡｓ電流狭窄領域２０が一方向
に延びるストライプ形状に設けられている。そして、こ
のｐ型ＧａＡｓ電流狭窄領域２０をその両側からはさむ
ようにして、ｐ型不純物として例えばＺｎやＢｅがドー
プされたｐ型ＧａＡｓ層２１がｎ型ＧａＡｓ基板１９上
に積層されている。これらのｎ型ＧａＡｓ電流狭窄領域
２０およびｐ型ＧａＡｓ層２１により電流狭窄構造が形
成されている。ここで、これらのｎ型ＧａＡｓ電流狭窄
領域２０およびｎ型ＧａＡｓ層２１の表面は、ほぼ平坦
でかつほぼ同一平面上にある。このｎ型ＧａＡｓ電流狭
窄領域２の高さは、電流狭窄を有効に行うことができる
範囲内で必要に応じて選ぶことができるが、例えば１μ
ｍ程度である。また、このｐ型ＧａＡｓ電流狭窄領域２
の幅も必要に応じて選ぶことができるが、典型的には例
えば５〜１０μｍである。

【００５２】ｎ型ＧａＡｓ電流狭窄領域２０およびｎ型
ＧａＡｓ層２１上には、ｎ型不純物として例えばＳｉが
ドープされたｎ型ＧａＡｓ層２２が積層されている。こ
のｎ型ＧａＡｓ層２２は、半導体レーザーを製造する際
にその上に成長される後述のＩＩ−ＶＩ族化合物半導体
層の成長時の結晶欠陥の導入を抑制するためのものであ
る。

【００５３】ｎ型ＧａＡｓ層２２上には、ｎ型不純物と
して例えばＣｌがドープされたｎ型ＺｎＳｅバッファ層
２３、ｎ型不純物として同様にＣｌがドープされたｎ型
ＺｎＳＳｅバッファ層２４、ｎ型不純物として同様にＣ
ｌがドープされたｎ型ＺｎＭｇＳＳｅクラッド層２５、
ｎ型不純物として同様にＣｌがドープされたｎ型ＺｎＳ
Ｓｅ光導波層２６、ＺｎＣｄＳｅ活性層１１、ｐ型不純
物として例えばＮがドープされたｐ型ＺｎＳＳｅ光導波
層２７、ｐ型不純物として同様にＮがドープされたｐ型
ＺｎＭｇＳＳｅクラッド層２８、ｐ型不純物として同様
にＮがドープされたｐ型ＺｎＳＳｅ層２９、ｐ型不純物
として同様にＮがドープされたｐ型ＺｎＳｅコンタクト
層３０、ｐ型不純物として同様にそれぞれＮがドープさ
れたｐ型ＺｎＳｅからなる障壁層とｐ型ＺｎＴｅからな
る井戸層とが交互に積層されたｐ型ＺｎＳｅ／ＺｎＴｅ
ＭＱＷ層３１およびｐ型不純物として同様にＮがドープ
されたｐ型ＺｎＴｅコンタクト層３２が順次積層されて
いる。

【００５４】そして、ｐ型ＺｎＴｅコンタクト層３２上
に例えばＰｄ／Ｐｔ／Ａｕ電極のようなｐ側電極１７が
オーミックコンタクトして形成されている。一方、ｎ型
ＧａＡｓ基板１９の裏面には、例えばＩｎ電極やＴｉ／
Ｐｔ／Ａｕ電極などのようなｎ側電極１６がオーミック
コンタクトして形成されている。

【００５５】次に、上述のように構成されたこの第３の
実施形態による半導体レーザーの製造方法について説明
する。

【００５６】すなわち、この第３の実施形態による半導
体レーザーを製造するには、図５に示すように、まず、
ｎ型ＧａＡｓ基板１９上に、形成すべきｎ型ＧａＡｓ電
流狭窄領域２０に対応するストライプ形状を有する例え
ばＳｉＮ膜からなる拡散防止膜１８を形成した後、この
拡散防止膜１８をマスクとして第１の実施形態と同様な
方法によりｎ型ＧａＡｓ基板１９中にＺｎを十分に拡散
させ、ｐ型化する。これによって、ｎ型ＧａＡｓ基板１
９の一部からなるストライプ形状のｎ型ＧａＡｓ電流狭
窄領域の両側が、このｐ型化により形成されたｐ型Ｇａ
Ａｓ層によりはさまれた構造が形成され、図４に示すも
のと実質的に同様の電流狭窄構造が形成される。

【００５７】この後、第１の実施形態と同様にして、Ｍ
ＢＥ法により、ｎ型ＧａＡｓ層２２上に、ｎ型ＺｎＳｅ
バッファ層２３、ｎ型ＺｎＳＳｅバッファ層２４、ｎ型
ＺｎＭｇＳＳｅクラッド層２５、ｎ型ＺｎＳＳｅ光導波
層２６、ＺｎＣｄＳｅ活性層１１、ｐ型ＺｎＳＳｅ光導
波層２７、ｐ型ＺｎＭｇＳＳｅクラッド層２８、ｐ型Ｚ
ｎＳＳｅ層２９、ｐ型ＺｎＳｅコンタクト層３０、ｐ型
ＺｎＳｅ／ＺｎＴｅＭＱＷ層３１およびｐ型ＺｎＴｅコ
ンタクト層３２を順次成長させる。

【００５８】次に、ｐ型ＺｎＴｅコンタクト層３２上に
例えばＰｄ／Ｐｔ／Ａｕ電極のようなｐ側電極１７を形
成するとともに、ｎ型ＧａＡｓ基板１９の裏面に例えば
Ｉｎ電極やＴｉ／Ｐｔ／Ａｕ電極などのようなｎ側電極
１６を形成する。

【００５９】この後、第１の実施形態と同様にレーザー
チップ化し、目的とする半導体レーザーを製造する。

【００６０】この第３の実施形態によれば、ｎ型ＧａＡ
ｓ基板１９を用いた場合において、第１の実施形態によ
る半導体レーザーと同様に長寿命かつ高信頼性の青色な
いし緑色で発光可能な半導体レーザーを実現することが
できる。

【００６１】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。

【００６２】例えば、上述の第１の実施形態において、
ｐ型ＧａＡｓ電流狭窄領域２の代わりにこれと同様な格
子定数を有するｐ型ＡｌＧａＡｓ電流狭窄領域を用いて
もよく、同様に、ｎ型ＧａＡｓ層３の代わりにｎ型Ａｌ
ＧａＡｓ層を用いてもよい。この場合、ｐ型不純物とし
て用いられるＺｎの拡散係数は、ＡｌＧａＡｓのＡｌ組
成比の増加とともに増大するため、このＺｎの拡散によ
るｎ型ＡｌＧａＡｓ層のｐ型化によりｐ型ＡｌＧａＡｓ
電流狭窄領域を形成するのに必要な拡散時間の短縮を図
ることができる。

【００６３】また、上述の第１の実施形態においては、
ｐ型ＧａＡｓ電流狭窄領域２を形成するためのＺｎ拡散
を６００℃程度の温度で行っているが、拡散温度の高低
は拡散時間を変化させる性質のものであるので、Ｚｎ拡
散を行うことができ、かつＧａＡｓ層の表面層を変質さ
せない程度の温度であれば、異なる温度でＺｎ拡散を行
ってもよい。

【００６４】また、上述の第１の実施形態においては、
ｐ型ＧａＡｓ電流狭窄領域２を形成するためのＺｎ拡散
を、拡散炉内にＤＥＺｎとＡｓＨ₃とＨ₂との混合ガス
を導入することにより行っているが、ｎ型ＧａＡｓ層３
の一部にＺｎを拡散させてｐ型化することができれば、
他のＺｎ拡散法を用いてもよい。

【００６５】さらに、上述の第１の実施形態において
は、ｎ型ＧａＡｓ層３の一部をｐ型化してｐ型ＧａＡｓ
電流狭窄領域２を形成するためのｐ型不純物としてＺｎ
を用いているが、ＧａＡｓに対してｐ型不純物となるも
のであれば、ＢｅやＣｄなどの他の不純物を用いてもよ
い。

【００６６】また、上述の第１の実施形態においては、
Ｚｎ拡散の際の拡散防止膜１８としてＳｉＮ膜からなる
ものを用いているが、この拡散防止膜１８としては、Ｚ
ｎの拡散防止効果のあるものであれば、ＳｉＮ膜以外の
膜を用いてもよい。さらに、上述のようにｐ型不純物と
してＺｎ以外のものを用いる場合には、使用するｐ型不
純物の拡散防止効果がある膜からなる拡散防止膜１８を
用いればよい。

【００６７】また、上述の第２の実施形態においては、
ｐ型ＧａＡｓ基板１のパターニングによりｐ型ＧａＡｓ
電流狭窄領域２を形成する際に用いたエッチングマスク
を除去した後にｎ型ＧａＡｓ層３を成長させているが、
場合によっては、このエッチングマスクを残したままの
状態でｎ型ＧａＡｓ層３を成長させ、その後の工程にお
いてこのエッチングマスクを除去するようにしてもよ
い。

【００６８】また、上述の第３の実施形態においては、
ｎ型ＧａＡｓ基板１９中に拡散防止膜１８を用いてＺｎ
を選択的に拡散させることにより電流狭窄構造を形成し
ているが、第２の実施形態と同様に、ｎ型ＧａＡｓ基板
１９をエッチングマスクを用いてパターニングしてｎ型
ＧａＡｓ電流狭窄領域２０を形成し、その上にｐ型Ｇａ
Ａｓ層２１を成長させ、その後に表面層を研磨すること
により電流狭窄構造を形成するようにしてもよい。

【００６９】また、上述の第１〜第３の実施形態による
半導体レーザーにおける半導体層の積層構造や材料はあ
くまでも例に過ぎず、これと異なる積層構造や材料を用
いてもよい。

【００７０】また、上述の第１〜第３の実施形態におい
ては、ＳＣＨ構造を有する半導体レーザーにこの発明を
適用した場合について説明しているが、この発明は、Ｄ
Ｈ構造（Double Heterostructure) を有する半導体レー
ザーに適用してもよく、さらには発光ダイオードに適用
してもよい。

【００７１】

【発明の効果】以上説明したように、この発明によれ
ば、第１導電型の電流狭窄領域およびその両側をはさむ
ように設けられた第２導電型の半導体層により電流狭窄
構造が形成され、これらの電流狭窄領域および半導体層
の表面はほぼ平坦でかつほぼ同一平面上にあることによ
り、これらの電流狭窄領域および半導体層上に発光素子
構造を構成するＩＩ−ＶＩ族化合物半導体層を成長させ
る際にこれらの界面に結晶欠陥が導入されるのを抑制す
ることができる。また、電流狭窄構造に絶縁層を用いて
いないので、半導体発光素子の動作時に発生する熱の放
散が十分に行われ、半導体発光素子の動作時に結晶欠陥
が導入されるのを抑制することができる。これによっ
て、長寿命かつ高信頼性のＩＩ−ＶＩ族化合物半導体を
用いた半導体発光素子を実現することができる。

【図面の簡単な説明】

【図１】この発明の第１の実施形態による半導体レーザ
ーを示す断面図である。

【図２】この発明の第１の実施形態による半導体レーザ
ーの製造方法を説明するための断面図である。

【図３】この発明の第２の実施形態による半導体レーザ
ーの製造方法を説明するための断面図である。

【図４】この発明の第３の実施形態による半導体レーザ
ーを示す断面図である。

【図５】この発明の第３の実施形態による半導体レーザ
ーの製造方法を説明するための断面図である。

【図６】従来の半導体レーザーを示す断面図である。

【符号の説明】

１ｐ型ＧａＡｓ基板２ｐ型電流狭窄領域３、２２ｎ型ＧａＡｓ層４、２１ｐ型ＧａＡｓ層５ｐ型ＧａＩｎＰ層６ｐ型ＡｌＩｎＰ層７ｐ型ＺｎＳｅバッファ層８ｐ型ＺｎＳＳｅバッファ層９、２８ｐ型ＺｎＭｇＳＳｅクラッド層１０、２７ｐ型ＺｎＳＳｅ光導波層１１ＺｎＣｄＳｅ活性層１２、２６ｎ型ＺｎＳＳｅ光導波層１３、２５ｎ型ＺｎＭｇＳＳｅクラッド層１４ｎ型ＺｎＳＳｅ層１５ｎ型ＺｎＳｅコンタクト層１６ｎ側電極１７ｐ側電極１８拡散防止膜１９ｎ型ＧａＡｓ基板２０ｎ型ＧａＡｓ電流狭窄層２３ｎ型ＺｎＳｅバッファ層２４ｎ型ＺｎＳＳｅバッファ層２９ｐ型ＺｎＳＳｅ層３０ｐ型ＺｎＳｅコンタクト層３１ｐ型ＺｎＳｅ／ＺｎＴｅＭＱＷ層３２ｐ型ＺｎＴｅコンタクト層

Claims

【特許請求の範囲】

【請求項１】第１導電型の半導体基板と、上記半導体基板上に設けられたストライプ形状を有する
第１導電型の電流狭窄領域と、上記電流狭窄領域をその両側からはさむように設けられ
た第２導電型の半導体層と、上記電流狭窄領域および上記半導体層上に積層された発
光素子構造を構成するＩＩ−ＶＩ族化合物半導体層とを
有し、上記電流狭窄領域および上記半導体層の表面はほぼ平坦
でかつほぼ同一平面上にあることを特徴とする半導体発
光素子。
【請求項２】上記電流狭窄領域は上記半導体基板上に
積層された第２導電型の半導体層の一部を第１導電型化
することにより形成されたものであることを特徴とする
請求項１記載の半導体発光素子。
【請求項３】上記電流狭窄領域は上記半導体基板の一
部からなることを特徴とする請求項１記載の半導体発光
素子。
【請求項４】上記第１導電型はｐ型であり、上記第２
導電型はｎ型であることを特徴とする請求項１記載の半
導体発光素子。
【請求項５】上記第１導電型はｎ型であり、上記第２
導電型はｐ型であることを特徴とする請求項１記載の半
導体発光素子。
【請求項６】上記半導体基板はｐ型ＧａＡｓ基板であ
ることを特徴とする請求項１記載の半導体発光素子。
【請求項７】上記電流狭窄領域はｐ型ＧａＡｓからな
ることを特徴とする請求項１記載の半導体発光素子。
【請求項８】上記電流狭窄領域はｐ型ＡｌＧａＡｓか
らなることを特徴とする請求項１記載の半導体発光素
子。
【請求項９】上記半導体層はｎ型ＧａＡｓ層であるこ
とを特徴とする請求項１記載の半導体発光素子。
【請求項１０】上記半導体層はｎ型ＡｌＧａＡｓ層で
あることを特徴とする請求項１記載の半導体発光素子。
【請求項１１】上記半導体基板はｎ型ＧａＡｓ基板で
あることを特徴とする請求項１記載の半導体発光素子。
【請求項１２】上記電流狭窄領域はｎ型ＧａＡｓから
なることを特徴とする請求項１記載の半導体発光素子。
【請求項１３】上記電流狭窄領域はｎ型ＡｌＧａＡｓ
からなることを特徴とする請求項１記載の半導体発光素
子。
【請求項１４】上記半導体層はｐ型ＧａＡｓ層である
ことを特徴とする請求項１記載の半導体発光素子。
【請求項１５】上記半導体層はｐ型ＡｌＧａＡｓ層で
あることを特徴とする請求項１記載の半導体発光素子。
【請求項１６】上記電流狭窄領域および上記半導体層
上にＩＩＩ−Ｖ族化合物半導体からなるバッファ層を介
して上記ＩＩ−ＶＩ族化合物半導体層が積層されている
ことを特徴とする請求項４記載の半導体発光素子。
【請求項１７】上記バッファ層は順次積層されたｐ型
ＧａＡｓ層、ｐ型ＧａＩｎＰ層およびｐ型ＡｌＩｎＰ層
からなることを特徴とする請求項１６記載の半導体発光
素子。