JPH01232784A - 半導体発光素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体発光素子の製造方法に係り、特にリッ
ジ型光導波構造を有する半導体発光素子に好適な製造方
法に関する。

〔従来の技術〕

光デイスク等光情報端末機器の光源として、半導体レー
ザが使用されており、各種のストライプ構造が提案され
ている。その中の一つにリッジ型導波構造を有するもの
が知られている。この種の構造のものとしては、例えば
、エックステンデドアブストラクツオブジ１８ス（１９
８６インターナシヨナル）コンファレンスオンソリッド
ステートディバイセズアンドマテリアルズ、トーキ：ｉ
−，１９８６年第１５３頁から第１３６頁（Ｅ　ｘｔｅ
ｎｄｅｄＡｂｓｔｒａｃｔｓ　ｏｆ　ｔｈｅ　１８ｔｈ
　（１９８６Ｉｎｔｅｒｎａｔｉｏｎａｌ）Ｃｏｎｆｅ
ｒｅｎｃｅ　　ｏｎ　　　５ｏｌｉｄ　　　５ｔａｔｅ
　　Ｄｅｖｉｃｅｓ　　ａｎｄＭａｔｅｒｉａｌｓ、　
Ｔｏｋｏｙｏ、　１９８６．　ｐｐ、　１５３−１５６
）に記載されているように、リッジ型先導波構造を作成
し、その後結晶方位を選択して電流狭窄層を結晶成長さ
せることが知られている。しかし、リッジ型光導波構造
を作製した後に電流狭窄層を結晶成長する際に、特別な
工夫がなされていないために、リッジと電流狭窄層との
境界において段差を残している。したがって、このあと
埋め込み層の結晶成長を行っても段差は解消されず、こ
れかもとで結晶欠陥を生じさせることになる。また、成
長した結晶の上部に段差を残した状態で、半導レーザの
共振器端面をドライエツチング加工により作製すると、
この端面部に加工残渣を生じる。このことはレーザ素子
の諸特性に影響し、十分な特性が得られない。かかる結
晶成長の表面状態とドライエツチングによる端面加工時
における端面残渣の問題については、例えば、電子通信
学会技術研究報告０ＱＥ８６−６２第９頁から第１６頁
において論じられている。

〔発明が解決しようとする課題〕

上記従来技術は、リッジ型導波構造の段差を平坦に埋め
込む結晶成長を行う点について何ら配慮がなされておら
ず、順メサリッジを設けた領域では結晶成長が＜　１．
００　＞方向のみならす、＜１１１＞と＜１１１＞方向
にも起こるため、成長の結晶面境界領域では結晶欠陥を
生じる問題があった。このため、開動電流が素子内部に
有効に流れず、内部抵抗を増大させる原因となっていた
。

また、必要な結晶成長の完了した結晶表面は、上記段差
に基づ（段差を残したままの状態となり、この結晶を用
いてドライエツチング加工により共振器端面の作製を行
うと、加工端面部に残渣を生じ平滑に作製できないとい
う問題を生じる。周知のように加工端面はできる限り鏡
面とする必要があり、このような残渣は共振器としての
光の反射に損失を与えるばかりでなく出射光についても
散乱による損失を与えるものであり好ましくない。

本発明は、これら従来の技術課題を解決するためになさ
才したものであり、その目的とするところは、リッジ型
先導波構造の段差を平坦に埋め込む結晶成長を行い、プ
レーナで結晶欠陥の出来るだけ少ない改良された半導体
発光素子の製造方法を提供することにある。

〔課題を解決するための手段〕

上記目的は、少なくとも活性層を有するダブルヘテロ構
造を有する半導体結晶基板上の予め定められたリッジ形
成箇所に、ストライプ状の絶縁膜マスクを形成する工程
と；前記絶縁膜マスクを用いて前記半導体結晶の露出面
をエツチングして所定のリッジ型導波構造を形成する際
に、前記リッジのストライプ幅が前記絶縁１模マスク幅
よりも小さくなるように、前記リッジ輻より大なる１福
の前記に８膜マスクを用いてリッジ段差を形成する］工
程と；前記絶縁膜マスクを残した状態で前記リッジを構
成する半導体とは異なる導電型のｔ導体結晶で前記エツ
チングした半導体結晶跡を埋め込むことにより埋め込み
層を形成する工程と；前記絶縁膜マスクを取り除いてリ
ッジ表面を含む前記埋め込み層の上に前記リッジを構成
する半導体と同導電型の半導体結晶を成長させろ工程と
を具備して成ることを特徴とする半導体発光素子の製造
方法により達成される。

さらに埋め込み層の形成について詳述すれば、上記絶縁
膜マスクを残した状態で丘記リッジを構成する半導体と
は異なる導電型の半導体結晶で上記エツチングした半導
体結晶跡を埋め込むことにより埋め込み層を形成する工
程において、前記エツチングされた平坦面上の埋め込み
暦の結晶成長速度を、リッジ段差を形成した傾斜面上の
それと等しいか、それより大なる結晶成長速度下におい
て埋め込むことを特徴とする。

そして、好ましくは、上記予め定められたりッジ形成１
隋から突出した上記絶縁膜マスクの突出幅をＷよとし、
上記絶縁膜マスク下のエツチングされた水平面までのエ
ツチング深さをｄとし、前記突出した絶縁膜マスク裏面
からエツチングされた水平面に垂線を下したとき、その
垂線とエツチングされた傾斜面とのなす角度をエツチン
グ角度θ、前記傾斜面と水平面とのなす角度をαとし、
そして、前記エツチングされた水平面と傾斜面との交わ
る結晶面の異なる境界線が上記埋め込み層の成長と共に
前記絶縁膜マスク裏面に到達する点における前記絶縁膜
マスクの突出幅をＷ２としたとき。

一般式、Ｗ１≧Ｗま ただし、　Ｗ２＝ｄ　（ｔａｎ　Ｏ＋ｔａｎ（９０−ａ
　）　）の関係を満足するよう、前記絶縁膜マスクの突
出幅Ｗ工を設定することを特徴とする。

そして、さらに好ましくは、上記絶縁膜マスクを介して
半導体結晶の露出面をエツチングして所定のリッジ型導
波構造のリッジ段差を形成する工程において、前記半導
体結晶の光放出端面から所定の間隔をおいて島状にリッ
ジが形成されるように前記絶縁膜マスクを形成して前記
半導体結晶をエツチングし、前記エツチングした半導体
結晶跡を前記リッジを構成する半導体とは異なる導電型
の半導体結晶で埋め込むことを特徴とする。

上記絶縁膜マスクを用いて下地の半導体結晶を選択的に
エツチングしてリッジを形成した跡に、リッジを構成す
る半導体とは異なる導電型の半導体結晶で埋め込む理由
は、活性層に注入する電流がこの埋め込み層でリッジの
外に拡散するのを防止するために設けるもので、いわゆ
る電流狭窄層と呼ばれるものである。埋め込む結晶の厚
さはエツチング前の元の結晶の厚さに戻すことになるが
、この結晶成長厚さの制御は、エツチング深さｄに応じ
て周知の結晶成長条件、例えば成長温度。

ＭＯＣＶＤガス流量、成長時間などを所定値に設定すれ
ば容易に調整可能である。

また、エツチング時の絶縁膜マスクとしては。

選択エツチング時のレジストとして耐え、かつ、後の結
晶埋め込み工程時の結晶成長温度において変形しない材
質のものであればいずれのものでもよく、結晶中に不要
な不純物を拡散しないものが望ましい。ただし、リッジ
を構成する半導体と同一の導電型の不純物を拡散するも
のであれば使用してさしつかえない。また絶縁膜マスク
の厚さは好ましくは１０００Å以上、より好ましくは１
０００〜５０００人、特に好ましくは２０００〜３００
０人である。厚みの好ましい下限値は膜強度の面から設
定されるもので、また上限値の好ましい値はエツチング
マスクの耐性とエツチング時間から設定されるものであ
り５０００人より厚くてもさしつかえないが、上記のよ
うな理由から実用的に好ましい範囲とじて選定された。

実用的な絶縁膜マスクの例としては、例えば５ｉｎ２．
Ｐドープ（７）　Ｓ　ｉＯ，、Ａｆｌ、　Ｏ，。

ＳＬ、Ｎ４などを挙げることができる。

〔作用〕

絶縁膜マスクを利用して、リッジ型構造の段差を平坦に
埋め込むことが可能であることを以下に説明する。

従来技術では、リッジ型構造を形成した後電流狭窄層を
結晶成長すると、後の実施例の中で比較例として説明す
る。第２図に示すように、エツチングによって形成され
た傾斜面に結晶成長した部分が結晶５，６で台形に形成
されたリッジより高く成長した形状となる。本発明はリ
ッジ型構造の段差を平坦に埋めるように、後で詳述する
第４図（ａ）に示すような絶縁膜マスク１２を残し、こ
れを利用して電流狭窄層７を結晶成長する。こうすれば
、電流狭窄層７は、第４図（ｂ）に示すように、リッジ
型構造の段差を平坦に埋めるように成長する。

このとき、Ｉｉ［Ｉ膜マスクの突き出た部分の長さＷ工
が、エツチングによって形成された傾斜面上に成長する
結晶のＭＷ、に等しいか、それよりも大きくなければな
らない。もし、後の実施例で詳述する第５図（ａ）（説
明用の比較例）に示すように、Ｗ□くＷ２であると、電
流狭窄層７により平坦に埋めることができず、第５図（
ｂ）に示すように段差７ｂを生じてしまう。このように
段差を生じた後、埋め込み層を結晶成長すると、第２図
に示したように結晶上部に段差を残し、また（１ｏＯ）
面上に成長した結晶とエツチングによって形成された傾
斜面上に成長した結晶の境界が多くなり、結晶欠陥を多
く導入することになる。

しかし、Ｗ□≧Ｗ２であれば、リッジ型構造の段差は電
流狭窄層７により平坦に埋めることができる。

この後、埋め込み層も平坦に結晶成長するので、後に実
施例の中で 詳述する第１図に示したように、結晶上部に段差を生じ
ない。また、（１１１）面及び（１１１）面等は露出せ
ず段差を生じないため、成長面は（１００）面に限られ
て、導入される結晶欠陥は少なくなる。

〔実施例〕

実施例１゜ 以下１本発明の一実施例を図面を用いて説明する。第１
図は本発明の一実施例を示す半導体発光素子の断面図で
あり、第３図（ａ）〜（ｇ）は上記第１図の発光素子を
作製するプロセスフロー図である。先ず製造プロセスか
ら工程順に説明すると、第３図（ａ）において、ｎ型Ｇ
　ａ　Ａ　ｓ　基板１（厚さ１ｏａｎ）の上に、ｎ型Ｇ
ａＡｓバッファ層２（厚さ０．５４）、ｎ型Ｇａ、−ｘ
Ａ１１ｘＡｓクラット層３（厚さ１．５／／Ｉｌ＋　ｘ
　＝０．４５）＋アンドープ活性層Ｇａ１−ｙＡＱｙＡ
ｓ層４　（厚さ０．０１ｐｍ、　　ｙ　＝Ｏ，］４）。

ｐ型Ｇａ、−ｘＡＩＬｘＡｓクラッド層５（厚さ１．Ｏ
Ａｌｍ。

ｘ＝０．４５）、ｐ型ＧａＡＳＷＩ６（厚さ０．２ｍ）
を有機金属気相成長（ＭＯＣＶＤ）法により成長させる
。

つまり、結晶成長の各金属元素の原料ガスとしては１周
知のＧａ（Ｃ１１，）、、　、　Ｍ（ＣＨ，）３のごと
きメチル金属化合物、ＡｓＨ，をそれぞれ用いた。この
後、第３図（ｂ）において、結晶上部に絶縁膜１２とし
てＳ　ｉ　Ｏ、膜を０．２４形成する。さらに、第３図
（ｃ）において、ホトレジストを塗布して周知のホトリ
ソグラフィ技術により、リッジ形状のストライプレジス
トパターン１３を形成する。この後、第３図（ｄ）にお
いて、ホトレジストパターン１３をマスクとして絶縁膜
１２をフッ酸バッファ溶液によりエツチングしてストラ
イプマスク１２ａを形成する。このストライプマスク１
２ａを利用して、第３図（ｅ）において、リン酸溶液で
層５及び６をエツチングする。このとき、第４図（ａ）
で示すように、Ｗ□≧Ｗ２となるようにリッジ型ストラ
イプ構造を形成する。この後、絶縁膜マスクを残したま
ま、ｎ−ＧａＡｓ電流狭窄１ｉｙ７をＭＯＣＶＤ法によ
りリッジ型構造の段差と同程度の厚さだけ結晶成長させ
、第３図（ｆ）に示すように段差を平坦に埋め込むよう
にする。次いで第３図（ｇ）に示すように絶縁膜マスク
１２ａを除去した後、埋め　　　−込み層であるｐ　−
Ｇａ、−ｘＡ立、Ａｓ埋め込み層８（厚さ１．０虜、　
ｘ　＝０．４５）、　　ｐ　−ＧａＡｓキャップ層９（
厚さ０．５４）をＭＯＣＶＤ法により結晶成長させた。

この後、ｐ電極１０．ｎｆｉ極１１を蒸着して、襞間ス
クライブにより素子の形に切り出す。かくして第１図の
断面構造を有する半導体レーザを製造した。なお、単一
横モードの半導体レーザを得るため、例えば第４図にお
いて、リッジ＄Ｋｓを４−とし、絶縁膜マスク幅を６−
にすれば、Ｗ１’：’：　　　４　：　１．ＯＡａ　と
なり、その時のエラチング深さｄ”０．５４．水平面と
傾斜面の成長速度を等しく設定し、角度α＝３５．３°
、 Ｗ、＝ｄ（ｔａｎθ十ｔａｎ（９０−ａ　）　）　：０
．４３５／／１１となり、Ｗ、≧Ｗ２の条件を十分に満
すことができた。このとき、第４図（ｂ）のようにリッ
ジ型構造の段差を電流狭窄層７の成長で平坦にでき、埋
め込み層を成長して、第１図に示すような結晶上部に段
差のない平坦な素子を得ることができた。また、第２図
に示す比較のために製造した従来技術による素子に比へ
、結晶欠陥を少なくすることができた。

第８，９図は、このようにして製造した半導体レーザの
内部抵抗（シート抵抗）と素子の寿命特性についてそれ
ぞれ示した特性図で１本発明による素子の特性Ｉは従来
技術による素子Ｈに比べて、素子のシート抵抗は平均で
４〜５Ω低減でき、また素子寿命は温度５０℃、５ｍＷ
定光出力動作で２０００時間においても劣化が認められ
ず大幅に改善することができた。

なお、上記実施例において素子の加工は襞間によるもの
であったが、その他の方法としてドライエツチングによ
る加工として前記文献「電子通信学会技術研究報告０Ｑ
Ｅ−８６−６２，第９頁〜第１６頁」に記載の方法で共
振器端面をエツチング加工したが、本発明実施例による
場合は、加工による残渣が加工面に認められず、一方、
比較例の従来方法により結晶成長させたものにおいては
、上記文献の中で結晶表面に凹凸のある例で指摘されて
いるとおりの多数の残渣が観察された。このことは、本
発明により得られた結晶の表面状態が平坦であることを
示している。

実施例２゜ 本発明の他の実施例を第６，７図を用いて説明する。前
記第３図と同様のプロセスで結晶成長して素子を作製す
るが、本実施例では、半導体レーザの共振器端面近傍を
も電流狭窄層７で埋め込むことにより、共振器端面に電
流が注入されない先非励起領域を形成する。この先非励
起領域を形成するのは、第３図（ｄ）のホトレジストの
パターニングプロセスを変更することにより形成するこ
とができる。つまり共振器端面形成予定部近傍における
絶縁膜マスクを削除し、島状のマスクとして島状のリッ
ジを形成する。先非励起領域は雨具振器端面より３〜５
／７Ｉ１１程度設けるのが望ましい。

ドライエツチング加工によって共振器端面を形成すれば
、上記寸法精度を十分に満足して先非励起領域を作成す
ることができる。本実施例の斜視図は、第６図のように
なり、破線でとり囲んだ６ａは島状リッジを模式的に示
しているが、Ａ　−Ａ’線での断面図は第１図と同様に
なり、Ｂ−Ｂ’線での断面図は第７図となる４つまり、
共振器端面にはリッジが形成されていない。

本実施例によれば、リッジ型構造の段差を平坦に埋める
ことができ、かつレーザ素子の端面破壊レベルを向上さ
せることができた。従来技術による素子では端面破壊レ
ベルが５０ｍＷ程度であったが、本実施例では１００ｍ
Ｗにおいても劣化がなく端面破壊レベルを少なくとも１
００ｍＷ保障することができた。

〔発明の効果〕

本発明によれば、リッジ型先導波構造の段差を平坦に埋
め込むことができるので、結晶欠陥が少なく内部抵抗が
小さいプレーナレーザ素子を得ることができる。このた
め、閾電流値を低減でき、また素子のシート抵抗を下げ
て素子寿命を向上できた。すなわち、従来技術による素
子■に比べ。

本発明の素子Ｉでは、第８図に示すようにシー１〜抵抗
は平均で４〜５Ω低減でき、第９図に示すように素子寿
命は温度５０℃、５ｎ＋Ｗ定光出力動作において２００
０時間においても劣化が認められず大幅に向上させるこ
とができた。

また、レーザ素子の端面近傍を平坦に埋め込みかつ非励
起領域とすることができ、素子の端面破壊レベルを向上
させる効果がある。素子の端面破壊レベルは１００ｍＷ
においても劣化がなく、長寿命、大出力を可能にするこ
とができた。

本発明では、結晶材料をＧａＡｓ基板系としたが、他の
材料のＩｎＧａＡｓＰ／ＩｎＰ系、ＩｎＧａＡ＜ＩｎＧ
ａＡｓＰなどに応できることば口うまでもない。

そして、本発明においては結晶表面が平坦化され素子化
における結晶切断加工が襞間のみならず、周知のドライ
エツチング加工においても信頼性の高い加工を可能とす
るもので、加工技術の面からもすぐれた特性を有し、産
業の発展に寄与するところ甚だ大である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す半導体レーザ素子の断
面図、第２図は、従来技術による比較例の素子の断面図
、第３図（ａ）〜（ｇ）は本発明による一実施例の作製
プロセスフロー図、第４゜５図（ａ）、（ｂ）は、それ
ぞれ本発明、従来技術によるプロセスの説明用部分比較
図、第６図は、本発明の他の実施例を示す斜視図、第７
図は、第６図のＢ−Ｂ’線断面図、第８図は、従来技術
と本発明による素子のシート抵抗の分布を示す特性図、
そして第９図は、従来技術と本発明による素子の寿命試
験を示す特性曲線図である。 図において。 １−ｎ　−ＧａＡｓ基板 ２・・・ｎ−ＧａＡｓバッファ層 ３−　ｎ　−Ｇａ、−ｘＡ（ｌｘＡｓクラッド層４・・
・アンドープＧａ、−αｙＡｓ活性層５　・・・ｐ　−
Ｇａ、−、へｆｌｘＡｓクラッド層６＝−ｐ−ＧａＡｓ
層 ７・・・ｎ−ＧａＡｓ電流狭窄層 ８　・・・ｐ　−Ｇ　ａｌ−ｘＡＱｘ　Ａ　ｓ埋め込み
層９・・・ｐ−ＧａＡｓキャップ層 １０・・・ｐ電極 １１・・・ｎ電極 １２・・・絶縁膜 １３・・・ホトレジスト Ｌ□□ ■ ■ Ｚり 第１図 体 −に八〇−・ 第３図（ａ） 第３図（ｂ） 第３因（Ｃ） 第３図（ｄ） 第３図（ｅ） 第３図（ｆ） 第３図（９） ｄ・−エンチンク゛潔さ 第４図（ａ） 第４図（ｂ） ｄ−一一エッチング゛ｊ朶さ 第５図（ａ） 第５図（ｂ） 第６図 第７図

Claims (1)

1. 【特許請求の範囲】 １、少なくとも活性層を有するダブルヘテロ構造を有す
   る半導体結晶基板上の予め定められたリッジ形成箇所に
   、ストライプ状の絶縁膜マスクを形成する工程と；前記
   絶縁膜マスクを用いて前記半導体結晶の露出面をエッチ
   ングして所定のリッジ型導波構造を形成する際に、前記
   リッジのストライプ幅が前記絶縁膜マスク幅よりも小さ
   くなるように、前記リッジ幅より大なる幅の前記絶縁膜
   マスクを用いてリッジ段差を形成する工程と；前記絶縁
   膜マスクを残した状態で前記リッジを構成する半導体と
   は異なる導電型の半導体結晶で前記エッチングした半導
   体結晶跡を埋め込むことにより埋め込み層を形成する工
   程と；前記絶縁膜マスクを取り除いてリッジ表面を含む
   前記埋め込み層上に前記リッジを構成する半導体と同導
   電型の半導体結晶を成長させる工程とを具備して成るこ
   とを特徴とする半導体発光素子の製造方法。 ２、上記絶縁膜マスクを残した状態で上記リッジを構成
   する半導体とは異なる導電型の半導体結晶で上記エッチ
   ングした半導体結晶跡を埋め込むことにより埋め込み層
   を形成する工程において、前記エッチングされた平坦面
   上の埋め込み層の結晶成長速度を、リッジ段差を形成し
   た傾斜面上のそれと等しいか、それより大なる結晶成長
   速度下において埋め込むことを特徴とする請求項１記載
   の半導体光素子の製造方法。 ３、上記予め定められたリッジ形成幅から突出した上記
   絶縁膜マスクの突出幅をＷ＿１とし、上記絶縁膜マスク
   下のエッチングされた水平面までのエッチング深さをｄ
   とし、前記突出した絶縁膜マスク裏面からエッチングさ
   れた水平面に垂線を下したとき、その垂線とエッチング
   された傾斜面とのなす角度をエッチング角度θ、前記傾
   斜面と水平面とのなす角度をαとし、そして、前記エッ
   チングされた水平面と傾斜面との交わる結晶面の異なる
   境界線が上記埋め込み層の成長と共に前記絶縁膜マスク
   裏面に到達する点における前記絶縁膜マスクの突出幅を
   Ｗ＿２としたとき、 一般式、Ｗ＿１≧Ｗ＿２ ただし、Ｗ＿２＝ｄ〔ｔａｎθ＋ｔａｎ（９０−α）〕
   の関係を満足するよう、前記絶縁膜マスクの突出幅Ｗ＿
   １を設定することを特徴とする請求項１もしくは２記載
   の半導体光素子の製造方法。 ４、上記絶縁膜マスクを介して半導体結晶の露出面をエ
   ッチングして所定のリッジ型導波構造のリッジ段差を形
   成する工程において、前記半導体結晶の光放出端面から
   所定の間隔をおいて島状にリッジが形成されるように前
   記絶縁膜マスクを形成して前記半導体結晶をエッチング
   し、前記エッチングした半導体結晶跡を前記リッジを構
   成する半導体とは異なる導電型の半導体結晶で埋め込む
   ことを特徴とする請求項１、２もしくは３記載の半導体
   発光素子の製造方法。