JP3015909B2 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法

Info

Publication number
JP3015909B2
JP3015909B2 JP29231591A JP29231591A JP3015909B2 JP 3015909 B2 JP3015909 B2 JP 3015909B2 JP 29231591 A JP29231591 A JP 29231591A JP 29231591 A JP29231591 A JP 29231591A JP 3015909 B2 JP3015909 B2 JP 3015909B2
Authority
JP
Japan
Prior art keywords
layer
current
diffusion
light emitting
blocking layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP29231591A
Other languages
English (en)
Other versions
JPH05110133A (ja
Inventor
一行 速水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP29231591A priority Critical patent/JP3015909B2/ja
Publication of JPH05110133A publication Critical patent/JPH05110133A/ja
Application granted granted Critical
Publication of JP3015909B2 publication Critical patent/JP3015909B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体発光素子及びその
製造方法に関する。具体的にいうと、電流狭窄構造を有
する半導体レーザや発光ダイオード等の半導体発光素子
とその製造方法に関する。
【0002】
【従来の技術】図8は従来例であって、不純物拡散によ
って電流狭窄構造を形成された端面出射型の発光ダイオ
ードEを示す斜視図である。これは、n−AlGa基板
51の上にn−AlGaAs下部クラッド層52、Ga
As活性層53、p−AlGaAs上部クラッド層5
4、n−AlGaAs電流ブロック層55、p−AlG
aAsキャップ層56を順次成長させた後、キャップ層
56の一部から上部クラッド層54に向けてZnを拡散
させて電流通路領域(p−Zn拡散領域)59を形成
し、キャップ層56の上面にp側電極57を形成し、基
板51の下面にn側電極58を形成したものである。
【0003】しかして、n型の電流ブロック層55とp
型の上部クラッド層54によって逆バイアスで使用され
るpn接合電流阻止層が形成されているので、電流ブロ
ック層55を通って活性層53に電流が注入されること
はない。一方、p−Zn拡散領域によって電流ブロック
層55の一部をp型に反転させて電流通路領域59を形
成しているので、電流はこの電流通路領域59を通って
のみp側電極57から活性層53へ注入され、活性層5
3を発光させるようになっており、これによって電流狭
窄構造が構成されている。
【0004】
【発明が解決しようとする課題】しかしながら、従来例
においては、上記のように平坦な多層成長ウエハの上面
(キャップ層)からZnを拡散させているので、拡散深
さを大きくすることができなかった。このため、電流ブ
ロック層から発光層までの層厚が薄いと、発光層がp側
電極に接近することになり、p側電極を接合側としてヒ
ートシンク等にジャンクションダウン(あるいは、エピ
サイドダウン)実装した場合には、半田等の接合用ろう
材が発光層へ回り込んで付着し易くなり、ジャンクショ
ンダウン実装が困難であった。一方、電流ブロック層と
発光層との間の層厚が厚いと、発光素子の電流狭窄効果
が悪くなるという問題があった。
【0005】また、従来の発光素子にあっては、電流通
路領域の拡散幅と拡散深さを別々にコントロールするこ
とができなかった。
【0006】本発明は叙上の従来例の欠点に鑑みてなさ
れたものであり、その目的とするところは、電流通路領
域を容易に深くすることができ、また、電流通路領域の
幅と深さを別々にコントロールすることができる電流狭
窄構造の半導体発光素子を提供することにある。
【0007】
【課題を解決するための手段】本発明による半導体発光
素子は、第1導電型の電流ブロック層と第2導電型の半
導体層を上下に積層した少なくとも1つのpn接合電流
阻止層を発光層の上方に持ち、最上層から電流ブロック
層及び前記半導体層にかけて凹部を凹設され、拡散によ
って形成された第2導電型の電流通路領域を凹部の側壁
面に有すると共に凹部の底面を非拡散領域としたことを
特徴としている。
【0008】また、本発明による半導体発光素子の製造
方法は、第1導電型の電流ブロック層と該電流ブロック
層よりも拡散速度及びある種のエッチャントに対するエ
ッチング速度の小さな第2導電型の半導体層を上下に積
層した少なくとも1つのpn接合電流阻止層を発光層の
上方に形成し、最上層から電流ブロック層にかけてエッ
チングによって凹部を凹設した後、前記凹部の内面に拡
散によって第2導電型の電流通路領域を形成し、つい
で、凹部の底面において前記半導体層を選択的にエッチ
ングすることによって凹部底面の電流通路領域を除去す
ることを特徴としている。
【0009】
【作用】本発明による電流狭窄構造の半導体発光素子に
あっては、表面からpn接合電流阻止層を貫通させるよ
うにして凹部を凹設し、凹部の側壁面から不純物を拡散
させることによって凹部の側壁面に電流通路領域を形成
しているので、凹部を深くすることによって電流通路領
域の深さ(表面から下端までの距離)を大きくすること
ができ、電流ブロック層と発光層の間の層厚が薄くて
も、発光層を表面から遠い位置に設けることができる。
この結果、ジャンクションダウン実装を行なっても接合
用のろう材が発光層へ回り込みにくくなり、ジャンクシ
ョンダウン実装が容易になる。
【0010】また、本発明の発光素子にあっては、電流
通路領域の深さは凹部のエッチング深さによってコント
ロールでき、電流通路領域の幅は拡散深さによってコン
トロールでき、電流通路領域の幅と深さを別々にコント
ロールすることができ、電流通路領域の形状を比較的自
由に設計することができる。
【0011】さらに、凹部の底面は非拡散領域となって
いるので、発光層の真上において拡散層により光が吸収
されることを無くすことができ、発光効率を向上させる
ことができる。
【0012】また、本発明による半導体発光素子の製造
方法においては、電流ブロック層の下に電流ブロック層
よりもエッチング速度の小さな半導体層を設けているの
で、電流ブロック層をエッチングして凹部を形成する際
のエッチング時間を長く設定することができ、再現性よ
く凹部を形成することができ、製品の歩留りが向上す
る。
【0013】さらに、電流ブロック層の下に電流ブロッ
ク層よりも拡散速度の小さな半導体層を設けているの
で、凹部の底面における拡散深さの制御が容易となり、
電流ブロック層の下の半導体層を超えて拡散されること
を防止することができる。従って、電流ブロック層と発
光層との間の層厚を薄くして電流狭窄効果を高めること
ができ、また、電流ブロック層の下の半導体層を除去す
ることにより凹部の底面の拡散層を確実に除去すること
ができる。
【0014】さらに、電流ブロック層の下に電流ブロッ
ク層よりも拡散速度の小さな半導体層を設けているの
で、電流ブロック層から発光層までの層厚を厚くしなく
ても、しかも、活性層に拡散の影響を与えることなく、
凹部の側壁面における電流通路領域の幅(拡散深さ)を
広くすることができ、電流通路領域におけるシート抵抗
を低減することができる。
【0015】
【実施例】図1は本発明の一実施例による端面出射型の
発光ダイオードAを示す一部破断した斜視図、図2
(a)〜(f)はその製造方法を示す断面図である。以
下、この実施例を製造順序に沿って説明する。
【0016】まず、MBE(分子線エピタキシャル)法
あるいはMOCVD(Metal-Organic CVD)法等を用
いて、n−GaAs基板2の上にn−Al0.45Ga0.55
As下部クラッド層3、p−GaAs活性層4、p−A
0.45Ga0.55As上部クラッド層5、p−Al0.1
0.9Asストップ層6、n−Al0.45Ga0.55As電
流ブロック層7、p−GaAsキャップ層8を1回の成
長工程において順次成長させる〔図2(a)〕。これは
pnpn接合構造のウエハである。
【0017】つぎに、例えばキャップ層8の上面にAZ
レジスト11を塗布し、フォトリソグラフィ法によって
AZレジスト11をパターニングして長方形の開口11
a(例えば、5μm×100μm)をあける。開口11
aをあけた後、Al組成の高い電流ブロック層7に対す
るエッチング性の悪いエッチャント、例えばpH:9.
4の KI(0.3mol/リットル)+I2(0.04mol/リッ
トル) を用い、上記AZレジスト11をマスクとして電流ブロ
ック層7との境界までキャップ層8を選択的にエッチン
グし、長方形状の凹部10を形成する〔図2(b)〕。
【0018】ついで、上記AZレジスト11を除去した
後、キャップ層8をマスクとし、HF(80℃)をエッ
チャントとし、ストップ層6との境界まで電流ブロック
層7を選択的にエッチングし、より深い凹部10を形成
する〔図2(c)〕。このようにして2度の選択的エッ
チングにより深い凹部10を得ることができる。
【0019】図3はエッチャントとしてHF(80℃)
を用いてAlxGa1-xAsをエッチングする場合のAl
組成xとエッチング速度との関係を示す図(日本電子工
業振興協会発行、III−V族混晶半導体データブックよ
り)である。この図に示されているように、Al組成x
が大きくなるほどエッチング速度も大きくなる。キャッ
プ層8のAl組成はx=0であるから、キャップ層8は
HFによってほとんどエッチングされることがなく、こ
のためHFによるエッチング時にはキャップ層8をマス
クとして用いることができるのである。また、電流ブロ
ック層7のAl組成はx=0.45、ストップ層6のA
l組成はx=0.1で、HFに対するストップ層6のエ
ッチング速度は電流ブロック層7よりも非常に小さくな
っているので、ストップ層6は上記エッチャントによっ
てほとんどエッチングされることがない。このため、電
流ブロック層7だけを選択的にエッチングすることがで
きると共に電流ブロック層7のエッチング工程の制御が
容易になり、ストップ層6の層厚を0.2μm程度にす
ることができる。また、複数素子を同時にエッチングす
る場合にも、素子間でエッチング深さのバラツキが小さ
くなり、再現性が向上する。
【0020】この後、例えば閉管法によるZn拡散工程
などにより、ウエハ全面にZnを拡散させる。すなわ
ち、最上層のキャップ層8上面と凹部10の側壁面(キ
ャップ層8、電流ブロック層7)及び底面(ストップ層
6)に十分Znを拡散させ、キャップ層8の上面から凹
部10の側壁面及び底面にかけて電流通路領域12を形
成する〔図2(d)〕。なお、Zn拡散は、キャップ層
8の上面には行なわず、凹部10内にのみ行なってもよ
い。
【0021】図4はAlxGa1-xAsのおけるAl組成
xとZnの拡散深さとの関係を示す図(日本電子工業振
興協会発行、III−V族混晶半導体データブックより)
であって、Al組成xが高いほどZnの拡散速度が大き
くなっている。ストップ層6のAl組成x=0.1は電
流ブロック層7のAl組成x=0.45よりも小さく、
ストップ層6の拡散速度は電流ブロック層7の拡散速度
よりも十分小さくなっているので、ウエハ垂直方向の拡
散制御が容易となり、ストップ層6を超えて拡散される
ことを防止できる。
【0022】例えば、640℃で上記Zn拡散工程を実
施するとすると、ストップ層6の拡散速度は電流ブロッ
ク層7の拡散速度の1/2.5=1/kとなるので、Z
n拡散深さの制御が容易になる。また、ストップ層6の
層厚がd=0.2μmであるとすると、活性層4に影響
を与えることなく、電流ブロック層7において凹部10
の側壁面から側部方向へ最大でk×d=0.5μmの深
さでZnを拡散させ、電流ブロック層7をp型に反転さ
せて電流通路領域12を形成することができる。すなわ
ち、活性層4に拡散の影響を及ぼすことなく、しかもス
トップ層6及び上部クラッド層5の層厚を大きくするこ
となく、凹部10の側壁面に十分深くZnを拡散させる
ことが可能になる。従って、素子の電流狭窄性を犠牲に
することなく、電流通路領域12におけるシート抵抗を
小さくすることができる。
【0023】つづけて、凹部10を除いてキャップ層8
の上面全体にAZレジスト13を塗布し、このAZレジ
スト13をマスクとし、pH:9の KI(0.3mol/リットル)+I2(0.1mol/リット
ル) をエッチャントとしてストップ層6を選択的にエッチン
グし、凹部10の底面において電流通路領域(p−Zn
拡散領域)12を除去し、上部クラッド層5を露出させ
る〔図2(e)〕。これによって活性層4の発光領域の
上方に拡散領域が存在しなくなるので、キャリアがハイ
ドープされた拡散領域における光の吸収をなくすことが
でき、発光効率が向上する。
【0024】最後に、キャップ層8の上面から凹部10
内面にかけてp側電極9を蒸着させ、基板2の下面にn
側電極1を蒸着させ〔図2(f)〕、図1に示すような
端面出射型発光ダイオードAを製作する。
【0025】こうして、この発光ダイオードAにおいて
は、凹部10の側壁面においてn−AlGaAs電流ブ
ロック層7の一部がp型に反転し、p−GaAsキャッ
プ層8及び電流ブロック層7を貫通して電流通路領域1
2が形成されている。n型の電流ブロック層7とp型の
ストップ層6とからなるpn接合電流阻止層には逆バイ
アス電圧が加わり、電流を遮断するが、電流通路領域1
2には電流が流れるので、この発光ダイオードAは電流
狭窄構造となっている。従って、p側電極9とn側電極
1との間に電圧を印加すると、電流通路領域12を通し
て活性層4に電流が注入され、活性層4で発生した光は
活性層4の端面から出射される。
【0026】また、電流ブロック層7と活性層4の間の
層厚を小さくして素子の電流狭窄効果を高めると同時
に、電流ブロック層7よりも上の層厚を大きくすると共
に凹部10を深くすることにより、p側電極9から活性
層4までの距離を大きくでき、ジャンクションダウン実
装にも容易に対応できる。
【0027】図5は本発明の別な実施例による端面出射
型の半導体レーザBを示す一部破断した斜視図である。
この実施例においては、両端面(へき開面)間の全長に
わたって所定幅で凹部(U字溝)10を設けている。こ
の構造のものは、活性層4においてレーザ発振するの
で、半導体レーザBとなる。
【0028】図6は本発明のさらに別な実施例による上
面出射型の発光ダイオードCを示す一部破断した斜視
図、図7(a)〜(f)はその製造方法を示す断面図で
ある。以下、この実施例を製造順序に沿って説明する。
【0029】はじめに、MBE法あるいはMOCVD法
等を用いて、n−GaAs基板2の上にn−Al0.45
0.55As下部クラッド層3、p−GaAs活性層4、
p−Al0.45Ga0.55As上部クラッド層5、p−Al
0.1Ga0.9Asストップ層6、n−Al0.45Ga0.55
s電流ブロック層7、p−GaAsキャップ層8を順次
成長させる〔図7(a)〕。これはpnpn接合構造で
ある。
【0030】つぎに、例えばキャップ層8の上面をAZ
レジスト11によって覆い、AZレジスト11に円形の
開口11b(例えば、直径50μm)をあける。開口1
1bをあけた後、このAZレジスト11をマスクとし、
pH:9.4の KI(0.3mol/リットル)+I2(0.04mol/リッ
トル) をエッチャントとして電流ブロック層7との境界までキ
ャップ層8を選択的にエッチングし、丸孔状の凹部10
を形成する〔図7(b)〕。
【0031】ついで、上記AZレジスト11を除去した
後、キャップ層8をマスクとし、HF(80℃)をエッ
チャントとし、ストップ層6との境界まで電流ブロック
層7を選択的にエッチングし、より深い凹部10を形成
する〔図7(c)〕。ここで、キャップ層8のAl組成
はx=0であるから、キャップ層8はHFによってほと
んどエッチングされることがなく、このためHFによる
エッチング時にはキャップ層8をマスクとして用いるこ
とができるのである。また、電流ブロック層7のAl組
成はx=0.45、ストップ層6のAl組成はx=0.1
で、HFに対するストップ層6のエッチング速度は電流
ブロック層7よりも非常に小さくなっているので、スト
ップ層6は上記エッチャントによってほとんどエッチン
グされることがない。このため、電流ブロック層7だけ
を選択的にエッチングすることができると共に電流ブロ
ック層7のエッチング工程の制御が容易になり、ブロッ
ク層の層厚を0.2μm程度にすることができる。
【0032】この後、例えば閉管法によるZn拡散工程
などにより、ウエハ全面にZnを拡散させる。すなわ
ち、最上層のキャップ層8上面と凹部10の側壁面(キ
ャップ層8、電流ブロック層7)及び底面(ストップ層
6)に十分Znを拡散させ、キャップ層8の上面から凹
部10の側壁面及び底面にかけて電流通路領域12を形
成する〔図7(d)〕。なお、Zn拡散は、キャップ層
8の上面には行なわず、凹部10内にのみ行なってもよ
い。ここで、ストップ層6のAl組成x=0.1は電流
ブロック層7のAl組成x=0.45よりも小さく、ス
トップ層6の拡散速度は電流ブロック層7の拡散速度よ
りも十分小さくなっているので、ウエハ垂直方向の拡散
制御が容易となり、上部クラッド層5や活性層4に拡散
の影響を及ぼすことなく凹部10の内側面に十分Znを
拡散させることが可能になる。
【0033】例えば、640℃で上記Zn拡散工程を実
施するとすると、ストップ層6の拡散速度は電流ブロッ
ク層7の拡散速度の1/2.5=1/kとなるので、Z
n拡散深さの制御が容易になる。また、ストップ層6の
層厚がd=0.2μmであるとすると、活性層4に影響
を与えることなく、電流ブロック層7において凹部10
の側壁面から側部方向へ最大でk×d=0.5μmの深
さでZnを拡散させ、電流ブロック層7をp型に反転さ
せて電流通路領域12を形成することができる。
【0034】つづけて、凹部10を除いてキャップ層8
の上面全体にAZレジスト13を塗布し、このAZレジ
スト13をマスクとし、pH:9の KI(0.3mol/リットル)+I2(0.1mol/リット
ル) をエッチャントとしてストップ層6を選択的にエッチン
グし、凹部10の底面において電流通路領域12を除去
し、上部クラッド層5を露出させる〔図7(e)〕。こ
れによって活性層4の発光領域の上方に拡散領域が存在
しなくなるので、キャリアがハイドープされた拡散領域
における光の吸収をなくすことができ、発光効率が向上
する。
【0035】ついで、凹部10の上部にのみAZレジス
トによるマスク14を形成し、ウエハ全面に電極金属9
aを蒸着させ〔図7(f)〕、リフトオフ等によってマ
スク14を除去することによりキャップ層8の上面にp
側電極9を形成すると共にp側電極9に光を取り出すた
めの窓15を形成する。最後に、基板2の下面にn側電
極1を形成し、図6に示すような上面出射型発光ダイオ
ードCを製作する。
【0036】この上面出射型の発光ダイオードCにおい
ては、p側電極9から電流通路領域12を通って活性層
4へ電流が注入され、活性層4の電流注入領域から出射
された光は上面の窓15から出射される。
【0037】なお、半導体型のp型及びn型は上記各実
施例とは逆になっていてもよい。また、活性層4よりも
上のpn接合は上記各実施例では2箇所であったが、1
箇所あるいは3箇所以上でもよい。
【0038】最上層の導電型は上記各実施例では電流ブ
ロック層と異なる導電型であったが、同一導電型であっ
てもよい。ただし、同一導電型の場合には、拡散をウエ
ハ全面に行ない、最上層の上面にも電流通路領域を形成
する必要がある。さらに、凹部は断面U字形に限らず、
例えば断面V字形などでもよい。また、本発明の発光素
子は、AlGaAs系に限るものでもない。
【0039】
【発明の効果】本発明によれば、電流通路領域の深さを
大きくすることができ、電流ブロック層と発光層の間の
層厚が薄くても、発光層を表面から遠い位置に設けるこ
とができる。この結果、ジャンクションダウン実装を行
なっても接合用のろう材が発光層へ回り込みにくくな
り、ジャンクションダウン実装が容易になる。
【0040】また、電流ブロック層の下にエッチング速
度の小さな半導体層を設けているので、電流ブロック層
をエッチングして凹部を形成する際のエッチング時間を
長く設定することができ、再現性よく凹部を形成するこ
とができ、製品の歩留りが向上する。
【0041】さらに、電流ブロック層の下に拡散速度の
小さな半導体層を設けているので、電流狭窄効果を犠牲
にすることなく、しかも、活性層に拡散の影響を与える
ことなく、凹部の側壁面における電流通路領域の幅(拡
散深さ)を広くすることができ、電流通路領域における
シート抵抗を低減することができる。
【0042】さらに、電流通路領域の深さは凹部のエッ
チング深さによってコントロールでき、電流通路領域の
幅は拡散深さによってコントロールでき、電流通路領域
の幅と深さを別々にコントロールすることができ、電流
通路領域の形状を比較的自由に設計することができる。
【0043】また、電流ブロック層の下に拡散速度の小
さな層を設けているので、凹部の底面における拡散深さ
の制御が容易となり、拡散層が電流ブロック層の下の半
導体層を超えることを防止できる。従って、電流ブロッ
ク層の下の半導体層を除去することにより凹部の底面の
拡散層を確実に除去することができ、発光層の真上にお
ける光の吸収を無くすことができる。こうして、素子の
抵抗を低減し、拡散領域における光吸収を無くしたこと
により、高出力微小発光径の発光素子を製作可能にな
る。
【図面の簡単な説明】
【図1】本発明の一実施例による端面出射型発光ダイオ
ードを示す一部破断した斜視図である。
【図2】(a)(b)(c)(d)(e)(f)は同上
の製造方法を示す断面図である。
【図3】HFでAlGaAsをエッチングする場合のA
l組成とエッチング速度の関係を示す図である。
【図4】AlxGa1-xAsのおけるAl組成xとZnの
拡散深さとの関係を示す図である。
【図5】本発明の別な実施例による半導体レーザを示す
一部破断した斜視図である。
【図6】本発明のさらに別な実施例による上面出射型発
光ダイオードを示す一部破断した斜視図である。
【図7】(a)(b)(c)(d)(e)(f)は同上
の実施例の製造方法を示す断面図である。
【図8】従来例の斜視図である。
【符号の説明】
4 活性層 5 上部クラッド層 6 ストップ層 7 電流ブロック層 8 キャップ層 10 凹部 12 電流通路領域

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1導電型の電流ブロック層と第2導電
    型の半導体層を上下に積層した少なくとも1つのpn接
    合電流阻止層を発光層の上方に持ち、最上層から電流ブ
    ロック層及び前記半導体層にかけて凹部を凹設され、拡
    散によって形成された第2導電型の電流通路領域を凹部
    の側壁面に有すると共に凹部の底面を非拡散領域とした
    ことを特徴とする半導体発光素子。
  2. 【請求項2】 第1導電型の電流ブロック層と該電流ブ
    ロック層よりも拡散速度及びある種のエッチャントに対
    するエッチング速度が小さな第2導電型の半導体層を上
    下に積層した少なくとも1つのpn接合電流阻止層を発
    光層の上方に形成し、最上層から電流ブロック層にかけ
    てエッチングによって凹部を凹設した後、前記凹部の内
    面に拡散によって第2導電型の電流通路領域を形成し、
    ついで、凹部の底面において前記半導体層を選択的にエ
    ッチングすることによって凹部底面の電流通路領域を除
    去することを特徴とする半導体発光素子の製造方法。
JP29231591A 1991-10-12 1991-10-12 半導体発光素子及びその製造方法 Expired - Lifetime JP3015909B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29231591A JP3015909B2 (ja) 1991-10-12 1991-10-12 半導体発光素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29231591A JP3015909B2 (ja) 1991-10-12 1991-10-12 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPH05110133A JPH05110133A (ja) 1993-04-30
JP3015909B2 true JP3015909B2 (ja) 2000-03-06

Family

ID=17780185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29231591A Expired - Lifetime JP3015909B2 (ja) 1991-10-12 1991-10-12 半導体発光素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP3015909B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6067401B2 (ja) * 2013-02-13 2017-01-25 学校法人 名城大学 半導体発光素子、及び、その製造方法

Also Published As

Publication number Publication date
JPH05110133A (ja) 1993-04-30

Similar Documents

Publication Publication Date Title
EP0026062B1 (en) A heterojunction semiconductor laser
US7485902B2 (en) Nitride-based semiconductor light-emitting device
JPH0278280A (ja) 半導体発光装置
US4716125A (en) Method of producing semiconductor laser
JP4865186B2 (ja) Iii−v族化合物半導体装置及びその製造方法
JP3505478B2 (ja) 窒化物系半導体レーザ素子および窒化物系半導体レーザ装置の製造方法
JP3782230B2 (ja) 半導体レーザ装置の製造方法及びiii−v族化合物半導体素子の製造方法
JP4024463B2 (ja) 半導体発光素子の製造方法
JP3015909B2 (ja) 半導体発光素子及びその製造方法
US7120181B1 (en) Semiconductor laser device and method of fabricating the same
US6904071B1 (en) Semiconductor laser device and method of fabricating the same
CN1311553A (zh) 半导体发光器件的制造方法和半导体发光器件
JPH0632331B2 (ja) 半導体レ−ザ装置およびその製造方法
JP2001057459A (ja) 半導体レーザ
JP3151096B2 (ja) 半導体発光素子
JPH0897510A (ja) 半導体レーザの製造方法,及び半導体レーザ
JP3505913B2 (ja) 半導体発光装置の製造方法
JP3139886B2 (ja) 半導体レーザ素子およびその製造方法
JP2004247503A (ja) 窒化物半導体素子およびその製造方法
KR100322689B1 (ko) 레이저다이오드와그제조방법
KR100647293B1 (ko) 굴절률 도파형 반도체 레이저 다이오드 및 그 제조 방법
JP2000150954A (ja) 半導体発光素子
JPH0766992B2 (ja) AlGaInP系半導体レーザとその製造方法
KR940011275B1 (ko) 레이저다이오드 및 그 제조방법
JPH0513813A (ja) 半導体発光素子