JP4877146B2 - 半導体レーザ素子の製造方法 - Google Patents

半導体レーザ素子の製造方法 Download PDF

Info

Publication number
JP4877146B2
JP4877146B2 JP2007214073A JP2007214073A JP4877146B2 JP 4877146 B2 JP4877146 B2 JP 4877146B2 JP 2007214073 A JP2007214073 A JP 2007214073A JP 2007214073 A JP2007214073 A JP 2007214073A JP 4877146 B2 JP4877146 B2 JP 4877146B2
Authority
JP
Japan
Prior art keywords
mesa
layer
buried layer
type inp
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007214073A
Other languages
English (en)
Other versions
JP2009049201A (ja
Inventor
崇 柳楽
力 綿谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007214073A priority Critical patent/JP4877146B2/ja
Publication of JP2009049201A publication Critical patent/JP2009049201A/ja
Application granted granted Critical
Publication of JP4877146B2 publication Critical patent/JP4877146B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、Alを含む半導体材料からなる活性層を持つ半導体積層構造をエッチングしてメサを形成し、このメサの周囲を埋め込み層で埋め込む半導体レーザ素子の製造方法に関し、特にメサの表面の酸化膜を十分に除去して、レーザ特性及び信頼性を向上させることができる半導体レーザ素子の製造方法に関するものである。
半導体レーザ素子では、活性層へ電流を効率よく供給させるために電流経路を狭窄させる必要がある。そこで、多くの半導体レーザでは、活性層を持つ半導体積層構造を作製した後、誘電体膜への微細パターン転写技術、エッチング技術を用いてメサを形成し、電流が流れる領域を限定させることで電流経路を狭窄させている。この時、メサの表面に露出される活性層の保護や、放熱性、素子の寄生容量等の観点から、メサ周囲を半導体で覆った埋込構造を形成している(例えば、特許文献1参照)。
図13は、活性層を持つ半導体積層構造のメサの周囲をn/p/n/p型の半導体層で埋め込んだ半導体レーザ素子を示す断面図である。p型InP基板11上に、p型InPクラッド層12、AlGaInAs下光閉込層13、AlGaInAs―MQW活性層14、n型AlGaInAs上光閉込層15、n型InPクラッド層16を順番に成長させた半導体積層構造のメサが形成されている。そして、メサの周囲は、p型InP埋込層17、n型InP電流ブロック層18、p型InP埋込層19、及びn型InP埋込層20により埋め込まれている。この上に、n型InPコンタクト層21、n型InGaAsコンタクト層22、n型InPキャップ層23が形成されている。
ここで、メサの表面は、p型InP埋込層17で覆われている必要がある。これはn型InP電流ブロック層18がメサに接するとメサから埋込層へ電流が流れ、活性層14に電流を狭窄することができなくなるためである。
特開平05−136526号公報
Alを含む半導体材料からなる活性層14は、メサの表面で大気に晒されて表面が酸化される。このような酸化層上ではIn原子がマイグレーションするため、p型InP埋込層17がエピタキシャル成長され難い。従って、活性層14より下の半導体層が完全に埋め込まれてから活性層14を覆うような成長が始まる。
このため、図14に示すように、n型InP電流ブロック層18がメサに接してしまい、メサから埋込層へ電流が流れる無効電流経路24が形成される。また、界面の酸素や不純物は結晶欠陥の要因ともなる。これらにより特性及び信頼性が劣化するという問題があった。
上記のようにAlを含む半導体材料からなる活性層を持つ半導体積層構造をエッチングしてメサを形成し、このメサの周囲を埋め込み層で埋め込む場合は、一般的な再成長で許容されるレベルよりもメサの表面の酸化層を低減させる必要がある。
なお、埋め込み成長の前にHClガスによりメサの表面の酸化層を除去する方法や、HClガスによるエッチング時の温度を450℃以下にして酸化膜の除去効果を高める方法がある。しかし、これらの方法だけでは、メサの表面の酸化膜を十分に除去することができなかった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、メサの表面の酸化膜を十分に除去して、レーザ特性及び信頼性を向上させることができる半導体レーザ素子の製造方法を得るものである。
本発明に係る半導体レーザ素子の製造方法は、基板上に、Alを含む半導体材料からなる活性層を持つ半導体積層構造を形成する工程と、半導体積層構造をエッチングしてメサを形成する工程と、水素プラズマを用いてメサの表面を清浄化させる工程と、メサの表面を清浄化させた後にメサの表面を覆うように埋め込み層を形成する工程とを備え、メサの表面を清浄化させる工程は、メサの側面の酸化層が強固なものに変化する臨界温度よりも低い温度において、水素プラズマを用いてメサの側面を清浄化させる第1清浄化工程と、第1清浄化工程の後に、臨界温度よりも高い温度において、水素プラズマを用いてメサの側面を清浄化させる第2清浄化工程とを有する。本発明のその他の特徴は以下に明らかにする。
本発明により、メサの表面の酸化膜を十分に除去して、レーザ特性及び信頼性を向上させることができる。
実施の形態1.
以下、本発明の実施の形態1に係る半導体レーザ素子の製造方法について図1のフローチャートに沿って説明する。
まず、図2に示すように、p型InP基板11上に、p型InPクラッド層12、AlGaInAs下光閉込層13、AlGaInAs―MQW活性層14、n型AlGaInAs上光閉込層15、n型InPクラッド層16を、MOVPE(Metalorganic Vapor Phase Epitaxy)を用いて順番に成長させて、Alを含む半導体材料AlGaIn1−x−yAs(0<x<1,0<y<1)からなる活性層を持つ半導体積層構造を形成する(ステップS1)。
次に、MOVPE装置からウェハを取り出し、図3に示すように、このウェハ上にSiO膜を形成し、写真製版、転写技術を利用してSiOマスク25を作製する。そして、これをマスクとしてウェットエッチングを行い、図4に示すように、半導体積層構造にメサを形成する(ステップS2)。また、メサの表面に残留する有機物や酸化物を除去するため、溶液による処理を行う(ステップS3)。
次に、メサが形成されたウェハを再びMOVPE装置内へ設置して、メサの埋込成長を行うが、ウェットエッチング、溶液による処理及びウェハ搬送において、メサの表面が大気に晒されて酸化される。そこで、埋め込み成長前に装置内に水素プラズマを導入し、この水素プラズマを用いてメサの表面を清浄化させる(ステップS4)。なお、HCl、TBCl、CClなどのエッチング効果を持つガスを用いて追加の表面処理を行ってもよい。
ここで、上記の水素プラズマ処理を行うために、水素プラズマ発生機構を持つMOVPE装置を用いる。これにより、水素プラズマ処理を行った後、大気にさらすことなくMOVPEによる結晶成長を行うことができる。
図5は、水素プラズマ発生機構を持つMOVPE装置の一例を示す断面図である。MOVPE反応炉31内に、ウェハ32を搭載するサセプタ33が設けられている。そして、MOVPE反応炉31にECR(electron cyclotron resonance)プラズマ発生機構34が一体化されている。このECRプラズマ発生機構34は、マイクロ波をMOVPE反応炉31内に導いて水素プラズマを発生させる。
図6は、水素プラズマ発生機構を持つMOVPE装置の他の例を示す断面図である。MOVPE反応炉31内にアンテナ35が内挿されている。このアンテナ35にRF電源36からRF電流が流される。これにより、MOVPE反応炉31内にICP(Inductively Coupled Plasma)プラズマを発生させる。
次に、図7に示すように、メサの表面を覆うようにp型InP埋込層17をMOVPEにより形成する。そして、p型InP埋込層17上に、n型InP電流ブロック層18、p型InP埋込層19及びn型InP埋込層20をMOVPEにより形成してメサの周囲を埋め込む(ステップS5)。これによりFSBH(Facet Selected Buried Hetero-structure)構造を形成する。
次に、図8に示すように、ウェハをMOVPE装置から取り出し、マスク25をエッチング除去する。その後、ウェハを再びMOVPE装置内へ設置して、n型InPコンタクト層21、n型InGaAsコンタクト層22、n型InPキャップ層23を形成する。以上の製造工程により、n/p/n/p埋込構造を持つ半導体レーザ素子が製造される。
上記のように、本実施の形態では、水素プラズマを用いてメサの表面を清浄化させる。水素プラズマは強力な還元作用と物理的なエッチング作用を持つため、メサの表面の酸化膜を十分に除去することができる。
また、メサの表面に露出している結晶面方位は(100)面ではなく、最表面の原子配列や酸素との結合の強さが(100)面とは異なることなどにより、(100)面の表面清浄化時と比較すると酸化膜の除去効果が違うと考えられる。これに対し、上記の清浄化を行うことで、メサの表面の酸化膜を十分に除去することができる。
従って、n型InP電流ブロック層18をメサに接することなく成長することができるため、メサから埋込層へ電流が流れる無効電流経路が形成されるのを防ぐことができる。また、メサと埋込層との界面の不純物が低減され、埋込層の結晶性の向上が望める。よって、レーザ特性及び信頼性を向上させることができる。
なお、本発明は、n/p/n/p型埋込成長に限定するものではなく、あらゆる埋込成長に適用することができる。また、本発明は、InP、AlGaInAs、InGaAs、InGaAsP、AlInAs、AlGaAs、GaAs、AlGaInP、InGaP、AlGaN、GaN、InGaNなど、あらゆる半導体材料で構成される半導体積層構造のメサの埋込成長に適用できる。また、本発明は、半導体レーザだけでなく、変調器、受光素子など、あらゆる半導体素子の作製に適用することができる。
実施の形態2.
本実施の形態では、水素プラズマ処理を行った後、図9に示すように、メサの表面を覆うようにp型InP第1埋込層17a(第1の埋め込み層)を成長温度Tg_p1(第1の成長温度)で形成する。次に、p型InP第1埋込層17a上に、p型InP第2埋込層17b、n型InP電流ブロック層18、p型InP埋込層19及びn型InP埋込層20(第2の埋め込み層)を成長温度Tg_p2(第2の成長温度)で形成してメサの周囲を埋め込む。その他の工程は実施の形態1と同様である。
ここで、図10は、実施の形態2における埋込成長時の成長温度と各層の成長の時間推移を模式的に示した図である。図示のように、p型InP第1埋込層17aの成長温度Tg_p1は、p型InP第2埋込層17bの成長温度Tg_p2よりも低い(Tg_p1<Tg_p2)。また、p型InP第1埋込層17a以外の層の成長温度は、MOVPE法でのInP成長に最適とされる600〜630℃にすることが結晶品質上好ましい。
このようにメサと接するp型InP第1埋込層17aの成長温度Tg_p1が低いため、メサの表面での成長種のマイグレーションが抑制され、メサの表面はp型InP第1埋込層17aで覆われる。これにより、n型InP電流ブロック層18をメサに接することなく成長することができるため、無効電流経路の発生を防止することができる。
なお、本実施の形態1では、p型InP埋込層をp型InP第1埋込層17aとp型InP第2埋込層17bに2分割したが、n分割しても良い。この時、p型InP埋込第1層の成長温度Tg_p1は、p型InP埋込第m層(1<m<=n)の成長温度Tg_pmより低いものとする。
また、本実施の形態1では、p型InP第1埋込層17aとp型InP第2埋込層17bの間に成長中断を実施し埋込成長の成長温度をTg_p1からTg_p2へ段階的に増加させたが、成長中断を実施せずにp型InP第1埋込層17aからp型InP第2埋込層17bへ成長を実施しながら、成長温度をTg_p1からTg_p2へ連続的に増加させても良い。
また、半導体材料の成長に最適とされる成長温度は、InP、InGaAsP、InGaAsは600〜630℃、AlGaInAs、AlInAsは600〜750℃、AlGaAs、GaAs、AlGaInP、InGaPは650〜750℃、AlGaN、GaNは1000〜1100℃、InGaNは700〜800℃である。これらの材料を埋込層として用いる場合は、第1の埋込層はこれらの最適とされる成長温度より低温であることが望ましい。
実施の形態3.
本実施の形態では、メサの表面を清浄化させる工程において、第1の表面清浄化温度Tcl_1において水素プラズマを用いてメサの表面を清浄化させた(第1清浄化工程)後に、第2表面清浄化温度Tcl_2において水素プラズマを用いてメサの表面を清浄化させる(第2清浄化工程)。その他の工程は実施の形態1と同様である。
図11は、本発明の実施の形態3における埋込成長時の成長温度と各層の成長の時間推移を模式的に示した図である。図示のように、第1の表面清浄化温度Tcl_1はTcより低く、第2表面清浄化温度Tcl_2はTcより高い。ただし、Tcはメサ側面の酸化層が強固なものに変化する臨界温度である。このようにTcより低い温度で清浄化を行うことでOとの結合を切り、その後にTcより高い温度にして清浄化を行うことにより、表面に残留したCl化合物やO化合物の蒸気圧が上がり、酸化層の除去効果が高くなる。
図12は、AlInAsを各温度に昇温した場合のOとAlの結合状態の変化を示すXPS分析結果である。450℃より低い温度ではOは水酸基として、560℃より高い温度ではOのみで、Alと結合してより強固な結合になっている。このことから、上記Tcは450℃程度であることが分かる。
なお、本実施の形態3では、Tc以下での表面清浄化の後にTc以上での表面清浄化を一度行っているが、これは3通り以上の温度で行っても良い。また、温度変更時に水素プラズマの供給を中断しているが、ガス供給を中断せずに温度を変更しても良い。
また、活性層の材料が違えばOとの結合が強固になる温度Tcも違い、また表面に残留するClやOの化合物も違うため、素子を構成する半導体材料によって最適な清浄化温度を選択する必要がある。
本発明の実施の形態1に係る半導体レーザ素子の製造方法のフローチャートである。 本発明の実施の形態1に係る半導体レーザ素子の製造方法を説明するための断面図である。 本発明の実施の形態1に係る半導体レーザ素子の製造方法を説明するための断面図である。 本発明の実施の形態1に係る半導体レーザ素子の製造方法を説明するための断面図である。 水素プラズマ発生機構を持つMOVPE装置の一例を示す断面図である。 水素プラズマ発生機構を持つMOVPE装置の他の例を示す断面図である。MOVPE反応炉31内にアンテナ35が内挿されている。 本発明の実施の形態1に係る半導体レーザ素子の製造方法を説明するための断面図である。 本発明の実施の形態1に係る半導体レーザ素子の製造方法を説明するための断面図である。 本発明の実施の形態2に係る半導体レーザ素子の製造方法を説明するための断面図である。 本発明の実施の形態2における埋込成長時の成長温度と各層の成長の時間推移を模式的に示した図である。 本発明の実施の形態3における埋込成長時の成長温度と各層の成長の時間推移を模式的に示した図である。 AlInAsを各温度に昇温した場合のOとAlの結合状態の変化を示すXPS分析結果である。 活性層を持つ半導体積層構造のメサの周囲をn/p/n/p型の半導体からなる埋め込み層で埋め込んだ半導体レーザ素子を示す断面図である。 メサから埋込層へ電流が流れる無効電流経路が形成された従来の半導体レーザ素子を示す断面図である。
符号の説明
11 p型InP基板(基板)
12 p型InPクラッド層(半導体積層構造)
13 AlGaInAs下光閉込層(半導体積層構造)
14 AlGaInAs―MQW活性層(半導体積層構造)
15 n型AlGaInAs上光閉込層(半導体積層構造)
16 n型InPクラッド層(半導体積層構造)
17 p型InP埋込層(埋め込み層)
17a p型InP第1埋込層(第1の埋め込み層)
17b p型InP第2埋込層(第2の埋め込み層)
18 n型InP電流ブロック層(埋め込み層)(第2の埋め込み層)
19 p型InP埋込層(埋め込み層)(第2の埋め込み層)
20 n型InP埋込層(埋め込み層)(第2の埋め込み層)

Claims (3)

  1. 基板上に、Alを含む半導体材料からなる活性層を持つ半導体積層構造を形成する工程と、
    前記半導体積層構造をエッチングしてメサを形成する工程と、
    水素プラズマを用いて前記メサの表面を清浄化させる工程と、
    前記メサの表面を清浄化させた後に前記メサの表面を覆うように埋め込み層を形成する工程とを備え
    前記メサの表面を清浄化させる工程は、
    前記メサの側面の酸化層が強固なものに変化する臨界温度よりも低い温度において、前記水素プラズマを用いて前記メサの側面を清浄化させる第1清浄化工程と、
    前記第1清浄化工程の後に、前記臨界温度よりも高い温度において、前記水素プラズマを用いて前記メサの側面を清浄化させる第2清浄化工程とを有することを特徴とする半導体レーザ素子の製造方法。
  2. 前記埋め込み層をMOVPE法により形成することを特徴とする請求項1に記載の半導体レーザ素子の製造方法。
  3. 前記埋め込み層を形成する工程は、
    前記メサの表面を覆うように第1の埋め込み層を第1の成長温度で形成する工程と、
    前記第1の埋め込み層の上に第2の埋め込み層を前記第1の成長温度よりも高い第2の成長温度で形成して前記メサの周囲を埋め込む工程とを有することを特徴とする請求項1又は2に記載の半導体レーザ素子の製造方法。
JP2007214073A 2007-08-20 2007-08-20 半導体レーザ素子の製造方法 Active JP4877146B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007214073A JP4877146B2 (ja) 2007-08-20 2007-08-20 半導体レーザ素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007214073A JP4877146B2 (ja) 2007-08-20 2007-08-20 半導体レーザ素子の製造方法

Publications (2)

Publication Number Publication Date
JP2009049201A JP2009049201A (ja) 2009-03-05
JP4877146B2 true JP4877146B2 (ja) 2012-02-15

Family

ID=40501155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007214073A Active JP4877146B2 (ja) 2007-08-20 2007-08-20 半導体レーザ素子の製造方法

Country Status (1)

Country Link
JP (1) JP4877146B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212701A (en) * 1992-03-25 1993-05-18 At&T Bell Laboratories Semiconductor surface emitting laser having enhanced optical confinement
JP3330218B2 (ja) * 1994-03-25 2002-09-30 三菱電機株式会社 半導体装置の製造方法,及び半導体装置
JPH08148752A (ja) * 1994-11-22 1996-06-07 Mitsubishi Electric Corp 半導体レーザ装置の製造方法、及び半導体レーザ装置
JPH09289171A (ja) * 1996-04-23 1997-11-04 Oki Electric Ind Co Ltd 再成長界面の表面処理方法
JPH10303503A (ja) * 1997-04-24 1998-11-13 Oki Electric Ind Co Ltd 再成長界面の表面処理方法およびレーザダイオード
JP2007005642A (ja) * 2005-06-24 2007-01-11 Sumitomo Electric Ind Ltd 半導体発光素子
JP4770645B2 (ja) * 2006-08-28 2011-09-14 三菱電機株式会社 半導体レーザ素子の製造方法

Also Published As

Publication number Publication date
JP2009049201A (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
JP2008053501A (ja) 集積光デバイスおよびその製造方法
JP5729138B2 (ja) 光半導体デバイスの製造方法
JPH1093192A (ja) 窒化ガリウム系化合物半導体レーザ及びその製造方法
JP2008251683A (ja) 半導体光素子の製造方法
JP4770645B2 (ja) 半導体レーザ素子の製造方法
JP6327098B2 (ja) 量子カスケードレーザを製造する方法
JP4751124B2 (ja) 半導体発光素子を作製する方法
US7656921B2 (en) Semiconductor laser device and method for manufacturing the same semiconductor laser device
JP4877146B2 (ja) 半導体レーザ素子の製造方法
JP5935472B2 (ja) 半導体デバイスの製造方法
US7544535B2 (en) Method for manufacturing semiconductor laser element
JP4853008B2 (ja) 半導体光素子を作製する方法
JP6421901B1 (ja) 半導体装置の製造方法
JP2010267674A (ja) Iii−v化合物半導体光素子を作製する方法
US7855096B2 (en) Method for manufacturing semiconductor device
JP4917157B2 (ja) リッジ型半導体レーザ及びリッジ型半導体レーザの製造方法
JP2006005317A (ja) 半導体レーザ素子の製造方法
JP4601403B2 (ja) 半導体レーザ素子の製造方法及びその製造装置
JP2004006934A (ja) 窒化ガリウム系化合物半導体レーザ及びその製造方法
US20220294187A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2004055881A (ja) 光半導体装置の製造方法
JP2003068715A (ja) 半導体デバイスの製造方法
JP2008098362A (ja) 半導体レーザ装置及びその製造方法
JP2003332679A (ja) 半導体レーザおよび半導体レーザの製造方法
JP2008130869A (ja) 半導体レーザ素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111114

R150 Certificate of patent or registration of utility model

Ref document number: 4877146

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250