JP2012154980A - リブ型光導波路デバイス及びその製造方法 - Google Patents

リブ型光導波路デバイス及びその製造方法 Download PDF

Info

Publication number
JP2012154980A
JP2012154980A JP2011011569A JP2011011569A JP2012154980A JP 2012154980 A JP2012154980 A JP 2012154980A JP 2011011569 A JP2011011569 A JP 2011011569A JP 2011011569 A JP2011011569 A JP 2011011569A JP 2012154980 A JP2012154980 A JP 2012154980A
Authority
JP
Japan
Prior art keywords
refractive index
single crystal
film
sio
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011011569A
Other languages
English (en)
Other versions
JP5609672B2 (ja
Inventor
Teruo Kurahashi
輝雄 倉橋
Seuk Hwan Chung
錫煥 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011011569A priority Critical patent/JP5609672B2/ja
Publication of JP2012154980A publication Critical patent/JP2012154980A/ja
Application granted granted Critical
Publication of JP5609672B2 publication Critical patent/JP5609672B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

【課題】 リブ型光導波路デバイス及びその製造方法に関し、光導波路における光閉じ込め効果を減少させることなく、単結晶コアの側面ラフネスを低減する。
【解決手段】 SiOからなる下部クラッド層と、前記下部クラッド上に設けられたSi1−xGe(但し、0≦x≦0.3)からなる単結晶コアと、前記単結晶コアの側面に拡散防止膜を介して設けられた屈折率緩和層と、前記単結晶コアの上面と前記拡散防止膜及び屈折率緩和層の露出面を覆うSiOからなる下部クラッド層とを有する光導波路を備え、前記屈折率緩和層の屈折率を、前記単結晶コアの屈折率より小さく且つ前記上部クラッド層の屈折率より大きくする。
【選択図】 図1

Description

本発明は、リブ型光導波路デバイス及びその製造方法に関するものであり、例えば、単結晶Si1−xGeを単結晶コアに用いたリブ型光導波路デバイスにおける単結晶コアの側面のラフネスを低減するための構造に関するものである。
変調信号である電気信号を光信号に変換する光変調器や、減衰量を表わす電気信号に応じて光信号を減衰させる光減衰器等の光デバイスは、近年の光通信分野において、重要な役割を果たしている。近年の光通信技術の進展とともにこれらの光デバイスは、高性能化及び小型化が求められている。
特に、波長多重方式を用いた光通信においては、各波長チャンネルの光強度を等しくすることが重要となり、そのためには、光ファイバーに可変光減衰器を接続する必要がある。このよう光変調器や光減衰器を構成するものとして、マッハツェンダー型光干渉計が知られている(例えば、特許文献1参照)。
近年、このような光デバイスを、極微小なシリコン光導波路を用いて実現することが提案されており(例えば、特許文献2参照)、このシリコン光導波路は、一般には、基板貼り合わせ技術で作製したSOI(Siliconon Insulator)基板を用いている。
SOI基板の単結晶Si層をストライプ状に加工してコアとし、埋込酸化膜(BOX層)を下部クラッド層とし、コアの上にシリコン酸化膜を設けて上部クラッド層を形成している。このシリコン光導波路ではSiとSiOとの高屈折率差を利用し、急峻な曲がり導波路が作製されるため、コアサイズや偏向半径が非常に小さく、集積光デバイスに適しているという特徴がある。
しかし、Siを導波路にエッチング加工した際に、単結晶Siコアの側面が非平坦面となるため、SiとSiOとの高屈折率差により、単結晶Siコアの側面のラフネスが伝播損失の要因となっている。
この問題点を解決するため、単結晶Siコアより屈折率が緩やかに小さくなる屈折率勾配を持つクラッドを設けて、単結晶Siコアの側面ラフネスの影響を低減させることが提案されている(例えば、特許文献3参照)。また、単結晶Siコアを熱酸化してラフネスを低減させることも提案されている(例えば、特許文献4参照)。
特開2009−222796号公報 特開2010−266766号公報 特表2004−503799号公報 特表2004−510181号公報
しかしながら、屈折率勾配を持つクラッドをリブ型導波路デバイスに導入すると、単結晶Siコアへの光閉じ込め効果が減少するという問題がある。即ち、単結晶Siコア上面やスラブ部にSiOより屈折率の低い屈折率勾配を持つクラッドが形成され、光閉じ込め効果を減少させることになる。
また、リブ型光導波路デバイスではスラブ部にpin領域を形成する場合があるが、p及びn等のイオン注入後の活性化熱処理において、屈折率勾配を持つクラッドに用いた材料が単結晶Siコア中に拡散し、電流注入による屈折率変化の妨げになる恐れがある。したがって、電流注入による屈折率変化を行なうリブ型導波路デバイスとして良好な動作は難しいという問題がある。
また、単結晶Siコアを熱酸化するとSiの結晶方位で酸化膜厚が変化し、設計と異なる単結晶Siコアが形成されてしまい等価的な単結晶Siコア幅が長手方向で変化してしまうという問題がある。特に、マッハツェンダー型光干渉計等のように屈曲した導波路構造を形成する場合には、屈曲部において側面に露出する結晶方位が変化するため所期の効果が得られないという問題がある。
したがって、本発明は、光導波路における光閉じ込め効果を減少させることなく、単結晶コアの側面ラフネスを低減することを目的とする。
開示する一観点からは、SiOからなる下部クラッド層と、前記下部クラッド上に設けられたSi1−xGe(但し、0≦x≦0.3)からなる単結晶コアと、前記単結晶コアの側面に拡散防止膜を介して設けられた屈折率緩和層と、前記単結晶コアの上面と前記拡散防止膜及び屈折率緩和層の露出面を覆うSiOからなる上部クラッド層とを有する光導波路を備え、前記屈折率緩和層の屈折率が、前記単結晶コアの屈折率より小さく且つ前記上部クラッド層の屈折率より大きいことを特徴とするリブ型光導波路デバイスが提供される。
また、開示する別の観点からは、Si基板上にSiO膜を介して設けた単結晶Si1−xGe(但し、0≦x≦0.3)膜の少なくとも上部をエッチングして単結晶コアを形成する工程と、全面に拡散防止膜及び屈折率緩和層を堆積する工程と、異方性エッチングにより前記拡散防止膜及び前記屈折率緩和層をエッチングして、前記単結晶コアの側面にのみ前記拡散防止膜を介して前記屈折率緩和層を残存させる工程と、前記単結晶コア、前記拡散防止膜及び前記屈折率緩和層を覆うようにSiO膜を堆積する工程と、異方性エッチングにより前記SiO膜をエッチングして上部クラッド層を形成する工程とを有することを特徴とするリブ型光導波路デバイスの製造方法が提供される。
開示のリブ型光導波路デバイス及びその製造方法によれば、光導波路における光閉じ込め効果を減少させることなく、単結晶コアの側面ラフネスを低減することができる。
本発明の実施の形態のリブ型光導波路デバイスの構成説明図である。 本発明の実施例1のリブ型光導波路デバイスの途中までの製造工程の説明図である。 本発明の実施例1のリブ型光導波路デバイスの図2以降の製造工程の説明図である。 本発明の実施例2のリブ型光導波路デバイスの途中までの製造工程の説明図である。 本発明の実施例2のリブ型光導波路デバイスの図4以降の途中までの製造工程の説明図である。 本発明の実施例2のリブ型光導波路デバイスの図5以降の途中までの製造工程の説明図である。 本発明の実施例2のリブ型光導波路デバイスの図6以降の途中までの製造工程の説明図である。 本発明の実施例2のリブ型光導波路デバイスの図7以降の製造工程の説明図である。
ここで、図1を参照して、本発明の実施の形態のリブ型光導波路デバイスを説明する。図1(a)は本発明の実施の形態のリブ型光導波路デバイスの概略的平面図であり、図1(b)は、図1(a)におけるA−A′を結ぶ一点鎖線に沿った概略的断面図であり、図1(c)はスラブ導波路構造を設けた場合の概略的断面図である。
本発明の実施の形態のリブ型光導波路デバイスは、Si基板1上に設けられたSiOからなる下部クラッド層2上にSi1−xGe(但し、0≦x≦0.3)からなる単結晶コア3を設ける。単結晶コア3の側面には拡散防止膜4を介して設けられた屈折率緩和層5と、単結晶コア3の上面と拡散防止膜4及び屈折率緩和層5の露出面を覆うようにSiOからなる上部クラッド層6を設ける。
屈折率緩和層5の屈折率は、単結晶コア3の屈折率より小さく且つ上部クラッド層6の屈折率より大きくする必要があり、Si1−xGe(但し、0≦x≦0.3)の屈折率nは3.47、SiOの屈折nSiO2は2.5であるので、2.0〜2.6とすることが望ましい。このような条件を満たす材料であれば何でも良いが、エッチング容易性等からはZnOが好適である。
拡散防止膜4は、屈折率緩和層5の構成元素が単結晶コア3に固相拡散するのを防止するために設けるものであるが、あまり厚いと屈折率緩和層5を設ける意味がなくなるので、1nm〜4nm、より好適には2nm〜3nmとする。拡散防止膜4としては、SiO、SiN或いはSiONが好適である。
このような構造にすることによって、熱処理をおこなっても屈折率緩和層5を構成する元素が単結晶コア3に拡散するのを防ぎ、単結晶コア3の光学特性が変化することがない。さらに、単結晶コア3の側面に設けた拡散防止膜4は薄いので、伝搬する光は屈折率が2.5程度の屈折率緩和層5中にも染み出し単結晶コア3の側面ラフネスとSiOとの高屈折率差による伝播損失の低減がなされる。
また、図1(c)に示すように、スラブ導波路構造を設ける場合には、Si1−xx(但し、0≦x≦0.3)を途中までエッチングして単結晶コア3とスラブ導波路構造7とを形成する。また、上部クラッド層6をマスクにして不純物を交互に導入することによって、p型領域8とn型領域9とを形成する。
このようなpin接合構造を用いて電流を注入すると単結晶コア3の屈折率を変化させることができ、マッハツェンダー型光干渉計、光変調素子或いは光減衰素子等の光機能素子を構成することができる。
以上を前提として、次に、図2及び図3を参照して、本発明の実施例1のリブ型光導波路デバイスを説明する。まず、図2(a)に示すように、基板貼り合わせ技術により作製したSOI基板10を用意する。SOI基板10は、Si基板11に埋込SiO膜12を介して厚さが250nmの単結晶Si層13が設けられており、この単結晶Si層13には、Bが1×1015cm−3程度ドーピングしてある。この場合、埋込SiO膜12が下部クラッド層となる。
次いで、図2(b)に示すように、SiH:20%/He:80%+NOを原料ガスとするCVD法により、790℃において、100nmの厚さのSiO膜14を堆積させる。次いで、レジストパターン15をマスクとしてCFガスを用いたRIE(反応性イオンエッチング)(100mToor,150W)によりSiO膜14をエッチングする。次いで、HBrガスを用いたRIE(50mTorr,200W)により単結晶Si層13をエッチングしてSiコア16を形成する。
次いで、図2(c)に示すように、レジストパターン15を除去したのち、再び、SiH:20%/He:80%+NOを原料ガスとするCVD法により、790℃において、拡散防止膜となる3nmの厚さのSiO膜17を堆積させる。次いで、(CZnガスを用いたALD(原子層堆積)法を用いて、200℃において100nmの厚さのZnO膜18を堆積させる。
次いで、図3(d)に示すように、BCl/Ar(100sccm/100sccm)ガスを用いたRIEによる異方性エッチングによりZnO膜18及びSiO膜17をエッチング(1Torr,200W)してZnO屈折率緩和層19を形成する。
次いで、図3(e)に示すように、再び、SiH:20%/He:80%+NOを原料ガスとするCVD法により、790℃において、150nmの厚さのSiO膜20を堆積させる。
次いで、図3(f)に示すように、CF/Ar(100sccm/100sccm)ガスを用いたRIEによる異方性エッチングによりSiO膜20をエッチング(1Torr,150W)して上部クラッド層21を形成する。なお、残存するSiO膜14も上部クラッド層となる。以上の工程により、本発明の実施例1のリブ型光導波路デバイスの基本構成が完成する。
本発明の実施例1のリブ型光導波路デバイスにおいては、Siコアの側面にSiOからなる拡散防止層を介して屈折率が2.5程度のZnO屈折率緩和層を設けているので、ZnO屈折率緩和層中にも光が染み出しSiコアの側面ラフネスが低減される。その結果、SiコアをSiOで直接覆った場合に比べて、SiOとの高屈折率差による伝播損失の低減がなされる。
さらに、Siコアと上下のクラッド層との間にはZnO屈折率緩和層が存在しないので、
光閉じ込め効果を損なうことのないSi導波路デバイスの提供が可能になる。
次に、図4乃至図7を参照して、本発明の実施例2のリブ型光導波路デバイスを説明する。まず、図4(a)に示すように、実施例1と同様に、基板貼り合わせ技術により作製したSOI基板30を用意する。SOI基板30は、Si基板31に埋込SiO膜32を介して厚さが250nmの単結晶Si0.9Ge0.1層33が設けられており、この単結晶Si0.9Ge0.1層33には、Bが1×1015cm−3程度ドーピングしてある。この場合、埋込SiO膜32が下部クラッド層となる。
次いで、図4(b)及び図4(c)に示すように、SiH:20%/He:80%+NOを原料ガスとするCVD法により、790℃において、100nmの厚さのSiO膜34を堆積させる。次いで、レジストパターン35をマスクとしてCFガスを用いたRIE(100mToor,150W)によりSiO膜34をエッチングする。次いで、HBrガスを用いたRIE(50mTorr,200W)により単結晶Si0.9Ge0.1層33をエッチングする。この時、単結晶Si0.9Ge0.1層33を50nm残すようにエッチングして単結晶コア36とスラブ導波路部37とを形成する。
なお、図4(b)は平面図であり、図4(c)は図4(b)におけるA−A′を結ぶ一点鎖線に沿った概略的断面図であり、ここでは、単結晶コア36は、マッハツェンダー型光干渉計の入力導波路36、分岐導波路36、第1アーム導波路36、第2アーム導波路36、合波導波路36、及び、出力導波路36となる。
次いで、図5(d)に示すように、レジストパターン35を除去したのち、再び、SiH:20%/He:80%+NOを原料ガスとするCVD法により、790℃において、拡散防止膜となる3nmの厚さのSiO膜38を堆積させる。次いで、(CZnガスを用いたALD(原子層堆積)法を用いて、200℃において100nmの厚さのZnO膜39を堆積させる。
次いで、図5(e)に示すように、BCl/Ar(100sccm/100sccm)ガスを用いたRIEによる異方性エッチングによりZnO膜39及びSiO膜38をエッチング(1Torr,200W)してZnO屈折率緩和層40を形成する。
次いで、図5(f)に示すように、再び、SiH:20%/He:80%+NOを原料ガスとするCVD法により、790℃において、150nmの厚さのSiO膜41を堆積させる。
次いで、図6(g)に示すように、CF/Ar(100sccm/100sccm)ガスを用いたRIEによる異方性エッチングによりSiO膜41をエッチング(1Torr,150W)して上部クラッド層42を形成する。なお、残存するSiO膜34も上部クラッド層となる。
次いで、図6(h)に示すように、レジストパターン43をマスクとして、スラブ導波路部37の露出部にBをイオン注入することによってp型領域44,45を形成する。
次いで、図6(i)に示すように、レジストパターン43を除去したのち、新たなレジストパターン46を形成し、このレジストパターン46をマスクとしてスラブ導波路部37の露出部にPをイオン注入することによってn型領域47を形成する。
次いで、レジストパターン46を除去したのち、RTA(Rapid Thermal Anneal)によって、1000℃で10秒間のアニールを行って注入したB及びPの活性化を行って電極領域とする。
次いで、図7(j)に示すように、上部クラッド層を兼ねる層間膜として、再び、SiH:20%/He:80%+NOを原料ガスとするCVD法により、790℃において、1μmの厚さのSiO膜48を堆積させる。
次いで、図7(k)に示すように、レジストパターン49をマスクとして、CFガスを用いたRIE(100mToor,300W)によりSiO膜48をエッチングして、p型領域44,45及びn型領域47に達するコンタクトホール50〜52を形成する。
次いで、図7(l)に示すように、スパッタリング法により1μmの厚さにAl膜を堆積したのち、レジストパターン53をマスクとしてClガスを用いたRIEによりAl膜をエッチングすることによって電極54〜56を形成する。
最後に、図8(m)及び図8(n)に示すように、レジストマスク53を除去することによって、本発明の実施例2のリブ型光導波路デバイスの基本構造が完成する。なお、図8(m)は平面図であり、図8(n)は図8(m)におけるA−A′を結ぶ一点鎖線に沿った概略的断面図である。また、Al膜を堆積させる前にCoを堆積させ、アニールを行ってシリサイド層を予め形成しておいても良い。
この電極54と電極55との間と、電極55と電極56との間に異なった電圧を印加することによって第1アーム導波路36と第2アーム導波路36に異なった電流を注入され、その結果、屈折率変化が異なった値となり、第1アーム導波路36を伝搬する光と第2アーム導波路36を伝搬する光に位相差ができるので、光干渉計として動作することになる。
本発明の実施例2においては、単結晶導波路は屈曲しているが、この場合も、単結晶コアの側面に拡散防止層を介して屈折率が2.5程度のZnO屈折率緩和層を設けているので、ZnO屈折率緩和層中にも光が染み出しSiコアの側面ラフネスが低減される。
また、本発明の実施例2においては、ZnO屈折率緩和層を形成したのちに、注入した不純物を活性化させるための熱処理を行っているが、ZnO屈折率緩和層と単結晶コアとの間にSiO膜を設けているので、Znが単結晶コアに拡散することはない。
また、本発明の実施例2においては、スラブ導波路部を設け、このスラブ導波路部にp型領域及びn型領域からなる電極領域を形成しているので、電流注入により単結晶コアの屈折率を任意に変化させることができる。
なお、上記の各実施例の説明においては、上部クラッド層を異方性エッチングによるサイドウォール状のSiO膜で形成しているが、通常のレジパターンを用いたエッチング工程形成しても良いものである。この場合には、SiO膜14,34は必ずしも必要ではない。
ここで、実施例1及び実施例2を含む本発明の実施の形態に関して、以下の付記を付す。
(付記1)SiOからなる下部クラッド層と、前記下部クラッド層上に設けられたSi1−xGe(但し、0≦x≦0.3)からなる単結晶コアと、前記単結晶コアの側面に拡散防止膜を介して設けられた屈折率緩和層と、前記単結晶コアの上面と前記拡散防止膜及び屈折率緩和層の露出面を覆うSiOからなる上部クラッド層とを有する光導波路を備え、前記屈折率緩和層の屈折率が、前記単結晶コアの屈折率より小さく且つ前記上部クラッド層の屈折率より大きいことを特徴とするリブ型光導波路デバイス。
(付記2)前記単結晶コアと前記下部クラッド層との間にスラブ導波路構造を有し、前記スラブ導波路構造が、前記光導波路の光軸と直交する方向にpin接合構造が形成されていることを特徴とする付記1に記載のリブ型光導波路デバイス。
(付記3)前記pin接合構造が形成されたスラブ導波路構造を有する光導波路を2本並行に設け、前記2本の光導波路がマッハツェンダー型光干渉計の2本のアーム導波路となることを特徴とする付記2に記載のリブ型光導波路デバイス。
(付記4)前記屈折率緩和層の屈折率が、2.0〜2.6であることを特徴とする付記1乃至付記3のいずれか1に記載のリブ型光導波路デバイス。
(付記5)前記屈折率緩和層が、ZnOからなることを特徴とする付記1乃至付記3のいずれか1に記載のリブ型光導波路デバイス。
(付記6)前記拡散防止膜が、SiO、SiN或いはSiONのいずれかからなることを特徴とする付記1乃至付記5のいずれか1に記載のリブ型光導波路デバイス。
(付記7)Si基板上にSiO膜を介して設けた単結晶Si1−xGe(但し、0≦x≦0.3)膜の少なくとも上部をエッチングして単結晶コアを形成する工程と、全面に拡散防止膜及び屈折率緩和層を堆積する工程と、異方性エッチングにより前記拡散防止膜及び前記屈折率緩和層をエッチングして、前記単結晶コアの側面にのみ前記拡散防止膜を介して前記屈折率緩和層を残存させる工程と、前記単結晶コア、前記拡散防止膜及び前記屈折率緩和層を覆うようにSiO膜を堆積する工程と、異方性エッチングにより前記SiO膜をエッチングして上部クラッド層を形成する工程とを有することを特徴とするリブ型光導波路デバイスの製造方法。
(付記8)前記単結晶コアを形成する工程において、前記単結晶Si1−xGe膜の下部を残存させてスラブ導波路構造とし、前記上部クラッド層の形成工程の後に、前記スラブ導波路構造の光軸方向に沿った一方の露出部をp型にドープすると共に、前記スラブ導波路構造の光軸方向に沿った他方の露出部をn型にドープする工程を有することを特徴とする付記7に記載のリブ型光導波路デバイスの製造方法。
1 Si基板
2 下部クラッド層
3 単結晶コア
4 拡散防止膜
5 屈折率緩和層
6 上部クラッド層
7 スラブ導波路構造
8 p型領域
9 n型領域
10,30 SOI基板
11,31 Si基板
12,32 埋込SiO
13 単結晶Si層
14,34 SiO
15,35 レジストパターン
16 Siコア
17,38 SiO
18,39 ZnO膜
19,40 ZnO屈折率緩和層
20,41 SiO
21,42 上部クラッド層
33 単結晶Si0.9Ge0.1
36 単結晶コア
36入力導波路
36 分岐導波路
36 第1アーム導波路
36 第2アーム導波路
36 合波導波路
36 出力導波路
37 スラブ導波路部
43 レジストパターン
44,45 p型領域
46 レジストパターン
47 n型領域
48 SiO
49 レジストパターン
50〜52 コンタクトホール
53 レジストパターン
54〜56 電極

Claims (5)

  1. SiOからなる下部クラッド層と、
    前記下部クラッド層上に設けられたSi1−xGe(但し、0≦x≦0.3)からなる単結晶コアと、
    前記単結晶コアの側面に拡散防止膜を介して設けられた屈折率緩和層と、
    前記単結晶コアの上面と前記拡散防止膜及び屈折率緩和層の露出面を覆うSiOからなる上部クラッド層と
    を有する光導波路を備え、
    前記屈折率緩和層の屈折率が、前記単結晶コアの屈折率より小さく且つ前記上部クラッド層の屈折率より大きいことを特徴とするリブ型光導波路デバイス。
  2. 前記単結晶コアと前記下部クラッド層との間にスラブ導波路構造を有し、
    前記スラブ導波路構造が、前記光導波路の光軸と直交する方向にpin接合構造が形成されていることを特徴とする請求項1に記載のリブ型光導波路デバイス。
  3. 前記pin接合構造が形成されたスラブ導波路構造を有する光導波路を2本並行に設け、
    前記2本の光導波路がマッハツェンダー型光干渉計の2本のアーム導波路となることを特徴とする請求項2に記載のリブ型光導波路デバイス。
  4. Si基板上にSiO膜を介して設けた単結晶Si1−xGe(但し、0≦x≦0.3)膜の少なくとも上部をエッチングして単結晶コアを形成する工程と、
    全面に拡散防止膜及び屈折率緩和層を堆積する工程と、
    異方性エッチングにより前記拡散防止膜及び前記屈折率緩和層をエッチングして、前記単結晶コアの側面にのみ前記拡散防止膜を介して前記屈折率緩和層を残存させる工程と、
    前記単結晶コア、前記拡散防止膜及び前記屈折率緩和層を覆うようにSiO膜を堆積する工程と、
    異方性エッチングにより前記SiO膜をエッチングして上部クラッド層を形成する工程と
    を有することを特徴とするリブ型光導波路デバイスの製造方法。
  5. 前記単結晶コアを形成する工程において、前記単結晶Si1−xGe膜の下部を残存させてスラブ導波路構造とし、
    前記上部クラッド層の形成工程の後に、前記スラブ導波路構造の光軸方向に沿った一方の露出部をp型にドープするとともに、前記スラブ導波路構造の光軸方向に沿った他方の露出部をn型にドープする工程を有することを特徴とする請求項4に記載のリブ型光導波路デバイスの製造方法。

JP2011011569A 2011-01-24 2011-01-24 リブ型光導波路デバイス及びその製造方法 Expired - Fee Related JP5609672B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011011569A JP5609672B2 (ja) 2011-01-24 2011-01-24 リブ型光導波路デバイス及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011011569A JP5609672B2 (ja) 2011-01-24 2011-01-24 リブ型光導波路デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012154980A true JP2012154980A (ja) 2012-08-16
JP5609672B2 JP5609672B2 (ja) 2014-10-22

Family

ID=46836798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011011569A Expired - Fee Related JP5609672B2 (ja) 2011-01-24 2011-01-24 リブ型光導波路デバイス及びその製造方法

Country Status (1)

Country Link
JP (1) JP5609672B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014030576A1 (ja) * 2012-08-22 2014-02-27 株式会社フジクラ 光導波路素子
WO2014030575A1 (ja) * 2012-08-22 2014-02-27 株式会社フジクラ 光導波路素子
WO2014030578A1 (ja) * 2012-08-22 2014-02-27 株式会社フジクラ 光導波路素子
JP2014130253A (ja) * 2012-12-28 2014-07-10 Fujitsu Ltd 光導波路素子の製造方法
JP2015191069A (ja) * 2014-03-27 2015-11-02 日本電気株式会社 光変調用素子および光変調器
US9459406B2 (en) 2013-02-18 2016-10-04 Nec Corporation Polarization beam splitter and optical device
JPWO2014156959A1 (ja) * 2013-03-25 2017-02-16 技術研究組合光電子融合基盤技術研究所 端面光結合型シリコン光集積回路

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06201934A (ja) * 1992-10-28 1994-07-22 Internatl Business Mach Corp <Ibm> 光導波管装置
JPH0798420A (ja) * 1993-04-26 1995-04-11 Hitachi Cable Ltd 光導波路の製造方法
JPH08111564A (ja) * 1994-10-12 1996-04-30 Nippon Telegr & Teleph Corp <Ntt> 半導体素子とその製造方法
JP2002131564A (ja) * 2000-10-23 2002-05-09 Fujitsu Ltd 光導波路構造
JP2004325914A (ja) * 2003-04-25 2004-11-18 Nippon Telegr & Teleph Corp <Ntt> 可変光減衰器
JP2005513516A (ja) * 2001-12-11 2005-05-12 アプライド マテリアルズ インコーポレイテッド SiGeC導波路などの導波路およびその製造方法
JP2005538426A (ja) * 2002-08-20 2005-12-15 エルエヌエル・テクノロジーズ・インコーポレイテッド 埋め込みモードコンバータ
WO2009107812A1 (ja) * 2008-02-29 2009-09-03 株式会社フジクラ 基板型光導波路素子、波長分散補償素子、光フィルタ、光共振器、およびそれらの設計方法
JP2009282460A (ja) * 2008-05-26 2009-12-03 Fujitsu Ltd 光変調器
WO2010098248A1 (ja) * 2009-02-25 2010-09-02 日本電気株式会社 光変調構造および光変調器
JP2012013935A (ja) * 2010-06-30 2012-01-19 Fujitsu Ltd 半導体光素子

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06201934A (ja) * 1992-10-28 1994-07-22 Internatl Business Mach Corp <Ibm> 光導波管装置
JPH0798420A (ja) * 1993-04-26 1995-04-11 Hitachi Cable Ltd 光導波路の製造方法
JPH08111564A (ja) * 1994-10-12 1996-04-30 Nippon Telegr & Teleph Corp <Ntt> 半導体素子とその製造方法
JP2002131564A (ja) * 2000-10-23 2002-05-09 Fujitsu Ltd 光導波路構造
JP2005513516A (ja) * 2001-12-11 2005-05-12 アプライド マテリアルズ インコーポレイテッド SiGeC導波路などの導波路およびその製造方法
JP2005538426A (ja) * 2002-08-20 2005-12-15 エルエヌエル・テクノロジーズ・インコーポレイテッド 埋め込みモードコンバータ
JP2004325914A (ja) * 2003-04-25 2004-11-18 Nippon Telegr & Teleph Corp <Ntt> 可変光減衰器
WO2009107812A1 (ja) * 2008-02-29 2009-09-03 株式会社フジクラ 基板型光導波路素子、波長分散補償素子、光フィルタ、光共振器、およびそれらの設計方法
JP2009282460A (ja) * 2008-05-26 2009-12-03 Fujitsu Ltd 光変調器
WO2010098248A1 (ja) * 2009-02-25 2010-09-02 日本電気株式会社 光変調構造および光変調器
JP2012013935A (ja) * 2010-06-30 2012-01-19 Fujitsu Ltd 半導体光素子

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014030576A1 (ja) * 2012-08-22 2014-02-27 株式会社フジクラ 光導波路素子
WO2014030575A1 (ja) * 2012-08-22 2014-02-27 株式会社フジクラ 光導波路素子
WO2014030578A1 (ja) * 2012-08-22 2014-02-27 株式会社フジクラ 光導波路素子
JP2014041252A (ja) * 2012-08-22 2014-03-06 Fujikura Ltd 光導波路素子
JP2014041254A (ja) * 2012-08-22 2014-03-06 Fujikura Ltd 光導波路素子
JP2014041253A (ja) * 2012-08-22 2014-03-06 Fujikura Ltd 光導波路素子
US9857534B2 (en) 2012-08-22 2018-01-02 Fujikura Ltd. Optical waveguide device having a light absorber for split out modes
JP2014130253A (ja) * 2012-12-28 2014-07-10 Fujitsu Ltd 光導波路素子の製造方法
US9459406B2 (en) 2013-02-18 2016-10-04 Nec Corporation Polarization beam splitter and optical device
JPWO2014156959A1 (ja) * 2013-03-25 2017-02-16 技術研究組合光電子融合基盤技術研究所 端面光結合型シリコン光集積回路
JP2015191069A (ja) * 2014-03-27 2015-11-02 日本電気株式会社 光変調用素子および光変調器

Also Published As

Publication number Publication date
JP5609672B2 (ja) 2014-10-22

Similar Documents

Publication Publication Date Title
JP5609672B2 (ja) リブ型光導波路デバイス及びその製造方法
JP6048578B2 (ja) 半導体受光素子及びその製造方法
US8871554B2 (en) Method for fabricating butt-coupled electro-absorptive modulators
JP2009258527A (ja) 光学素子
CN106405970B (zh) 半导体器件及其制造方法
US9791621B2 (en) Integrated semiconductor optical coupler
KR20110112126A (ko) 실리콘 기반 광변조기
US11796737B2 (en) Co-manufacturing of silicon-on-insulator waveguides and silicon nitride waveguides for hybrid photonic integrated circuits
US11415747B2 (en) Optical integrated device and production method therefor
US20160202504A1 (en) Electro-absorption optical modulation device and method of fabricating the same
JP4914396B2 (ja) 光導波路の作製方法
JP5824929B2 (ja) 光半導体素子の製造方法
JP5065333B2 (ja) 可変光減衰器
JP5751088B2 (ja) 光半導体装置とその製造方法
US11662519B2 (en) Optical waveguide tuning element
JP2019082576A (ja) 光導波路およびその製造方法
JP5673060B2 (ja) 光半導体装置及びその製造方法
JP6130284B2 (ja) 光導波路の作製方法
JP2011053593A (ja) 光検出器の製造方法
JP2011232649A (ja) 光導波路
JP2004281972A (ja) シリコン光集積回路
CN111965755A (zh) 一种加载条型光波导集成结构及其制备方法
US11886003B2 (en) Optical waveguide
JP2006146127A (ja) 光導波路の製造方法
JP2016045440A (ja) 光導波路の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140818

R150 Certificate of patent or registration of utility model

Ref document number: 5609672

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees