JP2004281972A - シリコン光集積回路 - Google Patents

シリコン光集積回路 Download PDF

Info

Publication number
JP2004281972A
JP2004281972A JP2003074918A JP2003074918A JP2004281972A JP 2004281972 A JP2004281972 A JP 2004281972A JP 2003074918 A JP2003074918 A JP 2003074918A JP 2003074918 A JP2003074918 A JP 2003074918A JP 2004281972 A JP2004281972 A JP 2004281972A
Authority
JP
Japan
Prior art keywords
silicon
core
silicon oxide
oxide film
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003074918A
Other languages
English (en)
Other versions
JP4031384B2 (ja
Inventor
Mitsutoshi Takahashi
光俊 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2003074918A priority Critical patent/JP4031384B2/ja
Publication of JP2004281972A publication Critical patent/JP2004281972A/ja
Application granted granted Critical
Publication of JP4031384B2 publication Critical patent/JP4031384B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Led Devices (AREA)

Abstract

【課題】シリコンからなるコアと発光部とを、同一の基板の上にモノリシックに形成することで、より微細でより安価なシリコン光集積回路を実現できるようにする。
【解決手段】少なくともクラッド106に被われていないコア103の領域を被うように、シリコン酸化膜107を形成し、シリコン酸化膜107の少なくともコア103に直接接触している領域に、例えばイオン注入法により希土類元素を添加する。希土類を添加したシリコン酸化膜107が、発光部となる。この後、クラッド106に被われていないコア103の領域のシリコン酸化膜107に、金属膜を形成して電極110とする。
【選択図】 図5

Description

【0001】
【発明の属する技術分野】
本発明は、オプトエレクトロニクス分野,光通信分野などにおいて使用される光集積回路に用いられる、シリコンを光の導波路として用いるシリコン光集積回路に関するものである。
【0002】
【従来の技術】
III−V族化合物半導体は、光導波路,発光素子,受光素子のいずれをも作製することが可能である。このため、例えば光通信分野においては、分布帰還型半導体レーザと電界吸収型光変調器とを集積化したモノリシック光集積回路が、開発(実現)されている(特許文献1参照)。
これに対し、シリコン半導体は、LSIの微細化,大規模化に見られるように、電子素子には広く利用されているが、間接遷移型半導体のため、発光素子を実現するのが困難であり、光集積回路にはあまり利用されていない。
【0003】
シリコンを用いた電子制御式光減衰器(非特許文献1参照)、シリコンを用いた光導波路(非特許文献2参照)、シリコンを用いた周波数選択フィルタなどの光制御デバイスは実現されているが、これらに発光素子をモノリシックに集積した光集積回路は実現されていない。現状では、シリコンを用いた光制御デバイスに、化合物半導体レーザなどを組み合わせて用いている(特許文献2参照)。
【0004】
なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を本件の出願時までに発見するには至らなかった。
【0005】
【特許文献1】
特開平11−212038号公報
【特許文献2】
特開平5−164925号公報
【非特許文献1】
Proceedings of the SPIE: The International Society for Optical Engineering. vol.4293,p.1−9,2001
【非特許文献2】
”Low loss mode size converter from 0.3 μm square Si wire waveguides to singlemode fibers” Electronics Letters, vol.38, No.25, p.1669−1670(2002)
【0006】
【発明が解決しようとする課題】
上述したように、従来では、シリコンを用いて光集積回路を実現しようとする場合、シリコンより作製した光制御デバイスに、化合物半導体レーザなどを組み合わせることになるが、これらには、光軸合わせなどのコストの掛かる工程が必要となる。この光軸合わせは、素子の微細化を進める上では大きな障害となる。
【0007】
本発明は、以上のような問題点を解消するためになされたものであり、シリコンからなるコアと発光部とを、同一の基板の上にモノリシックに形成することで、より微細でより安価なシリコン光集積回路を実現できるようにすることを目的とする。
【0008】
【課題を解決するための手段】
本発明に係るシリコン光集積回路は、酸化シリコンからなる下部クラッドの上に形成された単結晶シリコンからなるコアと、少なくともコアの一部を被うように形成され、シリコン酸化物もしくはシリコン酸化窒化物のいずれか一方からなり、希土類元素が添加された発光部と、コアの一部以外の領域を被うように形成された上部クラッドと、発光部に接して設けられた第1電極と、コアに接続する第2電極とを少なくとも備えたものである。
第1電極と第2電極との間に電圧を印加し、第1電極とこの第1電極が形成されている領域のコアとの間の発光部に電圧が印加された状態とすることで、発光部に添加されている希土類元素が発光し、この光がコア内を伝搬する。
【0009】
上記シリコン光集積回路において、例えばシリコンイオンをイオン注入して加熱しておくことなどにより、発光部の内部にシリコンの微細な結晶粒が析出した状態とすることで、より強い発光を得ることが可能となる。
【0010】
【発明の実施の形態】
以下、本発明の実施の形態について図を参照して説明する。
まず、図1に示すように、SOI(Silicon on Insulator)基板101の埋め込み絶縁膜(下部クラッド)102の上に、単結晶シリコンよりなるコア103および電圧印加部104,105を形成する。電圧印加部104,105は、コア103より薄く形成する。コア103,電圧印加部104,105は、埋め込み絶縁膜102上の単結晶シリコンの層(SOI層)を、公知のフォトリソグラフィ技術とエッチング技術とにより加工することで形成する。なお、図1(a)は、平面図であり、図1(b)は断面図である。
【0011】
つぎに、図2に示すように、コア103の一部領域を残し、コア103を被うクラッド(上部クラッド)106を形成する。クラッド106は、単結晶シリコンより屈折率が小さいシリコン酸化物やシリコン酸化窒化物から構成する。また、クラッド106は、電圧印加部104,105の先端部が露出した状態に形成する。クラッド106を形成した後、電圧印加部104,105の先端部にイオン注入法により所定の不純物を導入し、高濃度不純物領域104a,105aを形成する。導入する不純物は、コア103を構成するシリコンがn形の場合、リンまたはヒ素を用いれば良く、また、コア103を構成するシリコンがp形の場合、ホウ素を用いるようにすればよい。
【0012】
つぎに、以下に示すようにして、コア103の一部に発光部を形成する。まず、図3に示すように、少なくともクラッド106に被われていないコア103の領域を被うように、シリコン酸化膜107を形成する。シリコン酸化膜107の代わりに、シリコン酸窒化(SiO)膜を用いるようにしても良い。シリコン酸化膜107は、例えばCVD法により形成すればよい。CVD法を用いる場合、コア103の露出部分を、予め熱酸化して薄い酸化膜を形成しておくと、コア103とシリコン酸化膜107との間に良好な界面を形成することができる。
【0013】
加えて、シリコン酸化膜107の少なくともコア103に直接接触している領域に、例えばイオン注入法により希土類元素を添加する。希土類を添加したシリコン酸化膜107が、発光部となる。イオン注入法により希土類元素を添加する場合、イオン注入量は、例えば、1×1014〜1×1015cm−2程度とすればよい。イオン注入量の最適量は、シリコン酸化膜107の膜厚により適宜設定する。また、イオン注入時に、イオンビームを傾けて斜めに注入することで、コア103の端面側の領域に対して注入量が増加し、コア103への光入射量を増加させることができる。イオン注入をした後は、窒素雰囲気で700〜1000℃に加熱する処理を行い、イオン注入層の活性化と、イオン注入による損傷の回復とを行う。
【0014】
ところで、希土類のシリコン酸化膜107への添加は、イオン注入法に限るものではない。例えば、シリコン酸化膜107をCVD法で形成するときに、希土類を同時に添加するようにしても良い。これらのように、シリコン酸化膜107に添加する希土類としては、例えば、エルビウム(Er),ツリウム(Tm),およびホルミウム(Ho)などがある。エルビウムを用いた場合、発光波長は1.54μmとなり、ツリウムを用いた場合、発光波長は1.65μmとなり、ホルミウムを用いた場合、発光波長は1.96μmとなる。また、これらを組み合わせて添加することで、発光波長帯を広くすることが可能となる。
【0015】
以上のようにして発光部を形成した後、図4に示すように、高濃度不純物領域104a,105aの一部が露出するように、シリコン酸化膜107に開口部108,109を形成する。
この後、図5に示すように、クラッド106に被われていないコア103の領域のシリコン酸化膜107に、金属膜を形成して電極(第1電極)110とする。本実施例の場合、電極110は、発光部に形成されることになる。同時に、開口部108,109に露出している高濃度不純物領域104a,105a(電圧印加部104,105)に接続する電極(第2電極)111,112を形成する。電極111,112は、高濃度不純物領域104a,105a,電圧印加部104,105を介してコア103に接続する電極である。
【0016】
例えば、スパッタ法などによりアルミニウムを堆積してアルミニウム膜を形成し、このアルミニウム膜を公知のフォトリソグラフィ技術とエッチング技術とにより加工することで、電極110,111,112は形成すればよい。電極111,112は、電圧印加部104,105の高濃度不純物領域104a,105aに接して形成されており、オーミック接続した状態となっている。
これらの結果、本実施の形態におけるシリコン光集積回路が完成する。
【0017】
以上のようにして製造したシリコン光集積回路において、電極110と電極111,112との間に電圧を印加することで、電極110下のシリコン酸化膜107に電圧が印加された状態となり、ここに添加されている希土類元素が励起され、この結果、電極110の下の部分のシリコン酸化膜107の領域が発光する。この光は、電極110の下の部分で、シリコン酸化膜107に直接接しているコア103より入射され、コア103とクラッド106からなる導波路を伝搬していく。
【0018】
コア103のシリコンがn形の場合、電極110を+側とし、コア103のシリコンがp形の場合、電極110を−側とすればよい。例えば、シリコン酸化膜107を膜厚10〜50nmに形成した場合、電極110と電極111,112との間に印加する電圧は、3〜10V程度とすればよい。なお、電極111,112に印加された電圧は、高濃度不純物領域104a,105a−電圧印加部104,105−コア103の経路で、シリコン酸化膜107に印加される。
【0019】
また、シリコン酸化膜107を形成した後、はじめに、シリコン酸化膜107にシリコンイオンを注入(1016〜1017cm−2程度)し、シリコン酸化膜107を加熱処理することで、シリコン酸化膜107の中にシリコンナノ結晶(微細な結晶粒)を析出させてから、希土類元素を導入するようにしても良い。このように、希土類元素を添加して発光部とするシリコン酸化膜107の中に、シリコンナノ結晶が存在している状態とすることで、より強い発光が得られるようになる。なお、この場合であっても、シリコン酸化膜107の代わりに、シリコン酸窒化膜を用いるようにしても良い。
【0020】
【発明の効果】
以上説明したように、本発明では、シリコン酸化物もしくはシリコン酸化窒化物のいずれか一方からなり、希土類元素が添加された発光部で、単結晶シリコンからなるコアの一部を被い、ここに電圧を印加することで発光させるようにした。発光部からの光は、コア内を伝搬させることが容易である。このように、本願発明によれば、シリコンからなるコアと発光部とを、同一の基板の上にモノリシックに形成し、より微細でより安価なシリコン光集積回路が実現できるという優れた効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるシリコン光集積回路の製造過程を示す模式的な断面図である。
【図2】本発明の実施の形態におけるシリコン光集積回路の製造過程を示す模式的な断面図である。
【図3】本発明の実施の形態におけるシリコン光集積回路の製造過程を示す模式的な断面図である。
【図4】本発明の実施の形態におけるシリコン光集積回路の製造過程を示す模式的な断面図である。
【図5】本発明の実施の形態におけるシリコン光集積回路の構成例を示す模式的な断面図である。
【符号の説明】
101…SOI(Silicon on Insulator)基板、102…埋め込み絶縁膜(下部クラッド)、103…コア、104,105…電圧印加部、104a,105a…高濃度不純物領域、106…クラッド(上部クラッド)、107…シリコン酸化膜、108,109…開口部、110…電極、111,112…電極。

Claims (2)

  1. 酸化シリコンからなる下部クラッドの上に形成された単結晶シリコンからなるコアと、
    少なくとも前記コアの一部を被うように形成され、シリコン酸化物もしくはシリコン酸化窒化物のいずれか一方からなり、希土類元素が添加された発光部と、
    前記コアの一部以外の領域を被うように形成された上部クラッドと、
    前記発光部に接して設けられた第1電極と、
    前記コアに接続する第2電極と
    を少なくとも備えたことを特徴とするシリコン光集積回路。
  2. 請求項1記載のシリコン光集積回路において、
    前記発光部の内部に設けられたシリコンの微細な結晶粒を備えたことを特徴とするシリコン光集積回路。
JP2003074918A 2003-03-19 2003-03-19 シリコン光集積回路 Expired - Fee Related JP4031384B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003074918A JP4031384B2 (ja) 2003-03-19 2003-03-19 シリコン光集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003074918A JP4031384B2 (ja) 2003-03-19 2003-03-19 シリコン光集積回路

Publications (2)

Publication Number Publication Date
JP2004281972A true JP2004281972A (ja) 2004-10-07
JP4031384B2 JP4031384B2 (ja) 2008-01-09

Family

ID=33290366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003074918A Expired - Fee Related JP4031384B2 (ja) 2003-03-19 2003-03-19 シリコン光集積回路

Country Status (1)

Country Link
JP (1) JP4031384B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332490A (ja) * 2005-05-30 2006-12-07 Sony Corp 発光素子及び発光装置
JP2009272614A (ja) * 2008-04-30 2009-11-19 Sharp Corp エルビウムドープシリコンナノ結晶を含むシリコン酸化物導波路およびその製造方法、並びにそれを備えた集積回路
JP2013165146A (ja) * 2012-02-10 2013-08-22 Nippon Telegr & Teleph Corp <Ntt> シリコン発光素子およびその製造方法
WO2014073296A1 (ja) * 2012-11-08 2014-05-15 株式会社ブイ・テクノロジー 光インターコネクション装置
CN104919731A (zh) * 2013-01-11 2015-09-16 株式会社V技术 光互联装置
JP7138744B1 (ja) 2021-05-26 2022-09-16 Nttエレクトロニクス株式会社 光デバイス接続方法、光デバイス接続構造及び光デバイス接続システム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114815089B (zh) * 2022-04-18 2023-10-24 东莞立讯技术有限公司 光模块

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332490A (ja) * 2005-05-30 2006-12-07 Sony Corp 発光素子及び発光装置
JP2009272614A (ja) * 2008-04-30 2009-11-19 Sharp Corp エルビウムドープシリコンナノ結晶を含むシリコン酸化物導波路およびその製造方法、並びにそれを備えた集積回路
JP2013165146A (ja) * 2012-02-10 2013-08-22 Nippon Telegr & Teleph Corp <Ntt> シリコン発光素子およびその製造方法
WO2014073296A1 (ja) * 2012-11-08 2014-05-15 株式会社ブイ・テクノロジー 光インターコネクション装置
JP2014096458A (ja) * 2012-11-08 2014-05-22 V Technology Co Ltd 光インターコネクション装置
CN104769472A (zh) * 2012-11-08 2015-07-08 株式会社V技术 光互连装置
CN104919731A (zh) * 2013-01-11 2015-09-16 株式会社V技术 光互联装置
JP7138744B1 (ja) 2021-05-26 2022-09-16 Nttエレクトロニクス株式会社 光デバイス接続方法、光デバイス接続構造及び光デバイス接続システム
JP2022181482A (ja) * 2021-05-26 2022-12-08 Nttエレクトロニクス株式会社 光デバイス接続方法、光デバイス接続構造及び光デバイス接続システム

Also Published As

Publication number Publication date
JP4031384B2 (ja) 2008-01-09

Similar Documents

Publication Publication Date Title
TWI480607B (zh) 電子/光子積體電路架構及其製造方法
US8299485B2 (en) Substrates for monolithic optical circuits and electronic circuits
US8160404B2 (en) High speed and low loss GeSi/Si electro-absorption light modulator and method of fabrication using selective growth
Lee et al. Optical gain at 1.5 µm in nanocrystal Si-sensitized Er-doped silica waveguide using top-pumping 470 nm LEDs
US6380551B2 (en) Optical function device with photonic band gap and/or filtering characteristics
WO2005079395A2 (en) Integration of rare-earth doped amplifiers into semiconductor structures
CN107039350A (zh) 在cmos工艺中单片集成光子元件与电子元件
EP1980884B1 (en) Optical waveguide apparatus and method for manufacturing the same
KR20010113770A (ko) 도파로 구조 및 도파로 구조를 형성하는 방법
JP4031384B2 (ja) シリコン光集積回路
JP2004258119A (ja) 可変光減衰器
JP5105471B2 (ja) 光デバイスの製造方法
JP4230807B2 (ja) シリコン光素子
JP5824929B2 (ja) 光半導体素子の製造方法
CN111965755B (zh) 一种加载条型光波导集成结构及其制备方法
KR100594036B1 (ko) 광신호 증폭장치, 이를 구비하는 광통신 모듈 및 그제조방법
JP2842954B2 (ja) 希土類元素添加光導波路及びその製造方法
JP3957190B2 (ja) 可変光減衰器
JP5689832B2 (ja) シリコン発光素子の製造方法
JP2004085868A (ja) 光導波路デバイスおよびその製造方法
US20240142700A1 (en) Waveguide transitions for hybrid thin-silicon/iii-v photonics
JPH09292540A (ja) 光導波路装置の製造方法
CN115912044A (zh) 片上激光器及其形成方法
JP2003347651A (ja) 光モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071018

R151 Written notification of patent or utility model registration

Ref document number: 4031384

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131026

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees